CN117219526B - 集成电路接合工艺及集成电路结构 - Google Patents
集成电路接合工艺及集成电路结构 Download PDFInfo
- Publication number
- CN117219526B CN117219526B CN202311487440.XA CN202311487440A CN117219526B CN 117219526 B CN117219526 B CN 117219526B CN 202311487440 A CN202311487440 A CN 202311487440A CN 117219526 B CN117219526 B CN 117219526B
- Authority
- CN
- China
- Prior art keywords
- metal
- substrate
- layer
- needle
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 174
- 239000002184 metal Substances 0.000 claims abstract description 266
- 229910052751 metal Inorganic materials 0.000 claims abstract description 266
- 238000007772 electroless plating Methods 0.000 claims abstract description 46
- 238000009713 electroplating Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 154
- 238000007747 plating Methods 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000012778 molding material Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 7
- 238000005389 semiconductor device fabrication Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 170
- 239000000243 solution Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- 238000012858 packaging process Methods 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000047 product Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000013386 optimize process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及半导体装置制造领域,并具体涉及一种集成电路接合工艺及集成电路结构。本申请实施例提供了一种集成电路接合工艺,通过将金属柱的上半部分蚀刻形成针状结构,使得接合件的尺寸减小,在后续接合工艺中通过电镀工艺或化学镀工艺在针状结构与针状结构的对位处镀上金属,使金属柱与金属柱之间实现接合。本申请的金属接合件直接接合方法能够提高半导体封装内接合件的制备精度及良率,同时减少制备过程对于半导体元件的损害,以提供具备高精密度及优异传输性能的接合结构。
Description
技术领域
本申请涉及半导体装置制备工艺,具体涉及一种集成电路接合工艺。
背景技术
在半导体制备工艺中,半导体部件之间接合件的构成一直是本领域中的主要研究课题。随着半导体装置的发展,人们需求半导体装置接合密度的增加及尺寸的降低,这对半导体装置的部件之间接合件的尺寸性能及传输性能带来了新的挑战及问题。
举例而言,通过焊接接合工艺形成的焊接接合结构本身具有存在传输性能低、电阻高、产热量大、易短路等多项缺陷,焊接接合工艺本身也存在微小尺寸的精度不高的问题。采用直接键合的接合工艺则需要在高温环境下进行,这对于高温敏感芯片的封装产生限制。此外,接合工艺普遍存在工艺操作难度大,良率低的问题。
有鉴于此,确有必要对半导体装置的接合工艺进行研究与改进,以提升接合结构的传输性能。
发明内容
本申请实施例通过提供一种采用金属接合件直接接合方法的集成电路接合工艺以在至少某种程度上解决至少一种存在于相关领域中的问题。
根据本申请的一个方面,本申请部分实施例提供了一种集成电路接合工艺,其包括以下步骤:
S1、在第一衬底的表面上及第二衬底的表面上形成金属种子层;
S2、在金属种子层表面上形成模层,刻蚀模层以形成露出金属种子层的开口,并通过电镀工艺于开口中形成金属柱,其中金属柱设置于金属种子层上;
S3、移除模层的上半部分,露出金属柱的上半部分;
S4、移除金属柱的上半部分的部分金属量以形成针状结构;
S5、使第一衬底的表面与第二衬底的表面朝向彼此,并对准第一衬底的针状结构与第二衬底的针状结构,其中第一衬底的针状结构接近第二衬底的针状结构;及
S6、进行电镀工艺或化学镀工艺以接合第一衬底的针状结构及第二衬底的针状结构。
在一些实施例中, 当S6步骤采用电镀工艺时,S6步骤中的电镀工艺包含:在第一衬底及第二衬底之间的狭缝内注入电镀液,并通过金属种子层将偏压施加于第一衬底的针状结构及第二衬底的针状结构,以在第一衬底的针状结构及第二衬底的针状结构之间形成金属接合结构。
在一些实施例中,当S6步骤采用电镀工艺时,S6步骤中的电镀工艺还包含以下工艺中的至少一种:
(1)在注入电镀液前,将第一衬底及第二衬底之间的狭缝抽成真空状态;
(2)在注入电镀液后,旋转第一衬底及第二衬底;或
(3)通过喷嘴将电镀液注入于狭缝内。
在一些实施例中,当S6步骤采用电镀工艺时,接合工艺在S6步骤之后进一步包含以下步骤:
S7、移除模层;
S8、移除金属种子层的露出部分;及
S9、对第一衬底及第二衬底之间的狭缝进行模封材料的填充。
在一些实施例中,当S6步骤采用化学镀工艺时,S4步骤与S5步骤之间还能够包括以下步骤:移除模层以露出金属柱,移除金属种子层的露出部分。
在一些实施例中,当S6步骤采用化学镀工艺时,S6步骤中的化学镀工艺包含:在第一衬底及第二衬底之间的狭缝内注入化学镀液,以在第一衬底的针状结构及第二衬底的针状结构之间形成金属接合结构。。
在一些实施例中,当S6步骤采用化学镀工艺时,S6步骤中的化学镀工艺还包含以下工艺中的至少一种:
(1)在注入化学镀液前,将第一衬底及第二衬底之间的狭缝抽成真空状态;
(2)在注入化学镀液后,旋转第一衬底及第二衬底;或
(3)通过喷嘴将化学镀液注入于狭缝内。
在一些实施例中,当S6步骤采用化学镀工艺时,接合工艺在S6步骤之后进一步包含以下步骤:
S10、移除衬底表面的化学镀膜层;及
S11、对第一衬底及第二衬底之间的狭缝进行模封材料的填充。
在一些实施例中,S4步骤中移除的部分金属量等于或少于6中经电镀工艺所增加的金属量。
在一些实施例中,S5步骤中第一衬底的针状结构与第二衬底的针状结构之间的距离为5至8微米。
在一些实施例中,S5步骤中的对准进一步包含:第一衬底及第二衬底具有对准目标,通过红外线摄像机识别对准目标以定位第一衬底的针状结构及第二衬底的针状结构。
在一些实施例中,金属柱包含多晶铜。
根据本申请的一个方面,本申请部分实施例提供了一种集成电路结构,该集成电路结构包含:第一晶圆层、第二晶圆层、第一金属柱、第二金属柱及根据上述实施例所述的接合工艺所形成的在第一金属柱与第二金属柱之间的金属接合结构。其中,金属接合结构的截面尺寸小于第一金属柱的截面尺寸,且金属接合结构的截面尺寸小于第二金属柱的截面尺寸。
在一些实施例中,第一晶圆层的表面及第二晶圆层的表面上包含金属种子层,其中第一金属柱设置于第一晶圆层的金属种子层上,且第二金属柱设置于第二晶圆层的金属种子层上。
在一些实施例中,第一晶圆层包含:衬底、线路层及介电层。其中,第一金属柱与线路层电性连接,且介电层位于衬底的表面上。
在一些实施例中,集成电路结构还包含:填充层,其中填充层设置于第一晶圆层及第二晶圆层之间,并囊封第一金属柱、金属接合结构及第二金属柱。
本申请的采用金属接合件直接接合方法的集成电路接合工艺存在以下的有益效果:通过将金属柱的上半部分蚀刻形成针状结构,使得接合件的尺寸减小,在后续接合工艺中通过电镀工艺或化学镀工艺在针状结构与针状结构的对位处镀上金属,使金属柱与金属柱之间实现接合,从而解决了现有技术中金属柱(尤其是多晶铜)之间无法直接焊接的问题。相较于高温键合工艺,本申请实施例所提供的方法不需要在高温环境下进行,可以有效的减低高温对于半导体元件的影响。此外,本申请实施例所提供的电镀工艺或化学镀工艺能够通过调整电镀液或化学镀液中的成分与浓度或施加电压的参数对接合结构的尺寸进行精密调控,其具有高精密度且低操作难度的特点。本申请的接合工艺能够提高半导体封装内接合件的制备精度及良率,同时减少制备过程对于半导体元件的损害,以提供具备高精密度及优异传输性能的接合结构。
本申请实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本申请实施例的实施而阐释。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地,下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言,可以根据这些附图中所例示的结构来获得其他实施例的附图。
图1是根据本申请一部分实施例的集成电路接合工艺的块状图。
图2A至2I是根据本申请一部分实施例的集成电路接合工艺的流程结构示意图。
图3为根据本申请一部分实施例的封装工艺的块状图。
图4A至4C为根据本申请一部分实施例的封装工艺的流程结构示意图。
图5是根据本申请另一部分实施例的集成电路接合工艺的块状图。
图6A至6J是根据本申请另一部分实施例的集成电路接合工艺的流程结构示意图。
图7为根据本申请另一部分实施例的封装工艺的块状图。
图8A及8B为根据本申请另一部分实施例的封装工艺的流程结构示意图。
图9为根据本申请一部分实施例的集成电路结构的结构示意图。
具体实施方式
本申请的实施例将会被详细的描示在下文中。本申请的实施例不应该被解释为对本申请的限制。
再者,为便于描述,“第一”、“第二”等等用语可在本文中用于区分一个图或一系列图的不同组件。除非经特别指定或限定之外,“第一”、“第二”等等不意欲描述对应组件。
除非另外明确指明,本文使用的下述术语具有下文指出的含义。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说,当结合数值使用时,术语可指代小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。举例来说,如果两个数值之间的差值小于或等于所述值的平均值的±10% (例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%),那么可认为所述两个数值“大体上”相同。
在半导体封装领域中,密度提高且尺寸减少的封装结构是高性能半导体装置发展的趋势,对接合结构的尺寸及传输要求也随之提高。接合件需要低电阻、高散热,同时具备尺寸精细且结构稳定的接合结构。
现有的接合结构中,由于低电阻的多晶金属材料(例如,多晶铜)与其他多晶金属之间无法直接焊接,必须在金属层顶端形成焊接结构或微凸块结构进行连接。常见的设置会通过在芯片上设置多个金属接合垫,并通过焊球或微凸块的结构设置以倒装芯片的形式接合,并通过回流(reflow)工艺连接不同芯片或衬底上的金属接合垫。然而,不同的金属的界面容易形成共晶物层(intermetalic compound,IMC),其会导致接合结构的机械性强度下降,脆性提高,当产品跌落时,共晶物层的接合面易断裂形成开路。同时,接合结构的导电性能会严重的降低,例如,IMC层的电阻比铜大10倍以上。此外,回流工艺容易因为环境控制的问题或由于焊料本身含有有机残留物的原因而在接合结构中形成空洞,导致接合结构的不稳或失效。在高密度封装时,由于接合件彼此的间距较小,焊料经过回流工艺容易与与邻近的焊料产生桥接的现象,严重时会导致接合结构失效。
为克服焊料接合结构的上述缺陷,一种解决办法是不使用焊接-回流工艺,直接以多晶金属或单晶金属的键合来形成接合结构,如此一来接合结构都是由同一金属所构成,不会形成共晶物层,并且能够有效提高传输效率,并降低电阻。然而,多晶金属的直接键合需要在高温环境下进行,举例而言,多晶铜直接键合的操作温度为300℃至400℃。接合件或接合结构邻近于芯片或衬底,这导致芯片或衬底中的半导体元件会受到键合工艺的高温限制,而无法适用于高温敏感芯片。此外,高温环境下的直接键合会导致工艺难度的提高,进而导致制备成本的提高。
有鉴于上述问题,本申请实施例提供了一种集成电路接合工艺,其采用金属接合件直接接合方法,先在芯片或衬底端形成特殊结构的金属柱,可以,再将芯片(或衬底)与其对应接合的衬底面对面对准固定后,通过电镀工艺或化学镀工艺在凸出的金属柱结构处沉积金属以形成接合结构,从而实现金属柱与金属柱之间的连接,形成的金属接合结构可以是单一金属结构,例如单晶铜结构或多晶铜结构。本申请实施例的直接接合方法能够实现低温下高精密的金属对金属的直接接合,且接合结构具备高稳定性、高传输性能,并有效降低半导体封装工艺的工艺难度。
根据本申请的一个方面,本申请通过电镀工艺在凸出的金属柱结构处沉积金属以形成接合结构的实施例在以下部分进行说明。
图1是根据本申请使用电镀工艺的部分实施例的集成电路接合工艺的块状图。
如图1所示,本申请部分实施例提供了一种金属接合件(金属柱)直接接合方法,其包括以下步骤:
101、在衬底的表面上形成金属种子层;
102、在金属种子层表面上形成模层,刻蚀模层以形成柱状开口以露出金属种子层,于柱状开口中形成金属柱;
103、移除模层的上半部分以露出部分金属柱;
104、蚀刻金属柱的露出部分去除部分金属量以形成针状结构;
105、将衬底的接合表面朝向与其对应的衬底的接合表面,使金属柱的针状结构彼此对准并接近;及
106、采用电镀工艺接合金属柱的针状结构。
图2A至2I是根据本申请使用电镀工艺的部分实施例的集成电路接合工艺的流程结构示意图。
参见图2A及2B,步骤101包含:在衬底11的表面上形成金属种子层12。
衬底11可以是本领域中常见的衬底,例如其可为任意类型的管芯或裸片。衬底11的表面可以是大致上平坦的表面。在一些实施例中,衬底11的表面可包括根据任何需要所设置的任意形式的连接结构,并根据表面的连接结构设计金属连接件的设置位置。在一些实施例中,衬底11可以包含单层结构或多层结构,而不受其限制。在一些实施例中,衬底11与金属种子层12之间可包括多个功能层(未显示在附图中),功能层可包括介电层、金属线路层、及连接单层或多层的电性连通(via)等本领域常见的集成电路组成。
金属种子层12作为传导层,可以用于后续金属柱形成的电镀工艺中或金属接合结构形成的电镀工艺中。金属种子层12可以通过本领域中任何合适的方式设置与衬底11的表面上。在一些实施例中,金属种子层12能够通过溅镀工艺设置于衬底11的表面上。金属种子层12在衬底11的表面上的设置位置与范围能够根据接合结构的设计需要进行调整,而不受到限制。在一些实施例中,金属种子层12能够完全或部分覆盖衬底11的表面。
参见图2C及2D,步骤102包含:在金属种子层12表面上形成模层13,刻蚀模层13以形成柱状开口131以露出金属种子层12,并于柱状开口131中形成金属柱14。
模层13的作用在于调整并控制金属柱的沉积位置、结构及沉积高度。在一些实施例中,模层13可以选择本领域中任何合适的涂层并根据该涂层选择合适的设置方法,例如,光抗蚀刻层(Photo Resistor)或干式涂层(Dry film)。模层13的蚀刻方法可以根据选择的涂层材料进行选择。在一些实施例中,模层13可以通过光蚀刻的方式进行图案化,以在对应金属柱14设置的位置上形成单个或多个开口131,其中开口131自模层13的表面延伸直到露出底部的金属种子层12表面。图2D中的所演示的开孔131为柱状结构,然而这只是用于示范性质的实施例。在一些实施例中,模层13中的开孔131的结构可以根据金属柱形状的设计与需要而进行调整,举例而言,开孔131可以是方形的柱状结构、圆柱状结构、圆筒状结构、或是倾斜结构,以形成对应结构的金属柱14。
在一些实施例中,模层13覆盖部分金属种子层12的表面,并在边缘部分露出金属种子层12,以方便对金属种子层12施加偏压进行后续的电镀工艺。
金属柱14为接合件。在一些实施例中,待模层13中的开口131形成后,金属柱14能够通过电镀工艺在开口131中露出的金属种子层12的顶部表面沉积形成。在一些实施例中,金属柱14的材料可以包含:单晶铜、多晶铜或金等。在一些实施例中,金属种子层12的材料与金属柱14的材料相同,以避免不同金属之间产生共晶结构。在一些实施例中,金属种子层12的材料与金属柱14的材料为多晶铜,其具备优异的导电性能及结构强度。金属柱14的尺寸可以根据实际设计需要进行调整,而不受其限制。在一些实施例中,金属柱14的长度高于20微米,当在高密度封裝时,单位体积内金属含量增加,单位体积热产生量更大,衬底之间的间距增加能够提高散热体积达到散热效能。
参见图2E,步骤103包含:移除模层103的上半部分以露出部分金属柱14。
模层103的移除工艺可以通过本领域中的合适工艺进行,在不损坏金属柱体使其失能的情况下,不受其限制。在一些实施例中,模层103的上半部分能够通过等离子反应工艺移除,具体如下:在施加电磁场的真空腔体中,通入O2及CH4的混合气体,随后通过Ar轰击该混合气体以形成等离子体,该等离子体能够进一步与模层103材料进行反应,从而将模层103减薄,并露出金属柱14的顶部部分。在一些实施例中,模层103的上半部分能够直接通过注入高压的Ar/N2移除。
模层103的上半部分移除的尺寸可以根据实际工艺设计需要进行调整,而不受其限制。
参见图2F,步骤104包含:蚀刻金属柱14的露出部分去除部分金属量以形成针状结构141。
金属柱14的蚀刻工艺可以根据金属材料选择本领域中的合适工艺。在一些实施例中,金属柱的露出部分可以通过干蚀刻工艺以去除部分金属量。除去部分金属量呈针状结构141的金属柱14能够降低接合结构的尺寸,并为后续电镀工艺过程所沉积的金属部分提供空间,降低由于过渡沉积所导致的相邻接合结构彼此桥接短路的现象。金属柱14的针状结构141的尺寸可以根据实际设计需要进行调整。
参见图2G,步骤105包含:将衬底11的接合表面朝向与其对应的衬底11'的接合表面,使金属柱的针状结构141及141'彼此对准并接近。
衬底11所对应接合的衬底11'可以是本领域中常见的衬底,例如其可为任意类型的管芯或裸片,衬底11'可以是与衬底11相同或不同的结构,而不受其限制。与衬底11上的接合件的制备方式相同,衬底11'的表面上依序设置了金属种子层12'、模层13、及与针状结构141相对应的针状结构141'。
在一些实施例中,金属柱的针状结构141及141'彼此之间的对准可以通过正面视觉传感器(未显示于图中)或背面视觉传感器(未显示于图中)识别对准目标(未显示于图中)以对衬底11上的针状结构141及衬底11'上的针状结构141'进行定位。对准目标可以设置在衬底11或11'、金属种子层12或12'、模层13或13'的任意层上或层间。在一些实施例中,衬底11与其对应的衬底11'包含对准目标,该对准目标可以是衬底或晶圆上原有的对准目标,或是在设置金属种子层12及12'之前于衬底上设置形成的对准目标。对准目标可以是常见的图像或是结构,而不受其限制。在一些实施例中,视觉传感器可以根据对准目标的设置位置选择不同的设备,例如,相机或红外线摄像机等。
在一些实施例中,金属柱的针状结构141及141'能够彼此接近或接触,以在后续电镀工艺过程形成固定的接合结构。在一些实施例中,金属柱的针状结构141及141'之间存在一定的间隔以避免接触碰撞所造成的损坏。在一些实施例中,金属柱的针状结构141及141'之间的距离G为5至8微米,以优化接合结构。
参见图2H及2I,步骤106包含:采用电镀工艺接合金属柱的针状结构141及141',并形成接合结构142。
该电镀工艺包含:在衬底11及其对应的衬底11'之间的狭缝内注入电镀液150,并通过金属种子层120及120'将偏压施加于针状结构141及141',以衬底11的针状结构141及衬底11'的针状结构141'之间沉淀金属,进而形成金属接合结构142。电镀工艺的参数,例如:偏压、电镀液种类、浓度等可以根据实际需要进行调整。
在一些实施例中,电镀工艺还包含:在注入电镀液前,将衬底及其对应的衬底之间的狭缝抽成真空状态的优化工艺,以提高电镀液在狭缝内散布效果。在一些实施例中,电镀工艺还包含:在注入电镀液后,将含电镀液的接合衬底进行旋转的优化工艺,以将电镀液均匀的散布于狭缝内。在一些实施例中,电镀工艺还包含:通过喷嘴将电镀液注入于狭缝内的优化工艺,以加速电镀液的注入。在阅读过本申请的上述内容后,本领域技术人员可以根据实际工艺需要选择一项或多项优化工艺,以提高电镀工艺的效果。
步骤103中去除的部分金属量与步骤106经电镀工艺所增加的金属量会对接合结构的尺寸产生影响。在一些实施例中,依据接合结构的尺寸设计(视实际对位精度距离/产品平整度/电镀厚度均匀性而定),步骤103中去除的部分金属量等于或少于步骤106中经电镀工艺所增加的金属量,能够最优化接合结构的稳定性,降低相邻的接合结构之间出现短路的情况。
在一些实施例中,当金属接合件接合以形成接合结构后,经接合结构接合的衬底需要进一步经过包含退模层、蚀刻金属种子层及封装填充等工序以完成晶圆级产品的封装。
图3为根据本申请一部分实施例的封装工艺的块状图。
如图3所示,在一些实施例中,集成电路接合工艺进一步包含对金属接合件的封装工艺,其包含以下步骤:
107、移除模层;
108、移除金属种子层的露出部分;及
109、在衬底之间的狭缝中填充模封材料。
图4A至4C为根据本申请一部分实施例的封装工艺的流程结构示意图。
参见图4A,步骤107包含:移除模层,以露出整个接合结构142。
在不损伤或使接合结构142失能的基础下,步骤107的模层移除工艺可以是本领域中任何合适的工艺。移除模层后,金属种子层12未被金属柱14及接合结构142覆盖的部分会露出。
参见图4B,步骤108包含:移除金属种子层12的露出部分,以形成一组或多组各自独立连接的接合结构142及金属种子层结构121。
步骤108的金属种子层的移除工艺可以是本领域中任何合适的工艺,例如,湿式蚀刻。在一些实施例中,金属种子层的移除工艺包括采用蚀刻液,蚀刻液的种类包括,但不限于,氢氟酸、双氧水、硫酸等一种或多种,对金属种子层进行蚀刻。
在一些实施例中,金属种子层与接合结构142为相同的金属材料,对于金属种子层的移除工艺也会移除部分接合结构142。在阅读过本申请的技术内容后,本领域技术人员在设计接合结构的尺寸时,需要同时限定金属种子层的相关厚度,以在避免损伤或使接合结构142失能的基础下,将金属种子层的露出部分移除。在一些实施例中,金属种子层12的厚度为200纳米至300纳米。
参见图4C,步骤109包含:在衬底之间的狭缝中填充模封材料,以形成封装结构160。
步骤109中填充的模封材料可以是本领域中常见的填充模封材料(underfillmolding compound, UMC),例如,环氧树脂等。封装结构160能够固定并密封接合结构142,以形成对接合产品的封装。
在一些实施例中,集成电路接合工艺进一步包含了对接合产品的切割工艺。
根据本申请的另一个方面,本申请通过化学镀工艺在凸出的金属柱结构处沉积金属以形成接合结构的实施例在以下部分进行说明。
图5是根据本申请使用化学镀工艺的部分实施例的集成电路接合工艺的块状图。
如图5所示,本申请部分实施例提供了一种金属接合件(金属柱)直接接合方法,其包括以下步骤:
201、在衬底的表面上形成金属种子层;
202、在金属种子层表面上形成模层,刻蚀模层以形成柱状开口以露出金属种子层,于柱状开口中形成金属柱;
203、移除模层的上半部分以露出部分金属柱;
204、蚀刻金属柱的露出部分去除部分金属量以形成针状结构;
205、移除全部模层及金属种子层的露出部分;
206、将衬底的接合表面朝向与其对应的衬底的接合表面,使金属柱的针状结构彼此对准并接近;及
207、采用化学镀工艺接合金属柱的针状结构。
图6A至6J是根据本申请使用化学镀工艺的部分实施例的集成电路接合工艺的流程结构示意图。
参见图6A至6F,步骤201至204的制备过程与步骤101至104大体上相似,为避免重复叙述,相关流程说明请参考步骤101至104的段落。
参见图6G,步骤205包含:移除全部模层及金属种子层的露出部分。
步骤205中的模层的移除工艺及金属种子层的移除工艺可以是本领域中任何的合适工艺。在化学镀工艺前移除衬底上的模层及金属种子层的露出部分能够有效的提高衬底及其对应衬底之间狭缝的宽度,更方便化学镀液的注入。同时,在化学镀工艺前移除模层及金属种子层的露出部分能避免在模层及金属种子层的露出部分上沉淀金属层的情况。当金属种子层的材料与接合金属柱的材料相同的情况下,在暴露的金属种子层上会形成较多的金属沉淀,导致材料成本的提高。此外,由于在模层上依然有部分金属层沉淀,该金属层邻近接合结构,这有可能会导致当后续移除模层及金属种子层的时对接合结构的破坏。
参见图6H,步骤206的制备过程与步骤105大体上相似,为避免重复叙述,相关流程说明请参考步骤105的段落。
参见图6I及6J,步骤207包含:采用化学镀工艺接合金属柱的针状结构。
该化学镀工艺包含:在衬底11及其对应的衬底11'之间的狭缝内注入化学镀液170,以衬底11的针状结构141及衬底11'的针状结构141'之间沉淀金属,进而形成金属接合结构142。化学镀工艺的参数,例如:化学镀液种类、浓度等可以根据实际需要进行调整。
在一些实施例中,化学镀工艺还包含:在注入化学镀液前,将衬底及其对应的衬底之间的狭缝抽成真空状态的优化工艺,以提高化学镀液在狭缝内散布效果。在一些实施例中,化学镀工艺还包含:在注入化学镀液后,将含化学镀液的接合衬底进行旋转的优化工艺,以将化学镀液均匀的散布于狭缝内。在一些实施例中,化学镀工艺还包含:通过喷嘴将化学镀液注入于狭缝内的优化工艺,以加速化学镀液的注入。在阅读过本申请的上述内容后,本领域技术人员可以根据实际工艺需要选择一项或多项优化工艺,以提高化学镀工艺的效果。
在一些实施例中,通过化学镀工艺所形成的沉积的金属层厚度较薄,适用于较小尺寸的接合结构。
在一些实施例中,当金属接合件接合以形成接合结构后,化学镀工艺的过程中会在衬底的表面上形成沉淀部分171,沉淀部分171会导致接合结构142与其相邻的接合结构142形成短路。经接合结构接合的衬底需要进一步经过包含蚀刻沉淀部分及封装填充等工序以完成晶圆级产品的封装。
图7为根据本申请一部分实施例的封装工艺的块状图。
如图7所示,在一些实施例中,集成电路接合工艺进一步包含对金属接合件的封装工艺,其包含以下步骤:
208、移除化学镀工艺在衬底的表面上的沉淀部分;及
209、在衬底之间的狭缝中填充模封材料。
图8A及8B为根据本申请另一部分实施例的封装工艺的流程结构示意图。
参见图8A,步骤208包含:移除化学镀工艺在衬底的表面上的沉淀部分171,以形成各自独立连接的接合结构142及金属种子层结构121。
步骤208的沉淀部分的移除工艺可以是本领域中任何合适的工艺,例如,湿式蚀刻。在一些实施例中,金属种子层的移除工艺包括采用蚀刻液,蚀刻液的种类包括,但不限于,氢氟酸、双氧水、硫酸等一种或多种,对金属种子层进行蚀刻。
在一些实施例中,沉淀部分与接合结构142为相同的金属材料,对于沉淀部分的移除工艺也会移除部分接合结构142。在一些实施例中,化学镀工艺在硅基的衬底表面上的沉淀部分相较于金属柱表面上的接合部分较薄,因此,能够在避免损伤或使接合结构142失能的基础下,将在衬底表面上的沉淀部分移除。
参见图8B,步骤209的制备过程与步骤109大体上相似,为避免重复叙述,相关流程说明请参考步骤109的段落。
根据本申请的另一个方面,本申请实施例提供了由上述集成电路接合工艺所形成的集成电路结构。
图9为根据本申请一部分实施例的集成电路结构的结构示意图。
如图9所示,集成电路结构20,其包括:第一晶圆层21、第二晶圆层21’、第一金属柱140、第二金属柱140’及金属接合结构142。
第一金属柱140设置于第一晶圆层21的表面上,第二金属柱140’设置于第二晶圆层21’的表面上。金属接合结构142是通过上述实施例的集成电路接合工艺所形成的,金属接合结构142设置于第一金属柱结构140及第二金属柱140’之间。
在一些实施例中,第一晶圆层21的表面上包含金属种子层12,其中第一金属柱140设置于第一晶圆层21的金属种子层12上。在一些实施例中,第二晶圆层21’的表面上包含金属种子层12’,第二金属柱140’设置于第二晶圆层21’的金属种子层12’上。应理解,在一些实施例中,根据工艺及材料的选择将难以分辨金属种子层与金属柱之间的界面,因此可以将金属柱与其覆盖之下的金属种子层视作一个整体结构的金属柱。
在一些实施例中,金属接合结构142的截面尺寸小于第一金属柱结构140的截面尺寸,且金属接合结构142的截面尺寸小于第二金属柱结构140’的截面尺寸。
第一晶圆层21与第二晶圆层21’可以是本领域中常规的晶圆层结构。在一些实施例中,第一晶圆层21包含:衬底11、线路层22及介电层23,且第二晶圆层21’包含:衬底11’、线路层22’及介电层23’。在一些实施例中,第一金属柱140与线路层22电性连接,第二金属柱140与线路层22’电性连接。在一些实施例中,第一晶圆层140还包括接合垫24,接合垫24经设置以连接第一金属柱140及线路层22。在一些实施例中,介电层23位于衬底11的表面上,介电层23经配置以保护衬底11上的线路层22。
在一些实施例中,集成电路结构进一步包含填充层,即填充结构160,其中填充层设置于第一晶圆层21及第二晶圆层21’之间,并囊封第一金属柱140、金属接合结构142及第二金属柱140’,以保护第一晶圆层21及第二晶圆层21’之间的连接电路。
应理解,本申请实施例中集成电路接合结构可以适用于本领域中任意两个晶圆层或衬底之间的直接接合。实施例中未提到的晶圆层或衬底中的额外结构或装置,在不违背本申请的精神下,可以根据实际需要进行设置或调整,而不受其限制。
由上述实施例可知,本申请实施例中采用金属接合件直接接合方法的集成电路接合工艺通过电镀工艺形成的金属柱,并将金属柱的上半部分蚀刻形成针状结构,使得接合件的尺寸减小,以在后续接合工艺中通过电镀工艺或化学镀工艺在针状结构与针状结构的对位处镀上金属,使金属柱与金属柱之间实现接合,从而提供一种高精细度及高效率的制备方式。相较于现有技术的制备方式,本申请的接合方法能够为高密度的半导体封装设备提供高精细度且单一金属材料的接合结构,其具备高稳定度及高传输性能的表现,从而优化半导体封装设备的生产效率与品质。
整个说明书中对“实施例、“部分实施例”、“一个实施例”、“另一举例”、“举例”、“具体举例”或“部分举例”的引用,其所代表的意思是在本申请中的至少一个实施例或举例包含了该实施例或举例中所描述的特定特征、结构、材料或特性。因此,在整个说明书中的各处所出现的描述,例如:“在一些实施例中”、“在实施例中”、“在一个实施例中”、“在另一个举例中”,“在一个举例中”、“在特定举例中”或“举例”,其不必然是引用本申请中的相同的实施例或示例。此外,本文中的特定特征、结构、材料或特性可以以任何合适的方式在一个或多个实施例或举例中结合。
尽管已经演示和描述了说明性实施例,本领域技术人员应该理解上述实施例不能被解释为对本申请的限制,并且可以在不脱离本申请的精神、原理及范围的情况下对实施例进行改变,替代和修改。
Claims (13)
1.一种集成电路接合工艺,其包括以下步骤:
S1、在第一衬底的表面上及第二衬底的表面上形成金属种子层;
S2、在金属种子层表面上形成模层,刻蚀所述模层以形成露出所述金属种子层的开口,并通过电镀工艺于所述开口中形成金属柱,其中所述金属柱设置于所述金属种子层上;
S3、移除所述模层的上半部分,露出所述金属柱的上半部分;
S4、以干蚀刻工艺移除所述金属柱的所述上半部分的部分金属量以形成针状结构,以降低接合尺寸,并为后续工艺所沉积的金属部分提供空间,避免过度沉积导致桥接短路;
S5、使所述第一衬底的所述表面与所述第二衬底的所述表面朝向彼此,并对准所述第一衬底的所述针状结构与所述第二衬底的所述针状结构,其中所述第一衬底的所述针状结构接近所述第二衬底的所述针状结构;及
S6、进行电镀工艺或化学镀工艺以接合所述第一衬底的所述针状结构及所述第二衬底的所述针状结构。
2.根据权利要求1所述的接合工艺,其中所述S6步骤中的所述电镀工艺包含:
在所述第一衬底及所述第二衬底之间的狭缝内注入电镀液,并通过所述金属种子层将偏压施加于所述第一衬底的所述针状结构及所述第二衬底的所述针状结构,以在所述第一衬底的所述针状结构及所述第二衬底的所述针状结构之间形成金属接合结构。
3.根据权利要求1所述的接合工艺,其中当所述S6步骤中采用所述化学镀工艺以进行接合时,在所述S6步骤之后进一步包含以下步骤:
S7、移除所述模层;
S8、移除所述金属种子层的露出部分;及
S9、对所述第一衬底及所述第二衬底之间的狭缝进行模封材料的填充。
4.根据权利要求1所述的接合工艺,其中当所述S6步骤中采用所述化学镀工艺时,所述S4步骤与所述S5步骤之间还包括以下步骤:
移除所述模层以露出所述金属柱,移除所述金属种子层的露出部分。
5.根据权利要求4所述的接合工艺,其进一步包含以下步骤:
S10、移除所述衬底表面的化学镀膜层;及
S11、对所述第一衬底及所述第二衬底之间的狭缝进行模封材料的填充。
6.根据权利要求4所述的接合工艺,其中所述S6步骤中的所述化学镀工艺包含:
在所述第一衬底及所述第二衬底之间的狭缝内注入化学镀液,以在所述第一衬底的所述针状结构及所述第二衬底的所述针状结构之间形成金属接合结构。
7.根据权利要求2或4所述的接合工艺,其中所述S6步骤中的所述电镀工艺或所述化学镀工艺还包含以下工艺中的至少一种:
(1)在注入电镀液或化学镀液前,将所述第一衬底及所述第二衬底之间的狭缝抽成真空状态;
(2)在注入电镀液或化学镀液后,旋转所述第一衬底及所述第二衬底;或
(3)通过喷嘴将电镀液或化学镀液注入于所述第一衬底及所述第二衬底之间的狭缝内。
8.根据权利要求1所述的接合工艺,其中所述S4步骤中移除的部分金属量等于或少于所述S6步骤中经所述电镀工艺或所述化学镀工艺所增加的金属量。
9.根据权利要求1所述的接合工艺,其中所述S5中第一衬底的所述针状结构与所述第二衬底的所述针状结构之间的距离为5至8微米,且所述金属柱包含多晶铜。
10.根据权利要求1所述的接合工艺,其中所述S5中的所述对准进一步包含:
所述第一衬底及所述第二衬底具有对准目标,通过红外线摄像机识别所述对准目标以定位所述第一衬底的所述针状结构及所述第二衬底的所述针状结构。
11.一种集成电路结构,其包括:
第一晶圆层;
第二晶圆层,其中所述第一晶圆层的表面及所述第二晶圆层的表面上包含金属种子层;
第一金属柱,其中所述第一金属柱设置于所述第一晶圆层的所述金属种子层上;
第二金属柱,其中所述第二金属柱设置于所述第二晶圆层的所述金属种子层上;及
根据上述权利要求1-10中任一项所述的集成电路接合工艺所形成的金属接合结构,所述金属接合结构设置于所述第一金属柱结构及所述第二金属柱之间,其中所述金属接合结构的截面尺寸小于所述第一金属柱的截面尺寸,且所述金属接合结构的截面尺寸小于所述第二金属柱的截面尺寸。
12.根据权利要求11所述的集成电路结构,其中所述第一晶圆层包含:
衬底;
线路层,其中所述第一金属柱与所述线路层电性连接;及
介电层,其中所述介电层位于所述衬底的表面上。
13.根据权利要求11所述的集成电路结构,其进一步包含填充层,其中所述填充层设置于所述第一晶圆层及所述第二晶圆层之间,并囊封所述第一金属柱、所述金属接合结构及所述第二金属柱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311487440.XA CN117219526B (zh) | 2023-11-09 | 2023-11-09 | 集成电路接合工艺及集成电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311487440.XA CN117219526B (zh) | 2023-11-09 | 2023-11-09 | 集成电路接合工艺及集成电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117219526A CN117219526A (zh) | 2023-12-12 |
CN117219526B true CN117219526B (zh) | 2024-02-09 |
Family
ID=89043019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311487440.XA Active CN117219526B (zh) | 2023-11-09 | 2023-11-09 | 集成电路接合工艺及集成电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117219526B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI224376B (en) * | 2003-06-16 | 2004-11-21 | Via Tech Inc | Flip-chip bonding process |
TW201034141A (en) * | 2009-03-04 | 2010-09-16 | Powertech Technology Inc | Fine pitch bump structure and its manufacturing process |
CN108573882A (zh) * | 2017-03-13 | 2018-09-25 | 库利克和索夫工业公司 | 用于对半导体元件进行键合的***及方法 |
CN112992705A (zh) * | 2019-12-12 | 2021-06-18 | 美光科技公司 | 半导体装置组合件的无焊互连件 |
-
2023
- 2023-11-09 CN CN202311487440.XA patent/CN117219526B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI224376B (en) * | 2003-06-16 | 2004-11-21 | Via Tech Inc | Flip-chip bonding process |
TW201034141A (en) * | 2009-03-04 | 2010-09-16 | Powertech Technology Inc | Fine pitch bump structure and its manufacturing process |
CN108573882A (zh) * | 2017-03-13 | 2018-09-25 | 库利克和索夫工业公司 | 用于对半导体元件进行键合的***及方法 |
CN112992705A (zh) * | 2019-12-12 | 2021-06-18 | 美光科技公司 | 半导体装置组合件的无焊互连件 |
Also Published As
Publication number | Publication date |
---|---|
CN117219526A (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
US7608929B2 (en) | Electrical connector structure of circuit board and method for fabricating the same | |
US8823180B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
US7592700B2 (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
US10651050B2 (en) | Semiconductor device packages and structures | |
TWI241700B (en) | Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication | |
TWI544599B (zh) | 封裝結構之製法 | |
US9960143B2 (en) | Method for manufacturing electronic component and manufacturing apparatus of electronic component | |
US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
US20150061149A1 (en) | Packages, Packaging Methods, and Packaged Semiconductor Devices | |
CN111599702A (zh) | 扇出型芯片封装结构的制作方法 | |
US20220359421A1 (en) | Semiconductor Device Including Electromagnetic Interference (EMI) Shielding and Method of Manufacture | |
US8471375B2 (en) | High-density fine line structure and method of manufacturing the same | |
US10522452B2 (en) | Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
CN117219526B (zh) | 集成电路接合工艺及集成电路结构 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
US11538798B2 (en) | Semiconductor package with multiple redistribution substrates | |
US11901307B2 (en) | Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture | |
US20240006371A1 (en) | Semiconductor device interconnect structure | |
US20240071935A1 (en) | Glass die-to-die bridge and interposer for die first architecture | |
US8198739B2 (en) | Semi-conductor chip with compressible contact structure and electronic package utilizing same | |
US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
CN115188677A (zh) | 一种硅基三维集成扇出型封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |