CN117214664A - 一种脱机测试芯片的方法、***、装置、设备和存储介质 - Google Patents
一种脱机测试芯片的方法、***、装置、设备和存储介质 Download PDFInfo
- Publication number
- CN117214664A CN117214664A CN202311188165.1A CN202311188165A CN117214664A CN 117214664 A CN117214664 A CN 117214664A CN 202311188165 A CN202311188165 A CN 202311188165A CN 117214664 A CN117214664 A CN 117214664A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- state
- module
- programmable gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004891 communication Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 16
- 230000003993 interaction Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请提供一种脱机测试芯片的方法、***、装置、设备和存储介质，该方法包括，获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。通过该方法可以达到高效、准确的进行测试芯片的过程的效果。
Description
技术领域
本申请涉及芯片测试的领域，具体而言，涉及一种脱机测试芯片的方法、***、装置、设备和存储介质。
背景技术
目前在芯片的生产制造过程中因为制造工艺的复杂性、庞大的工艺制程数以及环境因素(无程度、环境湿度、温度等)等原因会导致部分成品是坏片不能正常使用，即使是成熟的工艺也只能保证95％的良率甚至更低。如果不能过任何处理将这些芯片直接出售那客户肯定是不能接收的。所以会在芯片的各个阶段进行ATE测试。
但是，在ATE测试过程中，经常会遇到芯片良率偏低的现象即有大量的芯片因为测试不合格被ATE筛出来的现象。
因此，如何高效、准确的进行测试芯片的过程，是一个需要解决的技术问题。
发明内容
本申请实施例的目的在于提供一种脱机测试芯片的方法，通过本申请的实施例的技术方案可以达到高效、准确的进行测试芯片的过程的效果。
第一方面，本申请实施例提供了一种脱机测试芯片的方法，包括，获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。
本申请在上述实施例中，通过微控制器对配置信息的逻辑处理以及现场可编程门阵列模块的IO状态发送，微控制器和现场可编程门阵列模块配合可以达到快速的实现芯片测试的效果，通过获取配置信息进行本***独立的芯片测试，达到脱机处理的效果，可以实现高效、准确的进行测试芯片的过程。
在一些实施例中，在获取待测芯片的配置信息之前，还包括：获取待测芯片的所属型号对应的测试文件；通过微控制器解析测试文件，得到多个IO状态，其中，多个IO状态包括IO状态；通过存储器存储多个IO状态。
本申请在上述实施例中，可以根据待测芯片的所属型号直接获取对应的测试文件，通过本***解析测试后实现脱机处理的效果，可以更便捷的实现芯片测试。
在一些实施例中，在通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试之后，还包括：获取待测芯片的返回状态；通过微控制器分析返回状态，并实时输出测试结果。
本申请在上述实施例中，可以通过微控制器分析返回状态，准确的输出测试结果。
在一些实施例中，通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态，包括：通过微控制器从存储器获取待测芯片的型号对应的IO状态；通过微控制器对IO状态进行解析配置，得到高低电平状态，并向现场可编程门阵列模块发送高低电平状态。
本申请在上述实施例中，通过高低电平状态的传输可以实现现场可编程门阵列模块与IO接口的连接，准确的完成芯片测试。
在一些实施例中，通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试，包括：通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行测试，得到测试结果。
本申请在上述实施例中，可以通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行高校、准确的测试。
第二方面，本申请实施例提供了一种脱机测试芯片的***，包括：
微控制器模块和现场可编程门阵列模块；
微控制器模块用于：从存储器获取待测芯片的配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态，同时，接收现场可编程门阵列模块发送的待测芯片的返回状态，解析返回状态，得到测试结果；
现场可编程门阵列模块用于：接收微控制器模块发送的IO状态，赋予IO状态给待测芯片的接口，得到返回状态。
可选的，所述***还包括：
人机交互屏幕、存储器、对外通信接口和并行IO接口；
人机交互屏幕用于：接收微控制器模块发送的测试结果，并显示测试结果，向微控制器模块提供测试待测芯片的指示；
存储器用于：向微控制器模块提供IO状态；
对外通信接口用于：获取待测芯片的所属型号对应的测试文件；
并行IO接口用于：连接待测芯片。
第三方面，本申请实施例提供了一种脱机测试芯片的装置，包括：
获取模块，用于获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；
传递模块，用于通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；
测试模块，用于通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。
可选的，所述装置还包括：
解析模块，用于所述获取模块在获取待测芯片的配置信息之前，获取待测芯片的所属型号对应的测试文件；
通过微控制器解析测试文件，得到多个IO状态，其中，多个IO状态包括IO状态；
通过存储器存储多个IO状态。
可选的，所述装置还包括：
输出模块，用于所述测试模块在通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试之后，获取待测芯片的返回状态；
通过微控制器分析返回状态，并实时输出测试结果。
可选的，传递模块具体用于：
通过微控制器从存储器获取待测芯片的型号对应的IO状态；
通过微控制器对IO状态进行解析配置，得到高低电平状态，并向现场可编程门阵列模块发送高低电平状态。
可选的，测试模块具体用于：
通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行测试，得到测试结果。
第四方面，本申请实施例提供一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
第五方面，本申请实施例提供一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种脱机测试芯片的方法的流程图；
图2为本申请实施例提供的一种脱机测试芯片的***的示意框图；
图3为本申请实施例提供的一种脱机测试芯片的装置的示意框图；
图4为本申请实施例提供的一种脱机测试芯片的装置的结构示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和显示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
首先对本申请实施例中涉及的部分用语进行说明，以便于本领域技术人员理解。
FPGA(Field Programmable Gate Array)(现场可编程门阵列模块)：是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
ARM单片机：(微控制器)是以ARM处理器为核心的一种单片微型计算机，是近年来随着电子设备智能化和网络化程度不断提高而出现的新兴产物。arm单片机以其低功耗和高性价比的优势逐渐步入高端市场，成为了时下的主流产品。
WGL文件：(测试文件)是Waveform Generation Language的缩写。它是一个可编辑的文本文件；它是EDA工具集中的ATPG程序生成的，便于ATE转换的文件；WGL文件对应到ATE中的文件的话，就是pin文件，timing文件和pattern文件；
本申请应用于芯片测试的场景，具体场景为通过ARM(微控制器)和FPGA(现场可编程门阵列模块)的组合，二者明确分工，能够适用各种不同的情况，ARM负责复杂逻辑处理，FPGA负责高速并口IO发送，最终实现自动识别各种WGL文件，并自动高效的完成测试。
目前在芯片的生产制造过程中因为制造工艺的复杂性、庞大的工艺制程数以及环境因素(无程度、环境湿度、温度等)等原因会导致部分成品是坏片不能正常使用，即使是成熟的工艺也只能保证95％的良率甚至更低。如果不能过任何处理将这些芯片直接出售那客户肯定是不能接收的。所以会在芯片的各个阶段进行ATE测试。但是，在ATE测试过程中，经常会遇到芯片良率偏低的现象即有大量的芯片因为测试不合格被ATE筛出来的现象。
为此本申请通过获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。通过微控制器对配置信息的逻辑处理以及现场可编程门阵列模块的IO状态发送，微控制器和现场可编程门阵列模块配合可以达到快速的实现芯片测试的效果，通过获取配置信息进行本***独立的芯片测试，达到脱机处理的效果，可以实现高效、准确的进行测试芯片的过程。
本申请实施例中，执行主体可以为脱机测试芯片***中的脱机测试芯片设备，实际应用中，脱机测试芯片设备可以为终端设备和服务器等电子设备，在此不做限制。
下面结合图1对本申请实施例的脱机测试芯片的方法进行详细描述。
请参看图1，图1为本申请实施例提供的一种脱机测试芯片的方法的流程图，如图1所示的脱机测试芯片的方法包括：
步骤110：获取待测芯片的配置信息。
其中，配置信息包括：待测芯片的型号和接口数据，配置信息还可以包括芯片的名称、材质等信息。待测芯片可以是任意机器或者设备中携带的芯片。
在本申请的一些实施例中，在获取待测芯片的配置信息之前，还包括：获取待测芯片的所属型号对应的测试文件；通过微控制器解析测试文件，得到多个IO状态，其中，多个IO状态包括IO状态；通过存储器存储多个IO状态。
本申请在上述过程中，可以根据待测芯片的所属型号直接获取对应的测试文件，通过本***解析测试后实现脱机处理的效果，可以更便捷的实现芯片测试。
其中，存储器还可以存储微控制产生的多种测试数据和测试报告等。
步骤120：通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态。
在本申请的一些实施例中，通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态，包括：通过微控制器从存储器获取待测芯片的型号对应的IO状态；通过微控制器对IO状态进行解析配置，得到高低电平状态，并向现场可编程门阵列模块发送高低电平状态。
本申请在上述过程中，通过高低电平状态的传输可以实现现场可编程门阵列模块与IO接口的连接，准确的完成芯片测试。
其中，高低电平状态包括高电平、低电平、高电平有效和低电平有效。
步骤130：通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。
在本申请的一些实施例中，通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试，包括：通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行测试，得到测试结果。
本申请在上述过程中，可以通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行高校、准确的测试。
在本申请的一些实施例中，在通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试之后，还包括：获取待测芯片的返回状态；通过微控制器分析返回状态，并实时输出测试结果。
本申请在上述过程中，可以通过微控制器分析返回状态，准确的输出测试结果。
在一中实施例中，当没有完成全部芯片测试时，重新执行步骤110-步骤140，逐一进行未完成测试芯片的测试。
在上述图1所示的过程中，本申请通过获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。通过微控制器对配置信息的逻辑处理以及现场可编程门阵列模块的IO状态发送，微控制器和现场可编程门阵列模块配合可以达到快速的实现芯片测试的效果，通过获取配置信息进行本***独立的芯片测试，达到脱机处理的效果，可以实现高效、准确的进行测试芯片的过程。
下面结合图2对本申请实施例的脱机测试芯片的***进行详细描述。
请参看图2，图2为本申请实施例提供的一种脱机测试芯片的***的示意框图，如图2所示的脱机测试芯片的***包括：
微控制器模块和现场可编程门阵列模块；
微控制器模块用于：从存储器获取待测芯片的配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态，同时，接收现场可编程门阵列模块发送的待测芯片的返回状态，解析返回状态，得到测试结果；
现场可编程门阵列模块用于：接收微控制器模块发送的IO状态，赋予IO状态给待测芯片的接口，得到返回状态。
具体的，微控制器还用于完成对测试文件的解析存储到存储器(DDR存储模块)中，在测试过程中获取存储器存储中发送信息，同时控制人机交互界面的信息交互，完成对现场可编程门阵列模块的控制以及完成复杂数据分析、逻辑处理。
可选的，所述***还包括：
人机交互屏幕、存储器、对外通信接口和并行IO接口；
人机交互屏幕用于：接收微控制器模块发送的测试结果，并显示测试结果，向微控制器模块提供测试待测芯片的指示；
存储器用于：向微控制器模块提供IO状态；
对外通信接口用于：获取待测芯片的所属型号对应的测试文件；
并行IO接口用于：连接待测芯片。
具体的：对外通信接口还用于连接外部上位机与微控制器之间的数据交互。
可选的，与所述***相连的为测试文件传输上位机和待测芯片。
测试文件上位机是PC端部分，当芯片设计人员给到我们测试文件时，我们需要通过这个模块加载在我们的测试***中去，每一个测试文件只需要加载一次，后续可以在***中永久使用，实现脱机的效果。
具体的：从上位机选择要导入的测试文件，然后***上电连接本***，点击按键开始导入***。***微控制器，负责接收解析测试文件，从测试格式转为安节拍发送IO状态的数据，并存储到测试***存储器中，上位机实时显示导入状态和进度。每一个测试文件只需要导入一次。测试***存储多个测试文件。具体数量取决于存储器大小。
前文通过图1描述了脱机测试芯片的方法，下面结合图3-图4描述脱机测试芯片的装置。
请参照图3，为本申请实施例中提供的一种脱机测试芯片的装置300的示意框图，该装置300可以是电子设备上的模块、程序段或代码。该装置300与上述图1方法实施例对应，能够执行图1方法实施例涉及的各个步骤，该装置300具体的功能可以参见下文中的描述，为避免重复，此处适当省略详细描述。
可选的，所述装置300包括：
获取模块310，用于获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；
传递模块320，用于通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；
测试模块330，用于通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。
可选的，所述装置还包括：
解析模块，用于所述获取模块在获取待测芯片的配置信息之前，获取待测芯片的所属型号对应的测试文件；通过微控制器解析测试文件，得到多个IO状态，其中，多个IO状态包括IO状态；通过存储器存储多个IO状态。
可选的，所述装置还包括：
输出模块，用于所述测试模块在通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试之后，获取待测芯片的返回状态；通过微控制器分析返回状态，并实时输出测试结果。
可选的，传递模块具体用于：
通过微控制器从存储器获取待测芯片的型号对应的IO状态；通过微控制器对IO状态进行解析配置，得到高低电平状态，并向现场可编程门阵列模块发送高低电平状态。
可选的，测试模块具体用于：
通过现场可编程门阵列模块赋予高低电平状态给待测芯片的接口，对待测芯片进行测试，得到测试结果。
请参照图4为本申请实施例中提供的一种脱机测试芯片的装置的结构示意框图，该装置可以包括存储器410和处理器420。可选的，该装置还可以包括：通信接口430和通信总线440。该装置与上述图1方法实施例对应，能够执行图1方法实施例涉及的各个步骤，该装置具体的功能可以参见下文中的描述。
具体的，存储器410，用于存储计算机可读指令。
处理器420，用于处理存储器存储的可读指令，能够执行图1方法中的各个步骤。
通信接口430，用于与其他节点设备进行信令或数据的通信。例如：用于与服务器或者终端的通信，或者与其它设备节点进行通信，本申请实施例并不限于此。
通信总线440，用于实现上述组件直接的连接通信。
其中，本申请实施例中设备的通信接口430用于与其他节点设备进行信令或数据的通信。存储器410可以是高速RAM存储器，也可以是非不稳定的存储器(non-volatilememory)，例如至少一个磁盘存储器。存储器410可选的还可以是至少一个位于远离前述处理器的存储装置。存储器410中存储有计算机可读取指令，当所述计算机可读取指令由所述处理器420执行时，电子设备执行上述图1所示方法过程。处理器420可以用于装置300上，并且用于执行本申请中的功能。示例性地，上述的处理器420可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，本申请实施例并不局限于此。
本申请实施例还提供一种可读存储介质，所述计算机程序被处理器执行时，执行如图1所示方法实施例中电子设备所执行的方法过程。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置的具体工作过程，可以参考前述方法中的对应过程，在此不再过多赘述。
综上所述，本申请实施例提供一种脱机测试芯片的方法、***、装置、设备和存储介质，该方法包括，获取待测芯片的配置信息，其中，配置信息包括：待测芯片的型号和接口数据；通过微控制器从存储器获取配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送IO状态；通过现场可编程门阵列模块赋予IO状态给待测芯片的接口，对待测芯片进行测试。通过该方法可以达到高效、准确的进行测试芯片的过程的效果。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种脱机测试芯片的方法，其特征在于，包括：
获取待测芯片的配置信息，其中，所述配置信息包括：待测芯片的型号和接口数据；
通过微控制器从存储器获取所述配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送所述IO状态；
通过所述现场可编程门阵列模块赋予所述IO状态给所述待测芯片的接口，对所述待测芯片进行测试。
2.根据权利要求1所述的方法，其特征在于，在所述获取待测芯片的配置信息之前，所述方法还包括：
获取所述待测芯片的所属型号对应的测试文件；
通过所述微控制器解析所述测试文件，得到多个IO状态，其中，所述多个IO状态包括所述IO状态；
通过所述存储器存储所述多个IO状态。
3.根据权利要求1或2所述的方法，其特征在于，在所述通过所述现场可编程门阵列模块赋予所述IO状态给所述待测芯片的接口，对所述待测芯片进行测试之后，所述方法还包括：
获取所述待测芯片的返回状态；
通过所述微控制器分析所述返回状态，并实时输出测试结果。
4.根据权利要求1或2所述的方法，其特征在于，所述通过微控制器从存储器获取所述配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送所述IO状态，包括：
通过微控制器从存储器获取所述待测芯片的型号对应的所述IO状态；
通过微控制器对所述IO状态进行解析配置，得到高低电平状态，并向所述现场可编程门阵列模块发送所述高低电平状态。
5.根据权利要求4所述的方法，其特征在于，所述通过所述现场可编程门阵列模块赋予所述IO状态给所述待测芯片的接口，对所述待测芯片进行测试，包括：
通过所述现场可编程门阵列模块赋予所述高低电平状态给所述待测芯片的接口，对所述待测芯片进行测试，得到测试结果。
6.一种脱机测试芯片的***，其特征在于，包括：
微控制器模块和现场可编程门阵列模块；
所述微控制器模块用于：从存储器获取待测芯片的配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送所述IO状态，同时，接收所述现场可编程门阵列模块发送的所述待测芯片的返回状态，解析所述返回状态，得到测试结果；
所述现场可编程门阵列模块用于：接收所述微控制器模块发送的所述IO状态，赋予所述IO状态给所述待测芯片的接口，得到所述返回状态。
7.根据权利要求6所述的***，其特征在于，所述***还包括：
人机交互屏幕、存储器、对外通信接口和并行IO接口；
所述人机交互屏幕用于：接收所述微控制器模块发送的测试结果，并显示所述测试结果，向所述微控制器模块提供测试所述待测芯片的指示；
所述存储器用于：向所述微控制器模块提供所述IO状态；
所述对外通信接口用于：获取所述待测芯片的所属型号对应的测试文件；
所述并行IO接口用于：连接所述待测芯片。
8.一种脱机测试芯片的装置，其特征在于，包括：
获取模块，用于获取待测芯片的配置信息，其中，所述配置信息包括：待测芯片的型号和接口数据；
传递模块，用于通过微控制器从存储器获取所述配置信息对应的输入\输出IO状态，并向现场可编程门阵列模块发送所述IO状态；
测试模块，用于通过所述现场可编程门阵列模块赋予所述IO状态给所述待测芯片的接口，对所述待测芯片进行测试。
9.一种电子设备，其特征在于，包括：
存储器和处理器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-5中任一项所述方法中的步骤。
10.一种计算机可读存储介质，其特征在于，包括：
计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行如权利要求1-5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188165.1A CN117214664A (zh) | 2023-09-14 | 2023-09-14 | 一种脱机测试芯片的方法、***、装置、设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188165.1A CN117214664A (zh) | 2023-09-14 | 2023-09-14 | 一种脱机测试芯片的方法、***、装置、设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117214664A true CN117214664A (zh) | 2023-12-12 |
Family
ID=89043758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311188165.1A Pending CN117214664A (zh) | 2023-09-14 | 2023-09-14 | 一种脱机测试芯片的方法、***、装置、设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117214664A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117991080A (zh) * | 2024-04-03 | 2024-05-07 | 杭州君谋科技有限公司 | 一种可配置的通用电路组件自动测试***及测试方法 |
-
2023
- 2023-09-14 CN CN202311188165.1A patent/CN117214664A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117991080A (zh) * | 2024-04-03 | 2024-05-07 | 杭州君谋科技有限公司 | 一种可配置的通用电路组件自动测试***及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试*** | |
| CN112560401B (zh) | Verilog文件转换方法、装置、存储介质及设备 | |
| CN107370637B (zh) | 车载ecu通信功能自动化测试***及方法 | |
| CN117214664A (zh) | 一种脱机测试芯片的方法、***、装置、设备和存储介质 | |
| CN104483959A (zh) | 故障模拟与测试*** | |
| CN110895405B (zh) | 一种整车控制器vcu下线检测***及方法 | |
| CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN114239477A (zh) | 硬件连线检查方法、装置、存储介质及电子设备 | |
| CN117150995B (zh) | 驱动源码追踪方法、电子设备和介质 | |
| CN103913672A (zh) | 一种卫星低频接口自动化测试*** | |
| CN100391290C (zh) | 一种使用集成测试工具进行测试的方法 | |
| CN116090380B (zh) | 数字集成电路验证的自动化方法及装置、存储介质和终端 | |
| CN116629173A (zh) | 网络芯片的验证方法、装置、计算机设备及存储介质 | |
| CN100375196C (zh) | 并列测试及烧录***中读取半导体晶元数据的方法 | |
| CN115470132A (zh) | 自动驾驶数据记录***的测试方法、装置、设备及介质 | |
| Xu et al. | Design of vehicle gateway automatic test system based on CANoe | |
| CN108802600A (zh) | 一种基于fpga的集成电路验证***及方法 | |
| JPH05308401A (ja) | 通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステム | |
| CN203573309U (zh) | 嵌入式***存储器的测试结构 | |
| CN103823151A (zh) | 自动识别式车用电磁继电器的短路测试仪及其测试方法 | |
| DE102016203270B3 (de) | Mikrocontroller und Verfahren zum Testen eines Mikrocontrollers | |
| CN117150996B (zh) | 产生毛刺信号的问题源码确定方法、电子设备和介质 | |
| CN117574817B (zh) | 自适应时序变化的设计自动化验证方法、***及验证平台 | |
| CN114448851B (zh) | 一种数据自动化测试方法及*** | |
| Li et al. | Board-level Functional Test Selection Based on Fault Tree Analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |