CN117203744A - 层叠接合材料、半导体封装体和功率模块 - Google Patents

层叠接合材料、半导体封装体和功率模块 Download PDF

Info

Publication number
CN117203744A
CN117203744A CN202280030517.8A CN202280030517A CN117203744A CN 117203744 A CN117203744 A CN 117203744A CN 202280030517 A CN202280030517 A CN 202280030517A CN 117203744 A CN117203744 A CN 117203744A
Authority
CN
China
Prior art keywords
solder
base material
substrate
laminate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280030517.8A
Other languages
English (en)
Inventor
龟田直人
出井宽大
土屋政人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Publication of CN117203744A publication Critical patent/CN117203744A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

层叠接合材料(10)具有基材(11)、层叠于基材(11)的第一面的第一焊料部(12a)和层叠于基材(11)的第二面的第二焊料部(12b)，基材(11)的线膨胀系数为5.5～15.5ppm/K，第一焊料部(12a)和第二焊料部(12b)由无铅焊料构成，第一焊料部(12a)的厚度和第二焊料部(12b)的厚度均为0.05～1.0mm。

Description

层叠接合材料、半导体封装体和功率模块
技术领域
本技术涉及层叠接合材料、半导体封装体和功率模块。
背景技术
近来，对于半导体元件，其要求特性变高，除了以往已用作半导体元件材料的Si以外，还开始使用SiC、GaAs、GaN等。使用这些材料的半导体元件具备能够实现工作温度的升高、扩大带隙等优良的特性，被应用于功率晶体管等功率半导体元件。
功率半导体元件能够进行高温工作，接合部的钎焊接头有时达到200℃以上的高温。在这样的高温环境下，在半导体元件与基板之间的接合部产生半导体元件与基板的CTE(Coefficient of Thermal Expansion；热膨胀系数)之差所导致的应变，由于该应变而产生裂纹，作为结果，会缩短功率半导体产品的寿命，这成为问题。
在日本特开2009-269075号公报中记载了具备柔软的Pb或Pb基合金作为应力缓和层的层叠焊料材料的制造方法。但是，由于应力缓和层含有Pb，因此不符合RoHS(有害物质限制，Restriction of Hazardous Substances)等环境限制。
在日本特开2015-23183号公报中记载了一种功率模块，其具备：半导体元件；一个面与半导体元件接合地形成的第一金属层；与半导体元件接触、形成于第一金属层的另一个面的外周周边部的有机绝缘膜；与有机绝缘膜接触、与第一金属层的另一个面的中央部接合地形成的第二金属层；和隔着第二金属层与第一金属层的另一个面接合地形成的接合材料。
在日本特开2009-147111号公报中记载了一种接合材料，其是在板状的中央层的上下表面层叠有表面层的接合材料，其中，中央层的熔点高于表面层，作为中央层的具体例，记载了铋的单相、或以铋为主要成分的与银、铜、锑、铟、锡、镍、锗、碲、磷等的合金。
发明内容
本申请发明人为了找到符合RoHS等环境限制并且能够缓和在接合部产生的应变的技术而反复进行了深入研究，结果发现，通过在接合部的焊料中采用无铅焊料并且使用热膨胀率在规定范围内的材料作为芯材，能够缓和因半导体元件与基板的CTE差引起的在接合部产生的应变。进而，本申请发明人发现，通过在这样的接合部中将无铅焊料的厚度、材质、基材的形状等限定为特定的厚度、材质、形状等，能够提高应力缓和效果，作为结果，与以往相比，能够大幅延长产品的寿命。
期望提供能够缓和特别是在高温环境下在接合部产生的应变的层叠接合材料、半导体封装体和功率模块。
一个实施方式的层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
附图说明
图1是示出一个实施方式的层叠接合材料的概略构成的纵截面图。
图2是示出一个实施方式的半导体封装体的概略构成的纵截面图。
图3A是示出在第一冷热循环试验中使用的接合构件的构成的表格。
图3B是示出在第一冷热循环试验中使用的接合构件的构成的表格。
图4是示出在第一冷热循环试验中使用的接合构件的构成的表格。
图5A是比较地示出实施例1～3和比较例7～8的裂纹扩展率的柱形图。
图5B是比较地示出实施例7～8和比较例15～16的裂纹扩展率的柱形图。
图6A是比较地示出比较例1～4的裂纹扩展率的柱形图。
图6B是比较地示出比较例11～14的裂纹扩展率的柱形图。
图7A是比较地示出实施例4～6和比较例9～10的裂纹扩展率的柱形图。
图7B是比较地示出实施例9～10和比较例17～18的裂纹扩展率的柱形图。
图8A是示出在第二冷热循环试验中使用的接合构件的构成的表格。
图8B是示出在第二冷热循环试验中使用的接合构件的构成的表格。
图9是用于说明基于模拟的解析条件的图。
图10A是示出在应力解析模拟中使用的试样1～13的构成的表格。
图10B是示出在应力解析模拟中使用的试样14～23的构成的表格。
图11是示出针对试样1、2、17经过一次循环后的应变分布的图。
图12是示出针对试样1、3～9经过一次循环后的应变量的图。
图13A是用于说明具有网格形状的基材的一例的图。
图13B是用于说明具有网格形状的基材的一例的图。
图13C是用于说明具有网格形状的基材的一例的图。
图13D是用于说明具有网格形状的基材的一例的图。
图14是示出针对试样1、4、13～23经过一次循环后的应变量的柱形图。
具体实施方式
实施方式的第1方式的层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
本申请发明人通过冷热循环试验和应力解析模拟进行了验证，结果确认到：根据这样的方式，能够缓和特别是在高温环境下在接合部产生的应变，能够实现高可靠性。根据本申请发明人的想法，认为基材的线膨胀系数处于半导体元件的线膨胀系数与基板或散热部的材料的线膨胀系数的中间而取得平衡，并且无铅焊料具有适当的厚度，由此，能够在不特别依赖于基材、焊料的具体的合金组成的情况下缓和在高温环境下因半导体元件与基板的CTE差引起的在接合部产生的应变。
实施方式的第2方式的层叠接合材料是根据第1方式的层叠接合材料，其中，上述无铅焊料的杨氏模量为45GPa以上、且拉伸强度为100MPa以下。
本申请发明人通过冷热循环试验进行了实际验证，结果发现，无铅焊料的杨氏模量越大，则在基板侧的接合部产生的应变的缓和效果越高，另外，无铅焊料的拉伸强度越小，则在半导体元件侧的接合部产生的应变的缓和效果越高，确认到根据这样的方式，能够有效地缓和特别是在高温环境下在基板侧和半导体元件侧这两侧在接合部产生的应变，能够实现高可靠性。
实施方式的第3方式的层叠接合材料是根据第2方式的层叠接合材料，其中，上述无铅焊料的杨氏模量为55GPa以上。
本申请发明人通过冷热循环试验进行了实际验证，结果确认到：根据这样的方式，能够进一步有效地缓和在基板侧和半导体元件侧这两侧在接合部产生的应变，能够实现非常高的可靠性。
实施方式的第4方式的层叠接合材料是根据第1～3方式中任一方式的层叠接合材料，其中，上述基材具有格子间隔为2.0mm以上的网格形状。
本申请发明人通过应力解析模拟进行了验证，结果确认到：根据这样的方式，与基材形成为实心状的情况相比，能够进一步提高接合部的应力缓和效果。
实施方式的第5方式的层叠接合材料是根据第1～4方式中任一方式的层叠接合材料，其中，上述基材的线膨胀系数为5.9～14.4ppm/K。
本申请发明人通过冷热循环试验进行了实际验证，结果确认到：根据这样的方式，能够缓和特别是在高温环境下在半导体元件侧的接合部产生的应变，能够实现高可靠性。
实施方式的第6方式的层叠接合材料是根据第5方式的层叠接合材料，其中，上述基材的线膨胀系数为7.0～11.6ppm/K。
本申请发明人通过冷热循环试验进行了实际验证，结果确认到：根据这样的方式，在基板侧的接合部产生的应变的缓和效果更高，能够实现更高的可靠性。
实施方式的第7方式的层叠接合材料是根据第3方式的层叠接合材料，其中，上述基材的线膨胀系数为7.7～9.9ppm/K。
本申请发明人通过冷热循环试验进行了实际验证，结果发现，根据这样的方式，在基板侧和半导体元件侧这两侧几乎没有确认到接合部处的裂纹的扩展，因此，能够实现极高的可靠性。
实施方式的第8方式的层叠接合材料是根据第1～7方式中任一方式的层叠接合材料，其中，上述基材由Cu-W基材料、Cu-Mo基材料、Cu-W基材料与Cu-Mo基材料的层叠材料、在Cu-W基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-Mo基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-W基材料与Cu-Mo基材料的层叠材料的第一面和第二面分别层叠有Cu基材料的复合材料中的任一者构成。
根据这样的方式，由于基材具有高导热性，因此，能够抑制接合部的过度的温度升高，在接合部产生的热应变本身减少，作为结果，进一步有利地作用于产品的长寿命化。
实施方式的第9方式的层叠接合材料是根据第1～8方式中任一方式的层叠接合材料，其中，上述基材的Cu含量为60％以下。
根据这样的方式，基材的线膨胀系数变得更低，因此，能够进一步缓和特别是在高温环境下因CTE差引起的在接合部产生的应变。
实施方式的第10方式的层叠接合材料是根据第1～9方式中任一方式的层叠接合材料，其中，上述基材的Cu含量为15％以上。
根据这样的方式，基材的导热性进一步提高，因此，能够进一步减少在接合部产生的热应变本身。
实施方式的第11方式的层叠接合材料是根据第1～10方式中任一方式的层叠接合材料，其中，上述第一焊料部和第二焊料部中的至少一者与上述基材的界面从上述基材侧依次利用Ni、Sn进行了基底处理。
根据这样的方式，能够提高基材与无铅焊料的密合性。
实施方式的第12方式的层叠接合材料是根据第1～11方式中任一方式的层叠接合材料，其中，上述基材与上述第一焊料部的厚度之比和上述基材与上述第二焊料部的厚度之比中的至少一者为2：1～10：1。
实施方式的第13方式的层叠接合材料是根据第1～12方式中任一方式的层叠接合材料，其中，上述无铅焊料的熔点为210℃以上。上述无铅焊料的熔点也可以为230℃以上。
根据这样的方式，即使在由于半导体元件的工作温度的升高而层叠接合材料达到200℃以上的高温的情况下，也能够防止层叠接合材料中所含的无铅焊料熔化而出现故障。
实施方式的第14方式的半导体封装体具备基板、配置于上述基板上的半导体元件和配置于上述基板与上述半导体元件之间且将上述基板与上述半导体元件接合的层叠接合材料，上述层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
实施方式的第15方式的半导体封装体具备基板、配置于上述基板上的半导体元件、配置于上述基板与上述半导体元件之间且将上述基板与上述半导体元件接合的第一层叠接合材料、配置于上述基板的与上述半导体元件相反一侧的散热部和配置于上述基板与上述散热部之间且将上述基板与上述散热部接合的第二层叠接合材料，上述第一层叠接合材料和上述第二层叠接合材料中的至少一者具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
实施方式的第16方式的功率模块具备基板、配置于上述基板上的功率半导体元件和配置于上述基板与上述功率半导体元件之间且将上述基板与上述功率半导体元件接合的层叠接合材料，上述层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K以下，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
实施方式的第17方式的功率模块具备基板、配置于上述基板上的功率半导体元件、配置于上述基板与上述功率半导体元件之间且将上述基板与上述功率半导体元件接合的第一层叠接合材料、配置于上述基板的与上述功率半导体元件相反一侧的散热部和配置于上述基板与上述散热部之间且将上述基板与上述散热部接合的第二层叠接合材料，上述第一层叠接合材料和上述第二层叠接合材料中的至少一者具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K以下，第一焊料部和第二焊料部由无铅焊料构成，上述第一焊料部的厚度和上述第二焊料部的厚度均为0.05～1.0mm。
以下，参照附图对实施方式的具体例进行详细说明。需要说明的是，在以下的说明和以下的说明中使用的附图中，对于能够以相同方式构成的部分，使用相同符号并且省略重复说明。另外，在以下的说明和以下的说明中使用的附图中，关于焊料组成的表述，元素之前的数值表示质量组成(质量％)，SnBal.表示“余量Sn”。例如，表述为“3.0Ag-0.5Cu-SnBal.”的焊料合金中的各构成元素的含量是指，将焊料合金整体设为100质量％时，Ag：3.0质量％、Cu：0.5质量％、Sn：余量。需要说明的是，在本说明书中，“拉伸强度”是指通过JIS Z2241：2011中规定的试验方法在室温下测定的值。
(层叠接合材料)
图1是示出一个实施方式的层叠接合材料10的概略构成的纵截面图。
如图1所示，层叠接合材料10具有基材11、层叠于基材11的第一面的第一焊料部12a和层叠于基材11的第二面的第二焊料部12b。
其中，基材11由线膨胀系数为5.5～15.5ppm/K的材料构成。基材11的线膨胀系数更优选为5.9～14.4ppm/K，线膨胀系数特别优选为7.0～11.6ppm/K。具体而言，例如，作为基材11，使用Cu-W基材料或Cu-Mo基材料。作为基材11，可以使用Cu-W基材料与Cu-Mo基材料的层叠材料。作为基材11，可以使用在Cu-W基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-Mo基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-W基材料与Cu-Mo基材料的层叠材料的第一面和第二面分别层叠有Cu基材料的复合材料中的任意一种。在基材11由复合材料构成的情况下，位于中央的Cu-Mo基材料、Cu-W基材料或Cu-W基材料与Cu-Mo基材料的层叠材料与层叠于另一面的Cu基材料的厚度之比例如可以为4：1～1：2。
需要说明的是，在本说明书中，Cu-W基材料是指构成该材料的元素中以质量比计Cu和W最多的材料，优选Cu和W的含量的合计相对于该材料整体以质量比计为50％以上。Cu-W基材料可以含有Cu和W以外的元素作为杂质。另外，Cu-Mo基材料是指构成该材料的元素中以质量比计Cu和Mo最多的材料，优选Cu和Mo的含量的合计相对于该材料整体以质量比计为50％以上。Cu-Mo基材料可以含有Cu和Mo以外的元素作为杂质。
如果基材11的Cu含量增加，则热膨胀率变大，因此，基材11的Cu含量以质量比计优选为60％以下。
另外，如果基材11的Cu含量增加，则热导率提高，因此，基材11的Cu含量以质量比计优选为15％以上。
基材11可以形成为(未形成规则图案的开口的)实心状(solid)，也可以具有(以规则图案形成有开口的)网格形状。在网格形状的情况下，格子间隔(相邻的两个开口的中心间隔)可以为1.0mm以上，也可以为2.0mm以上。本申请发明人通过应力解析模拟进行了验证，结果确认到：根据这样的方式，与基材11形成为实心状的情况相比，能够进一步提高接合部处的应力缓和效果。认为其理由是因为，格子间隔越大，则被接合材料(例如半导体元件22(参照图2))的角部与基材11的网格的开口部分的重叠的比例越高，因此，在容易产生应变的角部能够提高应力缓和效果。
如图1所示，第一焊料部12a层叠于基材11的第一面(在图示的例子中为上表面)，第二焊料部12b层叠于基材11的第二面(在图示的例子中为下表面)。第一焊料部12a和第二焊料部12b均由无铅焊料构成。
第一焊料部12a的厚度和第二焊料部12b的厚度均可以为0.05～1.0mm，也可以为0.1～1.0mm。
构成第一焊料部12a和第二焊料部12b的无铅焊料的材料没有特别限定，可以使用例如Sn基合金、Sn-Ag基合金、Sn-Cu基合金、Sn-Sb基合金、Sn-Ag-Cu基合金、Sn-Ag-Cu-Sb基合金、Sn-Ag-Cu-In基合金、Sn-Ag-Cu-Bi基合金、Sn-Ag-Cu-Bi-Sb基合金、Sn-Bi基合金、Sn-In基合金等。需要说明的是，○○基合金(○○为一种以上的元素符号)是指构成该合金的元素中以质量比计○○最多的合金，优选○○的含量(在○○含有两种以上元素的情况下为各元素的含量的合计)相对于该合金整体以质量比计为50％以上。○○基合金可以含有○○以外的元素作为杂质。
构成第一焊料部12a的无铅焊料和构成第二焊料部12b的无铅焊料12b可以具有相同组成，也可以具有相互不同的组成。
本申请发明人通过冷热循环试验进行了实际验证，结果发现，参照图2，对于配置于基板21与半导体元件22之间的层叠接合材料10a，构成第一焊料部12a和第二焊料部12b的无铅焊料的杨氏模量越大，则在基板11侧的接合部产生的应变的缓和效果越高，另外，该无铅焊料的拉伸强度越小，则在半导体元件12侧的接合部产生的应变的缓和效果越高。因此，构成第一焊料部12a和第二焊料部12b的无铅焊料优选杨氏模量为45GPa以上、且拉伸强度为100MPa(“3.4Ag-0.7Cu-3.2Bi-3.0Sb-0.025Fe-0.008Co-SnBal.”的拉伸强度96.5MPa与“10.0Ag-4.0Cu-20.0Sb-SnBal.”的拉伸强度108.8MPa的中间)以下，更优选杨氏模量为55GPa(“10.0Sb-SnBal.”的杨氏模量53.8GPa与“0.7Cu-0.06Ni-0.003P-SnBal.”的杨氏模量56.5GPa的中间)以上。此外，在无铅焊料的杨氏模量为55GPa以上的情况下，基材11的线膨胀系数进一步优选为7.7～9.9ppm/K。本申请发明人通过冷热循环试验进行了实际验证，结果发现，根据这样的方式，在基板21侧和半导体元件22侧这两侧几乎没有确认到接合部处的裂纹的扩展，因此，能够实现极高的可靠性。
本申请发明人通过应力解析模拟进行了验证，结果确认到：构成第一焊料部12a和第二焊料部12b的无铅焊料的拉伸强度越大，则越能够进一步提高接合部处的应力缓和效果。因此，构成第一焊料部12a和第二焊料部12b的无铅焊料的拉伸强度优选为53MPa(“3.0Ag-0.5Cu-SnBal.”的拉伸强度)以上，更优选为58MPa(“10.0Sb-SnBal.”的拉伸强度)以上。
构成第一焊料部12a和第二焊料部12b的无铅焊料的熔点优选为210℃以上，可以为230℃以上，可以为240℃以上，也可以为250℃以上。
基材11与第一焊料部12a的厚度之比和基材11与第二焊料部12b的厚度之比中的至少一者优选为2：1～10：1。基材11与第一焊料部12a的厚度之比和基材11与第二焊料部12b的厚度之比这两者都可以为2：1～10：1。
第一焊料部12a和第二焊料部12b的层叠通过电镀、热浸镀、包覆等现有的方法进行。也可以通过包覆或轧制来调整涂层的厚度。
如图1所示，第一焊料部12a和第二焊料部12b中的至少一者与基材11的界面优选从基材11侧依次利用Ni、Sn进行了基底处理(例如镀覆处理)。通过在基材11与Sn之间利用Ni进行基底处理，能够抑制Sn向基材11侧的扩散。另外，通过在Ni上利用Sn进行基底处理，容易层叠由无铅焊料构成的第一焊料12a和第二焊料部12b。因此，基材11与由无铅焊料构成的第一焊料部12a和第二焊料部12b的密合性提高。第一焊料部12a和第二焊料部12b这两者与基材11的界面从基材11侧依次利用Ni、Sn进行了基底处理(例如镀覆处理)。
在图示的例子中，在基材11的第一面与由无铅焊料构成的第一焊料部12a之间通过基底处理形成第一基底层13a，在基材11的第二面与由无铅焊料构成的第二焊料部12b之间通过基底处理形成第二基底层13b。
(半导体封装体、功率模块)
接着，参照图2，对一个实施方式的半导体封装体20进行说明。需要说明的是，在本说明书中，在半导体封装体20中所含的半导体元件22为功率半导体元件的情况下，有时将这样的半导体封装体20(即功率半导体封装体)称为功率模块。
图2是示出一个实施方式的半导体封装体20的概略构成的纵截面图。
如图2所示，半导体封装体20具有基板21、配置于基板21上的半导体元件22和将基板21与半导体元件22接合的第一层叠接合材料10a。
其中，第一层叠接合材料10a的构成与上述一个实施方式的层叠接合材料10的构成相同，省略说明。
基板21的种类没有特别限定，例如使用DBC(直接覆铜，Direct Bonded Copper)基板或DBA(直接覆铝，Direct Bonded Alminium)基板。
如图2所示，半导体元件22经由第一层叠接合材料10a配置于基板21上，基板21与半导体元件22通过第一层叠接合材料10a接合。
半导体元件22的种类没有特别限定，例如可以使用功率晶体管、功率二极管等功率半导体元件。这种情况下，即使第一层叠接合材料10a因半导体元件22的工作温度的升高而达到200℃以上的高温，在第一层叠接合材料10a中，只要构成第一焊料部12a和第二焊料部12b的无铅焊料的熔点为210℃以上，就能够防止无铅焊料熔化而出现故障。
在本实施方式中，如图2所示，半导体封装体20还具有配置于基板21下的散热部23和将基板21与散热部23接合的第二层叠接合材料10b。
其中，第二层叠接合材料10b的构成与上述一个实施方式的层叠接合材料10的构成相同，省略说明。
如图2所示，散热部23经由第二层叠接合材料10b配置于基板21的与半导体元件22相反一侧，基板21和散热部23通过第二层叠接合材料10b接合。
在图2所示的例子中，散热部23具有散热板23a、与散热板23a的一个面(在图示的例子中为下表面)密合并固定的散热翅片23b，散热板23a的另一面(在图示的例子中为上表面)与第二层叠接合材料10b密合并固定。作为散热部23的材料，使用导热性高的材料，例如使用CuMo、CuW。
本申请发明人通过后述的冷热循环试验和应力解析模拟进行了验证，结果确认到：根据如上所述的本实施方式，能够缓和特别是在高温环境下在接合部产生的应变，能够实现高可靠性。根据本申请发明人的想法，认为第一层叠接合材料10a和第二层叠接合材料10b中所含的基材11的线膨胀系数处于半导体元件22的线膨胀系数与基板21或散热部23的材料的线膨胀系数的中间而取得平衡，并且由无铅焊料构成的第一焊料部12a和第二焊料部12b具有适当的厚度，由此，能够在不特别依赖于基材、焊料的具体的合金组成的情况下缓和在高温环境下因半导体元件22与基板21或散热部23的CTE差而在半导体元件22与基板21之间的接合部和基板21与散热部23之间的接合部产生的应变。
另外，根据本实施方式，第一层叠接合材料10a和第二层叠接合材料10b中所含的基材11由Cu-W基材料、Cu-Mo基材料、Cu-W基材料与Cu-Mo基材料的层叠材料、在Cu-W基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-Mo基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-W基材料与Cu-Mo基材料的层叠材料的第一面和第二面分别层叠有Cu基材料的复合材料中的任意一种构成，基材11具有高导热性，因此，能够抑制接合部处的过度的温度升高，减少在接合部产生的热应变本身，作为结果，能够进一步有利地作用于半导体封装体20的作为产品的长寿命化。
另外，根据本实施方式，第一层叠接合材料10a和第二层叠接合材料10b中所含的基材11的Cu含量为60％以下，因此，该基材11的线膨胀系数变得更低，能够进一步缓和特别是在高温环境下因CTE差引起的在接合部产生的应变。
另外，根据本实施方式，第一层叠接合材料10a和第二层叠接合材料10b中所含的基材11的Cu含量为15％以上，因此，该基材11的导热性进一步提高，能够进一步减少在接合部产生的热应变本身。
另外，根据本实施方式，在第一层叠接合材料10a和第二层叠接合材料10b中，第一焊料部12a和第二焊料部12b中的至少一者与基材11的界面从基材11侧依次利用Ni、Sn进行了基底处理，因此，能够提高基材11与由无铅焊料构成的第一焊料部12a和第二焊料部12b的密合性。
另外，根据本实施方式，在第一层叠接合材料10a和第二层叠接合材料10b中，构成第一焊料部12a和第二焊料部12b的无铅焊料的熔点为210℃以上，因此，即使在第一层叠接合材料10a和第二层叠接合材料10b因半导体元件22的工作温度的升高而达到200℃以上的高温的情况下，也能够防止第一层叠接合材料10a和第二层叠接合材料10b中所含的无铅焊料熔化而出现故障。
(实施例)
接着，对本实施方式的具体实施例进行说明。
(1)第一冷热循环试验
如图3A、图3B和图4所示，本申请发明人分别准备实施例1～23和比较例1～18的接合材料(6.5mm□、基材为实心状)，制作使用各接合材料将基板(20mm□、厚度2mm的Cu块)与半导体元件(5.5mm□、厚度0.4mm的Si芯片)接合而成的试样。接着，使用冷热冲击装置TSA-71L-A(爱斯佩克株式会社制造)在-40℃～+150℃(各暴露时间为0.5小时)的试验条件下对各试样实施冷热循环试验。然后，使用超声波影像装置FineSAT FAS200II(日立建機ファインテック株式会社制造)，对冷热循环试验前、250次循环后、500次循环后、1000次循环后的各时刻的各试样分别从Si芯片侧和Cu基底侧进行SAT观察，由SAT观察图像计算出接合部的空隙面积率，评价其变化率(裂纹扩展率)。在此，裂纹扩展率通过下式(1)计算。
裂纹扩展率(％)＝{(1000次循环后的空隙面积率-冷热循环试验前的空隙面积率)/(100-冷热循环试验前的空隙面积率)}×100式(1)
图3A、图3B和图4的“裂纹扩展率”的列示出试验结果。在图3A、图3B和图4中，裂纹扩展率“◎”是指Si芯片侧的裂纹扩展率小于10％、且Cu基底侧的裂纹扩展率小于10％。裂纹扩展率“〇”是指Si芯片侧的裂纹扩展率小于10％、Cu基底侧的裂纹扩展率为10％以上且小于50％。裂纹扩展率“×”是指Si芯片侧的裂纹扩展率为10％以上、或Cu基底侧的裂纹扩展率为50％以上。
图5A是比较地示出实施例1～3和比较例7～8的裂纹扩展率的柱形图。图5B是比较地示出实施例7～8和比较例15～16的裂纹扩展率的柱形图。图6A是比较地示出比较例1～4的裂纹扩展率的柱形图。
图6B是比较地示出比较例11～14的裂纹扩展率的柱形图。图7A是比较地示出实施例4～6和比较例9～10的裂纹扩展率的柱形图。图7B是比较地示出实施例9～10和比较例17～18的裂纹扩展率的柱形图。
如图3A、图3B、图5A～图7B所示，在实施例1～23中均确认到：1000次循环后的Si芯片侧的裂纹扩展率小于10％，能够缓和特别是在高温环境下在Si芯片侧的接合部产生的应变，可靠性高。另一方面，如图4、图5A～图7B所示，在比较例1、4～11、13～18中确认到：1000次循环后的Si芯片侧的裂纹扩展率为10％以上(比较例1、4、11、14～18中为100％)，无法缓和特别是在高温环境下在Si芯片侧的接合部产生的应变，可靠性低。实施例1～23中，基材的线膨胀系数为5.9～14.4ppm/K。另一方面，比较例7、9、15、17中不存在基材，比较例1、8、10～11、16、18中基材的线膨胀系数高达17.1ppm/K，比较例5～6中基材的线膨胀系数低至4.6～5.2ppm/K。因此可以说，对于在基材的第一面和第二面层叠有由无铅焊料构成的第一焊料部和第二焊料部的层叠接合材料而言，如果基材的线膨胀系数为5.5(5.9与4.6的中间)～15.5(14.4与17.1的中间)ppm/K、更优选为5.9～14.4ppm/K，则1000次循环后的Si芯片侧的裂纹扩展率小于10％，能够缓和特别是在Si芯片侧的接合部产生的应变，能够实现高可靠性。
另外，如图3A、图3B、图5A～图7B所示，在实施例2、7～10、13、16、19中确认到：Cu基底侧的裂纹扩展率小于10％，在Cu基底侧的接合部产生的应变的缓和效果更高。实施例1～10、13～14、16～21中基材的线膨胀系数为7.0～11.6ppm/K，与此相对，实施例11～12、15中基材的线膨胀系数为5.9～6.8ppm/K，实施例22～23中基材的线膨胀系数为13.8～14.4ppm/K。由此可以说，对于层叠于基材的第一面的第一焊料部和层叠于第二面的第二焊料部由无铅焊料构成的层叠接合材料而言，为了在接合部产生的应变的缓和效果更高、实现更高的可靠性，基材的线膨胀系数更优选为7.0～11.6ppm/K。
(2)第二冷热循环试验
如图8A和图8B所示，本申请发明人分别准备实施例B1～B36的接合材料(6.5mm□、基材为实心状)，制作使用各接合材料将基板(20mm□、厚度2mm的Cu块)与半导体元件(5.5mm□、厚度0.4mm的Si芯片)接合而成的试样。需要说明的是，实施例B13～B18、B33～B36的试样分别对应于第一冷热循环试验中的实施例1、4、2、5、3、6、7、9、8、10的试样。接着，与第一冷热循环试验同样，使用冷热冲击装置TSA-71L-A(爱斯佩克株式会社制造)，在-40℃～+150℃(各暴露时间为0.5小时)的试验条件下对各试样实施冷热循环试验。然后，使用超声波影像装置FineSAT FAS200II(日立建機ファインテック株式会社制造)，对冷热循环试验前、1000次循环后的各时刻的各试样分别从Si芯片侧和Cu基底侧进行SAT观察，由SAT观察图像计算出接合部的空隙面积率，评价其变化率(裂纹扩展率)。
图8A和图8B的“裂纹扩展率”的列示出了试验结果。在图8A和图8B中，裂纹扩展率“A”是指Si芯片侧的裂纹扩展率小于10％、且Cu基底侧的裂纹扩展率小于10％。裂纹扩展率“B”是指Si芯片侧的裂纹扩展率小于10％、Cu基底侧的裂纹扩展率为10％以上且小于34％。裂纹扩展率“C”是指Si芯片侧的裂纹扩展率小于10％、Cu基底侧的裂纹扩展率为34％以上且小于51％。裂纹扩展率“D”是指Si芯片侧的裂纹扩展率为10％以上、或Cu基底侧的裂纹扩展率为51％以上。需要说明的是，对于在第二冷热循环试验与第一冷热循环试验之间试验结果存在差异的情况，认为其理由是因为，与第一冷热循环试验相比，在第二冷热循环试验中，增加了试验数，使用其平均值数据来评价裂纹扩展率。
如图8A和图8B所示，在实施例B1～B24中均确认到：1000次循环后的Si芯片侧的裂纹扩展率小于10％、且Cu基底侧的裂纹扩展率小于51％，能够有效地缓和特别是在高温环境下在Cu基底侧和Si芯片侧这两侧在接合部产生的应变，能够实现高可靠性。在实施例B1～B24中，无铅焊料的杨氏模量为45GPa以上、并且拉伸强度为97MPa以下，与此相对，在实施例B25～B36中，无铅焊料的杨氏模量为45GPa以上、并且拉伸强度为108MPa以上。由此可以说，为了在Cu基底侧和Si芯片侧这两侧在接合部产生的应变的缓和效果高、实现更高的可靠性，优选无铅焊料的杨氏模量为45GPa以上、且拉伸强度为100(97与108的中间)MPa以下。
另外，如图8A所示，在实施例B19～B24中均确认到：1000次循环后的Si芯片侧的裂纹扩展率小于10％、且Cu基底侧的裂纹扩展率小于34％，能够进一步有效地缓和特别是在高温环境下在Cu基底侧和Si芯片侧这两侧在接合部产生的应变，能够实现非常高的可靠性。在实施例B19～B24中，无铅焊料的杨氏模量为56GPa以上，与此相对，在实施例B1～B18中，无铅焊料的杨氏模量为54GPa以下。由此可以说，为了进一步提高在Cu基底侧和Si芯片侧这两侧在接合部产生的应变的缓和效果、实现更高的可靠性，更优选无铅焊料的杨氏模量为55(54与56的中间)GPa以上。
进而，如图8A所示，在实施例B21～B24中均发现：1000次循环后的Si芯片侧的裂纹扩展率小于10％、且Cu基底侧的裂纹扩展率小于10％，在Cu基底侧和Si芯片侧这两侧几乎没有确认到接合部处的裂纹的扩展，因此，能够实现极高的可靠性。在实施例B21～B24中，基材的线膨胀系数为7.7～9.9ppm/K，与此相对，在实施例B19～B20中，基材的线膨胀系数为7.0ppm/K。由此可以说，在无铅焊料的杨氏模量为54GPa以下、并且拉伸强度为100MPa以下的情况下，基材的线膨胀系数更优选为7.7～9.9ppm/K。
(3)应力解析模拟
本申请发明人通过模拟了上述冷热循环试验的计算机模拟，对层叠接合材料的应力缓和效果是否依赖于无铅焊料的厚度、材质、基材的形状等进行了确认。
即，本申请发明人首先如图10A和图10B所示定义了试样1～23的接合材料(6.5mm□)。其中，在试样14～16中，如图13A所示，基材具有□0.35mm的开口以格子状的图案(相邻的两个开口的中心间隔(间距)为0.5mm)形成的网格形状，并使得作为被接合材料的Si芯片的四个角的角部能够与基材的开口部分重叠。另外，在试样17～19中，如图13B所示，基材具有□1.0mm的开口以格子状的图案(相邻的两个开口的中心间隔(间距)为2.0mm)形成的网格形状，并使得作为被接合材料的Si芯片的四个角的角部能够与基材的开口部分重叠。另外，在试样20～21中，如图13C所示，基材具有□2.0mm的开口以格子状的图案(相邻的两个开口的中心间隔(间距)为3.0mm)形成的网格形状，并使得作为被接合材料的Si芯片的四个角的角部能够与基材的开口部分重叠。另外，在试样22～23中，如图13D所示，基材具有□4.5mm的开口以格子状的图案(相邻的两个开口的中心间隔(间距)为5.0mm)形成的网格形状，并使得作为被接合材料的Si芯片的四个角的角部能够与基材的开口部分重叠。
接着，本申请发明人使用物理模拟软件(COMOSOL AB公司制造的COMSOLMultiphysics(注册商标)Ver.5.5)，如图9所示，制作使用各接合材料将基板(20mm□、厚度2mm的Cu块)与半导体元件(5.5mm□、厚度0.4mm的Si芯片)接合而成的评价试样，在-40℃～+150℃(各暴露时间为0.5小时)的试验条件下对各评价试样进行冷热循环试验的模拟(计算方法(算法)是将焊料部设为粘塑性体、将其它设为完全弹性体的有限元法解析)，测定经过一次循环后在基板侧和半导体元件侧的界面产生的应变分布。图11是示出针对试样1、2、17经过一次循环后的半导体元件与接合构件的界面的应变分布的图。
图12是以无铅焊料的厚度作为横轴而示出针对试样1、3～9经过一次循环后的半导体元件与接合构件的界面的应变量(应变分布的平均值)的图。如图12所示，确认到：当焊料的厚度为0.02～0.1mm的范围时，随着焊料的厚度增加，应变量急剧减少，当焊料的厚度为0.1～1.0mm的范围时，无论焊料的厚度如何，应变量都大致恒定。由此可以说，层叠接合材料中的无铅焊料的厚度优选为0.05～1.0mm。
图14是以试样1的应变量为基准进行标准化而示出针对试样1、4、13～23经过一次循环后的半导体元件与接合构件的界面的应变量(应变分布的最大值)的柱形图。如图14所示，确认到：在基材具有网格形状(格子间隔为2.0mm)的情况下(试样17～19)，与基材形成为实心状的情况(试样1、4、13)相比，应变量大致减少，在基材具有网格形状(格子间隔为3.0mm或5.0mm)的情况下(试样20～23)，与基材形成为实心状的情况(试样1、4)相比，应变量明显减少。由此可以说，在基材具有网格形状的情况下，如果格子间隔为1.0mm(试样14～16与试样17～19的中间)以上、或2.0mm(试样17～19)以上，则与基材形成为实心状的情况相比，能够进一步提高接合部的应力缓和效果。
以上，通过例示对实施方式和变形例进行了说明，但本技术的范围并非限定于此，在权利要求书记载的范围内，可以根据目的进行变更和变形。另外，各实施方式和变形例在处理内容不矛盾的范围内可以适当组合。

Claims (18)

1.一种层叠接合材料，其具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，
基材的线膨胀系数为5.5～15.5ppm/K，
第一焊料部和第二焊料部由无铅焊料构成，
所述第一焊料部的厚度和所述第二焊料部的厚度均为0.05～1.0mm。
2.根据权利要求1所述的层叠接合材料，其中，所述无铅焊料的杨氏模量为45GPa以上且拉伸强度为100MPa以下。
3.根据权利要求2所述的层叠接合材料，其中，所述无铅焊料的杨氏模量为55GPa以上。
4.根据权利要求1～3中任一项所述的层叠接合材料，其中，所述基材具有格子间隔为2.0mm以上的网格形状。
5.根据权利要求1～4中任一项所述的层叠接合材料，其中，所述基材的线膨胀系数为5.9～14.4ppm/K。
6.根据权利要求5所述的层叠接合材料，其中，所述基材的线膨胀系数为7.0～11.6ppm/K。
7.根据权利要求3所述的层叠接合材料，其中，所述基材的线膨胀系数为7.7～9.9ppm/K。
8.根据权利要求1～7中任一项所述的层叠接合材料，其中，所述基材由Cu-W基材料、Cu-Mo基材料、Cu-W基材料与Cu-Mo基材料的层叠材料、在Cu-W基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-Mo基材料的第一面和第二面分别层叠有Cu基材料的复合材料、在Cu-W基材料与Cu-Mo基材料的层叠材料的第一面和第二面分别层叠有Cu基材料的复合材料中的任意一种构成。
9.根据权利要求1～8中任一项所述的层叠接合材料，其中，所述基材的Cu含量为60％以下。
10.根据权利要求1～9中任一项所述的层叠接合材料，其中，所述基材的Cu含量为15％以上。
11.根据权利要求1～10中任一项所述的层叠接合材料，其中，所述第一焊料部和第二焊料部中的至少一者与所述基材的界面从所述基材侧依次利用Ni、Sn进行了基底处理。
12.根据权利要求1～11中任一项所述的层叠接合材料，其中，所述基材与所述第一焊料部的厚度之比和所述基材与所述第二焊料部的厚度之比中的至少一者为2：1～10：1。
13.根据权利要求1～12中任一项所述的层叠接合材料，其中，所述无铅焊料的熔点为210℃以上。
14.根据权利要求1～13中任一项所述的层叠接合材料，其中，所述无铅焊料的熔点为230℃以上。
15.一种半导体封装体，其具备基板、配置在所述基板上的半导体元件以及配置于所述基板与所述半导体元件之间且将所述基板与所述半导体元件接合的层叠接合材料，
所述层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，所述第一焊料部的厚度和所述第二焊料部的厚度均为0.05～1.0mm。
16.一种半导体封装体，其具备基板、配置在所述基板上的半导体元件、配置于所述基板与所述半导体元件之间且将所述基板与所述半导体元件接合的第一层叠接合材料、配置在所述基板的与所述半导体元件相反一侧的散热部以及配置于所述基板与所述散热部之间且将所述基板与所述散热部接合的第二层叠接合材料，
所述第一层叠接合材料和所述第二层叠接合材料中的至少一者具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，所述第一焊料部的厚度和所述第二焊料部的厚度均为0.05～1.0mm。
17.一种功率模块，其具备基板、配置在所述基板上的功率半导体元件以及配置于所述基板与所述功率半导体元件之间且将所述基板与所述功率半导体元件接合的层叠接合材料，
所述层叠接合材料具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，所述第一焊料部的厚度和所述第二焊料部的厚度均为0.05～1.0mm。
18.一种功率模块，其具备基板、配置在所述基板上的功率半导体元件、配置于所述基板与所述功率半导体元件之间且将所述基板与所述功率半导体元件接合的第一层叠接合材料、配置在所述基板的与所述功率半导体元件相反一侧的散热部以及配置于所述基板与所述散热部之间且将所述基板与所述散热部接合的第二层叠接合材料，
所述第一层叠接合材料和所述第二层叠接合材料中的至少一者具有基材、层叠于基材的第一面的第一焊料部和层叠于基材的第二面的第二焊料部，基材的线膨胀系数为5.5～15.5ppm/K，第一焊料部和第二焊料部由无铅焊料构成，所述第一焊料部的厚度和所述第二焊料部的厚度均为0.05～1.0mm。
CN202280030517.8A 2021-04-28 2022-04-18 层叠接合材料、半导体封装体和功率模块 Pending CN117203744A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-076312 2021-04-28
JP2021076312 2021-04-28
PCT/JP2022/017980 WO2022230697A1 (ja) 2021-04-28 2022-04-18 積層接合材料、半導体パッケージおよびパワーモジュール

Publications (1)

Publication Number Publication Date
CN117203744A true CN117203744A (zh) 2023-12-08

Family

ID=83847027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280030517.8A Pending CN117203744A (zh) 2021-04-28 2022-04-18 层叠接合材料、半导体封装体和功率模块

Country Status (7)

Country Link
US (1) US20240213206A1 (zh)
EP (1) EP4325568A1 (zh)
JP (1) JPWO2022230697A1 (zh)
KR (1) KR20230166143A (zh)
CN (1) CN117203744A (zh)
TW (1) TW202249217A (zh)
WO (1) WO2022230697A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116447994B (zh) * 2023-04-07 2024-06-11 成都飞机工业（集团）有限责任公司 一种涂层固化过程中应变分布的测量方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004237A1 (en) * 2005-07-01 2007-01-04 Lite-On It Corporation Printed circuit board
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
CN102194784A (zh) * 2010-03-12 2011-09-21 三菱电机株式会社 半导体装置
CN105195914A (zh) * 2015-10-27 2015-12-30 广东中实金属有限公司 一种制备电子级含银高强度无铅焊锡膏的锡合金粉
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
WO2021025081A1 (ja) * 2019-08-05 2021-02-11 株式会社日本スペリア社 はんだ－金属メッシュ複合材及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2009147111A (ja) 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 接合材、その製造方法および半導体装置
WO2009098865A1 (ja) * 2008-02-06 2009-08-13 A.L.M.T. Corp. ヒートスプレッダおよびその製造方法
JP2009269075A (ja) 2008-05-09 2009-11-19 Sumitomo Metal Mining Co Ltd 応力緩和層を有する積層はんだ材の製造方法および製造装置
JP5700504B2 (ja) * 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
JP6102598B2 (ja) 2013-07-19 2017-03-29 三菱電機株式会社 パワーモジュール
DE112017000426T5 (de) * 2016-01-19 2018-10-11 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004237A1 (en) * 2005-07-01 2007-01-04 Lite-On It Corporation Printed circuit board
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
CN102194784A (zh) * 2010-03-12 2011-09-21 三菱电机株式会社 半导体装置
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
CN105195914A (zh) * 2015-10-27 2015-12-30 广东中实金属有限公司 一种制备电子级含银高强度无铅焊锡膏的锡合金粉
WO2021025081A1 (ja) * 2019-08-05 2021-02-11 株式会社日本スペリア社 はんだ－金属メッシュ複合材及びその製造方法

Also Published As

Publication number Publication date
TW202249217A (zh) 2022-12-16
KR20230166143A (ko) 2023-12-06
JPWO2022230697A1 (zh) 2022-11-03
EP4325568A1 (en) 2024-02-21
WO2022230697A1 (ja) 2022-11-03
US20240213206A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
KR101194429B1 (ko) 반도체장치 및 그 제조방법
KR100684240B1 (ko) 반도체 장치 및 그 제조 방법
EP2978019B1 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
US20090229864A1 (en) Insulating circuit board and insulating circuit board having cooling sink
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2004507073A (ja) 高剛性、多層半導体パッケージ、およびその製造方法
JP2007299974A (ja) 回路基板およびこれを用いた半導体モジュール
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
JP4683043B2 (ja) 半導体装置の製造方法
CN108857133B (zh) 安装构造体
JP5061442B2 (ja) 絶縁回路基板および冷却シンク部付き絶縁回路基板
KR102454265B1 (ko) 적층 접합 재료, 반도체 패키지 및 파워 모듈
CN117203744A (zh) 层叠接合材料、半导体封装体和功率模块
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2012023403A (ja) 回路基板およびこれを用いた半導体モジュール
JPH04192341A (ja) 半導体装置
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
TW202410363A (zh) 積層接合材料、半導體封裝及功率模組
JPS639665B2 (zh)
JPH06163764A (ja) 半導体チップの実装構造
JPH11297908A (ja) ヒ―トスプレッダおよびこれを用いた半導体装置ならびにヒ―トスプレッダの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40102128

Country of ref document: HK