CN117176168A - 一种校准方法和逐次逼近型模数转换器 - Google Patents
一种校准方法和逐次逼近型模数转换器 Download PDFInfo
- Publication number
- CN117176168A CN117176168A CN202311086516.8A CN202311086516A CN117176168A CN 117176168 A CN117176168 A CN 117176168A CN 202311086516 A CN202311086516 A CN 202311086516A CN 117176168 A CN117176168 A CN 117176168A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- order
- calibration
- capacitor array
- calibrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000003990 capacitor Substances 0.000 claims abstract description 466
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 238000005070 sampling Methods 0.000 claims description 36
- 238000013139 quantization Methods 0.000 claims description 33
- 230000006978 adaptation Effects 0.000 abstract description 6
- 230000000875 corresponding effect Effects 0.000 description 39
- 230000001276 controlling effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明实施例提供了一种校准方法和逐次逼近型模数转换器。该校准方法可以通过对待校准电容的第二端的连接电位进行两次切换，然后使用低位电容阵列对共模电压进行量化后得到比较器输出的第一输出码字和第二输出码字，最后根据第一输出码字和第二输出码字得到待校准电容的校准系数，根据校准系数对模数转换器实现校准。该校准方法可以对模数转换器进行实时校准，且无需额外的电路，减小电路成本与功耗，同时，不会引入新的电容适配误差，校准更加精确，实现更加简单方便。
Description
【技术领域】
本发明实施例涉及模数转换技术领域，尤其涉及一种校准方法和逐次逼近型模数转换器。
【背景技术】
逐次逼近型转换器(Successive Approximation Register ADC，简称SAR ADC)以其功耗低、结构简单、精度高和转换速率适中的优点，被广泛应用于低功耗场景中。SARADC的通常实现方式是采用电荷重分配方法，按照二进制权重的方法分配电容值，由电容阵列对输入信号进行采样，并通过开关切换产生参考电压逐次比较逼近输入信号，最终得到对输入信号量化的数字码字。在芯片的制造过程中，受工艺偏差的影响，SARADC的电容阵列会偏离理想电容值，由此产生了电容失配，导致SARADC的非线性误差，限制了SARADC的最高有效精度。所以在高精度的SARADC中，需要引入校准技术提高SARADC的转换性能。
目前的校准方法可以采用片外校准或采用校准电容校准，但目前的校准方法至少具有无法使得校准数据跟随ADC的实际工作工艺偏差和温度的变化而变化，电路成本较高以及会引入新的电容失配误差，影响校准精度的缺点。
【发明内容】
本发明实施例旨在提供一种校准方法和逐次逼近型模数转换器，其能对逐次逼近型模数转换器进行校准，且校准精度较高、电路成本和功耗较小。
为解决上述技术问题，本发明实施例提供以下技术方案：
本发明实施例提供了一种校准方法，应用于逐次逼近型模数转换器所述逐次逼近型模数转换器包括低位电容阵列、高位电容阵列、桥接电容以及比较器，所述低位电容阵列包括第1至第m位电容，所述高位电容阵列包括第m+1至第n位电容，其中，m和n均为大于或等于1的整数，所述低位电容阵列中的每一电容的第一端与所述桥接电容的第一端连接，所述高位电容阵列中的每一电容的第一端分别与所述桥接电容的第二端以及所述比较器的第一输入端连接，所述比较器的第二输入端用于接入共模电压，当执行所述校准方法时，所述比较器的第一输入端还用于接入所述共模电压，所述方法包括：
将所述高位电容阵列中的待校准电容的第二端切换至基准电压，并保持所述高位电容阵列中剩余电容的第二端切换至所述共模电压；
控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第一输出码字；
将所述待校准电容的第二端切换至地；
控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第二输出码字；
根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准。
在一些实施例中，所述控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，包括：
将所述低位电容阵列中的每一电容的第二端以及所述高位电容阵列中校准后的高位电容的第二端均连接至所述共模电压；
从高到低，根据所述比较器的第i次比较结果，将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至所述基准电压或地，其中，i和j的和为m+1+k，i和j均为1至m+k的整数，k为所述高位电容阵列中校准后的高位电容的个数，k为0至n-m的整数，直至所述低位电容阵列中的第1位电容的第二端切换结束。
在一些实施例中，所述根据所述比较器的第i次比较结果，将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至所述基准电压或地，包括：
若所述第i次比较结果为1，则将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至地；
若所述第i次比较结果为0，则将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的的第j位电容的第二端切换至所述基准电压。
在一些实施例中，所述根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准，包括：
将所述第一输出码字和所述第二输出码字的差值作为所述待校准电容的校准系数。
在一些实施例中，所述方法还包括：
依次从低到高，将所述高位电容阵列中的每一电容作为所述待校准电容，且得到其对应的所述校准系数；
根据所述高位电容阵列中的每一电容对应的所述校准系数对所述逐次逼近型模数转换器进行校准。
在一些实施例中，所述根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准，还包括：
当确定下一所述待校准电容对应的所述校准系数时，获取上一所述待校准电容对应的所述校准系数；
获取上一所述待校准电容对应的量化位；
将上一所述待校准电容对应的所述校准系数与所述第一输出码字和所述第二输出码字中的所述量化位按位相与，得到第一目标输出码字和第二目标输出码字；
根据所述第一目标输出码字和所述第二目标输出码字确定下一所述待校准电容的校准系数。
在一些实施例中，所述方法还包括：
当所述逐次逼近型模数转换器转换采样电压时，获取所述比较器对所述采样电压转换的编码数据；
将所述校准系数与所述编码数据中对应的量化位按位相与，并将相与后的编码数据相加得到第一校准数据；
将预设校准系数与所述编码数据中剩余量化位按位相与，并将相与后的编码数据相加得到第二校准数据；
将所述第一校准数据与所述第二校准数据的和作为校准后的所述逐次逼近型模数转换器对所述采样电压的转换数据。
在一些实施例中，所述方法还包括：
确定所述逐次逼近型模数转换器的失调误差；
将所述逐次逼近型模数转换器对所述采样电压的转换数据减去所述失调误差以进行失调校准。
在一些实施例中，所述确定所述逐次逼近型模数转换器的失调误差，包括：
保持所述高位电容阵列中的每一电容的第二端切换至所述共模电压；
控制所述低位电容阵列对所述共模电压进行量化，得到所述比较器的第三输出码字；
根据所述第三输出码字与预设输出码字得到所述失调误差。
第二方面，本发明实施例提供了一种逐次逼近型模数转换器，所述逐次逼近型模数转换器包括低位电容阵列、高位电容阵列、桥接电容、比较器以及控制器；
所述低位电容阵列包括第1至第m位电容，所述高位电容阵列包括第m+1至第n位电容，其中，m和n均为大于或等于1的整数；
所述低位电容阵列中的每一电容的第一端与所述桥接电容的第一端连接，所述高位电容阵列中的每一电容的第一端分别与所述桥接电容的第二端以及所述比较器的第一输入端连接，所述比较器的第二输入端用于接入共模电压；
所述控制器用于在校准过程中控制所述比较器的第一输入端接入所述共模电压，且所述控制器包括至少一个处理器；和
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上所述的校准方法。
本发明的有益效果是：与现有技术相比较，本发明实施例提供了一种校准方法，应用于逐次逼近型模数转换器，该校准方法首先将高位电容阵列中的待校准电容的第二端切换至基准电压，控制低位电容阵列对共模电压进行量化，并保持高位电容阵列中剩余电容的第二端切换至共模电压，得到比较器输出的第一输出码字，然后将待校准电容的第二端切换至地，再次控制低位电容阵列对共模电压进行量化，得到比较器输出的第二输出码字，最后根据第一输出码字和第二输出码字得到待校准电容的校准系数以进行校准。
因此，该校准方法可以通过对待校准电容的第二端的连接电位进行两次切换，然后使用低位电容阵列对共模电压进行量化后得到比较器输出的第一输出码字和第二输出码字，最后根据第一输出码字和第二输出码字得到待校准电容的校准系数，根据校准系数对模数转换器实现校准。该校准方法可以对模数转换器进行实时校准，且无需额外的电路，减小电路成本与功耗，同时，不会引入新的电容适配误差，校准更加精确，实现更加简单方便。
【附图说明】
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的其中一种逐次逼近型模数转换器的结构示意图；
图2为本发明实施例提供的其中一种数模转换电路的结构示意图；
图3为本发明实施例提供的其中一种校准方法的流程示意图；
图4为图3中步骤S32的流程示意图；
图5为图3中步骤S35的流程示意图；
图6为本发明实施例提供的其中一种校准方法的流程示意图；
图7为图6中步骤S36的流程示意图；
图8为本发明实施例提供的其中一种未进行电容失配校准的SAR ADC的输出数据频谱特性示意图；
图9为本发明实施例提供的其中一种进行电容失配校准后的SAR ADC的输出数据频谱特性示意图；
图10为本发明实施例提供的其中一种控制器的结构示意图；
图11为本发明实施例提供的其中一种校准装置的结构示意图。
【具体实施方式】
为了便于理解本申请，下面结合附图和具体实施方式，对本申请进行更详细的说明。需要说明的是，当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外，下面所描述的本申请不同实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参阅图1，图1是本发明实施例提供的一种逐次逼近型模数转换器的结构示意图，如图1所示，该逐次逼近型模数转换器(SAR ADC)100包括采样电路10、比较器20、数模转换电路30以及控制器40。其中，采样电路10用于对模拟输入信号进行采样，得到采样电压，该采样电压被传输至比较器20的第一输入端，比较器20的第一输入端还用于接入数模转换电路30提供的模拟电压量，比较器20的第二输入端用于接入共模电压，比较器20对第一输入端的电压与第二输入端的电压进行比较，得到比较结果，控制器40根据比较结果控制数模转换电路30产生新的模拟电压量，使得第一输入端的电压逼近第二输入端的电压，直至两者近似相等时，该比较器20输出的输出码字Dout是采样电压的数字量，即SAR ADC 100对采样电压的数字编码为Dout。
请一并参阅图2，数模转换电路30的结构如图2所示，该数模转换电路30包括低位电容阵列31、高位电容阵列32以及桥接电容Cb，其中，所述低位电容阵列31包括第1至第m位电容(C1至Cm)，所述高位电容阵列32包括第m+1至第n位电容(Cm+1至Cn)，其中，m和n均为大于或等于1的整数，低位电容阵列31中的每一电容可称为低位电容，高位电容阵列32中的每一电容可称为高位电容。所述低位电容阵列31中的每一电容的第一端与所述桥接电容Cb的第一端连接，所述高位电容阵列32中的每一电容的第一端分别与所述桥接电容Cb的第二端以及所述比较器20的第一输入端连接。
低位电容阵列31中的每一电容的第二端均连接第一开关33，高位电容阵列32中的每一电容的第二端均连接第二开关34，通过第一开关33控制第1至第m位电容的第二端与基准电压或地或共模电压的连接，通过第一开关33控制第m+1位至第n位电容的第二端与基准电压或地或共模电压的连接。第一开关33和第二开关34的控制端均与控制器40连接，由控制器40通过开关切换信号控制第一开关33和第二开关34的工作状态。
控制器40可通过控制切换开关K控制比较器20第一输入端输入的电压，在采样阶段(采样使能阶段)，控制器40控制切换开关K接入采样电压VIN，比较器20的第一输入端接入采样电压VIN，在校准阶段(校准使能阶段)，控制器40控制切换开关K接入共模电压VCM，比较器20的第一输入端接入共模电压VCM，比较器20的第二输入端用于接入共模电压VCM。
在一些实施例中，控制器40可以为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、单片机、ARM(Acorn RISC Machine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，控制器40还可以是任何传统处理器、控制器40、微控制器40或状态机。控制器40也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
电容阵列中加入桥接电容Cb可以减少采样电容负载，但桥接电容Cb引入的寄生电容和失配会给SAR ADC 100的高位电容阵列32的权重带来影响，会引入非线性误差，进而使得SAR ADC 100的精度降低。
基于上述问题，本发明实施例提供一种校准方法，应用于上述SAR ADC 100，如图3所示，该校准方法S300包括：
S31、将所述高位电容阵列中的待校准电容的第二端切换至基准电压化，并保持所述高位电容阵列中剩余电容的第二端切换至所述共模电压；
低位电容阵列由于电容失配误差较小，所以忽略器误差对整体SAR DAC的影响，将低位电容阵列中的每一电容作为理想ADC转换阵列，只对高位电容阵列中的每一电容进行校准。
将高位电容阵列中的每一高位电容，从低到高，逐一作为待校准电容进行校准。在采样阶段，对共模电压进行采样，在采样结束之后，将待校准电容的第二端切换至基准电压。例如：若对第m+1位电容进行校准时，则将第m+1位电容的第二端切换至基准电压，高位电容阵列中剩余电容的第二端均保持在共模电压处。若对第m+2位电容进行校准时，则将第m+2位电容的第二端切换至基准电压，高位电容阵列中剩余电容的第二端均保持在共模电压处。直至对第n位电容进行校准时，将第n位电容的第二端切换至基准电压，高位电容阵列中剩余电容的第二端均保持在共模电压处。
基准电压可以根据需要而设置，在本发明实施例中，不对其数值做任何限制。
S32、控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第一输出码字；
将待校准电容的第二端切换至基准电压之后，控制低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，也即对共模电压进行转换。
所述高位电容阵列中校准后的高位电容是指已经得到校准系数的高位电容。例如：若已经对第m+1位电容进行了校准，得到其对应的校准系数WTm+1，则在对第m+2位电容进行校准时，第m+1位电容就是高位电容阵列中校准后的高位电容，若得到第m+2位电容的校准系数WTm+2，则在对第m+3位电容进行校准时，第m+1位电容、第m+2位电容就是高位电容阵列中校准后的高位电容。
在对共模电压进行量化时，会采用低位电容阵列以及高位电容阵列中校准后的高位电容进行量化，即，在对待校准电容进行校准时，高位电容阵列中校准后的高位电容也会参与量化转换。
具体地，如图4所示，步骤S32包括：
S321、将所述低位电容阵列中的每一电容的第二端以及所述高位电容阵列中校准后的高位电容的第二端均连接至所述共模电压；
采样阶段，低位电容阵列和高位电容阵列中的每一电容均连接至共模电压，采样结束，进行转换时，首先将待校准电容的第二端切换至基准电压，其余电容的第二端均保持在共模电压处。
然后采用低位电容阵列以及所述高位电容阵列中校准后的高位电容对共模电压进行量化，低位电容阵列以及所述高位电容阵列中校准后的高位电容组成参与量化的电容阵列。
量化初始阶段，低位电容阵列中的每一电容的第二端以及所述高位电容阵列中校准后的高位电容均连接至共模电压处，然后从高到低，逐次从共模电压处断开，并根据每次比较器的比较结果，将对应位电容的第二端切换至参考电压或地上，直至所述低位电容阵列以及高位电容阵列中校准后的高位电容的所有电容均切换结束，量化结束，比较器输出的全部比较结果即为共模电压对应的编码数据。
S322、从高到低，根据所述比较器的第i次比较结果，将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至所述基准电压或地，其中，i和j的和为m+1+k，i和j均为1至m+k的整数，k为所述高位电容阵列中校准后的高位电容的个数，k为0至n-m的整数，直至所述低位电容阵列中的第1位电容的第二端切换结束。
在具体的转换过程中，第i次比较结果与参与量化的第j位电容对应，其中，i和j的和为m+1+k，i和j均为1至m+k的整数,k为所述高位电容阵列中校准后的高位电容的个数，k为0至n-m的整数。
例如：若m为10，k为0，即低位电容阵列中包括10位电容，高位电容阵列中校准后的高位电容有0位，则在转换初始阶段，低位电容阵列中的每一电容的第二端均连接至共模电压处，获得第1次比较结果，根据第1次比较结果，将低位电容阵列中第10位电容的第二端切换至基准电压或地，然后获取第2次比较结果，根据第2次比较结果，将低位电容阵列中第9位电容的第二端切换至基准电压或地，然后获取第3次比较结果，根据第3次比较结果，将低位电容阵列中第8位电容的第二端切换至基准电压或地，依次类推，直至第10次比较结果，将低位电容阵列中第1位电容的第二端切换至基准电压或地。
又例如：若m为10，k为1，即低位电容阵列中包括10位电容，高位电容阵列中校准后的高位电容有1位，即第11位电容，则在转换初始阶段，低位电容阵列中的每一电容的第二端与高位电容阵列中校准后的高位电容的第二端均连接至共模电压处，获得第1次比较结果，根据第1次比较结果，将高位电容阵列中校准后的第11位电容的第二端切换至基准电压或地，然后获取第2次比较结果，根据第2次比较结果，将低位电容阵列中第10位电容的第二端切换至基准电压或地，然后获取第3次比较结果，根据第3次比较结果，将低位电容阵列中第9位电容的第二端切换至基准电压或地，依次类推，直至第11次比较结果，将低位电容阵列中第1位电容的第二端切换至基准电压或地。
又例如：若m为10，k为2，即低位电容阵列中包括10位电容，高位电容阵列中校准后的高位电容有2位，即第11位电容与第12位电容，则在转换初始阶段，低位电容阵列中的每一电容的第二端与高位电容阵列中校准后的高位电容的第二端均连接至共模电压处，获得第1次比较结果，根据第1次比较结果，将高位电容阵列中校准后的第12位电容的第二端切换至基准电压或地，然后获取第2次比较结果，根据第2次比较结果，将高位电容阵列中校准后的第11位电容的第二端切换至基准电压或地，获取第3次比较结果，根据第3次比较结果，将低位电容阵列中第10位电容的第二端切换至基准电压或地，然后获取第4次比较结果，根据第4次比较结果，将低位电容阵列中第9位电容的第二端切换至基准电压或地，依次类推，直至第12次比较结果，将低位电容阵列中第1位电容的第二端切换至基准电压或地。
通过上述方式，在对待校准电容进行校准时，均可以采用低位电容阵列与高位电容阵列中校准后的电容参与量化，以得到对应的输出码字。
根据比较结果，将对应位的电容的第二端切换至基准电压或地，具体地，若所述第i次比较结果为1，则将所述低位电容阵列中的第j位电容的第二端切换至地，若所述第i次比较结果为0，则将参与量化的电容中第j位电容的第二端切换至所述基准电压。例如：若m为10，k为1，当第1次比较结果为1时，则将第11位电容的第二端切换至地，进行第2次比较，当第2次比较结果为0时，则将第10位电容的第二端切换至基准电压，进行第3次比较，当第3次比较结果为1，则将第9位电容的第二端切换至地，依次类推，直至第11次比较，当第11次比较结果为0，则将第1位电容的第二端切换至基准电压。
量化结束之后，比较器输出第一输出码字，并将其传送至控制器，由控制器对其进行接收、处理以及分析。
在一些实施例中，还可多次执行量化操作，例如重复量化操作M次，对M次输出的码字进行平均得到平均值，将平均值作为第一输出码字Dp。采用平均操作，可以提高第一输出码字Dp的精确度。
S33、将所述待校准电容的第二端切换至地；
S34、控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器的第二输出码字；
将待校准电容的第二端切换至地，再次控制低位电容阵列以及所述高位电容阵列中校准后的高位电容对共模电压进行量化操作，得到比较器的第二输出码字Dn。同样地，可控制低位电容阵列对共模电压进行M次重复转换，得到M个输出码字，将M个输出码字进行平均，得到平均值，将该平均值作为第二输出码字Dn，以提高第二输出码字Dn的精确度。
S35、根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准。
将第一输出码字Dp和第二输出码字Dn的差值作为待校准电容的校准系数WT，并将该校准系数存储于控制器的寄存器，该待校准电容的校准结束。当SAR ADC正常工作时，将该待校准电容的校准系数WT与该待校准电容对应的量化位按位相与，以对该待校准电容进行校准。
例如，该待校准电容为第11位电容，其属于高位电容阵列中的电容，则得到其校准系数WT11之后，则将WT11存储于控制器的寄存器中，在SAR ADC正常工作时，将该待校准电容的校准系数WT11与第11位量化位按位相与，以对该待校准电容进行校准。
针对SAR ADC中高位电容阵列，依次从高到底，将所述高位电容阵列中的每一电容作为所述待校准电容，且得到其对应的所述校准系数，再根据所述高位电容阵列中的每一电容对应的所述校准系数对所述逐次逼近型模数转换器进行校准。例如：若SAR ADC中的高位电容阵列包括第m+1至第n位电容，则首先将第m+1位电容作为待校准电容，得到其对应的校准系数WTm+1，再将第m+2位电容作为待校准电容，得到其对应的校准系数WTm+2，依次类推，直至将第n位电容作为待校准电容，得到其对应的校准系数WTn。
在一些实施例中，针对SAR ADC中高位电容阵列，依次从高到底，对高位电容阵列中的每一电容进行校准时，在对下一待校准电容进行校准时，上一待校准电容的校准系数可参与进下一待校准电容的校准。具体地，如图5所示，步骤S35还包括：
S351、当确定下一所述待校准电容对应的所述校准系数时，获取上一所述待校准电容对应的所述校准系数；
S352、获取上一所述待校准电容对应的量化位；
S353、将上一所述待校准电容对应的所述校准系数与所述第一输出码字和所述第二输出码字中的所述量化位按位相与，得到第一目标输出码字和第二目标输出码字；
S354、根据所述第一目标输出码字和所述第二目标输出码字确定下一所述待校准电容的校准系数。
若SAR ADC中的高位电容阵列包括第m+1至第n位电容，当第m+2位电容作为待校准电容时，首先获取第m+1位电容对应的校准系数WTm+1，并且获取第m+1位电容对应的量化位m+1。
将第一输出码字中第m+1位编码与其对应的校准系数WTm+1执行与操作，得到第一目标输出码字，将第二输出码字中第m+1位编码与其对应的校准系数WTm+1执行与操作，得到第二目标输出码字。
将第一目标输出码字与第二目标输出码字的差值作为第m+2位电容的校准系数WTm+2。
同理，当对高位电容阵列中第m+3位电容进行校准时，将第m+3位电容作为待校准电容时，首先获取第m+2位电容对应的校准系数WTm+2，并且获取第m+2位电容对应的量化位m+2。由于第m+1位电容的校准系数已参与到第一输出码字与第二输出码字的计算，因此，无需再获取第m+1位电容的校准系数。
将第一输出码字中第m+2位编码与其对应的校准系数WTm+2执行与操作，得到第一目标输出码字，将第二输出码字中第m+2位编码与其对应的校准系数WTm+2执行与操作，得到第二目标输出码字。
将第一目标输出码字与第二目标输出码字的差值作为第m+3位电容的校准系数WTm+3。
依次类推，直至得到第n位电容的校准系数WTn，最后通过WTm+1、WTm+2至WTn对所述逐次逼近型模数转换器进行校准。
因此，将上一待校准电容的校准系数参与到下一待校准电容的校准系数的获取，可以进一步提高校准系数的精确度。
在得到全部的校准系数之后，当SAR ADC正常工作时，当其转换采样电压时，通过各个校准系数对比较器输出的比较结果进行校准，以使得SAR DAC最终输出校准后的编码数据。
具体地，当所述逐次逼近型模数转换器转换采样电压时，获取所述比较器对所述采样电压转换的编码数据，将所述校准系数与所述编码数据中对应的量化位按位相与，得到第一校准数据，然后将预设校准系数与所述编码数据中剩余量化位按位相与，得到第二校准数据，最后将所述第一校准数据与所述第二校准数据的和作为校准后的所述逐次逼近型模数转换器对所述采样电压的转换数据。
例如：若低位电容阵列包括第1至至第m位电容，所述高位电容阵列包括第m+1至第n位电容，若通过上述校准方法，得到校准系数WTm+1，则将预设校准系数作为其他电容的校准系数。当对采样电压进行正常转换时，首先获取比较器对采样电压转换的编码数据bn，编码数据bn是未经编码的并行数据，然后将校准系数WTm+1与编码数据bn中的第m+1位数据相与，并将相与后的编码数据相加，得到第一校准数据D1＝WTm+1*bm+1，将预设校准系数WT'与编码数据bn中的剩余量化位数据相与，并将相与后的编码数据相加，得到第二校准数据D2＝WT'*(b1+b2+...+bm+bm+2...+bn)，将第一校准数据与第二校准数据的和作为校准后的SARADC对采样电压的转换数据Dout，即Dout＝∑WTq*bq，其中，q为1至n的整数，当q为m+1时，WTq为WTm+1，当q为1至n的其他整数时，WTq为WT'。
若通过上述校准方法，得到校准系数WTm+1、WTm+2至WTn，由于低位电容阵列对SARDAC的电容失配影响较小，可将预设校准系数作为低位电容阵列中每一电容的校准系数。当对采样电压进行正常转换时，首先获取比较器对采样电压转换的编码数据bn，编码数据bn是未经编码的并行数据，然后将校准系数WTm+1、WTm+2至WTn分别与编码数据bn中的第m+1位、第m+2位至第n位数据按位相与，再将相与后的数据相加得到第一校准数据D1＝WTm+1*bm+1+WTm+2*bm+2...+WTn*bn，将预设校准系数WT'与编码数据bn中的剩余量化位数据相与，并将相与后的编码数据相加，得到第二校准数据D2＝WT'*(b1+b2+...+bm)，将第一校准数据与第二校准数据的和作为校准后的SAR ADC对采样电压的转换数据Dout，即Dout＝∑WTq*bq，其中，q为1至n的整数，当q为m+1至n时，WTq分别为WTm+1、WTm+2至WTn，当q为1至m时，WTq为WT'。
因此，将比较器输出的未经编码的原始数据bq与对应的校准系数按位相与后，再将相与后的数据相加后得到最终权重校准后的ADC数据，即最终对采样电压校准后的转换数据，以提高SAR ADC的转换精度。
SAR DAC中不仅存在电容适配误差，还存在有失调误差，失调误差同样影响SARDAC的转换精度。因此，在一些实施例中，在进行校准时，会将SAR DAC的失调误差去掉，以提高SAR DAC对所述采样电压的转换精度。
具体地，如图6所示，该校准方法S300还包括：
S36、确定所述逐次逼近型模数转换器的失调误差；
S37、将所述逐次逼近型模数转换器对所述采样电压的转换数据减去所述失调误差以进行失调校准。
SAR DAC的失调误差是指比较器输入端的共模失调误差Dos，其可以为预设失调误差，通过经验值获得，还可以通过实时测量，获取SAR DAC的失调误差。
具体地，如图7所示，步骤S36包括：
S361、保持所述高位电容阵列中的每一电容的第二端切换至所述共模电压；
当在进行失调误差校准时，首先比较器的第一输入端接入共模电压，对共模电压进行采样，在转换阶段，高位电容阵列中的每一电容的第二端均切换至共模电压，并且保持在共模电压处。
S362、控制所述低位电容阵列对所述共模电压进行量化，得到所述比较器的第三输出码字；
量化操作可重复操作N次，对比较器输出的码字进行平均操作，得到平均值，将平均值作为第三输出码字Do，以提高第三输出码字的精确度。
S363、根据所述第三输出码字与预设输出码字得到所述失调误差。
预设输出码字是共模电压对应的理想输出码字，其为没有失调误差和电容失配下，比较器对共模电压转换而输出的输出码字。
将第三输出码字与预设输出码字的差值得到比较器的失调误差Dos。当SAR ADC在正常工作模式下时，从编码后的数据中减去失调误差Dos，得到失调误差校准后的ADC转换数据，实现失调误差校准。
在一些实施例中，校准方法不仅包括失调误差校准，还包括电容失配校准，还可以对SAR ADC进行增益误差校准。可以根据需要而选择不同的校准方式，例如在SAR DAC正常工作时，可以通过数据选择器，选择相应的校准，以提高SAR DAC的转换精度。
综上所述，该校准方法可以通过对待校准电容的第二端的连接电位进行两次切换，然后使用低位电容阵列对共模电压进行量化后得到比较器输出的第一输出码字和第二输出码字，最后根据第一输出码字和第二输出码字得到待校准电容的校准系数，根据校准系数对模数转换器实现校准。该校准方法可以对模数转换器进行实时校准，且无需额外的电路，减小电路成本与功耗，同时，不会引入新的电容适配误差，校准更加精确，实现更加简单方便。
现举例描述该校准方法的工作过程，其中，低位电容阵列包括第1至第10位电容，高位电容阵列包括第11至第14位电容，即桥接电容的第一端是低10位的电容阵列，桥接电容的第二端是高4位的电容阵列。当校准使能时，开始执行校准方法。
步骤1：首先对SAR DAC进行失调校准，具体地：
步骤11：确定SAR ADC的失调误差Dos，若通过测量获取失调误差Dos，则首先保持高4位的电容阵列中的每一电容的第二端切换至共模电压；
步骤12：采用低10位电容对共模电压进行量化，得到比较器的第三输出码字Do，其中，量化操作具体为：低位电容阵列中的每一电容的第二端均连接至共模电压处，获得第1次比较结果，根据第1次比较结果，将低位电容阵列中第10位电容的第二端切换至基准电压或地，然后获取第2次比较结果，根据第2次比较结果，将低位电容阵列中第9位电容的第二端切换至基准电压或地，然后获取第3次比较结果，根据第3次比较结果，将低位电容阵列中第8位电容的第二端切换至基准电压或地，依次类推，直至第10次比较结果，将低位电容阵列中第1位电容的第二端切换至基准电压或地；
还可将量化操作重复执行N次，对比较器输出的N次比较结果进行平均，得到平均值，将平均值作为第三输出码字Do；
步骤12：将第三输出码字Do减去预设输出码字得到失调误差Dos；
步骤2：对高4位电容进行电容失配校准，具体地：
步骤21：首先对第11位电容进行失配校准，将第11位电容的第二端切换至基准电压，并保持高位电容阵列中的其他电容的第二端切换至共模电压；
步骤22：控制低10位电容阵列对共模电压进行量化，得到比较器输出的第一输出码字Dp。其中，量化操作具体为：低位电容阵列中的每一电容的第二端均连接至共模电压处，获得第1次比较结果，根据第1次比较结果，将低位电容阵列中第10位电容的第二端切换至基准电压或地，然后获取第2次比较结果，根据第2次比较结果，将低位电容阵列中第9位电容的第二端切换至基准电压或地，然后获取第3次比较结果，根据第3次比较结果，将低位电容阵列中第8位电容的第二端切换至基准电压或地，依次类推，直至第10次比较结果，将低位电容阵列中第1位电容的第二端切换至基准电压或地；
还可将量化操作重复执行M次，对比较器输出的M次比较结果进行平均，得到平均值，将平均值作为第一输出码字Dp；
步骤23：将第11位电容的第二端切换至地；
步骤24：控制低10位电容阵列对共模电压再次进行量化，量化过程同步骤22中的量化操作，得到比较器输出的第二输出码字Dn；
还可将量化操作重复执行M次，对比较器输出的M次比较结果进行平均，得到平均值，将平均值作为第二输出码字Dn；
步骤25：则第11位电容的校准系数WT11＝Dp-Dn，将WT11存储于控制器的寄存器中；
步骤26：将第12位电容作为待校准电容，采用低10位电容与第11位电容对共模电压进行量化转换；
步骤27：按照上述方法，得到第一输出码字和第二输出码字；
步骤28：将第11位电容的校准系数WT11参与到对第12位校准系数的编码，具体地，可将第12位电容对应的第一输出码字中的第11位量化位与WT11相与后得到第一目标输出码字Dp'，将第12位电容对应的第二输出码字中的第11位量化位与WT11相与后得到第二目标输出码字Dn'；
则第12位电容的校准系数WT12＝Dp'-Dn'，将WT12存储于控制器的寄存器中；
步骤29：依次按照上述方法，对第13位与第14位电容进行校准，得到其对应的校准系数WT13以及WT14；
步骤3：当SAR DAC正常工作时，对采样电压进行转换，获取比较器对采样电压转换的编码数据b；
步骤4：将编码数据中第11位量化位与与WT11相与，将编码数据b中的第12位量化位与WT12相与，将编码数据b中第13位量化位与与WT13相与，将编码数据b中的第14位量化位与WT14相与，并将相与后的编码数据相加得到第一校准数据，即Dout1＝∑WTq*bq，其中，q为11至14中的整数；
步骤5：将编码数据b中的低10位量化位均与预设校准系数WT按位相与，并将相与后的编码数据相加得到第二校准数据，即Dout2＝∑WT*b l，其中，l为1至10中的整数；
步骤6，将所述第一校准数据与所述第二校准数据的和作为校准后的所述逐次逼近型模数转换器对所述采样电压的转换数据,即Dout＝Dout1+Dout2；
步骤7：将转换数据减去失调误差，以进行失调校准，得到最终的所述逐次逼近型模数转换器对所述采样电压的转换数据，即Dout'＝Dout-Dos。
本发明实施例中的校准方法可有效提高SAR DAC的转换精度。具体地，请参阅图8，图8是本发明实施例提供的一种未进行电容失配校准的SAR ADC的输出数据频谱特性示意图，其中，低位电容阵列包括第1至第10位电容，高位电容阵列包括第11至第14位电容，即桥接电容的第一端是低10位的电容阵列，桥接电容的第二端是高4位的电容阵列，如图8所示，有效位数只有6.15位精度，当使用本发明实施例的校准方法对SAR ADC校准后其输出数据的频谱特性如图9所示，有效位性能提升到了11位的精度。可以看出本发明实施例的校准方法可以显著提升SAR ADC的性能。
综上所述，本发明实施例的校准方法与模拟校准相比较，该校准方法不要增加额外的模拟电路，达到了降低芯片面积和功耗的目的。其是一种数字片内校准方法，通过对待校准电容的两次开关切换，然后使用位数低于待校准电容的电容对两次切换的电压进行量化后求差值得到待校准位电容的真实权重(校准系数)，再将得到的校准权重写入存储器中，在SAR ADC正常工作的时候使用校准后的权重值对SAR ADC转换数据进行编码完成校准。所有校准和控制都在数字电路域并集成于芯片内部，无需额外的***电路，以达到减小芯片面积、功耗和成本的目的，同时又可以对SAR ADC的性能进行提升，并且该方法可以快速迁移到其他目标工艺下。
本发明实施例的校准方法可以提高芯片测试修调速度，只需要在SAR ADC使用之前运行一次数字前台校准即可，适用于非连续采样转换的应用场景。
本发明实施例的校准方法的实现，不影响模拟电路的结构，开关切换时序与正常工作模式兼容，不增加额外的模拟电路和复杂控制时序，易于在大规模电路中实现。
本发明实施例的校准方法，可以将校准后的权重和误差写入内部非易失性存储器中，适用于具有可多次读写的片内非易失性存储的芯片中，例如MCU芯片，当SAR ADC上电后自动从存储器中读出写入内部寄存器中，实现上电自校准的目的。
需要说明的是，在上述各个实施例中，上述各步骤之间并不必然存在一定的先后顺序，本领域普通技术人员，根据本发明实施例的描述可以理解，不同实施例中，上述各步骤可以有不同的执行顺序，亦即，可以并行执行，亦可以交换执行等等。
请参阅图10，本发明实施例提供一种控制器的结构示意图，该控制器40包括通过***总线或者其他方式通信连接的至少一个处理器401(图11中以一个处理器为例)和存储器402。该控制器40可以以芯片形式存在。
其中，所述存储器402存储有可被所述至少一个处理器401执行的指令，所述指令被所述至少一个处理器401执行，所述处理器401用于提供计算和控制能力，例如，控制逐次逼近型模数转换器100执行本发明上述实施例提供的任意一种校准方法。
所述存储器402作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明上述实施例提供的校准方法对应的程序指令/模块。所述处理器401通过运行存储在存储器402中的非暂态软件程序、指令以及模块，可以实现上述任一方法实施例中的校准方法。具体地，所述存储器402可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器402还可以包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至处理器401。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
作为本发明实施例的另一方面，本发明实施例提供一种校准装置。其中，校准装置可以为软件模块，所述软件模块包括若干指令，其存储在控制器40的存储器内，处理器可以访问该存储器，调用指令进行执行，以完成上述各个实施例所阐述的校准方法。
在一些实施例中，校准装置亦可以由硬件器件搭建成的，例如，校准装置可以由一个或两个以上的芯片搭建而成，各个芯片可以互相协调工作，以完成上述各个实施例所阐述的校准方法。再例如，校准装置还可以由各类逻辑器件搭建而成，诸如由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、单片机、ARM(AcornRISC Machine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合而搭建成。
请参阅图11，图11是本发明实施例提供一种校准装置，应用于逐次逼近型模数转换器，该校准装置200包括第一切换模块201、第一控制模块202、第二切换模块203、第二控制模块204以及确定模块205。
第一切换模块201用于将所述高位电容阵列中的待校准电容的第二端切换至基准电压，并保持所述高位电容阵列中剩余电容的第二端切换至所述共模电压；
第一控制模块202用于控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第一输出码字；
第二切换模块203用于将所述待校准电容的第二端切换至地；
第二控制模块204用于控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第二输出码字；
确定模块205用于根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准。
因此，该校准装置可以对模数转换器进行实时校准，且无需额外的电路，减小电路成本与功耗，同时，不会引入新的电容适配误差，校准更加精确，实现更加简单方便。
需要说明的是，由于所述校准装置与上述实施例中的校准方法基于相同的发明构思，因此，上述方法实施例中的相应内容同样适用于装置实施例，此处不再详述。
本发明实施例还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如图11中的一个处理器401，可使得上述一个或多个处理器可执行上述任意方法实施例中的校准方法。
本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被控制器40执行时，使所述控制器40执行任一项所述的校准方法。
综上所述，该校准装置可以对模数转换器进行实时校准，且无需额外的电路，减小电路成本与功耗，同时，不会引入新的电容适配误差，校准更加精确，实现更加简单方便。
以上所描述的装置或设备实施例仅仅是示意性的，其中所述作为分离部件说明的单元模块可以是或者也可以不是物理上分开的，作为模块单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络模块单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的校准方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种校准方法，应用于逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括低位电容阵列、高位电容阵列、桥接电容以及比较器，所述低位电容阵列包括第1至第m位电容，所述高位电容阵列包括第m+1至第n位电容，其中，m和n均为大于或等于1的整数，所述低位电容阵列中的每一电容的第一端与所述桥接电容的第一端连接，所述高位电容阵列中的每一电容的第一端分别与所述桥接电容的第二端以及所述比较器的第一输入端连接，所述比较器的第二输入端用于接入共模电压，当执行所述校准方法时，所述比较器的第一输入端还用于接入所述共模电压，所述方法包括：
将所述高位电容阵列中的待校准电容的第二端切换至基准电压，并保持所述高位电容阵列中剩余电容的第二端切换至所述共模电压；
控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第一输出码字；
将所述待校准电容的第二端切换至地；
控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，得到所述比较器输出的第二输出码字；
根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准。
2.根据权利要求1所述的校准方法，其特征在于，所述控制所述低位电容阵列以及所述高位电容阵列中校准后的高位电容对所述共模电压进行量化，包括：
将所述低位电容阵列中的每一电容的第二端以及所述高位电容阵列中校准后的高位电容的第二端均连接至所述共模电压；
从高到低，根据所述比较器的第i次比较结果，将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至所述基准电压或地，其中，i和j的和为m+1+k，i和j均为1至m+k的整数，k为所述高位电容阵列中校准后的高位电容的个数，k为0至n-m的整数，直至所述低位电容阵列中的第1位电容的第二端切换结束。
3.根据权利要求2所述的校准方法，其特征在于，所述根据所述比较器的第i次比较结果，将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至所述基准电压或地，包括：
若所述第i次比较结果为1，则将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的第j位电容的第二端切换至地；
若所述第i次比较结果为0，则将所述低位电容阵列以及所述高位电容阵列中校准后的高位电容中的的第j位电容的第二端切换至所述基准电压。
4.根据权利要求1所述的校准方法，其特征在于，所述根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准，包括：
将所述第一输出码字和所述第二输出码字的差值作为所述待校准电容的校准系数。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
依次从低到高，将所述高位电容阵列中的每一电容作为所述待校准电容，且得到其对应的所述校准系数；
根据所述高位电容阵列中的每一电容对应的所述校准系数对所述逐次逼近型模数转换器进行校准。
6.根据权利要求5所述的方法，其特征在于，所述根据所述第一输出码字和所述第二输出码字得到所述待校准电容的校准系数以进行校准，还包括：
当确定下一所述待校准电容对应的所述校准系数时，获取上一所述待校准电容对应的所述校准系数；
获取上一所述待校准电容对应的量化位；
将上一所述待校准电容对应的所述校准系数与所述第一输出码字和所述第二输出码字中的所述量化位按位相与，得到第一目标输出码字和第二目标输出码字；
根据所述第一目标输出码字和所述第二目标输出码字确定下一所述待校准电容的校准系数。
7.根据权利要求1-6任一项所述的校准方法，其特征在于，所述方法还包括：
当所述逐次逼近型模数转换器转换采样电压时，获取所述比较器对所述采样电压转换的编码数据；
将所述校准系数与所述编码数据中对应的量化位按位相与，并将相与后的编码数据相加得到第一校准数据；
将预设校准系数与所述编码数据中剩余量化位按位相与，并将相与后的编码数据相加得到第二校准数据；
将所述第一校准数据与所述第二校准数据的和作为校准后的所述逐次逼近型模数转换器对所述采样电压的转换数据。
8.根据权利要求7所述的校准方法，其特征在于，所述方法还包括：
确定所述逐次逼近型模数转换器的失调误差；
将所述逐次逼近型模数转换器对所述采样电压的转换数据减去所述失调误差以进行失调校准。
9.根据权利要求8所述的校准方法，其特征在于，所述确定所述逐次逼近型模数转换器的失调误差，包括：
保持所述高位电容阵列中的每一电容的第二端切换至所述共模电压；
控制所述低位电容阵列对所述共模电压进行量化，得到所述比较器的第三输出码字；
根据所述第三输出码字与预设输出码字得到所述失调误差。
10.一种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括低位电容阵列、高位电容阵列、桥接电容、比较器以及控制器；
所述低位电容阵列包括第1至第m位电容，所述高位电容阵列包括第m+1至第n位电容，其中，m和n均为大于或等于1的整数；
所述低位电容阵列中的每一电容的第一端与所述桥接电容的第一端连接，所述高位电容阵列中的每一电容的第一端分别与所述桥接电容的第二端以及所述比较器的第一输入端连接，所述比较器的第二输入端用于接入共模电压；
所述控制器用于在校准过程中控制所述比较器的第一输入端接入所述共模电压，且所述控制器包括至少一个处理器；和
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1-9任一项所述的校准方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086516.8A CN117176168B (zh) | 2023-08-25 | 2023-08-25 | 一种校准方法和逐次逼近型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311086516.8A CN117176168B (zh) | 2023-08-25 | 2023-08-25 | 一种校准方法和逐次逼近型模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117176168A true CN117176168A (zh) | 2023-12-05 |
| CN117176168B CN117176168B (zh) | 2024-06-21 |
Family
ID=88942361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311086516.8A Active CN117176168B (zh) | 2023-08-25 | 2023-08-25 | 一种校准方法和逐次逼近型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117176168B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117318721A (zh) * | 2023-10-27 | 2023-12-29 | 重庆览山汽车电子有限公司 | 基于模数转换器的量化方法与装置、模数转换器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2403144A1 (en) * | 2010-06-30 | 2012-01-04 | University of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
| CN103873059A (zh) * | 2014-03-10 | 2014-06-18 | 天津大学 | 一种应用于高精度逐次逼近模数转换器的数字校准方法 |
| CN104079298A (zh) * | 2014-06-24 | 2014-10-01 | 复旦大学 | 自校准桥接电容结构的逐次逼近型模数转换器 |
| CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
| CN109120268A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种动态比较器失调电压校准方法 |
| CN109802678A (zh) * | 2017-11-17 | 2019-05-24 | 比亚迪股份有限公司 | 逐次逼近模数转换器及其数字校准方法和装置 |
| CN112311395A (zh) * | 2020-11-17 | 2021-02-02 | 北京智芯微电子科技有限公司 | 电荷型sar adc的校准方法 |
| US10972118B1 (en) * | 2020-04-23 | 2021-04-06 | Silicon Laboratories Inc. | Successive-approximation analog-to-digital converter gain calibration using floating capacitors |
-
2023
- 2023-08-25 CN CN202311086516.8A patent/CN117176168B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2403144A1 (en) * | 2010-06-30 | 2012-01-04 | University of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
| CN103873059A (zh) * | 2014-03-10 | 2014-06-18 | 天津大学 | 一种应用于高精度逐次逼近模数转换器的数字校准方法 |
| CN104079298A (zh) * | 2014-06-24 | 2014-10-01 | 复旦大学 | 自校准桥接电容结构的逐次逼近型模数转换器 |
| CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
| CN109802678A (zh) * | 2017-11-17 | 2019-05-24 | 比亚迪股份有限公司 | 逐次逼近模数转换器及其数字校准方法和装置 |
| CN109120268A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种动态比较器失调电压校准方法 |
| US10972118B1 (en) * | 2020-04-23 | 2021-04-06 | Silicon Laboratories Inc. | Successive-approximation analog-to-digital converter gain calibration using floating capacitors |
| CN112311395A (zh) * | 2020-11-17 | 2021-02-02 | 北京智芯微电子科技有限公司 | 电荷型sar adc的校准方法 |
Non-Patent Citations (2)
| Title |
|---|
| JI-YONG UM等: "A Digital-Domain Calibration of Split-Capacitor DAC for a Differential SAR ADC Without Additional Analog Circuits", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》, vol. 60, no. 11, 15 April 2013 (2013-04-15), pages 2845 - 2856, XP011535542, DOI: 10.1109/TCSI.2013.2252475 * |
| 刘宇科: "一种带有电容失配校准技术的SAR ADC的研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 January 2023 (2023-01-15), pages 135 - 1267 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117318721A (zh) * | 2023-10-27 | 2023-12-29 | 重庆览山汽车电子有限公司 | 基于模数转换器的量化方法与装置、模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117176168B (zh) | 2024-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102177657B (zh) | 具有减小的功率损失的流水线转换器的基于相关度背景校准 | |
| CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
| CN110401449B (zh) | 一种高精度sar adc结构及校准方法 | |
| CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
| CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
| CN117176168B (zh) | 一种校准方法和逐次逼近型模数转换器 | |
| CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及*** | |
| CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
| CN104518797B (zh) | 一种用于高精度模数转换器中的抖动电路 | |
| CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc*** | |
| CN110086468A (zh) | 一种非二进制逐次逼近型模数转换器的权重校准方法 | |
| US20170179974A1 (en) | Circuit for Stabilizing a Digital-to-Analog Converter Reference Voltage | |
| US10886937B1 (en) | Method to embed ELD DAC in SAR quantizer | |
| CN112953535B (zh) | 分段结构模数转换器增益误差校准装置及方法 | |
| CN112737583B (zh) | 一种高精度的流水线adc及前端校准方法 | |
| CN111565042A (zh) | 一种适用于两步式adc的校正方法 | |
| JP2022033029A (ja) | 改善された線形性を有するアナログ－デジタル変換回路 | |
| CN112803946A (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
| CN110768671B (zh) | 一种用于逐次逼近型模数转换器的片外校准方法及*** | |
| CN113794475A (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
| CN107248864B (zh) | 基于权重校准的高精度模数转换器及转换方法 | |
| CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
| CN113162625A (zh) | 基于电荷注入补偿的逐次逼近模数转换器 | |
| CN115642915B (zh) | 一种流水线逐次逼近型adc位权校准***和方法 | |
| CN104467845A (zh) | 一种自适应电荷再分布模数转换器、转换方法及校准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |