CN1171414C - 变型快速卷积算法的减小复杂性和增大灵活性技术 - Google Patents

变型快速卷积算法的减小复杂性和增大灵活性技术 Download PDF

Info

Publication number
CN1171414C
CN1171414C CNB998138991A CN99813899A CN1171414C CN 1171414 C CN1171414 C CN 1171414C CN B998138991 A CNB998138991 A CN B998138991A CN 99813899 A CN99813899 A CN 99813899A CN 1171414 C CN1171414 C CN 1171414C
Authority
CN
China
Prior art keywords
frequency component
folding
frequency
idft
discrete fourier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998138991A
Other languages
English (en)
Other versions
CN1328732A (zh
Inventor
R����˹�ն�
R·赫尔贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1328732A publication Critical patent/CN1328732A/zh
Application granted granted Critical
Publication of CN1171414C publication Critical patent/CN1171414C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H03H17/0213—Frequency domain filters using Fourier transforms

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

本发明的目的是增强变型快速卷积算法，以便增加这种算法的灵活性。在本发明的一个典型实施例中，引入了一个折叠单元，在接收机的IDFT前进行预处理。折叠单元在频率域内将外部的频率分量添加内部的频率分量上，形成一个较小的频率分量组。在另一个实施例中，引入了一个解折叠单元，在发射机的DFT后进行后处理。解折叠单元通过将一些经变换的原分量添加在原分量组外面来扩展频率分量组的设置。折叠和解折叠处理通过减少每秒钟必须为算法的信道专用部分执行的操作，增加了变型快速卷积算法的灵活性。而且，由于减少了每个信道的操作，单个芯片就可以处理较多的信道。

Description

变型快速卷积算法的减小复杂性和增大灵活性技术
技术领域
本发明与无线电通信***有关，具体地说，本发明涉及在无线电通信***的信道化器(channelizer)和解信道化器(de-channelizer)内变型快速卷积算法的应用。
背景技术
在应用于蜂窝、陆上移动无线电(LMR)、卫星、无线局域网(WLAN)等通信***的无线电基站中，同时要处理许多接收和发送信道。在将来，移动终端，也就是移动电话机，也将具有这种能力。这样的***在它们的接收机和发射机中分别包括数字的信道化和解信道化结构。信道化(channelization)和解信道化(de-channelization)可以定义为对发送和接收的信号进行滤波、抽取/内插和频率变换。
图1例示了传统的接收机的体系结构。在图1中，射频(RF)信号由天线105接收后再由RF前端110下变频到中频(IF)。RF前端110包括诸如低噪声放大器(LNA)、滤波器和混频器之类的器件。所需信道然后由接收机的信道化器120提取。模拟式信道化器120也包括LNA、混频器和滤波器。
所需信道然后在基带由RX基带处理单元130处理，产生接收数字数据流。今天，基带处理通常包括模数转换、数字滤波、抽取、均衡、解调、信道解码、解交织、数据解码、定时提取等。
图1中的传统的发射机体系结构是接收机体系结构的逆像。发送数据首先由TX基带处理单元140进行包括数据编码、交织、信道编码、调制、内插滤波、数—模转换等的处理。然后，所得到的基带信道由发送解信道化器150变换到IF频率。模拟式发送解信道化器150包括滤波器、混频器和小功率放大器。这个IF信号然后由包括混频器、滤波器和高功率放大器的RF前端160变换为RF后再加以放大。最后，信号由天线165发射出去。
图1例示了移动终端(即移动电话机)的单信道接收机和发射机的传统体系结构。在是一个基站的情况下，多个信道以同样方式处理。在接收机侧，这个通道将在某个点***成多个通道，以便分别对每个信道进行处理。在发射机侧，这些信道分别处理后将在某个点合并成一个多信道信号。***和合并点的位置取得不同，就可以产生各种基站接收机和发射机的体系结构。然而较为重要的是，传统的模拟和数字接口当前是在信道化器和基带处理部件之间的某处。
模拟信道化器/解信道化器设计和制造都很复杂，因此不经济。为了提供一种比较经济和容易生产的信道化器/解信道化器，将来的模拟和数字接口将改为处在RF前端和信道化器之间的某处。将来的这种类型的无线电接收机和发射机结构有各种名称，包括多通道无线电设备、宽带数字调谐设备、宽带无线电设备或软件无线电设备，它们都需要一个数字信道化器/解信道化器。
高效率的执行滤波、抽取/内插和频率变换的数字信道化器/解信道化器的结构就每个信道的功率消耗和死区来说都是非常重要的。这些结构的主要的目标之一是将尽可能多的信道整合入单个集成电路(IC)内。
在国际专利申请PCT/SE99/00971“数字信道化器和解信道化器”(“Digital Channelizer and De-channelizer”)中给出了一种高效率和灵活的信道化方法，该申请列为本申请的参考予以引用。所揭示的这种方法以快速卷积算法为基础，利用频率域的相乘与时间域的卷积之间的对应关系高效率地形成一些滤波器。
图2A和2B例示了将这种变型快速卷积算法分别应用于信道化器和解信道化器的情况。在图2A中，输入信号205提供给信道化器。输入信号205是一个来自前一处理过程(例如ADC)的数据流。
数据流205首先由η％交叠块产生器210处理。这个过程取决于交叠百分比、离散傅里叶变换(DFT)的长度和交叠的类型。交叠类型有交叠/添加(overlap/add)和交叠/保留(overlap/save)，如下所述。在交叠和添加的情况下，数据流中断为一系列长度为NDFT*(1-η)的不交叠的段，每段补上NDFT*η个零形成一个块。在交叠和保留的情况下，数据中断成一系列长度为NDFT的块，每块与前一块有长度为NDFT*η的交叠。
这样得到的块然后输入DFT算法。DFT算法在部件230内完成。由于是流水FFT处理，FFT的输出不是按正确的次序。因此，分辨区间(bin)选择和提取部件240必须对此进行校正，对输出序列重新排序和只选择需要的分辨区间。需要的分辨区间的个数取决于滤波器系数260的个数。
选取的这些分辨区间在乘法器250内乘以相应的滤波器频率系数260。然后，对相乘的结果进行逆离散傅里叶变换(IDFT)270。
IDFT的输出送至η％交叠块合并器280。合并操作取决于块交叠η％和所用的是交叠/保留还是交叠/添加。无论是交叠和添加还是交叠和保留，这些块各与前一块交叠的长度等于NIDFT*η。对于交叠和添加来说，将块的交叠部分加到前一块的相应交叠部分，而对于交叠和保留来说，就直接丢弃块的交叠部分。对于交叠和添加以及交叠和保留两者，都没有对块的不交叠部分执行操作。
图2B例示了变型快速卷积算法应用于解信道化器的情况。输入信号202是一个来自前一处理过程(例如ADC操作)的数据流。与图2A相反，这个输入数据流是专用于一个信道的，而不是一个合并了许多信道的数据流。
数据流202首先由η％交叠块产生器204处理。这个过程很大程度上取决于重叠百分比、DFT的长度和交叠类型(即交叠/添加或交叠/保留)。在交叠和添加的情况下，数据流截为一系列长度为NDFT*(1-η)的不交叠的的段，每段补上NDFT*η个零形成一个块。在交叠和保留的情况下，数据截成一系列长度为NDFT的块，每块与前一块有长度为NDFT*η的交叠。
然后，对这个操作的结果进行离散傅里叶变换(DFT)206。熟悉该技术领域的人员可以理解，DFT 206也可以用FFT实现。与图2A中的接收机相反，DFT 206的结构小而IDET 216的结构大，
然后，这块由乘法器208乘以滤波器频率系数212。频率滤波器系数212相当于脉冲响应的DFT。
相乘的结果由***分辨区间部件214输入逆离散傅里叶变换(IDFT)216，完成IDFT算法。IDFT算法的输出由η％交叠块合并器224处理。
这些块在块合并器224内根据它们的交叠％和所用的是交叠/保留还是交叠/添加予以合并。无论是交叠和添加还是交叠和保留，这些块各与前一块交叠的长度等于NIDFT*η。对于交叠和添加来说，将块的交叠部分加到前一块的相应交叠部分，而对于交叠和保留来说，就直接丢弃块的交叠部分。对于交叠和添加以及交叠和保留两者，都没有对块的不交叠部分执行操作。
共同未决、共同转让的美国专利No.6,266,687“变型快速卷积算法灵活性增强技术”(“Flexibility Enhancement to the ModifiedFast Convolution Algorithm”)详细地揭示了图2A和2B中的那些部件的操作，该申请列为本申请的参考予以引用。
在目前技术的信道化器所用的变型快速卷积算法中，IDFT(由IFFT计算)的点数是2的乘幂。在频域滤波器中使用与之相同或稍少的频率系数。
目前技术的***的一个问题是，在选择IDFT/DFT长度时，最大的频率分量数是有限的(为IDFT/DFT中的频率分量数)，因此最终的滤波器抑制也是有限的。这意味着或者不能达到所需的抑制，或者必需选择两倍大的IDPT/DFT以便符合这些频率分量。因此，操作的次数就可能因为要增大一些所需的滤波器抑制而激烈地增加。简略地说，在目前技术的解决方案中，不同的***参数(即滤波器带宽，DFT/IDFT长度和采样率)联系非常紧密。
在基于变型快速卷积算法的信道化器的信道专用部分中，接收机内的小的IDFT和发射机内的小的DFT需要许多操作进行它们的计算。这限制了可以信道化/解信道化的信道的个数，因为受到功率消耗和可以并入同一个芯片的处理元的个数的限制。如果使用硬件实现的信道专用部分，功率消耗就是主要的限制因素。如果所需的是基于可编程处理器的灵活的体系结构，操作的次数，甚至功率非常低，就限制了可以处理的信道数。因此，很有刺激的是减少变型快速卷积算法的信道专用部分的操作。
发明内容
本发明寻求的是增强上述变型快速卷积算法，以便增加这种算法的灵活性。在本发明的一个典型实施例中，引入了一个折叠单元，在接收机的IDFT前进行预处理。这个折叠单元在频域内将一些外部的频率分量添加到内部的频率分量上，形成一个较小的频率分量组。
在另一个实施例中，引入了一个解折叠单元，在发射机的DFT后进行后处理。这个解折叠单元对频率分量组的设置进行扩展，将一些经变换的原来的分量添加在原来的分量组的外面。
这种折叠和解折叠处理通过减少每秒钟必须为算法的信道专用部分执行的操作，增加了变型快速卷积算法的灵活性。而且，由于减少了每个信道的操作，单个芯片就可以处理较多的信道。
附图说明
从以下结合附图对优选实施例所作的说明中可以更为清楚地看到本发明的上述目的和特点。在这些附图中：
图1例示了传统的发射机和接收机；
图2A例示了变型快速卷积算法应用于信道化器的情况；
图2B例示了变型快速卷积算法应用于解信道化器的情况。
图3例示了变型快速卷积算法应用于作为本发明的典型实施例的信道化器的情况；
图4例示了作为本发明的一个实施例的折叠过程；
图5例示了按照本发明将折叠过程布置在变型快速卷积算法内的情况；
图6例示了作为本发明的一个实施例的高阶折叠过程；
图7例示了变型快速卷积算法应用于作为本发明的典型实施例的解信道化器的情况；
图8例示了作为本发明的一个实施例的解折叠过程；
图9例示了按照本发明将解折叠过程布置在变型快速卷积算法内的情况；以及
图10例示了目前技术的变型快速卷积算法与本发明的变型快速卷积算法的比较情况。
具体实施例详细说明
图3例示了变型快速卷积算法应用于作为本发明的典型实施例的信道化器的情况；与以上对图2A的说明类似，图3所示的应用于本发明的信道化器的变型快速卷积算法包括η％交叠块产生器310、大的NDFT点DFT 330、选择分辨区间部件340、将所选的分辨区间乘以频率滤波器系数360的乘法器350、较小的NIDFT点IDFT 370和以类似于以上所揭示的方式工作的η％交叠块合并器380。此外，本实施例的***还包括一个执行本发明独创性的折叠处理的折叠单元390。
折叠单元390将一些所选的频率分量添加到其他一些频率分量上，这在以下将称为在频域内的“折叠”。频率折叠是将外部的频率分量添加到剩下的内部频率分量上的处理过程。
图4例示了这种折叠过程。在图4中，16个频率分量通过将在左边的外部4个分量添加给在右边的内部4个分量和将在右边的外部4个分量添加给在左边的内部4个分量，从而折叠成8个频率分量。熟悉该技术领域的人员可以理解，由于这信号是一个复信号，包括虚部和实部，卷积将在复平面内进行，因此右外频率分量在卷积时将相移90°，落在图4中所示的这些位置。
由于折叠处理，原来的16个频率分量减少为8个频率分量。本发明的折叠处理产生一个缩小的频率分量组，可以在一个比不是这样的情况下小的IDFT 370内处理。形成图4中所示的8点组可以直接写成
              Y0-3＝X4-7+X12-15
              Y4-7＝X8-11+X0-3
图5例示了在图3所示的变型快速卷积算法内折叠处理的布置情况。折叠处理在分辨区间与频率滤波器系数相乘后而在数据送到IDFT前执行。从图5可见，示范性的乘法器输出4个频率分量，标为D、B、A和C。折叠单元将外部频率分量D和C折叠到内部分量A和B上，从而减少了需要由IDFT处理的频率分量。
按照本发明的一个典型实施例，在频域内的折叠可以扩展到较高的阶。也就是说，频率分量可以不止一次向内折叠和相加，如图6所示。这意味着三个或更多个分量加在一起形成一个输入IDFT的分量。如图6所示，标为X1-X22的22个频率分量通过本发明的折叠处理折叠成4个频率分量Y1-Y4。这样的折叠处理使得一个4点DFT可以用单个操作处理这22个频率分量。
如果滤波器抑制在远离载波处必须很高而在接近载波处相当放松，高阶折叠就特别有用。下面给出高阶折叠的一般表示式，对于在一个N点IDFT内要处理的组内的输出频率分量Yk，为
Y k = &Sigma; n = - N kl N ku X C 0 + k + N &times; n | 0 &le; k < N
其中，C0为输入数据中中心频率点的编号，而Nku和Nk1分别为加到下标为k的输出分辨区间的高于或低于C0的原频率分量的个数。
图7例示了变型快速卷积算法应用于作为本发明的典型实施例的解信道化器的情况；与以上对图2B所作的说明类似，图7所示的应用于本发明的解信道化器的变型快速卷积算法包括η％交叠块产生器704、小的NDFT点DFT 706、将分辨区间乘以频率滤波器系数712的乘法器708、***分辨区间部件714、大的NIDFT点IDFT 716和以类似于前面说明的方式工作的η％交叠块合并器724。此外，本实施例的这个***还包括一个执行本发明的独创性解折叠处理的解折叠单元730。
解折叠单元730通过将经变换的一些原来的分量添加在原来的分量组外面，扩展DFT 706输出的频率分量组。解折叠的原理例示于图8。在图8中，一个24点组由一个16点DFT产生的16个频率分量形成。如图所示，原来的组的4个最左边的频率分量添加到原来的组的最右边的频率分量的右面，而原来的组的4个最右边的频率分量添加到原来的组的最左边的频率分量的左面。结果，产生了一个新的24点频率响应。然后，将这个新的24点频率响应与一个24点频率响应(即24个频率滤波器系数)相乘，而不必执行一个较大的DFT运算。
形成图8所示的24点组可以表示为
                   Y4-19＝X0-15
                   Y0-3＝X12-15
                   Y20-23＝X0-3其中，Xk表示输入分量，而Yk表示输出分量。
图9例示了在图7所示的变型快速卷积算法内解折叠处理的布置情况。解折叠处理在DFT操作后而在数据与频率滤波器系数相乘前执行。从图9可见，示范性的DFT输出4个频率分量，标为C、B、A和D。解折叠单元将分量C和D添加在原来的的分量组的外面，形成一个6频率分量组(D，C，B，A，D和C)。
解折叠处理也可以扩展到高阶，使得送去与频率响应相乘的少量的DFT频率分量可以使用若干次。
下面给出了高阶解折叠的一般表示式，对于通过对一个N点DFT的分量的解折叠形成的输出频率分量YC0+k+N*n，为
Y C 0 + k + N &times; n = X k | 0 &le; k < N - N kl &le; n &le; N ku
其中，C0为在输出数据中中心频率点的编号，而Nku和Nk1分别为由下标为k的输入分量形成的添在高于或低于C0的频率分量的个数。
如上所述，通过在接收机内执行频域折叠，就能使DFT输出与一个宽到足以防止宽带混叠的滤波器响应相乘，而且能使这个操作的结果折叠成可以进行最小的IDFT而不会从最邻近的信道引入混叠。在发射机内利用频域解折叠的原理，就能使DFT输出少于滤波器响应，然后在与频率响应相乘前再将它扩展到必要的宽度。
频域折叠和解折叠由于消除了对频域滤波器的限制和使滤波器要求与DFT/IDFT长度解耦，提高了灵活性。折叠/解折叠可以用来得到正确的采样率，而与滤波器带宽或阻带的改变无关。
频率域内内的折叠和解折叠明显地减少了每秒钟必须为变型快速卷积算法的信道专用的部分执行的操作次数。这也降低了对存储器的要求。由于减少了每个信道的操作次数，就可以在同一个芯片内处理更多的信道。结果，基于处理器的体系结构就更为切实可行。
本发明可应用于涉及采样率改变的所有类型的快速卷积算法，特别是在阻带要求非常严格时。由本发明达到的相对减少操作次数，部分取决于应付IDFT/DFT的操作的总次数。通过将IDFT长度从32点减少到16点，在用基2的IFFT计算IDFT时所需的乘法操作从88次减少到24次。反映在相应的功率消耗上减小3.7倍。算术操作(加法加乘法)从496次下降为176次，减少2.8倍。
图10以每秒钟操作百万次例示了目前技术的算法与本发明的折叠算法之间在计算量(除存储器操作外)上的比较。比较是在取样频率为61.44MHz而总抽选为512x的情况下作出的。从图中显然可见，本发明的折叠算法可以处理比目前技术的算法更多的信道。
以上揭示了本发明的原理、优选实施例和工作情况。然而，本发明并不局限于以上所讨论的这些具体实施例。因此，以上揭示的实施例应该认为是说明性的而不是限制性的。可以理解，在该技术领域工作的人员可以根据本发明的精神对这些实施例进行各种改变，所有这些都应属于如在以下所附权利要求书中所明确的本发明的专利保护范围之内。

Claims (13)

1.一种增强应用于信道化器的变型快速卷积算法的***，所述***包括：
一个将一个接收数据流变换成一系列块的η％交叠块产生器；
对所述块执行NDFT点离散傅里叶变换DFT以形成一些频率分量的装置；
选择频率分量的装置；
一个将所选的频率分量与频率滤波器系数相乘的乘法器；
将经相乘的频率分量折叠成较少的频率分量的装置；
对经折叠的频率分量执行NIDFT点逆离散傅里叶变换IDFT的装置；以及
一个η％交叠块合并器。
2.权利要求1的***，其中所述折叠装置将一些外部的频率分量添加到内部的频率分量上，形成所述较少的分量。
3.权利要求1的***，其中所述折叠装置设置在所述乘法器与所述执行NIDFT点逆离散傅里叶变换的装置之间。
4.权利要求1的***，其中所述折叠装置执行将三个或更多个频率分量加在一起形成一个逆离散傅里叶变换IDFT的输入分量的高阶折叠。
5.一种增强应用于信道化器的变型快速卷积算法的方法，所述方法包括下列步骤：
由η％交叠块产生器将一个接收数据流变换成数据块；
用NDFT点离散傅里叶变换DFT处理数据块，形成一些频率分量；
对频率分量重新排序并选择一些频率分量，以和信道化器中的一些频率滤波器分量相匹配；
将所选的频率分量与频率滤波器分量相乘；
将经相乘的频率分量折叠成较少的频率分量；
对经折叠的频率分量执行NIDFT点逆离散傅里叶变换IDFT，形成一些经滤波的数据块；以及
将所述经滤波的数据块合并成一个连续数据流。
6.权利要求5的方法，其中所述折叠步骤包括一个将外部的频率分量添加到内部的频率分量上以形成所述较少的分量的步骤。
7.权利要求5的方法，其中所述折叠步骤是一个将三个或更多个频率分量加在一起形成一个输入逆离散傅里叶变换IDFT的分量的高阶折叠步骤。
8.一种增强应用于解信道化器的变型快速卷积算法的***，所述***包括：
一个将一个接收数据流变换成一系列块的η％交叠块产生器；
对所述块执行NDFT点离散傅里叶变换以形成一个原频率分量组的装置；
将所述原频率分量组解折叠以形成较多的频率分量的装置；
一个将所形成的较多的频率分量与频率滤波器系数相乘的乘法器；
将经相乘的频率分量送去NIDFT点逆离散傅里叶变换的装置；
执行NIDFT点逆离散傅里叶变换的装置；以及
一个η％交叠块合并器。
9.权利要求8的***，其中所述解折叠装置通过添加在所述原分量组外面的部分原分量，将较少量的频率分量扩展成较大量的频率分量。
10.权利要求9的***，其中所述解折叠装置执行一个将频率分量扩展成两倍以上的高阶解折叠。
11.一种增强一个应用于解信道化器的变型快速卷积算法的方法，所述方法包括下列步骤：
由η％交叠块产生器将一个接收数据流变换成数据块；
对交叠的数据块执行NDFT点离散傅里叶变换，形成一个原频率分量组；
将所述原频率分量组解折叠，形成较多的频率分量；
将所述较多的频率分量与频率滤波器系数相乘；
将所述经相乘的频率分量***到比NDFT点离散傅里叶变换大的NIDFT点逆离散傅里叶变换；
对经相乘的频率分量执行NIDFT点逆离散傅里叶变换，得到一些数据块；以及
将所述数据块合并成一个连续数据流。
12.权利要求11的方法，其中所述解折叠步骤通过添加在所述原分量组外面的原分量，将较少的频率分量扩展成较多的频率分量。
13.权利要求12的方法，其中所述解折叠步骤是一个将频率分量扩展成两倍以上的高阶解折叠。
CNB998138991A 1998-09-30 1999-09-24 变型快速卷积算法的减小复杂性和增大灵活性技术 Expired - Fee Related CN1171414C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/163,298 1998-09-30
US09/163,298 US6247035B1 (en) 1998-09-30 1998-09-30 Reduced complexity and increased flexibility modified fast convolution algorithm

Publications (2)

Publication Number Publication Date
CN1328732A CN1328732A (zh) 2001-12-26
CN1171414C true CN1171414C (zh) 2004-10-13

Family

ID=22589378

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998138991A Expired - Fee Related CN1171414C (zh) 1998-09-30 1999-09-24 变型快速卷积算法的减小复杂性和增大灵活性技术

Country Status (9)

Country Link
US (1) US6247035B1 (zh)
EP (1) EP1114537B1 (zh)
JP (1) JP4384816B2 (zh)
KR (1) KR20010075519A (zh)
CN (1) CN1171414C (zh)
CA (1) CA2344634A1 (zh)
DE (1) DE69926382T2 (zh)
TW (1) TW472198B (zh)
WO (1) WO2000019654A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999045704A2 (en) * 1998-03-04 1999-09-10 Koninklijke Philips Electronics N.V. Watermark detection
US6611855B1 (en) 1999-06-21 2003-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Flexible and efficient channelizer architecture
FR2817100B1 (fr) * 2000-11-17 2003-08-22 Cit Alcatel Procede pour optimiser les performances d'un emetteur pour systeme de radiocommunications mobiles
WO2003079594A1 (en) * 2002-03-11 2003-09-25 Catena Networks, Inc. Equalization scheme for dsl receivers in presence of an under-sampled or over-sampled transmit idft
CA2375823A1 (en) * 2002-03-11 2003-09-11 Catena Networks Canada Inc. Improved equalization scheme for adsl receivers in presence of an under-sampled or over-sampled transmit ifft
KR100790534B1 (ko) * 2006-08-01 2008-01-02 주식회사 몬도시스템즈 컨벌루션 중첩-보류 기법이 적용되는 신호처리 장치 및방법
CN102342069A (zh) 2008-12-29 2012-02-01 Nxp股份有限公司 在频域中的分数频率和采样速率改变
US8346091B2 (en) 2009-04-29 2013-01-01 Andrew Llc Distributed antenna system for wireless network systems
EP2658124B1 (en) * 2010-12-21 2020-05-20 Nec Corporation Digital filter circuit and digital filter control method
EP2915301B1 (en) 2012-10-31 2017-09-20 CommScope Technologies LLC Digital baseband transport in telecommunications distribution systems
CN109596649A (zh) * 2018-11-29 2019-04-09 昆明理工大学 一种基于卷积网络耦合微合金元素对主元素浓度影响的方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620855B2 (ja) * 1984-07-31 1994-03-23 ヤマハ発動機株式会社 自動四輪車
GB9104186D0 (en) 1991-02-28 1991-04-17 British Aerospace Apparatus for and method of digital signal processing
US5270953A (en) 1991-05-23 1993-12-14 Rockwell International Corporation Fast convolution multiplier
US5535240A (en) 1993-10-29 1996-07-09 Airnet Communications Corporation Transceiver apparatus employing wideband FFT channelizer and inverse FFT combiner for multichannel communication network
US5485395A (en) * 1994-02-14 1996-01-16 Brigham Young University Method for processing sampled data signals
US5583792A (en) * 1994-05-27 1996-12-10 San-Qi Li Method and apparatus for integration of traffic measurement and queueing performance evaluation in a network system
US5781778A (en) * 1994-09-29 1998-07-14 International Business Machines Corporation Method and system for debugging parallel and distributed applications
US5930231A (en) * 1995-06-30 1999-07-27 Scientific-Atlanta, Inc. Block spectrum receiver for a broadband communications system
US5890106A (en) * 1996-03-19 1999-03-30 Dolby Laboratories Licensing Corporation Analysis-/synthesis-filtering system with efficient oddly-stacked singleband filter bank using time-domain aliasing cancellation

Also Published As

Publication number Publication date
DE69926382T2 (de) 2006-04-27
CA2344634A1 (en) 2000-04-06
US6247035B1 (en) 2001-06-12
KR20010075519A (ko) 2001-08-09
CN1328732A (zh) 2001-12-26
DE69926382D1 (de) 2005-09-01
JP2002526977A (ja) 2002-08-20
TW472198B (en) 2002-01-11
EP1114537B1 (en) 2005-07-27
EP1114537A1 (en) 2001-07-11
JP4384816B2 (ja) 2009-12-16
WO2000019654A1 (en) 2000-04-06

Similar Documents

Publication Publication Date Title
CN1094272C (zh) 用于多波束天线通信***的干扰消除器装置和干扰消除方法
CA2334668C (en) A method and apparatus for digital channelisation and de-channelisation
CN1235423C (zh) 用于限幅宽带无线电信号的方法及其相应的发射机
EP1114516B1 (en) Flexibility enhancement to the modified fast convolution algorithm
CN1171414C (zh) 变型快速卷积算法的减小复杂性和增大灵活性技术
Pucker Channelization techniques for software defined radio
JP2005505970A5 (zh)
CN1330809A (zh) 奇数变换的快速卷积
CN109889213B (zh) 一种信道化的方法、装置及计算机存储介质
CN1157080C (zh) 用于执行改良快速卷积算法的信道化器和方法
US7292638B2 (en) Transform-based alias cancellation multi-channel tuner
CN1523772A (zh) 射频信号并行处理装置和方法
US7200166B1 (en) Dual-mode transceiver for indoor and outdoor ultra wideband communications
US11139781B2 (en) Power amplifiers
AU755991B2 (en) Reduced complexity and increased flexibility modified fast convolution algorithm
CN1156110C (zh) 基于多相分解的多载波cdma***发送与零中频的接收方法与装置
US20050232337A1 (en) Method of selecting PN codes for reducing interference between users
Kala Design of a software defined radio receiver using FM channelizer—A case study
Niu et al. Polyphase array FFT demultiplex for broadband satellite communication networks

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20140924

EXPY Termination of patent right or utility model