CN117131821B - 芯片验证方法、装置、电子设备及存储介质 - Google Patents
芯片验证方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117131821B CN117131821B CN202311387994.2A CN202311387994A CN117131821B CN 117131821 B CN117131821 B CN 117131821B CN 202311387994 A CN202311387994 A CN 202311387994A CN 117131821 B CN117131821 B CN 117131821B
- Authority
- CN
- China
- Prior art keywords
- tested
- simulation
- simulation module
- target
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000004088 simulation Methods 0.000 claims abstract description 370
- 230000008569 process Effects 0.000 claims abstract description 67
- 238000012360 testing method Methods 0.000 claims abstract description 66
- 230000001960 triggered effect Effects 0.000 claims abstract description 14
- 238000013461 design Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008867 communication pathway Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请公开了一种芯片验证方法、装置、电子设备及存储介质。该方法包括：通过第一仿真硬件域执行第一测试用例，向验证平台发送握手信号，并控制待测仿真模块在第一运行状态下执行目标操作过程；通过验证平台响应握手信号，与第一测试用例并行的执行第二测试用例，随机延后时长向待测仿真模块发送第一输入信号，在目标操作过程的随机时间节点触发待测仿真模块切换至第二运行状态；通过验证平台基于待测仿真模块针对第一输入信号的输出信息，获取目标芯片中待测功能模块的验证结果。该方法能够满足目标芯片的待测功能模块在多样化使用场景下的验证需求。
Description
技术领域
本申请涉及芯片设计技术领域，尤其涉及一种芯片验证方法、装置、电子设备及存储介质。
背景技术
片上***（System on Chip，SOC）在验证过程中，通常采用C语言编写测试用例（case），通过SOC中的处理器顺次执行测试用例，向待测IP核发送信号，控制待测IP核验证某一功能。但这样的验证方式无法满足待测IP核多个状态跳转之间时序关系的灵活设置，无法满足SOC中待测IP核的多样化使用场景的验证需求。
发明内容
有鉴于现有技术中存在的上述问题，本申请提供了一种芯片验证方法、芯片验证装置、电子设备及计算机可读存储介质，本申请实施例采用的技术方案如下所示。
本申请第一方面提供了一种芯片验证方法，用于在验证平台形成的仿真环境中验证仿真芯片，所述仿真芯片基于目标芯片的设计方案仿真形成，所述仿真芯片包括第一仿真硬件域和待测仿真模块，所述第一仿真硬件域用于模拟所述目标芯片的第一硬件域，所述待测仿真模块用于模拟所述目标芯片的待测功能模块；
所述方法包括：
通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作；
通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态；
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
在一些实施例中，所述仿真芯片还包括用于模拟所述目标芯片的第二硬件域的第二仿真硬件域，所述待测仿真模块与所述仿真芯片的第一仿真引脚组连接，所述第二仿真硬件域与所述仿真芯片的第二仿真引脚组连接；
所述验证平台设有辅助电路，所述辅助电路分别与所述第一仿真引脚组和所述第二仿真引脚组连接，以在所述待测仿真模块和所述第二仿真硬件域之间形成仿真通信通路；
控制所述待测仿真模块在第一运行状态下执行目标操作过程，包括：
控制所述待测仿真模块在第一运行状态下基于所述仿真通信通路，向所述第二仿真硬件域发送目标数据。
在一些实施例中，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标数据发送至随机数据位时触发所述待测仿真模块切换至所述第二运行状态。
在一些实施例中，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
在所述待测仿真模块执行所述目标数据的发送操作之前，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，并停止执行所述目标数据的发送操作；或者
在所述待测仿真模块执行所述目标数据的发送操作过程中，向所述待测仿真模块发送第一输入信号，在所述待测仿真模块完成所述目标数据的发送操作之后控制所述待测仿真模块切换至所述第二运行状态；或者
在所述待测仿真模块执行所述目标数据的发送操作之后，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，以禁止所述待测仿真模块执行数据发送操作。
在一些实施例中，所述目标操作过程包括多个目标数据的发送操作；所述方法还包括：
向所述待测仿真模块发送第二输入信号，触发所述待测仿真模块从所述第二运行状态切换回所述第一运行状态，使所述待测仿真模块继续执行目标数据的发送操作；
相对应，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，包括：
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号和所述第二输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
在一些实施例中，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，包括：
通过所述第二仿真硬件域获取第一状态信息，所述第一状态信息用于标识所述目标数据的发送操作的操作状态；
通过所述验证平台获取第二状态信息，所述第二状态信息用于标识所述待测仿真模块的运行状态；
基于所述第一状态信息和所述第二状态信息，获取所述验证结果。
在一些实施例中，向所述验证平台发送握手信号，包括：
通过所述第一仿真硬件域，向所述验证平台具有访问权限的目标寄存器添加所述握手信号。
在一些实施例中，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号，在所述目标操作过程中特定的目标操作的随机时间节点触发所述待测仿真模块切换至第二运行状态。
本申请第二方面提供了一种芯片验证装置，用于在验证平台形成的仿真环境中验证仿真芯片，所述仿真芯片基于目标芯片的设计方案仿真形成，所述仿真芯片包括第一仿真硬件域和待测仿真模块，所述第一仿真硬件域用于模拟所述目标芯片的第一硬件域，所述待测仿真模块用于模拟所述目标芯片的待测功能模块；
所述装置包括：
控制模块，用于通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作；
发送模块，用于通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态；
获取模块，用于通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
本申请第三方面提供了一种电子设备，至少包括存储器和处理器，所述存储器上存储有应用程序，所述处理器在执行所述存储器上的应用行程序时实现如上所述的方法。
本申请第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，在执行所述计算机可读存储介质中的所述计算机可执行指令时实现如上所述的方法。
本申请实施例的芯片验证方法，通过所述第一仿真硬件域执行第一测试用例能够控制待测仿真模块执行目标操作过程，通过向所述验证平台发送握手信号，能够控制验证平台并行的执行所述第二测试用例，随机延后时长的向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块在执行所述目标操作过程的随机时间节点切换至第二运行状态。如此，能够在所述目标操作过程和从所述第一运行状态切换至第二运行状态的状态切换过程之间随机时序关系下验证所述待测功能模块的功能性和正确性是否符合设计预期，具有较高的灵活性，能够满足目标芯片的待测功能模块在多样化使用场景下的验证需求。
附图说明
图1为应用本申请实施例的芯片验证方法或芯片验证装置的示例性***架构；
图2为本申请实施例的芯片验证方法的流程图；
图3为本申请实施例的芯片验证方法中步骤S230的流程图；
图4为本申请实施例的芯片验证装置的结构框图；
图5为本申请实施例的电子设备的结构框图。
具体实施方式
此处参考附图描述本申请的各种方案以及特征。
应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式都应视为位于本申请所限定的保护范围内。
当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本申请。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本申请的相同或不同实施例中的一个或多个。
图1示出了可以应用本申请实施例的芯片验证方法或芯片验证装置的示例性***架构，参见图1所示，该***架构包括验证平台100。所述验证平台100用于形成仿真环境，在所述仿真环境中可基于目标芯片的设计方案仿真形成仿真芯片110，所述仿真芯片110包括第一仿真硬件域111和待测仿真模块112。
可选的，所述验证平台100可包括软件验证工具和支持所述软件验证工具运行的电子设备，所述电子设备运行所述软件验证工具，从而形成所述仿真环境。所述电子设备包括但不限于服务器、工作站、台式电脑、笔记本电脑等等。可选的，所述目标芯片包括但不限于***级芯片（SOC）。
所述第一仿真硬件域111用于模拟目标芯片的第一硬件域。可选的，所述第一硬件域可包括所述目标芯片中任意一个硬件域。例如，所述第一硬件域可为所述目标芯片中的安全域，也可为所述目标芯片中的应用域。
所述待测仿真模块112用于模拟目标芯片的待测功能模块。可选的，所述待测功能模块可包括所述目标芯片中的某一硬件域，也可包括所述目标芯片中的计算单元、图形处理单元或其他硬件资源模块。
可选的，所述仿真芯片110还可包括第二仿真硬件域113，所述第二仿真硬件域113可用于模拟所述目标芯片的第二硬件域。所述待测仿真模块112可与所述仿真芯片110的第一仿真引脚组114连接，所述第二仿真硬件域113可与所述仿真芯片110的第二仿真引脚组115连接。所述验证平台100设有辅助电路120，所述辅助电路120分别与所述第一仿真引脚组114和所述第二仿真引脚组115连接，以在所述待测仿真模块112和所述第二仿真硬件域113之间形成仿真通信通路。
可选的，所述第一仿真引脚组114和所述第二仿真引脚组115均可包括一个或多个仿真引脚。可选的，所述辅助电路120可包括连接在所述第一仿真引脚组114和所述第二仿真引脚之间的连接线，也可包括例如控制器、处理器、硬件域等连接在所述第一仿真引脚组114和所述第二仿真引脚组115之间的中间部件。
可选的，所述验证平台100的仿真环境中还可设置有验证主机130，所述验证主机130可通过例如高级***设备总线（APB BUS）与所述仿真芯片连接。
本申请实施例提供了一种芯片验证方法，用于在验证平台形成的仿真环境中验证仿真芯片。图2示出了本申请实施例的芯片验证方法的流程图，参见图2所示，本申请实施例的芯片验证方法具体可包括如下步骤。
S210，通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作。
可选的，所述第一测试用例可包括由所述第一仿真硬件域执行的测试步骤。例如，所述第一测试用例可包括利用C语言编辑形成的测试程序，所述测试程序可包括一个或多个测试指令，所述第一仿真硬件域可执行各个所述测试指令。在实际应用时，可预先编制完成所述第一测试用例，并导入所述第一仿真硬件域，触发所述第一仿真硬件域执行所述第一测试用例中的各个测试指令，基于所述测试指令向验证平台发送握手信号，并向所述待测仿真模块发送指令，指示所述待测仿真模块在第一运行状态下执行目标操作过程。可选的，所述第一测试用例中还可包括但不限于测试目的、输入数据、预期结果等等。
可选的，所述第一仿真硬件域可向目标寄存器添加所述握手信号，所述目标寄存器可为所述验证平台具有访问权限的寄存器。所述验证平台可定期检测所述目标寄存器的值，以获取所述握手信号。例如，所述第一仿真硬件域可向公共寄存器中写入所述握手信号，所述验证平台可通过访问所述公共寄存器来获取所述握手信号。可选的，所述目标寄存器可为所述验证平台上的物理寄存器，也可为位于所述仿真芯片中或位于所述仿真环境中的虚拟寄存器。
可以理解的是，所述第一仿真硬件域也可通过其他方式向所述验证平台发送握手信号。例如，所述第一仿真硬件域可基于进程间通信或线程间通信的方式向所述验证平台发送握手信号。还例如，所述仿真环境中可设有与所述仿真芯片的引脚连接的虚拟守护电路，所述第一仿真硬件域可通过仿真芯片的引脚向所述虚拟守护电路发送所述握手信号，通过所述虚拟守护电路将所述握手信号传递给所述验证平台。
可选的，所述目标操作过程可为所述目标芯片的待测功能模块为实现其设计功能所必须能够正确执行的操作过程。所述目标操作过程可包括单个目标操作，也可包括多个同步或顺序执行的目标操作。例如，所述目标操作过程可包括按照预设逻辑关系执行的多个目标操作。
可选的，所述第一运行状态可为所述待测仿真模块能够执行所述目标操作过程的运行状态。例如，以所述待测仿真模块为硬件域为例，所述第一运行状态可为硬件域的正常运行状态，使得硬件域能够执行所述目标操作过程。当然，在所述待测仿真模块为其他硬件资源模块时，所述第一运行状态也可为其他状态，只要所述待测仿真模块在所述第一运行状态下能够执行所述目标操作过程即可。
S220，通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态。
可选的，所述第二测试用例可包括由所述验证平台执行的测试步骤。例如，所述第二测试用例可包括利用SV（SystemVerilog）语言编辑形成的测试程序，所述测试程序可包括一个或多个测试指令。当然，所述第二测试用例不仅限于利用SV语言编辑而成，所述第一测试用例也不仅限于利用C语言编辑而成，在实际应用时可根据实际需求选择编程语言。
可选的，可通过仿真环境中的验证主机响应所述握手信号，与所述第一测试用例并行的执行所述第二测试用例，随机确定一延后时长，并开始计时。在计时结果达到所述延后时长时，基于APB BUS向所述待测仿真模块发送第一输入信号，从而在所述待测仿真模块执行所述目标操作过程的随机时间节点，触发所述待测仿真模块切换至第二运行状态。可以理解的是，也可通过所述验证平台上的虚拟机或形成所述验证平台的电子设备执行所述第二测试用例，只要能够基于所述第二测试用例向所述待测仿真模块发送第一输入信号即可。
可选的，所述第二运行状态可为所述待测仿真模块无法执行所述目标操作过程的运行状态，或者所述第二运行状态也可为所述待测仿真模块附条件执行所述目标操作过程的运行状态。例如，所述第二运行状态可为所述待测仿真模块的休眠状态（DEBUG）。如果所述待测仿真模块在执行所述目标操作过程中某一目标操作之前接收到所述第一输入信号，则所述待测仿真模块停止执行该目标操作并切换至DEBUG状态。如果所述待测仿真模块在执行某一目标操作过程中接收到所述第一输入信号，则所述待测仿真模块执行完当前的目标操作之后切换至DEBUG状态。如果所述待测仿真模块在执行完某一目标操作之后接收到所述第一输入信号，则所述待测仿真模块立即切换至DEBUG状态，且所述待测仿真模块停止执行所述目标操作过程中的其余目标操作。
可选的，在所述目标操作过程中的随机时间节点触发所述待测仿真模块切换至所述第二运行状态，可包括在所述目标操作过程中任意一个目标操作执行之前，触发所述待测仿真模块切换至所述第二运行状态，也可包括在任意一个目标操作执行过程中，触发所述待测仿真模块切换至所述第二运行状态，还可包括在任意一个目标操作执行完毕之后，触发所述待测仿真模块切换至所述第二运行状态。
可选的，可在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号，在所述目标操作过程中特定的目标操作的随机时间节点触发所述待测仿真模块切换至第二运行状态。如此，能够在该特定的目标操作执行过程中的随机时间节点，控制所述待测仿真模块进行状态切换，以实现在该特定的目标操作执行过程中的随机性验证。例如，可预先基于各个目标操作的操作耗时，确定执行该特定的目标操作的时间范围，将该时间范围作为所述目标延后时长范围，并将该目标延后时长范围写入所述第二测试用例，以使所述验证平台能够基于所述第二测试用例，在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号。
S230，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
可选的，所述输出信息可包括但不限于第一状态信息和第二状态信息。所述第一状态信息可用于标识所述目标操作过程的操作状态。例如，所述第一状态信息可用于标识所述待测仿真模块的数据发送操作的操作状态、数据接收操作的操作状态、数据处理操作的操作状态等等。所述第二状态信息可用于标识所述待测仿真模块的运行状态。例如，所述第二状态信息可用于标识所述待测仿真模块在整个验证过程中不同时间节点下的运行状态。还例如，所述第二状态信息可用于标识所述待测仿真模块接收所述第一输入信号之后的运行状态。
可选的，可基于所述第一状态信息和所述第二状态信息，确定所述待测仿真模块是否从所述第一运行状态切换至所述第二运行状态，并确定所述待测仿真模块执行所述目标操作过程的操作状态，进而确定所述待测仿真模块在执行所述目标操作过程中从第一运行状态切换至所述第二运行状态的运行过程是否符合预期结果，并获取能够表征所述目标芯片的待测功能模块是否符合设计预期的验证结果。由于所述待测仿真模块用于模拟目标芯片的待测功能模块，所以所述验证结果能够直接反应所述目标芯片的待测功能模块是否符合设计预期，是否能够正确实现设计功能。
本申请实施例的芯片验证方法，通过所述第一仿真硬件域执行第一测试用例能够控制待测仿真模块执行目标操作过程，通过向所述验证平台发送握手信号，能够控制验证平台并行的执行所述第二测试用例，随机延后时长的向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块在执行所述目标操作过程中的随机时间节点切换至第二运行状态。如此，能够在所述目标操作过程和从所述第一运行状态切换至第二运行状态的状态切换过程之间随机时序关系下验证所述待测功能模块的功能性和正确性是否符合设计预期，具有较高的灵活性，能够满足目标芯片的待测功能模块在多样化使用场景下的验证需求。
在一些实施例中，步骤S210，控制所述待测仿真模块在第一运行状态下执行目标操作过程，可包括如下步骤。
控制所述待测仿真模块在所述第一运行状态下执行目标数据的发送操作。可选的，所述目标操作过程可包括单个目标数据的发送操作，也可包括多个目标数据的发送操作。
可选的，可控制所述待测仿真模块在第一运行状态下基于所述仿真通信通路，向所述第二仿真硬件域发送目标数据。通过将待测仿真模块配置为与所述仿真芯片的第一仿真引脚组连接，将所述第二仿真硬件域与所述仿真芯片的第二仿真引脚组连接，并通过辅助电路连接所述第一仿真引脚组和所述第二仿真引脚组，从而在所述待测仿真模块和所述第二仿真硬件域之间形成仿真通信通路。控制待测仿真模块基于仿真通信通路向第二仿真硬件域发送目标数据，通过检测所述第二仿真硬件域是否接受到所述目标数据，就能够验证所述待测仿真模块执行目标数据发送操作的执行情况。也即，能够验证所述待测仿真模块是否成功发送目标数据。如此，能够验证待测仿真模块执行目标数据发送操作是否符合设计预期，且不需要在仿真芯片之外设置数据接收对象，有益于简化验证平台的***架构，且有益于降低验证成本。
需要说明的是，在实际应用时，不仅限于通过仿真芯片中的第二仿真硬件域作为数据接收对象，来验证所述待测仿真模块执行目标数据的发送操作。也可在所述仿真环境中设置验证主机，通过所述验证主机与仿真芯片连接，将所述验证主机作为数据接收对象。
在一些实施例中，步骤S220，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，可包括如下步骤。
随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标数据发送至随机数据位时触发所述待测仿真模块切换至所述第二运行状态。
可选的，所述目标操作过程可包括单个目标数据的发送操作，该目标数据可包括多个数据位。所述仿真通信通路可配置为基于目标通信协议进行通信，所述待测仿真模块可配置为基于目标通信协议规定的顺序发送该目标数据的多个数据位。所述验证平台可配置为随机延后时长向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块在所述目标数据发送至随机数据位时，切换至所述第二运行状态，从而对所述待测仿真模块的功能性和正确性进行验证。
可选的，所述目标操作过程也可包括多个目标数据的发送操作，各个所述目标数据均可包括多个数据位。所述验证平台可配置为在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号，从而在多个目标数据中的一个特定的目标数据发送至随机数据位时，触发所述待测仿真模块切换至所述第二运行状态，从而对待测仿真模块进行特定的目标数据发送过程中执行状态切换进行随机性验证，以验证待测仿真模块在该场景下的功能性和正确性。
可选的，所述第二运行状态可配置为当所述待测仿真模块切换至第二运行状态时，所述待测仿真模块无法执行目标数据的发送操作，但在所述待测仿真模块切换至所述第二运行状态之前已经开始执行的目标数据发送操作可以正常执行完成。在此基础上，在所述目标数据发送至随机数据位时，向所述待测仿真模块发送第一输入信号，能够验证所述待测仿真模块是否会继续完成所述目标数据的发送操作，还能够验证所述待测仿真模块是否会在完成所述目标数据发送操作之后正确的切换至所述第二运行状态。
在一些实施例中，步骤S220，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，可包括如下三个步骤中的任意一个。
在所述待测仿真模块执行所述目标数据的发送操作之前，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，并停止执行所述目标数据的发送操作。
在所述待测仿真模块执行所述目标数据的发送操作过程中，向所述待测仿真模块发送第一输入信号，在所述待测仿真模块完成所述目标数据的发送操作之后控制所述待测仿真模块切换至所述第二运行状态。
在所述待测仿真模块执行所述目标数据的发送操作之后，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，以禁止所述待测仿真模块执行数据发送操作。
可选的，所述第一运行状态可配置为在所述待测仿真模块处于所述第一运行状态下，所述待测仿真模块能够执行目标数据的发送操作。所述第二运行状态可配置为当所述待测仿真模块切换至第二运行状态时，所述待测仿真模块无法执行目标数据的发送操作，但在所述待测仿真模块切换至所述第二运行状态之前已经开始执行的目标数据发送操作可以正常执行完成。
所述验证平台在获取到所述握手信号之后，可随机确定一延后时长，并开始计时。在计时结果达到所述延后时长之后，向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块切换至第二运行状态。由于延后时长时随机的，所以主要存在三种情况。
第一种情况，在所述待测仿真模块开始执行目标数据的发送操作之前，所述验证平台向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块切换至第二运行状态。按照目标芯片的待测功能模块的设计预期，所述待测仿真模块应该停止执行目标数据的发送操作，并且切换至第二运行状态。
第二种情况，在所述待测仿真模块正在执行目标数据的发送操作过程中，所述验证平台向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块切换至第二运行状态。按照目标芯片的待测功能模块的设计预期，所述待测仿真模块应该继续执行完成当前的目标数据的发送操作，并且在完成所述目标数据的发送操作之后切换至第二运行状态。
第三种情况，在所述待测仿真模块已经执行完成目标数据的发送操作之后，所述验证平台向所述待测仿真模块发送第一输入信号，触发所述待测仿真模块切换至第二运行状态。按照目标芯片的待测功能模块的设计预期，所述待测仿真模块应该切换至第二运行状态，并且不再执行其他数据的发送操作。如此，通过第一仿真硬件域和所述验证平台配合能够对待测仿真模块在三种不同场景下的状态切换进行随机性验证。
在一些实施例中，所述目标操作过程包括多个目标数据的发送操作。所述方法还包括如下步骤。
S220`，向所述待测仿真模块发送第二输入信号，触发所述待测仿真模块从所述第二运行状态切换回所述第一运行状态，使所述待测仿真模块继续执行目标数据的发送操作。
相对应，步骤S230，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，可包括如下步骤。
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号和所述第二输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
可选的，可通过所述第一仿真硬件域基于所述第一测试用例，向所述待测仿真模块发送第二输入信号。也可通过所述验证平台基于所述第二测试用例，向所述待测仿真模块发送所述第二输入信号。例如，可通过所述仿真环境中的验证主机执行所述第二测试用例，在向所述待测仿真模块发送第一输入信号之后的特定延后时长，向所述待测仿真模块发送所述第二输入信号。从而在所述待测仿真模块切换至所述第二运行状态之后，再控制所述待测仿真模块从所述第二运行状态切换回所述第一运行状态。验证所述待测仿真模块能够正确切换回所述第一运行状态，也验证所述待测仿真模块切换回所述第一运行状态之后是否会继续执行所述目标数据的发送操作。
可选的，所述验证平台可基于所述待测仿真模块针对所述第一输入信号的输出信息，确定所述待测仿真模块在所述目标数据发送过程中随机时间节点切换至所述第二运行状态的功能性和正确性是否符合设计预期。所述验证平台还可基于所述待测仿真模块针对所述第二输入信号的输出信息，确定所述待测仿真模块从所述第二运行状态切换回所述第一运行状态之后的功能性和正确性是否符合设计预期。
配合图3所示，在一些实施例中，步骤S230，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，可包括如下步骤。
S231，通过所述第二仿真硬件域获取第一状态信息，所述第一状态信息用于标识所述目标数据的发送操作的操作状态。
S232，通过所述验证平台获取第二状态信息，所述第二状态信息用于标识所述待测仿真模块的运行状态；
S233，基于所述第一状态信息和所述第二状态信息，获取所述验证结果。
可选的，所述第一状态信息可用于标识所述第二仿真硬件域是否接受到所述目标数据，能够表征所述待测仿真模块执行的目标数据的发送操作是否执行完成。例如，可检测所述第二仿真硬件域的目标存储位置是否保存有所述目标数据，确定所述第二仿真硬件域是否接收到所述目标数据，进而获取第一状态信息。还例如，所述第二仿真硬件域与仿真通信通路连接的数据接口可保存数据传输记录。在此基础上，可获取该数据接口的数据传输记录，以确定所述第二仿真硬件域是否接收到所述目标数据，进而获取所述第一状态信息。当然，在具体实施时，也可通过其他方法确定所述第二仿真硬件域是否接受到所述目标数据，此处并不对确定所述第二仿真硬件域是否接受到所述目标数据的方法进行限定。
可选的，可通过所述验证平台确定所述待测仿真模块在整个验证过程中不同时间节点下的运行状态，并生成第二状态信息。也可通过所述验证平台确定所述待测仿真模块接收到所述第一输入信号之后的运行状态，以及所述待测仿真模块在接收到所述第二输入信号之后的运行状态，并生成所述第二状态信息。例如，可通过检测所述仿真芯片的特定引脚的状态，来确定所述待测仿真模块的运行状态。或者可通过与所述待测仿真模块、所述第一硬件域或所述仿真芯片中的其他功能模块交互，以确定所述待测仿真模块的运行状态。
可选的，在获取到所述第一状态信息和所述第二状态信息的情况下，可基于所述第一状态信息和所述第二状态信息，确定所述待测仿真模块从所述第一运行状态切换至所述第二运行状态，以及从所述第二运行状态切换至所述第一运行状态的状态切换过程是否符合设计预期。还可确定目标数据的发送操作的随机时间节点进行状态切换时，目标数据的发送操作的操作状态是否符合设计预期，进而生成能够表征所述目标芯片的待测功能模块是否符合设计预期的验证结果。例如，在所述目标数据发送之前触发所述待测仿真模块进行状态切换的情况下，确定所述待测仿真模块是否停止执行所述目标数据的发送操作。还例如，在所述目标数据发送过程中触发所述待测仿真模块进行状态切换的情况下，确定所述待测仿真模块是否完成所述目标数据的发送操作。
本申请实施例提供了一种芯片验证装置，用于在验证平台形成的仿真环境中验证仿真芯片。图4为本申请实施例的芯片验证装置的结构框图，参见图4所示，本申请实施例的芯片验证装置可包括：
控制模块301，用于通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作；
发送模块302，用于通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，通过所述第一输入信号在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态；
获取模块303，用于通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
在一些实施例中，所述控制模块301具体用于：
控制所述待测仿真模块在第一运行状态下基于所述仿真通信通路，向所述第二仿真硬件域发送目标数据。
在一些实施例中，所述发送模块302具体用于：
随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标数据发送至随机数据位时触发所述待测仿真模块切换至所述第二运行状态。
在一些实施例中，所述发送模块302具体用于：
在所述待测仿真模块执行所述目标数据的发送操作之前，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，并停止执行所述目标数据的发送操作；或者
在所述待测仿真模块执行所述目标数据的发送操作过程中，向所述待测仿真模块发送第一输入信号，在所述待测仿真模块完成所述目标数据的发送操作之后控制所述待测仿真模块切换至所述第二运行状态；或者
在所述待测仿真模块执行所述目标数据的发送操作之后，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，以禁止所述待测仿真模块执行数据发送操作。
在一些实施例中，所述目标操作过程包括多个目标数据的发送操作；所述发送模块302还用于：
向所述待测仿真模块发送第二输入信号，触发所述待测仿真模块从所述第二运行状态切换回所述第一运行状态，使所述待测仿真模块继续执行目标数据的发送操作；
相对应，所述获取模块303具体用于：
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号和所述第二输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
在一些实施例中，所述获取模块303具体用于：
通过所述第二仿真硬件域获取第一状态信息，所述第一状态信息用于标识所述目标数据的发送操作的操作状态；
通过所述验证平台获取第二状态信息，所述第二状态信息用于标识所述待测仿真模块的运行状态；
基于所述第一状态信息和所述第二状态信息，获取所述验证结果。
在一些实施例中，所述控制模块301具体用于：
通过所述第一仿真硬件域，向所述验证平台具有访问权限的目标寄存器添加所述握手信号。
在一些实施例中，所述发送模块302具体用于：
在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号，在所述目标操作过程中特定的目标操作的随机时间节点触发所述待测仿真模块切换至第二运行状态。
参见图5所示，本申请实施例提供了一种电子设备，至少包括存储器401和处理器402，所述存储器401上存储有应用程序，所述处理器402在执行所述存储器401上的应用行程序时实现如上任一实施例所述的方法。
本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，在执行所述计算机可读存储介质中的所述计算机可执行指令时实现如上任一实施例所述的方法。
本领域技术人员应明白，本申请的实施例可提供为方法、电子设备、计算机可读存储介质或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。当通过软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。
上述处理器可以是通用处理器、数字信号处理器、专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logicdevice，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(generic array logic,简称GAL)或其任意组合。通用处理器可以是微处理器或者任何常规的处理器等。
上述存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
上述可读存储介质可为磁碟、光盘、DVD、USB、只读存储记忆体(ROM)或随机存储记忆体(RAM)等，本申请对具体的存储介质形式不作限定。
以上实施例仅为本申请的示例性实施例，不用于限制本申请，本申请的保护范围由权利要求书限定。本领域技术人员可以在本申请的实质和保护范围内，对本申请做出各种修改或等同替换，这种修改或等同替换也应视为落在本申请的保护范围内。
Claims (11)
1.一种芯片验证方法，其特征在于，用于在验证平台形成的仿真环境中验证仿真芯片，所述仿真芯片基于目标芯片的设计方案仿真形成，所述仿真芯片包括第一仿真硬件域和待测仿真模块，所述第一仿真硬件域用于模拟所述目标芯片的第一硬件域，所述待测仿真模块用于模拟所述目标芯片的待测功能模块；
所述方法包括：
通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作；
通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态；
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
2.根据权利要求1所述的方法，其特征在于，所述仿真芯片还包括用于模拟所述目标芯片的第二硬件域的第二仿真硬件域，所述待测仿真模块与所述仿真芯片的第一仿真引脚组连接，所述第二仿真硬件域与所述仿真芯片的第二仿真引脚组连接；
所述验证平台设有辅助电路，所述辅助电路分别与所述第一仿真引脚组和所述第二仿真引脚组连接，以在所述待测仿真模块和所述第二仿真硬件域之间形成仿真通信通路；
控制所述待测仿真模块在第一运行状态下执行目标操作过程，包括：
控制所述待测仿真模块在第一运行状态下基于所述仿真通信通路，向所述第二仿真硬件域发送目标数据。
3.根据权利要求2所述的方法，其特征在于，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标数据发送至随机数据位时触发所述待测仿真模块切换至所述第二运行状态。
4.根据权利要求2所述的方法，其特征在于，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
在所述待测仿真模块执行所述目标数据的发送操作之前，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，并停止执行所述目标数据的发送操作；或者
在所述待测仿真模块执行所述目标数据的发送操作过程中，向所述待测仿真模块发送第一输入信号，在所述待测仿真模块完成所述目标数据的发送操作之后控制所述待测仿真模块切换至所述第二运行状态；或者
在所述待测仿真模块执行所述目标数据的发送操作之后，向所述待测仿真模块发送第一输入信号，控制所述待测仿真模块切换至所述第二运行状态，以禁止所述待测仿真模块执行数据发送操作。
5.根据权利要求4所述的方法，其特征在于，所述目标操作过程包括多个目标数据的发送操作；所述方法还包括：
向所述待测仿真模块发送第二输入信号，触发所述待测仿真模块从所述第二运行状态切换回所述第一运行状态，使所述待测仿真模块继续执行目标数据的发送操作；
相对应，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，包括：
通过所述验证平台基于所述待测仿真模块针对所述第一输入信号和所述第二输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
6.根据权利要求3至5任一项所述的方法，其特征在于，通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果，包括：
通过所述第二仿真硬件域获取第一状态信息，所述第一状态信息用于标识所述目标数据的发送操作的操作状态；
通过所述验证平台获取第二状态信息，所述第二状态信息用于标识所述待测仿真模块的运行状态；
基于所述第一状态信息和所述第二状态信息，获取所述验证结果。
7.根据权利要求1所述的方法，其特征在于，向所述验证平台发送握手信号，包括：
通过所述第一仿真硬件域，向所述验证平台具有访问权限的目标寄存器添加所述握手信号。
8.根据权利要求1所述的方法，其特征在于，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态，包括：
在目标延后时长范围内的随机时间向所述待测仿真模块发送第一输入信号，在所述目标操作过程中特定的目标操作的随机时间节点触发所述待测仿真模块切换至第二运行状态。
9.一种芯片验证装置，其特征在于，用于在验证平台形成的仿真环境中验证仿真芯片，所述仿真芯片基于目标芯片的设计方案仿真形成，所述仿真芯片包括第一仿真硬件域和待测仿真模块，所述第一仿真硬件域用于模拟所述目标芯片的第一硬件域，所述待测仿真模块用于模拟所述目标芯片的待测功能模块；
所述装置包括：
控制模块，用于通过所述第一仿真硬件域执行第一测试用例，向所述验证平台发送握手信号，并控制所述待测仿真模块在第一运行状态下执行目标操作过程；所述目标操作过程包括至少一个目标操作；
发送模块，用于通过所述验证平台响应所述握手信号，与所述第一测试用例并行的执行第二测试用例，随机延后时长向所述待测仿真模块发送第一输入信号，在所述目标操作过程的随机时间节点触发所述待测仿真模块切换至第二运行状态；
获取模块，用于通过所述验证平台基于所述待测仿真模块针对所述第一输入信号的输出信息，获取所述目标芯片中待测功能模块的验证结果。
10.一种电子设备，至少包括存储器和处理器，其特征在于，所述存储器上存储有应用程序，所述处理器在执行所述存储器上的应用行程序时实现如权利要求1至8中任一项所述的方法。
11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，在执行所述计算机可读存储介质中的所述计算机可执行指令时实现如权利要求1至8中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311387994.2A CN117131821B (zh) | 2023-10-25 | 2023-10-25 | 芯片验证方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311387994.2A CN117131821B (zh) | 2023-10-25 | 2023-10-25 | 芯片验证方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117131821A CN117131821A (zh) | 2023-11-28 |
| CN117131821B true CN117131821B (zh) | 2024-01-16 |
Family
ID=88858514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311387994.2A Active CN117131821B (zh) | 2023-10-25 | 2023-10-25 | 芯片验证方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117131821B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411535A (zh) * | 2011-08-02 | 2012-04-11 | 上海交通大学 | 导航SoC芯片仿真、验证和调试平台 |
| CN207096986U (zh) * | 2017-08-24 | 2018-03-13 | 航天中认软件测评科技（北京）有限责任公司 | 软硬件协同仿真的*** |
| CN113312879A (zh) * | 2021-07-28 | 2021-08-27 | 北京燧原智能科技有限公司 | 芯片电路功能验证***、方法、设备及存储介质 |
| CN114500146A (zh) * | 2021-12-30 | 2022-05-13 | 南京捷澳芯微科技有限公司 | 一种基于模型设计的测试验证环境搭建***及验证方法 |
| CN116796673A (zh) * | 2023-08-22 | 2023-09-22 | 北京芯驰半导体科技有限公司 | 测试方法、测试装置、电子设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050210179A1 (en) * | 2002-12-02 | 2005-09-22 | Walmsley Simon R | Integrated circuit having random clock or random delay |
| CN113868987A (zh) * | 2020-06-30 | 2021-12-31 | 澜至电子科技（成都）有限公司 | 一种***级芯片的验证平台及其验证方法 |
-
2023
- 2023-10-25 CN CN202311387994.2A patent/CN117131821B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411535A (zh) * | 2011-08-02 | 2012-04-11 | 上海交通大学 | 导航SoC芯片仿真、验证和调试平台 |
| CN207096986U (zh) * | 2017-08-24 | 2018-03-13 | 航天中认软件测评科技（北京）有限责任公司 | 软硬件协同仿真的*** |
| CN113312879A (zh) * | 2021-07-28 | 2021-08-27 | 北京燧原智能科技有限公司 | 芯片电路功能验证***、方法、设备及存储介质 |
| CN114500146A (zh) * | 2021-12-30 | 2022-05-13 | 南京捷澳芯微科技有限公司 | 一种基于模型设计的测试验证环境搭建***及验证方法 |
| CN116796673A (zh) * | 2023-08-22 | 2023-09-22 | 北京芯驰半导体科技有限公司 | 测试方法、测试装置、电子设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 高精度低功耗的RTC子***...其UVM和Python验证;刘雨欣;《中国优秀硕士学位论文全文数据库 信息科技辑》;I135-576 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117131821A (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8042086B2 (en) | Method and apparatus for verifying integrated circuit design using a constrained random test bench | |
| CN108984389B (zh) | 一种应用程序测试方法及终端设备 | |
| CN113076227A (zh) | Mcu验证方法、***和终端设备 | |
| US10289303B2 (en) | Flash controller and control method for flash controller | |
| CN109783340B (zh) | SoC的测试代码烧写方法、IP测试方法及装置 | |
| CN115685785B (zh) | 通用总线模型和仿真测试的方法 | |
| US8874966B1 (en) | Storage device error simulator tool | |
| CN112286750A (zh) | 一种gpio验证方法、装置、电子设备和介质 | |
| US20060212768A1 (en) | Verification circuitry for master-slave system | |
| CN110569162B (zh) | 一种通信领域中fpga的自动测试方法及装置 | |
| CN111897582B (zh) | 一体机以太网刷新方法、装置、存储介质及一体机设备 | |
| CN113505066A (zh) | 用于验证被测试模块的方法以及验证*** | |
| CN117131821B (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
| CN113821898A (zh) | 芯片子***的随机验证方法、装置、设备和存储介质 | |
| CN112860587A (zh) | Ui自动测试方法和装置 | |
| CN113177388B (zh) | 用于ip核测试与验证的装置、***及方法 | |
| CN113760751B (zh) | 生成测试用例的方法、电子设备及存储介质 | |
| US11068371B2 (en) | Method and apparatus for simulating slow storage disk | |
| US10922249B2 (en) | Input/output control code filter | |
| KR20130032151A (ko) | 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치， 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법 | |
| CN117236277B (zh) | 用于检查寄存器的方法及装置、电子设备 | |
| CN114513436B (zh) | Sdio设备传输速率的检测方法、***及存储介质 | |
| JP4893028B2 (ja) | チップセットのエミュレーション装置および方法 | |
| CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| CN115495388B (zh) | 用于ai推理芯片的芯片验证方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |