CN117118363B - 一种高谐波抑制的有源二倍频电路 - Google Patents
一种高谐波抑制的有源二倍频电路 Download PDFInfo
- Publication number
- CN117118363B CN117118363B CN202311379951.XA CN202311379951A CN117118363B CN 117118363 B CN117118363 B CN 117118363B CN 202311379951 A CN202311379951 A CN 202311379951A CN 117118363 B CN117118363 B CN 117118363B
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- capacitor
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 160
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 claims description 43
- 101150073536 FET3 gene Proteins 0.000 claims description 42
- 101150015217 FET4 gene Proteins 0.000 claims description 33
- 230000005669 field effect Effects 0.000 claims description 30
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 abstract description 21
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请涉及一种高谐波抑制的有源二倍频电路,属于集成电路的技术领域,高谐波抑制的有源二倍频电路包括输入放大电路、双平衡二倍频电路和输出放大电路,所述输入放大电路的输入端与外部电路连接,所述输入放大电路的输出端与所述双平衡二倍频电路的输入端连接,所述双平衡二倍频电路的输出端与所述输出放大电路的输入端连接,所述输出放大电路的输出端与外部电路连接,所述输入放大电路和所述输出放大电路均与外部电源连接。本申请具有提高谐波抑制度的效果。
Description
技术领域
本申请涉及集成电路的技术领域,尤其是涉及一种高谐波抑制的有源二倍频电路。
背景技术
军事、通信、雷达探测均离不开毫米波频段的电子设备,而这些设备为获取稳定的本振信号源,常常会使用倍频器。倍频器是一种直接获取微波频率的器件,用于使输出信号频率等于输入信号频率整数倍的电路。
相关技术中,如公开号为CN202513878U的中国专利文件公开了一种毫米波有源倍频器集成电路,包括输入放大电路、反并联二极管倍频电路和输出放大滤波电路,通过一对反向并联的二极管实现倍频。
针对上述中的相关技术,倍频电路采用一对反向并联的二极管,谐波抑制度不够。
发明内容
为有助于提高谐波抑制度,本申请提供了一种高谐波抑制的有源二倍频电路。
本申请提供一种高谐波抑制的有源二倍频电路,采用如下的技术方案:
一种高谐波抑制的有源二倍频电路,包括输入放大电路、双平衡二倍频电路和输出放大电路,所述输入放大电路的输入端与外部电路连接,所述输入放大电路的输出端与所述双平衡二倍频电路的输入端连接,所述双平衡二倍频电路的输出端与所述输出放大电路的输入端连接,所述输出放大电路的输出端与外部电路连接,所述输入放大电路和所述输出放大电路均与外部电源连接。
通过采用上述技术方案,信号通过输入放大电路的输入端输入,经过输入放大电路后,进入双平衡二倍频电路,双平衡二倍频电路对信号进行谐波处理,同时完成倍频功能,接着信号经过输出放大电路输出,在上述结构中,输入放大电路可以起到参与输入信号匹配、对输入信号进行放大、电流反馈偏置、减小信号失真等效果,双平衡二倍频电路一般用于对输入信号进行倍频,也是电路中主要对信号进行谐波抑制的结构,输出放大电路不仅可以对双平衡二倍频电路输出的信号进行再次放大,也可以改善驻波、提高电路稳定性;采用双平衡二倍频电路不仅实现倍频功能,还能够对谐波进行处理,提高谐波抑制度。
可选的,所述双平衡二倍频电路包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一巴伦BALUN1和第二巴伦BALUN2,所述第一巴伦BALUN1的输入端与所述双平衡二倍频电路的输入端连接,所述第一二极管D1的负极连接所述第三二极管D3的正极,所述第三二极管D3的负极连接所述第四二极管D4的负极,所述第四二极管D4的正极连接所述第二二极管D2的负极,所述第二二极管D2的正极连接所述第一二极管D1的正极,所述第一巴伦BALUN1的耦合端口分别连接所述第一二极管D1、所述第二二极管D2的负极,所述第二巴伦BALUN2的耦合端口分别连接所述第一二极管D1的正极、所述第四二极管D4的负极,所述第二巴伦BALUN2的输出端与所述双平衡二倍频电路的输出端连接。
通过采用上述技术方案,周期性电流信号通过第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4构成全波整流,使得二极管整流桥堆输入端只有基波和奇次谐波电流,而输出端则只有直流和偶次谐波电流;第二巴伦BALUN2具有对输出信号进行选择滤波的作用,采用双平衡的倍频电路能够得到平坦度较为优异的二次谐波输出功率以及优异的奇次谐波隔离度指标。
可选的,所述双平衡二倍频电路还包括四分之一波长开路线λ/4和第一电容器C1,所述四分之一波长开路线λ/4和第一电容器C1串联于所述第二巴伦BALUN2和所述双平衡二倍频电路的输出端之间。
通过采用上述技术方案,第二巴伦BALUN2输出的信号经过第一电容器C1输出,四分之一波长开路线λ/4将信号中4次谐波信号短路到地,从而抑制4次谐波;第一电容器C1为隔直电容器阻止直流信号通过,保证输出信号稳定。
可选的,所述输入放大电路包括第一场效应管FET1、第二场效应管FET2、第一自偏置结构和第二自偏置结构,所述第一场效应管FET1栅极与外部电路连接,所述第一场效应管FET1的漏极与所述第二场效应管FET2的栅极以及电源连接,所述第二场效应管FET2的漏极与所述双平衡二倍频电路的输入端以及电源连接,所述第一自偏置结构连接所述第一场效应管FET1源极,所述第二自偏置结构连接所述第二场效应管FET2源极。
通过采用上述技术方案,当连接电源时,第一场效应管FET1源极和漏极之间导通,第二场效应管FET2源极和漏极之间导通,输入信号经过第一场效应管FET1和第二场效应管FET2放大后,从第二场效应管FET2漏极输出放大信号;第一自偏置结构能够改善第一场效应管FET1的稳定性;第二自偏置结构能够改善第二场效应管FET2的稳定性;采用第一自偏置结构和第二自偏置结构不仅能够提高电路稳定性,还可以拓展输入放大器的带宽,改善输入放大器的输出功率,保证双平衡二倍频电路的正常工作。
可选的,所述第一自偏置结构包括第一并联电路和第二并联电路,所述第一并联电路包括并联设置的第二电容器C2和第一电阻器R1,所述第一电阻器R1的一端连接所述第一场效应管FET1源极,所述第一电阻器R1的另一端接地;所述第二并联电路包括并联设置的第三电容器C3和第二电阻器R2,所述第二电阻器R2的一端连接所述第一场效应管FET1源极,所述第二电阻器R2的另一端接地,所述第二自偏置结构包括第三并联电路和第四并联电路,所述第三并联电路包括并联设置的第四电容器C4和第三电阻器R3,所述第三电阻器R3的一端连接所述第二场效应管FET2源极,所述第三电阻器R3的另一端接地;所述第四并联电路包括并联设置的第五电容器C5和第四电阻器R4,所述第四电阻器R4的一端连接所述第二场效应管FET2源极,所述第四电阻器R4的另一端接地。
通过采用上述技术方案,第一电阻器R1和第二电阻器R2能够调整第一场效应管FET1栅源间电压,使第一场效应管FET1工作在合适的偏置点;第二电容器C2和第三电容器C3能够滤除高频杂波,提高第一场效应管FET1的稳定性;第三电阻器R3和第四电阻器R4能够调整第二场效应管FET2栅源间电压,使第二场效应管FET2工作在合适的偏置点;第四电容器C4和第五电容器C5能够滤除高频杂波,提高第二场效应管FET2的稳定性;并且通过选择合理的第一电阻器R1、第二电阻器R2、第三电阻器R3和第四电阻器R4能够实现第一场效应管FET1、第二场效应管FET2工作在典型的放大状态。
可选的,所述输入放大电路还包括第六电容器C6、第七电容器C7、第五电阻器R5和第六电阻器R6,所述第五电阻器R5的一端连接于所述第一场效应管FET1栅极,另一端连接于所述第六电容器C6的一端,所述第六电容器C6的另一端连接于第一场效应管FET1漏极,所述第六电阻器R6的一端连接于所述第二场效应管FET2栅极,另一端连接于所述第七电容器C7的一端,所述第七电容器C7的另一端连接于所述第二场效应管FET2漏极。
通过采用上述技术方案,当第一场效应管FET1导通时,从第一场效应管FET1漏极输出的信号一部分通过第五电阻器R5和第六电容器C6反馈第一场效应管FET1的栅极,即第五电阻器R5和第六电容器C6形成反馈电路;一方面,信号的频率不同,反馈电路的强弱程度不同,对于低频信号,由于延迟时间较长,负反馈的作用较强,有助于频带的扩展,另一方面,由于信号频率上升到某个值后,放大器的输出增益随频率的上升而下降,最后下降为零,低频端和高频端增益下降3db之间的范围称为放大器的通频带;所以在引入负反馈后,放大器的输出增益将被降低,由于放大器的本质的频率特征不变,与增益最高点相差3db的范围变大,相对原通频带在低频端和高频端被拓宽;同理,当第二场效应管FET2导通时,通过第六电阻器R6和第七电容器C7形成的反馈电路,同样能够拓宽频带,从而反馈电路具有提高电路稳定性、平衡增益、拓展带宽的作用。
可选的,所述输入放大电路还包括第八电容器C8和第一电感L1,所述第八电容器C8的一端连接所述第一场效应管FET1栅极,所述第八电容器C8的另一端连接外部电路,所述第一电感L1的一端连接第八电容器C8和所述第一场效应管FET1栅极的结点,所述第一电感L1的另一端接地。
通过采用上述技术方案,信号通过第八电容器C8的一端输入,经过第八电容器C8流向第一场效应管FET1的栅极,第八电容器C8为隔直电容器,具有参与输入信号匹配的作用;第一电感L1有助于改善输入驻波。
可选的,所述输出放大电路包括第三场效应管FET3、第四场效应管FET4、第三自偏置结构和第四自偏置结构,所述第三场效应管FET3栅极与所述双平衡二倍频电路的输出端连接,所述第三场效应管FET3漏极连接所述第四场效应管FET4栅极以及电源,所述第四场效应管FET4漏极连接外部电路以及电源,所述第三自偏置结构连接所述第三场效应管FET3源极,所述第四自偏置结构连接所述第四场效应管FET4源极。
通过采用上述技术方案,第三自偏置结构能够改善第三场效应管FET3的稳定性;第四自偏置结构能够改善第四场效应管FET4的稳定性;采用第三自偏置结构和第四自偏置结构不仅能够提高电路稳定性,还能改善双平衡二倍频电路输出功率。
可选的,所述第三自偏置结构包括第五并联电路和第六并联电路,所述第五并联电路包括并联设置的第七电阻器R7和第九电容器C9,所述第七电阻器R7的一端连接所述第三场效应管FET3源极,所述第七电阻器R7的另一端接地,所述第六并联电路包括并联设置的第八电阻器R8和第十电容器C10,所述第八电阻器R8的一端连接所述第三场效应管FET3源极,所述第八电阻器R8的另一端接地,所述第四自偏置结构包括第七并联电路和第八并联电路,所述第七并联电路包括并联设置的第九电阻器R9和第十一电容器C11,所述第九电阻器R9的一端连接所述第四场效应管FET4源极,所述第九电阻器R9的另一端接地,所述第八并联电路包括并联设置的第十电阻器R10和第十二电容器C12,所述第十电阻器R10的一端连接所述第四场效应管FET4源极,所述第十电阻器R10的另一端接地。
通过采用上述技术方案,第七电阻器R7和第八电阻器R8能够调整第三场效应管FET3栅源间电压,使第三场效应管FET3工作在合适的偏置点;第九电容器C9和第十电容器C10能够滤除高频杂波,提高第三场效应管FET3的稳定性;第九电阻器R9和第十电阻器R10能够调整第四场效应管FET4栅源间电压,使第四场效应管FET4工作在合适的偏置点;第十一电容器C11和第十二电容器C12能够滤除高频杂波,提高第四场效应管FET4的稳定性;并且通过选择合理的第七电阻器R7、第八电阻器R8、第九电阻器R9和第十电阻器R10能够实现第一场效应管FET1、第二场效应管FET2工作在典型的放大状态。
可选的,所述输出放大电路还包括第十三电容器C13和第十一电阻器R11,所述第十一电阻器R11的一端连接于所述第三场效应管FET3栅极,另一端连接于所述第十三电容器C13的一端,所述第十三电容器C13的另一端连接于第三场效应管FET3漏极。
通过采用上述技术方案,信号通过第三场效应管FET3时,第十一电阻器R11和第十三电容器C13具有提高电路稳定性、平衡增益的作用。
综上所述,本申请包括以下有益技术效果:
信号通过输入放大电路的输入端输入,经过输入放大电路后,进入双平衡二倍频电路,双平衡二倍频电路对信号进行谐波处理,同时完成倍频功能,接着信号经过输出放大电路输出,在上述结构中,输入放大电路可以起到参与输入信号匹配、对输入信号进行放大、电流反馈偏置、减小信号失真等效果,双平衡二倍频电路一般用于对输入信号进行倍频,也是电路中主要对信号进行谐波抑制的结构,输出放大电路不仅可以对双平衡二倍频电路输出的信号进行再次放大,也可以改善驻波、提高电路稳定性;采用双平衡二倍频电路不仅实现倍频功能,还能够提高谐波抑制度。
附图说明
图1是本申请其中一实施例高谐波抑制的有源二倍频电路的结构框图。
图2是本申请其中一实施例输入放大电路的电路原理图。
图3是本申请其中一实施例双平衡二倍频电路的横向电路原理图。
图4是本申请其中一实施例输出放大电路的电路原理图。
图5是本申请其中一实施例经过输出放大电路后的输出频率与功率图。
图6是本申请其中一实施例基波抑制度图。
图7是本申请其中一实施例三次谐波抑制度图。
附图标记说明:1、输入放大电路;11、第一自偏置结构;12、第二自偏置结构;2、双平衡二倍频电路;3、输出放大电路;31、第三自偏置结构;32、第四自偏置结构。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图1-7及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本申请实施例公开一种高谐波抑制的有源二倍频电路。
参照图1,高谐波抑制的有源二倍频电路包括输入放大电路1、双平衡二倍频电路2和输出放大电路3,输入放大电路1的输入端与外部电路连接,输入放大电路1的输出端与双平衡二倍频电路2的输入端连接,双平衡二倍频电路2的输出端与输出放大电路3的输入端连接,输出放大电路3的输出端与外部电路连接,输入放大电路1和输出放大电路3均与外部电源连接。
具体地,输入放大电路1的输入端可与信号源仪器连接,输出放大电路3的输出端可与高频频谱仪连接。
上述实施方式中,信号通过输入放大电路1的输入端输入,经过输入放大电路1后,进入双平衡二倍频电路2,双平衡二倍频电路2对信号进行谐波处理,同时完成倍频功能,接着信号经过输出放大电路3输出,在上述结构中,输入放大电路1可以起到参与输入信号匹配、对输入信号进行放大、电流反馈偏置、减小信号失真等效果,双平衡二倍频电路2一般用于对输入信号进行倍频,也是电路中主要对信号进行谐波抑制的结构,输出放大电路3不仅可以对双平衡二倍频电路2输出的信号进行再次放大,还可以改善驻波、提高电路稳定性;基于上述输入放大电路1、双平衡二倍频电路2和输出放大电路3,有源二倍频电路的输入信号强度在5-25GHz,0dBm时,输出频率为10-50GHz,输出功率大于15dBm,基波抑制大于30dBc,三次谐波抑制大于20dBc。可见,采用双平衡二倍频电路2不仅实现倍频功能,还可以提高谐波抑制度。
其中,有源二倍频电路设计为集成电路MMIC,体积小、制作方便。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1包括第一场效应管FET1、第二场效应管FET2、第一自偏置结构11和第二自偏置结构12,第一场效应管FET1栅极与外部电路连接,第一场效应管FET1漏极与第二场效应管FET2栅极以及电源连接,第二场效应管FET2漏极与双平衡二倍频电路2的输入端以及电源连接,第一场效应管FET1漏极和第二场效应管FET2漏极连接同一电源;第一自偏置结构11连接第一场效应管FET1源极,第二自偏置结构12连接第二场效应管FET2源极。
上述实施方式中,当连接电源时,第一场效应管FET1源极和漏极之间导通,第二场效应管FET2源极和漏极之间导通,输入信号经过第一场效应管FET1和第二场效应管FET2放大后,从第二场效应管FET2漏极输出放大信号;在上述结构中,第一自偏置结构11能够改善第一场效应管FET1的稳定性;第二自偏置结构12能够改善第二场效应管FET2的稳定性,可见,采用第一自偏置结构11和第二自偏置结构12具有提高电路稳定性,保证双平衡二倍频电路2正常工作的作用。
参照图2,作为第一自偏置结构11的一种实施方式,第一自偏置结构11包括第一并联电路和第二并联电路,第一并联电路包括并联设置的第二电容器C2和第一电阻器R1,第一电阻器R1的一端连接第一场效应管FET1源极,第一电阻器R1的另一端接地;第二并联电路包括并联设置的第三电容器C3和第二电阻器R2,第二电阻器R2的一端连接第一场效应管FET1源极,第二电阻器R2的另一端接地。
参照图2,作为第二自偏置结构12的一种实施方式,第二自偏置结构12包括第三并联电路和第四并联电路,第三并联电路包括并联设置的第四电容器C4和第三电阻器R3,第三电阻器R3的一端连接第二场效应管FET2源极,第三电阻器R3的另一端接地;第四并联电路包括并联设置的第五电容器C5和第四电阻器R4,第四电阻器R4的一端连接第二场效应管FET2源极,第四电阻器R4的另一端接地。
上述实施方式中,第一电阻器R1和第二电阻器R2能够调整第一场效应管FET1栅源间电压,使第一场效应管FET1工作在合适的偏置点;第二电容器C2和第三电容器C3能够滤除高频杂波,提高第一场效应管FET1的稳定性;第三电阻器R3和第四电阻器R4能够调整第二场效应管FET2栅源间电压,使第二场效应管FET2工作在合适的偏置点;第四电容器C4和第五电容器C5能够滤除高频杂波,提高第二场效应管FET2的稳定性;并且通过选择合理的第一电阻器R1、第二电阻器R2、第三电阻器R3和第四电阻器R4能够实现第一场效应管FET1、第二场效应管FET2工作在典型的放大状态。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1还包括第六电容器C6、第七电容器C7、第五电阻器R5和第六电阻器R6,第五电阻器R5的一端连接于第一场效应管FET1栅极,另一端连接于第六电容器C6的一端,第六电容器C6的另一端连接于第一场效应管FET1漏极,第六电阻器R6的一端连接于第二场效应管FET2栅极,另一端连接于第七电容器C7的一端,第七电容器C7的另一端连接于第二场效应管FET2漏极。
上述实施方式中,当第一场效应管FET1导通时,从第一场效应管FET1漏极输出的信号一部分通过第五电阻器R5和第六电容器C6反馈第一场效应管FET1的栅极,即第五电阻器R5和第六电容器C6形成反馈电路;一方面,信号的频率不同,反馈电路的强弱程度不同,对于低频信号,由于延迟时间较长,负反馈的作用较强,有助于频带的扩展,另一方面,由于信号频率上升到某个值后,放大器的输出增益随频率的上升而下降,最后下降为零,低频端和高频端增益下降3db之间的范围称为放大器的通频带;所以在引入负反馈后,放大器的输出增益将被降低,由于放大器的本质的频率特征不变,与增益最高点相差3db的范围变大,相对原通频带在低频端和高频端被拓宽;同理,当第二场效应管FET2导通时,通过第六电阻器R6和第七电容器C7形成的反馈电路,同样能够拓宽频带,从而具有提高电路稳定性、平衡增益、拓展带宽的作用。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1还包括第八电容器C8和第一电感L1,第八电容器C8的一端连接第一场效应管FET1栅极,第八电容器C8的另一端作为输入放大电路1的输入端,第一电感L1的一端连接第八电容器C8和第一场效应管FET1栅极的结点,第一电感L1的另一端接地。
上述实施方式中,信号通过第八电容器C8的一端输入,经过第八电容器C8流向第一场效应管FET1的栅极,第八电容器C8为隔直电容器,具有参与输入信号匹配的作用;第一电感L1有助于改善输入驻波。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1还包括第十四电容器C14、第十五电容器C15、第十二电阻器R12、第十三电阻器R13和第十四电阻器R14,第十四电容器C14的一端连接第八电容器C8,第十四电容器C14的另一端连接第一场效应管FET1栅极,第一电感L1的一端连接第八电容器C8和第十四电容器C14的结点,第一电感L1的另一端接地;第十二电阻器R12的一端连接第十四电容器C14与第一场效应管FET1栅极的结点,第十二电阻器R12的另一端接地;第十五电容器C15与第十三电阻器R13串联于第一场效应管FET1漏极与第二场效应管FET2栅极之间,第十四电阻器R14的一端连接第二场效应管FET2栅极,第十四电阻器R14的另一端接地。
上述实施方式中,信号通过第八电容器C8的一端输入,经过第十四电容器C14流向第一场效应管FET1栅极,当信号为高电平信号时,第一场效应管FET1导通,然后从第一场效应管FET1漏极经过第十五电容器C15和第十三电阻器R13流向第二场效应管FET2的栅极;上述结构中,第十四电容器C14为隔直电容器,具有参与输入信号匹配的作用。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1还包括第二十三电容器C23,第二十三电容器C23的一端连接第二场效应管FET2漏极,第二十三电容器C23的另一端作为输入放大电路1的输出端。第二十三电容器C23为隔直电容器。
参照图2,作为输入放大电路1的一种实施方式,输入放大电路1还包括第四电感L4、第五电感L5和第十九电容器C19和第二十电容器C20,第四电感L4的一端与第一场效应管FET1漏极连接,第四电感L4的另一端与电源连接,第十九电容器C19的一端连接第四电感L4和电源的结点,第十九电容器C19的另一端接地;第五电感L5的一端与第二场效应管FET2漏极连接,第五电感L5的另一端与电源连接,第二十电容器C20的一端连接第五电感L5和电源的结点,第二十电容器C20的另一端接地。
上述实施方式中,第十九电容器C19和第二十电容器C20为电源去耦电容器,以提供稳定的电源。
参照图3,作为双平衡二倍频电路2的一种实施方式,双平衡二倍频电路2包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一巴伦BALUN1和第二巴伦BALUN2,第一巴伦BALUN1的输入端作为双平衡二倍频电路2的输入端,第一二极管D1的负极连接第三二极管D3的正极,第三二极管D3的负极连接第四二极管D4的负极,第四二极管D4的正极连接第二二极管D2的负极,第二二极管D2的正极连接第一二极管D1的正极,第一巴伦BALUN1的耦合端口分别连接第一二极管D1、第二二极管D2的负极,第二巴伦BALUN2的耦合端口分别连接第一二极管D1的正极、第四二极管D4的负极,第二巴伦BALUN2的输出端与双平衡二倍频电路2的输出端连接。
上述实施方式中,周期性电流信号通过第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4构成全波整流,电流在正半周时,第三二极管D3和第二二极管D2正向导通,信号从第一巴伦BALUN1上端输入,依次经过第三二极管D3、输出巴伦和第二二极管D2,最后回到第一巴伦BALUN1下端;此时,第三二极管D3和第二二极管D2两边的电压、电流均相等,若第三二极管D3两边的电压为v3,则第三二极管D3和第二二极管D2上的电流均为:
其中,上述表达式中为第三二极管D3和第二二极管D2的饱和电流,/>为与二极管本身特性和绝对温度相关的系数。
电流在负半周时,第四二极管D4和第一二极管D1正向导通,信号从第一巴伦BALUN1的下端输入第四二极管D4,依次经过第二巴伦BALUN2和第一二极管D1,然后回到第一巴伦BALUN1的上端,此时第四二极管D4和第一二极管D1两边的电压,电流相等,若设第一二极管D1两边的电压为-v3,则第四二极管D4和第一二极管D1上的电流均为:
其中,上述表达式中为第一二极管D1和第四二极管D4的饱和电流,/>为与二极管本身特性和绝对温度相关的系数。
输入端总电流:
其中,上述表达式中的为频率,t为时间。
输出端总电流:
其中,上述表达式中的为频率,t为时间。
可以得出,二极管整流桥堆输入端只有基波和奇次谐波电流,而输出端则只有直流和偶次谐波电流;第二巴伦BALUN2具有对输出信号进行选择滤波的作用,采用双平衡的倍频电路能够得到平坦度较为优异的二次谐波输出功率以及优异的奇次谐波隔离度指标。
参照图3,作为双平衡二倍频电路2的一种实施方式,双平衡二倍频电路2还包括四分之一波长开路线λ/4和第一电容器C1,四分之一波长开路线λ/4和第一电容器C1串联于第二巴伦BALUN2和双平衡二倍频电路2的输出端之间。
需要说明的是,由于信号经过输入放大电路1的处理后,信号的频段被拓宽,此时信号经过第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一巴伦BALUN1和第二巴伦BALUN2后,使得第二巴伦BALUN2输出的信号可能在更宽频段上存在谐波,通过设置合适长度的四分之一波长开路线λ/4,能够针对不同的频率范围进行调谐,以实现在更宽频率范围下同样能够达到较稳定的二倍频输出。并且,四分之一波长开路线λ/4可以设置有多段,四分之一波长开路线λ/4的长度可以根据第二巴伦BALUN2输出信号的频率设置,以使双平衡二倍频电路2能够实现更宽频段上的倍频效果。
上述实施方式中,第二巴伦BALUN2输出的信号经过第一电容器C1输出,四分之一波长开路线λ/4将信号中4次谐波信号短路到地,从而抑制4次谐波;第一电容器C1为隔直电容器阻止直流信号通过,保证输出信号稳定。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3包括第三场效应管FET3、第四场效应管FET4、第三自偏置结构31和第四自偏置结构32,第三场效应管FET3栅极与双平衡二倍频电路2的输出端连接,第三场效应管FET3漏极连接第四场效应管FET4栅极以及电源,第四场效应管FET4漏极作为输出放大电路3的输出端连接外部电路以及电源,第三场效应管FET3漏极和第四场效应管FET4漏极连接同一电源;第三自偏置结构31连接第三场效应管FET3源极,第四自偏置结构32连接第四场效应管FET4源极。
上述实施方式中,当连接电源时,第三场效应管FET3源极和漏极之间导通,第四场效应管FET4源极和漏极之间导通,输入信号经过第三场效应管FET3和第四场效应管FET4放大后,从第四场效应管FET4漏极输出放大信号;在上述结构中,第三自偏置结构31能够改善第三场效应管FET3的稳定性;第四自偏置结构32改善第四场效应管FET4的稳定性,可见,采用第三自偏置结构31和第四自偏置结构32具有提高电路稳定性、保证双平衡二倍频电路2正常工作的作用。
参照图4,作为第三自偏置结构31的一种实施方式,第三自偏置结构31包括第五并联电路和第六并联电路,第五并联电路包括并联设置的第七电阻器R7和第九电容器C9,第七电阻器R7的一端连接第三场效应管FET3源极,第七电阻器R7的另一端接地,第六并联电路包括并联设置的第八电阻器R8和第十电容器C10,第八电阻器R8的一端连接第三场效应管FET3源极,第八电阻器R8的另一端接地。
参照图4,作为第四自偏置结构32的一种实施方式,第四自偏置结构32包括第七并联电路和第八并联电路,第七并联电路包括并联设置的第九电阻器R9和第十一电容器C11,第九电阻器R9的一端连接第四场效应管FET4源极,第九电阻器R9的另一端接地,第八并联电路包括并联设置的第十电阻器R10和第十二电容器C12,第十电阻器R10的一端连接第四场效应管FET4源极,第十电阻器R10的另一端接地。
上述实施方式中,第七电阻器R7和第八电阻器R8能够调整第三场效应管FET3栅源间电压,使第三场效应管FET3工作在合适的偏置点;第九电容器C9和第十电容器C10能够滤除高频杂波,提高第三场效应管FET3的稳定性;第九电阻器R9和第十电阻器R10能够调整第四场效应管FET4栅源间电压,使第四场效应管FET4工作在合适的偏置点;第十一电容器C11和第十二电容器C12能够滤除高频杂波,提高第四场效应管FET4的稳定性;并且通过选择合理的第七电阻器R7、第八电阻器R8、第九电阻器R9和第十电阻器R10能够实现第一场效应管FET1、第二场效应管FET2工作在典型的放大状态。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3还包括第十三电容器C13和第十一电阻器R11,第十一电阻器R11的一端连接于第三场效应管FET3栅极,另一端连接于第十三电容器C13的一端,第十三电容器C13的另一端连接于第三场效应管FET3漏极。
其中,第十一电阻器R11和第十三电容器C13构成反馈电路,将第三场效管FET3漏极输出信号的一部分作为反馈输入至第三场效应管FET3的栅极,以降低增益从而拓展频带。
需要说明的是,输出放大电路3采用第三场效应管FET3和第四场效应管FET4两级放大结构,第十一电阻器R11和第十三电容器C13构成的反馈电路仅设置在第三场效应管FET3处,第四场效应管FET4作为输出放大电路的最后一级放大,若设置反馈电路易影响输出放大电路的输出功率。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3还包括第二电感L2,第二电感L2的一端连接第四场效应管FET4漏极,另一端接地。
上述实施方式中,信号通过第三场效应管FET3时,第十一电阻器R11和第十三电容器C13具有提高电路稳定性、平衡增益的作用;信号通过第四场效应管FET4时,第二电感L2能够改善输出端的驻波。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3还包括第十六电容器C16、第十七电容器C17、第十八电容器C18、第十五电阻器R15、第十六电阻器R16、第十七电阻器R17和第三电感L3,第十七电容器C17的一端与第三场效应管FET3栅极连接,第十七电容器C17的另一端和第十六电容器C16的一端连接,第十六电容器C16的另一端作为输出放大电路3的输入端与双平衡二倍频电路2的输出端连接,第三电感L3的一端连接第十六电容器C16和第十七电容器C17的结点,第三电感L3的另一端接地;第十五电阻器R15的一端连接第十七电容器C17与第三场效应管FET3栅极的结点,第十五电阻器R15的另一端接地;第十八电容器C18和第十六电阻器R16串联于第三场效应管FET3漏极与第四场效应管FET4栅极之间,第十七电阻器R17的一端连接第十六电阻器R16与第四场效应管FET4栅极的结点,第十七电阻器R17的另一端接地。
上述实施方式中,信号通过第十六电容器C16的一端输入,经过第十七电容器C17流向第三场效应管FET3栅极,然后经过第三场效应管FET3漏极流向第四场效应管FET4栅极;上述结构中,第十六电容器C16和第十七电容器C17为隔直电容器,具有参与输入信号匹配的作用;第三电感L3能够改善输入驻波。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3还包括第二十四电容器C24,第二十四电容器C24的一端连接第四场效应管FET4漏极,第二十四电容器C24的另一端作为输出放大电路3的输出端与外部电路连接。第二十四电容器C24为隔直电容器。
参照图4,作为输出放大电路3的一种实施方式,输出放大电路3还包括第六电感L6、第七电感L7和第二十一电容器C21和第二十二电容器C22,第六电感L6的一端与第三场效应管FET3漏极连接,第六电感L6的另一端与电源连接,第二十一电容器C21的一端连接第六电感L6和电源的结点,第二十一电容器C21的另一端接地;第七电感L7的一端与第四场效应管FET4漏极连接,第七电感L7的另一端与电源连接,第二十二电容器C22的一端连接第七电感L7和电源的结点,第二十二电容器C22的另一端接地。
上述实施方式中,第二十一电容器C21和第二十二电容器C22为电源去耦电容器,以提供稳定的电源。
如图5所示的输出信号功率的特性曲线图,横轴为频率,纵轴为二次谐波输出功率幅度,可见输入频率为5-25GHz,输入功率0dBm时,输出频率为10-50GHz,输出功率大于15dBm,完成了倍频功能,还具有15dB变频增益的作用。
如图6所示的基波抑制度图,横轴为频率,纵轴为二次谐波功率与基波功率的差值,可见,基波整体抑制度均大于30dBc,保证输出信号品质。
如图7所示的三次谐波抑制度图,横轴为频率,纵轴为二次谐波功率与三次谐波功率的差值,可见三次谐波整体抑制度均大于20dBc。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (4)
1.一种高谐波抑制的有源二倍频电路,其特征在于:包括输入放大电路(1)、双平衡二倍频电路(2)和输出放大电路(3),所述输入放大电路(1)的输入端与外部电路连接,所述输入放大电路(1)的输出端与所述双平衡二倍频电路(2)的输入端连接,所述双平衡二倍频电路(2)的输出端与所述输出放大电路(3)的输入端连接,所述输出放大电路(3)的输出端与外部电路连接,所述输入放大电路(1)和所述输出放大电路(3)均与外部电源连接,所述输入放大电路(1)包括第一场效应管FET1、第二场效应管FET2、第一自偏置结构(11)和第二自偏置结构(12),所述第一场效应管FET1栅极与外部电路连接,所述第一场效应管FET1的漏极与所述第二场效应管FET2的栅极以及电源连接,所述第二场效应管FET2的漏极与所述双平衡二倍频电路(2)的输入端以及电源连接,所述第一自偏置结构(11)连接所述第一场效应管FET1源极,所述第二自偏置结构(12)连接所述第二场效应管FET2源极,所述输入放大电路(1)还包括第六电容器C6、第七电容器C7、第五电阻器R5和第六电阻器R6,所述第五电阻器R5的一端连接于所述第一场效应管FET1栅极,另一端连接于所述第六电容器C6的一端,所述第六电容器C6的另一端连接于第一场效应管FET1漏极,所述第六电阻器R6的一端连接于所述第二场效应管FET2栅极,另一端连接于所述第七电容器C7的一端,所述第七电容器C7的另一端连接于所述第二场效应管FET2漏极,所述双平衡二倍频电路(2)包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一巴伦BALUN1和第二巴伦BALUN2,所述第一巴伦BALUN1的输入端与所述双平衡二倍频电路(2)的输入端连接,所述第一二极管D1的负极连接所述第三二极管D3的正极,所述第三二极管D3的负极连接所述第四二极管D4的负极,所述第四二极管D4的正极连接所述第二二极管D2的负极,所述第二二极管D2的正极连接所述第一二极管D1的正极,所述第一巴伦BALUN1的耦合端口分别连接所述第一二极管D1、所述第二二极管D2的负极,所述第二巴伦BALUN2的耦合端口分别连接所述第一二极管D1的正极、所述第四二极管D4的负极,所述第二巴伦BALUN2的输出端与所述双平衡二倍频电路(2)的输出端连接,所述双平衡二倍频电路(2)还包括四分之一波长开路线λ/4和第一电容器C1,所述四分之一波长开路线λ/4和第一电容器C1串联于所述第二巴伦BALUN2和所述双平衡二倍频电路(2)的输出端之间,所述四分之一波长开路线λ/4设置有多段,所述四分之一波长开路线λ/4的长度根据第二巴伦BALUN2输出信号的频率设置,所述输出放大电路(3)包括第三场效应管FET3、第四场效应管FET4、第三自偏置结构(31)和第四自偏置结构(32),所述第三场效应管FET3栅极与所述双平衡二倍频电路(2)的输出端连接,所述第三场效应管FET3漏极连接所述第四场效应管FET4栅极以及电源,所述第四场效应管FET4漏极连接外部电路以及电源,所述第三自偏置结构(31)连接所述第三场效应管FET3源极,所述第四自偏置结构(32)连接所述第四场效应管FET4源极,所述输出放大电路(3)还包括第十三电容器C13和第十一电阻器R11,所述第十一电阻器R11的一端连接于所述第三场效应管FET3栅极,另一端连接于所述第十三电容器C13的一端,所述第十三电容器C13的另一端连接于第三场效应管FET3漏极。
2.根据权利要求1所述的高谐波抑制的有源二倍频电路,其特征在于:所述第一自偏置结构(11)包括第一并联电路和第二并联电路,所述第一并联电路包括并联设置的第二电容器C2和第一电阻器R1,所述第一电阻器R1的一端连接所述第一场效应管FET1源极,所述第一电阻器R1的另一端接地;所述第二并联电路包括并联设置的第三电容器C3和第二电阻器R2,所述第二电阻器R2的一端连接所述第一场效应管FET1源极,所述第二电阻器R2的另一端接地,所述第二自偏置结构(12)包括第三并联电路和第四并联电路,所述第三并联电路包括并联设置的第四电容器C4和第三电阻器R3,所述第三电阻器R3的一端连接所述第二场效应管FET2源极,所述第三电阻器R3的另一端接地;所述第四并联电路包括并联设置的第五电容器C5和第四电阻器R4,所述第四电阻器R4的一端连接所述第二场效应管FET2源极,所述第四电阻器R4的另一端接地。
3.根据权利要求1所述的高谐波抑制的有源二倍频电路,其特征在于:所述输入放大电路(1)还包括第八电容器C8和第一电感L1,所述第八电容器C8的一端连接所述第一场效应管FET1栅极,所述第八电容器C8的另一端连接外部电路,所述第一电感L1的一端连接第八电容器C8和所述第一场效应管FET1栅极的结点,所述第一电感L1的另一端接地。
4.根据权利要求1所述的高谐波抑制的有源二倍频电路,其特征在于:所述第三自偏置结构(31)包括第五并联电路和第六并联电路,所述第五并联电路包括并联设置的第七电阻器R7和第九电容器C9,所述第七电阻器R7的一端连接所述第三场效应管FET3源极,所述第七电阻器R7的另一端接地,所述第六并联电路包括并联设置的第八电阻器R8和第十电容器C10,所述第八电阻器R8的一端连接所述第三场效应管FET3源极,所述第八电阻器R8的另一端接地,所述第四自偏置结构(32)包括第七并联电路和第八并联电路,所述第七并联电路包括并联设置的第九电阻器R9和第十一电容器C11,所述第九电阻器R9的一端连接所述第四场效应管FET4源极,所述第九电阻器R9的另一端接地,所述第八并联电路包括并联设置的第十电阻器R10和第十二电容器C12,所述第十电阻器R10的一端连接所述第四场效应管FET4源极,所述第十电阻器R10的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311379951.XA CN117118363B (zh) | 2023-10-24 | 2023-10-24 | 一种高谐波抑制的有源二倍频电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311379951.XA CN117118363B (zh) | 2023-10-24 | 2023-10-24 | 一种高谐波抑制的有源二倍频电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117118363A CN117118363A (zh) | 2023-11-24 |
CN117118363B true CN117118363B (zh) | 2024-01-26 |
Family
ID=88809581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311379951.XA Active CN117118363B (zh) | 2023-10-24 | 2023-10-24 | 一种高谐波抑制的有源二倍频电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117118363B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444124B1 (en) * | 2003-05-14 | 2008-10-28 | Marvell International Ltd. | Adjustable segmented power amplifier |
CN202513878U (zh) * | 2012-01-31 | 2012-10-31 | 石家庄开发区华北集成电路设计有限公司 | 一种毫米波有源倍频器集成电路 |
CN108933569A (zh) * | 2017-05-24 | 2018-12-04 | 南京理工大学 | 一种宽带磁耦合谐振式无线电能传输e类功率放大器 |
CN209358503U (zh) * | 2019-02-25 | 2019-09-06 | 成都仙童科技有限公司 | 一种微波多路径反馈宽带低噪声放大器 |
CN110460310A (zh) * | 2019-08-15 | 2019-11-15 | 中电科仪器仪表有限公司 | 一种超宽带高谐波抑制太赫兹倍频器 |
CN110601667A (zh) * | 2019-08-16 | 2019-12-20 | 韩克锋 | 一种宽带谐波抑制射频功率放大器结构及其设计方法 |
CN111756336A (zh) * | 2020-07-22 | 2020-10-09 | 成都华光瑞芯微电子股份有限公司 | 一种改进达林顿结构宽带低噪声放大器 |
CN111987993A (zh) * | 2020-08-27 | 2020-11-24 | 中电科仪器仪表有限公司 | 宽带高谐波抑制太赫兹三平衡式二倍频器及方法 |
CN114172464A (zh) * | 2022-02-09 | 2022-03-11 | 成都嘉纳海威科技有限责任公司 | 一种宽带谐波抑制放大器 |
CN115733445A (zh) * | 2022-09-30 | 2023-03-03 | 中国电子科技集团公司第五十五研究所 | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 |
CN116317957A (zh) * | 2023-05-24 | 2023-06-23 | 北京无线电测量研究所 | 一种正交混频器芯片 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075604B2 (en) * | 2019-09-26 | 2021-07-27 | Psemi Corporation | RF frequency multiplier without balun |
US20230283317A1 (en) * | 2022-03-01 | 2023-09-07 | Swiftlink Technologies Co., Ltd. | Self Mixing Frequency Doubler Tripler Circuits for Wireless Communication |
-
2023
- 2023-10-24 CN CN202311379951.XA patent/CN117118363B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444124B1 (en) * | 2003-05-14 | 2008-10-28 | Marvell International Ltd. | Adjustable segmented power amplifier |
CN202513878U (zh) * | 2012-01-31 | 2012-10-31 | 石家庄开发区华北集成电路设计有限公司 | 一种毫米波有源倍频器集成电路 |
CN108933569A (zh) * | 2017-05-24 | 2018-12-04 | 南京理工大学 | 一种宽带磁耦合谐振式无线电能传输e类功率放大器 |
CN209358503U (zh) * | 2019-02-25 | 2019-09-06 | 成都仙童科技有限公司 | 一种微波多路径反馈宽带低噪声放大器 |
CN110460310A (zh) * | 2019-08-15 | 2019-11-15 | 中电科仪器仪表有限公司 | 一种超宽带高谐波抑制太赫兹倍频器 |
CN110601667A (zh) * | 2019-08-16 | 2019-12-20 | 韩克锋 | 一种宽带谐波抑制射频功率放大器结构及其设计方法 |
CN111756336A (zh) * | 2020-07-22 | 2020-10-09 | 成都华光瑞芯微电子股份有限公司 | 一种改进达林顿结构宽带低噪声放大器 |
CN111987993A (zh) * | 2020-08-27 | 2020-11-24 | 中电科仪器仪表有限公司 | 宽带高谐波抑制太赫兹三平衡式二倍频器及方法 |
CN114172464A (zh) * | 2022-02-09 | 2022-03-11 | 成都嘉纳海威科技有限责任公司 | 一种宽带谐波抑制放大器 |
CN115733445A (zh) * | 2022-09-30 | 2023-03-03 | 中国电子科技集团公司第五十五研究所 | 一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片 |
CN116317957A (zh) * | 2023-05-24 | 2023-06-23 | 北京无线电测量研究所 | 一种正交混频器芯片 |
Non-Patent Citations (1)
Title |
---|
一种宽带无源二倍频器MMIC的研究;陈奉云;国云川;徐锐敏;;微波学报(第S2期);69-72 * |
Also Published As
Publication number | Publication date |
---|---|
CN117118363A (zh) | 2023-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8933745B2 (en) | Transconductance-enhancing passive frequency mixer | |
CN102104362B (zh) | 一种毫米波倍频器及级联倍频器 | |
CN109714011A (zh) | 一种应用在第五代移动通信28GHz的GaAs射频功率放大器 | |
CN111431488B (zh) | 射频功率放大器及通信设备 | |
CN109245734A (zh) | 一种Ka波段SiGe BiCMOS射频功率放大器 | |
CN111756336A (zh) | 一种改进达林顿结构宽带低噪声放大器 | |
CN111010090A (zh) | 一种宽带有源二倍频器 | |
CN112865725A (zh) | 一种超宽带大功率高效率的单片集成功率放大器电路结构 | |
CN110708017B (zh) | 一种Triple-push交叉耦合振荡器 | |
CN110401420B (zh) | 一种基于有源毫米波倍频器基极偏置电压和基波输入信号功率幅度关系的毫米波倍频器电路 | |
CN115473497A (zh) | 一种iq双平衡fet阻性混频器 | |
Shin et al. | High-power V-band CMOS frequency tripler with efficient matching networks | |
CN115913134A (zh) | 一种宽带低噪声放大器和电子设备 | |
CN117118363B (zh) | 一种高谐波抑制的有源二倍频电路 | |
CN117060856A (zh) | 一种cmos工艺太赫兹信号发生电路 | |
CN110855244B (zh) | 一种高转换增益毫米波宽带四倍频器 | |
CN116996023A (zh) | 宽带无源倍频器及芯片 | |
CN115967356A (zh) | 一种基于谐波抑制的倍频电路结构 | |
CN108768303B (zh) | 二硫化钼在制作奇次谐波微波倍频器中的应用 | |
Li et al. | 24.3 A 200-to-350GHz SiGe BiCMOS Frequency Doubler with Slotline-Based Mode-Decoupling Harmonic-Tuning Technique Achieving 1.1-to-4.7 dBm Output Power | |
Ricco et al. | A Compact 70–86 GHz Bandwidth Frequency Quadrupler with Transformer-Based Harmonic Reflectors in 28nm CMOS | |
CN215682232U (zh) | 一种低噪声抗干扰微波放大器 | |
CN221354279U (zh) | 宽带射频功率放大器 | |
CN110971194A (zh) | 一种基于谐波控制的高效双频带功率放大器 | |
CN211959166U (zh) | Doherty功率放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |