CN117082856A - 动态随机存取存储器及其形成方法 - Google Patents
动态随机存取存储器及其形成方法 Download PDFInfo
- Publication number
- CN117082856A CN117082856A CN202311037752.0A CN202311037752A CN117082856A CN 117082856 A CN117082856 A CN 117082856A CN 202311037752 A CN202311037752 A CN 202311037752A CN 117082856 A CN117082856 A CN 117082856A
- Authority
- CN
- China
- Prior art keywords
- channel
- substrate
- layer
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 127
- 239000000463 material Substances 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 230000007704 transition Effects 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 239000011800 void material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 11
- 239000003989 dielectric material Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种动态随机存取存储器及其形成方法，其中动态随机存取存储器中：每个沟道柱区上的若干第一沟道柱和若干第二沟道柱沿第二方向交替排布，每个沟道柱区中的若干第一沟道柱具有平行于第二方向的第一中轴线，每个沟道柱区中的若干第二沟道柱具有平行于第二方向的第二中轴线，且第一中轴线与第二中轴线不重合。由于在每个沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外每个沟道柱区中的若干第一沟道柱的第一中轴线与若干第二沟道柱的第二中轴线不重合，能够保证每个沟道柱区的第一沟道柱和第二沟道柱之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器及其形成方法。
背景技术
随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，简称DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。
通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。
然而，现有的动态随机存取存储器仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种动态随机存取存储器及其形成方法，能够有效提升动态随机存储存储器的集成度。
为解决上述问题，本发明提供一种动态随机存取存储器，包括：衬底，所述衬底具有相对的第一面和第二面，所述衬底上具有相互分立且平行于第一方向的若干第一有源区和若干第二有源区，且若干所述第一有源区和若干所述第二有源区沿第二方向等间距交替排布，所述第一方向与所述第二方向垂直，所述第一有源区和所述第二有源区分别包括第一区以及位于所述第一区上的第二区，所述衬底包括若干沿所述第一方向排布的沟道柱区；位于每个所述沟道柱区的若干所述第一有源区的第二区的第一沟道柱；位于每个所述沟道柱区的若干所述第二有源区的第二区的第二沟道柱；每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；位于每个所述第一沟道柱和每个所述第二沟道柱的表面的栅极结构；位于每个所述沟道柱区上的字线，所述字线电连接所述沟道柱区的每个所述第一沟道柱和每个所述第二沟道柱表面的所述栅极结构；每个所述第一沟道柱和每个所述第二沟道柱电连接的第一源漏掺杂层，若干所述第一源漏掺杂层位于所述衬底的第一面；位于所述衬底的第一面的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂层电连接；每个所述第一沟道柱和每个所述第二沟道柱电连接的第二源漏掺杂层，若干所述第二源漏掺杂层位于所述衬底的第二面；位于所述衬底的第二面的若干位线，每个所述第一有源区的若干所述第二源漏掺杂层与一个所述位线电连接、以及每个所述第二有源区的若干所述第二源漏掺杂层与一个所述位线电连接。
可选的，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。。
可选的，位于所述衬底上的隔离层，所述隔离层覆盖所述第一区、以及覆盖所述第一沟道柱和所述第二沟道柱的部分侧壁表面，所述隔离层的顶部表面低于所述衬底的第一面。
可选的，所述栅极结构包括：栅氧化层和栅极层。
可选的，所述第一源漏掺杂层位于每个所述第一沟道柱上和每个所述第二沟道柱上。
可选的，所述第一源漏掺杂层位于每个所述第一沟道柱内和每个所述第二沟道柱内。
可选的，还包括：位于每个所述第一有源区的第一区和每个所述第二有源区的第一区内的位线沟槽，所述位线位于所述位线沟槽内。
可选的，还包括：位于每个所述第一源漏掺杂层上的过渡层，每个所述电容结构与一个所述过渡层电连接。
可选的，所述过渡层包括：位于所述第一源漏掺杂层上的金属硅化物层、以及位于所述金属硅化物层上的金属层，所述电容结构与所述金属层电连接。
可选的，还包括：位于相邻所述位线之间的空隙结构。
相应的，本发明技术方案中还提供一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底上具有相互分立且平行于第一方向的若干第一有源区和若干第二有源区，且若干所述第一有源区和若干所述第二有源区沿第二方向等间距交替排布，所述第一方向与所述第二方向垂直，所述第一有源区和所述第二有源区分别包括第一区以及位于所述第一区上的第二区，所述衬底包括若干沿所述第一方向排布的沟道柱区；对每个所述沟道柱区的若干所述第一有源区的第二区进行第一图形化处理，形成若干第一沟道柱、以及对每个所述沟道柱区的若干所述第二有源区的第二区进行第一图形化处理，形成若干第二沟道柱，每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；在每个所述第一沟道柱和每个所述第二沟道柱的表面形成栅极结构；在每个所述沟道柱区上形成字线，所述字线电连接所述沟道柱区中的每个所述第一沟道柱和每个所述第二沟道柱表面的所述栅极结构；形成每个所述第一沟道柱和每个所述第二沟道柱电连接的第一源漏掺杂层，若干所述第一源漏掺杂层位于所述衬底的第一面；在所述衬底的第一面形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂层电连接；自所述衬底的第二面向所述衬底的第一面方向对所述衬底进行减薄处理；形成每个所述第一沟道柱和每个所述第二沟道柱电连接的第二源漏掺杂层，若干所述第二源漏掺杂层位于所述衬底的第二面；在所述衬底的第二面形成若干位线，每个所述第一有源区的若干所述第二源漏掺杂层与一个所述位线电连接、以及每个所述第二有源区的若干所述第二源漏掺杂层与一个所述位线电连接。
可选的，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。。
可选的，在形成所述栅极结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一区、以及覆盖所述第一沟道柱和所述第二沟道柱的部分侧壁表面，所述隔离层的顶部表面低于所述衬底的第一面。
可选的，所述栅极结构包括：栅氧化层和栅极层。
可选的，所述字线的形成方法包括：在所述衬底上形成字线材料层，所述字线材料层的顶部表面低于所述衬底的第一面；对所述字线材料层进行第二图形化处理，形成所述字线。
可选的，所述第一源漏掺杂层的形成方法包括：在所述衬底的第一面上形成外延掺杂层；对所述外延掺杂层进行第三图形化处理，在每个所述第一沟道柱上和每个所述第二沟道柱上分别形成所述第一源漏掺杂层。
可选的，所述第一源漏掺杂层的形成方法包括：自所述衬底的第一面向所述衬底的第二面方向对每个所述第一沟道柱和每个所述第二沟道柱进行源漏离子的注入处理，在每个所述第一沟道柱内和每个所述第二沟道柱内分别形成所述第一源漏掺杂层。
可选的，所述第二源漏掺杂层的形成方法包括：自所述衬底的第二面向所述衬底的第一面方向对每个所述第一沟道柱和每个所述第二沟道柱进行源漏离子的注入处理，在每个所述第一沟道柱内和每个所述第二沟道柱内分别形成所述第二源漏掺杂层。
可选的，自所述衬底的第二面向所述衬底的第一面方向对所述衬底进行减薄处理，直至暴露出所述隔离层的表面为止。
可选的，所述位线的形成方法包括：自所述衬底的第二面向所述衬底的第一面方向对每个所述第一有源区的第一区和每个所述第二有源区的第一区进行刻蚀处理，形成若干位线沟槽；在每个所述位线沟槽内形成所述位线。
可选的，在形成所述电容结构之前，还包括：在每个所述第一源漏掺杂层上形成过渡层，每个所述电容结构与一个所述过渡层电连接。
可选的，所述过渡层包括：位于所述第一源漏掺杂层上的金属硅化物层、以及位于所述金属硅化物层上的金属层，所述电容结构与所述金属层电连接。
可选的，在形成所述位线之后，还包括：在相邻所述位线之间形成空隙结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的动态随机存取存储器中，每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；位于每个所述第一沟道柱和每个所述第二沟道柱的表面的栅极结构。由于在每个所述沟道柱区中相邻的所述第一沟道柱之间增加了一个所述第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合，能够保证每个所述沟道柱区的所述第一沟道柱和所述第二沟道柱之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
进一步，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。使得基于每个所述第一沟道柱和所述第二沟道柱形成的晶体管呈正三角形分布，在提升动态随机存取存储器的集成度的同时，保证了整体晶体管分布的均匀性，进而提升器件结构的性能。
进一步，还包括：位于相邻所述位线之间的空隙结构，通过所述空隙结构能够降低相邻所述位线之间的寄生电容。
本发明的技术方案的动态随机存取存储器的形成方法中，对每个所述沟道柱区的若干所述第一有源区的第二区进行第一图形化处理，形成若干第一沟道柱、以及对每个所述沟道柱区的若干所述第二有源区的第二区进行第一图形化处理，形成若干第二沟道柱，每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合。由于在每个所述沟道柱区中相邻的所述第一沟道柱之间增加了一个所述第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合，能够保证每个所述沟道柱区的所述第一沟道柱和所述第二沟道柱之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
进一步，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。使得基于每个所述第一沟道柱和所述第二沟道柱形成的晶体管呈正三角形分布，在提升动态随机存取存储器的集成度的同时，保证了整体晶体管分布的均匀性，进而提升器件结构的性能。
进一步，所述位线的形成方法包括：自所述衬底的第二面向所述衬底的第一面方向对每个所述第一有源区的第一区和每个所述第二有源区的第一区进行刻蚀处理，形成若干位线沟槽；在每个所述位线沟槽内形成所述位线。利用所述第一有源区和所述第二有源区与所述隔离层之间的材料不同，采用自对准工艺刻蚀所述第一有源区的第一区和所述第二有源区的第一区，进而形成所述位线沟槽，能够有效降低工艺难度，提高制程效率。
进一步，在形成所述位线之后，还包括：在相邻所述位线之间形成空隙结构，通过所述空隙结构能够降低相邻所述位线之间的寄生电容。
附图说明
图1是一种动态随机存取存储器的结构示意图；
图2至图23是本发明实施例中一种动态随机存取存储器的形成方法各步骤结构示意图；
图24是本发明另一实施例中一种动态随机存取存储器的第一沟道柱和第二沟道柱的分布示意图。
具体实施方式
正如背景技术所述，现有的动态随机存取存储器仍存在诸多问题。以下将结合附图进行具体说明。
图1是一种动态随机存取存储器的结构示意图。
现有的动态随机存取存储器中，将晶体管的源极和漏极分别放在晶圆的正面和反面，同时将动态随机存取存储器中的每个晶体管的沟道制程成垂直沟道结构，这样能够有效减少动态随机存取存储器中单个晶体管所占用的面积，极大的提高了存储密度。
请参考图1，现有的动态随机存取存储器中的晶体管100的排布为矩形阵列排布，为了实现更高的存储密度，需在单位面积内做出尽可能多的晶体管。而为了做出更多的晶体管，就需要缩小晶体管的尺寸。在现有的技术下，当晶体管的尺寸小到一定程度时，对光刻以及光刻相关的工艺有着极高的要求，同时也造成工艺过程的控制难度较大，失效比率较高。
在此基础上，本发明提供一种动态随机存取存储器及其形成方法，在每个所述沟道柱区中相邻的所述第一沟道柱之间增加了一个所述第二沟道柱，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区中的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区中的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合，能够保证每个所述沟道柱区的所述第一沟道柱和所述第二沟道柱之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图23是本发明实施例的一种动态随机存取存储器的形成方法的各步骤结构示意图；图24是本发明另一实施例中一种动态随机存取存储器的第一沟道柱和第二沟道柱的分布示意图。
请参考图2和图3，图3是图2中沿A-A线截面示意图，提供衬底200，所述衬底200具有相对的第一面201和第二面202，所述衬底200上具有相互分立且平行于第一方向X的若干第一有源区203和若干第二有源区204，且若干所述第一有源区203和若干所述第二有源区204沿第二方向Y等间距交替排布，所述第一方向X与所述第二方向Y垂直，所述第一有源区203和所述第二有源区204分别包括第一区I以及位于所述第一区I上的第二区II，所述衬底200包括若干沿所述第一方向X排布的沟道柱区A1。
在本实施例中，所述衬底200的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成第一图形化层(未图示)，所述第一图形化层暴露出所述初始衬底的部分表面；以所述第一图形化层为掩模刻蚀所述初始衬底，形成所述衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
请参考图4至图6，图5是图4中沿B-B线截面示意图，图6是图4中沿C-C线截面示意图，对每个所述沟道柱区A1的若干所述第一有源区203的第二区II进行第一图形化处理，形成若干第一沟道柱205、以及对每个所述沟道柱区A1的若干所述第二有源区204的第二区II进行第一图形化处理，形成若干第二沟道柱206，每个所述沟道柱区A1的若干所述第一沟道柱205和若干所述第二沟道柱206沿所述第二方向Y交替排布，每个所述沟道柱区A1的若干所述第一沟道柱205具有平行于第二方向Y的第一中轴线S1，每个所述沟道柱区A1的若干所述第二沟道柱206具有平行于第二方向Y的第二中轴线S2，且所述第一中轴线S1与所述第二中轴线S2不重合。
在本实施例中，所述第一沟道柱205和所述第二沟道柱206的延伸方向与所述衬底200表面垂直，能够有效减少动态随机存取存储器中单个晶体管所占用的面积，极大的提高了存储密度。
在本实施例中，所述第一沟道柱205和所述第二沟道柱206的材料为硅。
在其他实施例中，所述第一沟道柱和所述第二沟道柱的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，通过在每个所述沟道柱区A1中相邻的所述第一沟道柱205之间增加了一个所述第二沟道柱206，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区A1中的若干所述第一沟道柱205具有平行于第二方向Y的第一中轴线S1，每个所述沟道柱区A1中的若干所述第二沟道柱206具有平行于第二方向Y的第二中轴线S2，且所述第一中轴线S1与所述第二中轴线S2不重合。能够保证每个所述沟道柱区A1的所述第一沟道柱205和所述第二沟道柱206之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
在本实施例中，相邻的所述第一中轴线S1和所述第二中轴线S2之间具有第一间距尺寸d1，每个所述沟道柱区A1中相邻所述第一沟道柱205的中心之间或相邻所述第二沟道柱206的中心之间具有第二间距尺寸d2，所述第一间距尺寸d1与所述第二间距尺寸d2的比值为√3:2。使得后续基于每个所述第一沟道柱205和所述第二沟道柱206形成的晶体管呈正三角形分布，在提升动态随机存取存储器的集成度的同时，保证了整体晶体管分布的均匀性，进而提升器件结构的性能。
请参考图24，在其他实施例中，所述第一间距尺寸d1与所述第二间距尺寸d2的比值为1：2√3。
请参考图7和图8，图7和图5的视图方向一致，图8和图6的视图方向一致，在所述衬底200上形成隔离层207，所述隔离层207覆盖所述第一区I、以及覆盖所述第一沟道柱205和所述第二沟道柱206的部分侧壁表面，所述隔离层207的顶部表面低于所述衬底200的第一面201。
在本实施例中，所述隔离层207的形成方法包括：在所述衬底200上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一沟道柱205和所述第二沟道柱206；回刻蚀所述初始隔离层，形成所述隔离层207。
在本实施例中，所述隔离层207的材料采用氧化硅。
在其他实施例中，所述隔离层的材料还可以采用氮化硅。
在本实施例中，在形成所述隔离层207之后，还包括：在每个所述第一沟道柱205和每个所述第二沟道柱206的表面形成栅极结构；在每个所述沟道柱区A1上形成字线，所述字线电连接所述沟道柱区A1中的每个所述第一沟道柱205和每个所述第二沟道柱206表面的所述栅极结构。具体形成过程请参考图9至图17。
请参考图9和图10，在所述第一沟道柱205的表面以及所述第二沟道柱206的表面形成栅氧化材料层208。
在本实施例中，所述栅氧化材料层208的形成工艺采用化学气相沉积工艺。
在本实施例中，在所述第一沟道柱205的表面以及所述第二沟道柱206的表面形成栅氧化材料层208的同时，还在所述隔离层207的表面形成所述栅氧化材料层208。
在其他实施例中，还可以直接对所述第一沟道柱和所述第二沟道柱的表面进行氧化处理，形成所述栅氧化材料层。
在本实施例中，所述栅氧化材料层208的材料采用氧化硅。
请参考图11和图12，在所述栅氧化材料层208的表面形成栅极材料层209。
在本实施例中，所述栅极材料层209的材料采用氮化钛。
在其他实施例中，所述栅极材料层的材料还可以采用多晶硅。
请参考图13和图14，在所述衬底200上形成字线材料层210，所述字线材料层210的顶部表面低于所述衬底200的第一面201。
所述字线材料层210的材料包括导电材料，所述导电材料包括：钨、氮化钛、铜、铝、锰、银和多晶硅中的一种或多种。
在本实施例中，所述字线材料层210的材料采用钨。
请继续参考图13至图14，在本实施例中，在形成所述字线材料层210之后，以所述字线材料层210为掩模，回刻蚀所述栅极材料层209，形成栅极层211。
请参考图15至图17，图15是省略第一介质层的动态随机存取存储器的俯视图，图16是图15中沿D-D线截面示意图，图17是图15中沿E-E线截面示意图，对所述字线材料层210进行第二图形化处理，形成所述字线212。
在本实施例中，对所述字线材料层210进行第二图形化处理的方法包括：在所述字线材料层210上形成第二图形化层(未图示)，所述第二图形化层暴露出所述字线材料层210的部分顶部表面；以所述第二图形化层为掩模刻蚀所述字线材料层210，直至暴露出所述栅氧材料层208为止，形成所述字线212。
在本实施例中，在以所述第二图形化层为掩模刻蚀所述字线材料层210的过程中，还包括：以所述第二图形化层为掩模刻蚀所述栅极层211直至暴露出所述栅氧材料层208为止，以避免相邻所述沟道柱区A1之间的晶体管发生短接。
在本实施例中，在形成所述字线212之后，去除位于所述第一沟道柱205和所述第二沟道柱206顶部表面的所述栅氧化材料层208，形成栅氧化层213。
在本实施例中，由所述栅氧化层213和所述栅极层211构成所述栅极结构。
在本实施例中，通过所述字线212电连接所述沟道柱区A1中的每个所述第一沟道柱205和每个所述第二沟道柱206表面的所述栅极结构，使得在所述沟道柱区A1中最终形成的若干晶体管呈并联连接。
请继续参考图16和图17，在本实施例中，在形成所述字线212和所述栅极结构之后，在所述衬底200上形成第一介质层214，所述第一介质层214覆盖所述字线212、所述第一沟道柱205和所述第二沟道柱206，且暴露出所述第一沟道柱205和所述第二沟道柱206的顶部表面。
在本实施例中，所述第一介质层214的材料采用低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)；在其他实施例中，所述第一介质层的材料还可以采用超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。
请参考图18，图18和图16的视图方向一致，在形成所述第一介质层214之后，形成每个所述第一沟道柱205和每个所述第二沟道柱206电连接的第一源漏掺杂层215，若干所述第一源漏掺杂层215位于所述衬底200的第一面201。
在本实施例中，所述第一源漏掺杂层215的形成方法包括：在所述衬底200的第一面201上形成外延掺杂层(未图示)；对所述外延掺杂层进行第三图形化处理，在每个所述第一沟道柱205上和每个所述第二沟道柱206上分别形成所述第一源漏掺杂层215。
在其他实施例中，所述第一源漏掺杂层的形成方还可以包括：自所述衬底的第一面向所述衬底的第二面方向对每个所述第一沟道柱和每个所述第二沟道柱进行源漏离子的注入处理，在每个所述第一沟道柱内和每个所述第二沟道柱内分别形成所述第一源漏掺杂层。
请参考图19和图20，图20是图19中沿F-F线截面示意图，在所述衬底200的第一面201形成若干电容结构216，每个所述电容结构216与一个所述第一源漏掺杂层215电连接。
在本实施例中，所述电容结构216包括：上极板、下极板、以及位于所述上极板和所述下极板之间的介电层(未标示)。
请继续参考图20，在形成所述电容结构216之前，还包括：在每个所述第一源漏掺杂层215上形成过渡层，每个所述电容结构216与一个所述过渡层电连接。
在本实施例中，所述过渡层包括：位于所述第一源漏掺杂层215上的金属硅化物层217、以及位于所述金属硅化物层217上的金属层218，所述电容结构216与所述金属层218电连接。
请继续参考图19和图20，在形成所述电容结构216之后，还包括：在所述衬底200的第一面201上形成第二介质层219，所述第二介质层219覆盖若干所述电容结构216。
在本实施例中，所述第二介质层219的材料采用能够对所述电容结构216提供保护的介质材料即可。
请参考图21，图21和图20的视图方向一致，自所述衬底200的第二面202向所述衬底200的第一面201方向对所述衬底200进行减薄处理。
需要说明的是，在本实施例中，在对所述衬底200减薄处理之前，需要将上述以形成的的结构通过粘合或键合工艺已将所述衬底200翻转过来。
在本实施例中，自所述衬底200的第二面202向所述衬底200的第一面201方向对所述衬底200进行减薄处理，直至暴露出所述隔离层207的表面为止。
自所述衬底200的第二面202向所述衬底200的第一面201的方向对所述衬底200进行减薄处理的工艺包括物理机械研磨工艺、化学机械研磨工艺或是湿法刻蚀工艺。
在本实施例中，自所述衬底200的第二面202向所述衬底200的第一面201的方向对所述衬底200进行减薄处理的工艺采用化学机械研磨工艺。
请参考图22，形成每个所述第一沟道柱205和每个所述第二沟道柱206电连接的第二源漏掺杂层220，若干所述第二源漏掺杂层220位于所述衬底200的第二面202。
在本实施例中，所述第二源漏掺杂层220的形成方法包括：自所述衬底200的第二面202向所述衬底200的第一面201方向对每个所述第一沟道柱205和每个所述第二沟道柱206进行源漏离子的注入处理，在每个所述第一沟道柱205内和每个所述第二沟道柱206内分别形成所述第二源漏掺杂层220。
请参考图23，在所述衬底200的第二面202形成若干位线221，每个所述第一有源区203的若干所述第二源漏掺杂层220与一个所述位线221电连接、以及每个所述第二有源区204的若干所述第二源漏掺杂层220与一个所述位线221电连接。
在本实施例中，所述位线221的形成方法包括：自所述衬底200的第二面202向所述衬底200的第一面201方向对每个所述第一有源区203的第一区I和每个所述第二有源区204的第一区I进行刻蚀处理，形成若干位线沟槽(未标示)；在每个所述位线沟槽内形成所述位线221。
在本实施例中，利用所述第一有源区204和所述第二有源区220与所述隔离层207之间的材料不同，采用自对准工艺刻蚀所述第一有源区203的第一区I和所述第二有源区204的第一区I，进而形成所述位线沟槽，能够有效降低工艺难度，提高制程效率。
请继续参考图23，在本实施例中，回刻蚀相邻的所述位线221之间的所述隔离层207，以在相邻所述位线221之间形成空隙结构222，进而降低相邻所述位线221之间的寄生电容。
相应的，本发明实施例中还提供一种动态随机存取存储器，请继续参考图23，包括：衬底200，所述衬底200具有相对的第一面201和第二面202，所述衬底200上具有相互分立且平行于第一方向X的若干第一有源区203和若干第二有源区204，且若干所述第一有源区203和若干所述第二有源区204沿第二方向Y等间距交替排布，所述第一方向X与所述第二方向Y垂直，所述第一有源区203和所述第二有源区204分别包括第一区I以及位于所述第一区I上的第二区II，所述衬底200包括若干沿所述第一方向X排布的沟道柱区A1；位于每个所述沟道柱区A1的若干所述第一有源区203的第二区II的第一沟道柱205；位于每个所述沟道柱区A1的若干所述第二有源区204的第二区II的第二沟道柱206；每个所述沟道柱区A1的若干所述第一沟道柱205和若干所述第二沟道柱206沿所述第二方向Y交替排布，每个所述沟道柱区A1的若干所述第一沟道柱205具有平行于第二方向Y的第一中轴线S1，每个所述沟道柱区A1的若干所述第二沟道柱206具有平行于第二方向Y的第二中轴线S2，且所述第一中轴线S1与所述第二中轴线S2不重合；位于每个所述第一沟道柱205和每个所述第二沟道柱206的表面的栅极结构；位于每个所述沟道柱区A1上的字线212，所述字线212电连接所述沟道柱区A1中的每个所述第一沟道柱205和每个所述第二沟道柱206表面的所述栅极结构；每个所述第一沟道柱205和每个所述第二沟道柱206电连接的第一源漏掺杂层215，若干所述第一源漏掺杂层215位于所述衬底200的第一面201；位于所述衬底200的第一面201的若干电容结构216，每个所述电容结构216与一个所述第一源漏掺杂层215电连接；每个所述第一沟道柱205和每个所述第二沟道柱206电连接的第二源漏掺杂层220，若干所述第二源漏掺杂层220位于所述衬底200的第二面202；位于所述衬底200的第二面202的若干位线221，每个所述第一有源区203的若干所述第二源漏掺杂层215与一个所述位线221电连接、以及每个所述第二有源区204的若干所述第二源漏掺杂层220与一个所述位线221电连接。
在本实施例中，通过所述字线212环绕覆盖每个所述沟道柱区A1中的若干所述第一沟道柱205和若干所述第二沟道柱206表面的所述栅极结构，使得在所述沟道柱区A1中最终形成的若干晶体管呈并联连接。由于在每个所述沟道柱区A1中相邻的所述第一沟道柱205之间增加了一个所述第二沟道柱206，能够有效提升动态随机存取存储器的集成度。另外，每个所述沟道柱区A1中的若干所述第一沟道柱205具有平行于第二方向Y的第一中轴线S1，每个所述沟道柱区A1中的若干所述第二沟道柱206具有平行于第二方向Y的第二中轴线S2，且所述第一中轴线S1与所述第二中轴线S2不重合，能够保证每个所述沟道柱区A1的所述第一沟道柱S1和所述第二沟道柱S2之间相互错开使其具有充足的隔离间隙，进而减少相邻晶体管之间发生短接的问题。
在本实施例中，相邻的所述第一中轴线S1和所述第二中轴线S2之间具有第一间距尺寸d1，每个所述沟道柱区A1中相邻所述第一沟道柱205的中心之间或相邻所述第二沟道柱206的中心之间具有第二间距尺寸d2，所述第一间距尺寸d1与所述第二间距尺寸d2的比值为√3:2。使得基于每个所述第一沟道柱205和所述第二沟道柱206形成的晶体管呈正三角形分布，在提升动态随机存取存储器的集成度的同时，保证了整体晶体管分布的均匀性，进而提升器件结构的性能。
请继续参考图24，在其他实施例中，所述第一间距尺寸d1与所述第二间距尺寸d2的比值为1：2√3。
在本实施例中，位于所述衬底200上的隔离层207，所述隔离层207覆盖所述第一区I、以及覆盖所述第一沟道柱205和所述第二沟道柱206的部分侧壁表面，所述隔离层207的顶部表面低于所述衬底200的第一面201。
在本实施例中，所述栅极结构包括：栅氧化层213和栅极层211。
在本实施例中，所述第一源漏掺杂层215位于每个所述第一沟道柱205上和每个所述第二沟道柱206上。
在其他实施例中，所述第一源漏掺杂层还可以位于每个所述第一沟道柱内和每个所述第二沟道柱内。
在本实施例中，还包括：位于每个所述第一有源区203的第一区I和每个所述第二有源区204的第一区I内的位线沟槽，所述位线221位于所述位线沟槽内。
在本实施例中，还包括：位于每个所述第一源漏掺杂层215上的过渡层，每个所述电容结构216与一个所述过渡层电连接。
在本实施例中，所述过渡层包括：位于所述第一源漏掺杂层215上的金属硅化物层217、以及位于所述金属硅化物层217上的金属层218，所述电容结构216与所述金属层218电连接。
在本实施例中，还包括：位于相邻所述位线221之间的空隙结构222，通过所述空隙结构222能够降低相邻所述位线221之间的寄生电容。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (23)
1.一种动态随机存取存储器，其特征在于，包括：
衬底，所述衬底具有相对的第一面和第二面，所述衬底上具有相互分立且平行于第一方向的若干第一有源区和若干第二有源区，且若干所述第一有源区和若干所述第二有源区沿第二方向等间距交替排布，所述第一方向与所述第二方向垂直，所述第一有源区和所述第二有源区分别包括第一区以及位于所述第一区上的第二区，所述衬底包括若干沿所述第一方向排布的沟道柱区；
位于每个所述沟道柱区的若干所述第一有源区的第二区的第一沟道柱；
位于每个所述沟道柱区的若干所述第二有源区的第二区的第二沟道柱；
每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；
位于每个所述第一沟道柱和每个所述第二沟道柱的表面的栅极结构；
位于每个所述沟道柱区上的字线，所述字线电连接所述沟道柱区的每个所述第一沟道柱和每个所述第二沟道柱表面的所述栅极结构；
每个所述第一沟道柱和每个所述第二沟道柱电连接的第一源漏掺杂层，若干所述第一源漏掺杂层位于所述衬底的第一面；
位于所述衬底的第一面的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂层电连接；
每个所述第一沟道柱和每个所述第二沟道柱电连接的第二源漏掺杂层，若干所述第二源漏掺杂层位于所述衬底的第二面；
位于所述衬底的第二面的若干位线，每个所述第一有源区的若干所述第二源漏掺杂层与一个所述位线电连接、以及每个所述第二有源区的若干所述第二源漏掺杂层与一个所述位线电连接。
2.如权利要求1所述动态随机存取存储器，其特征在于，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。
3.如权利要求1所述动态随机存取存储器，其特征在于，位于所述衬底上的隔离层，所述隔离层覆盖所述第一区、以及覆盖所述第一沟道柱和所述第二沟道柱的部分侧壁表面，所述隔离层的顶部表面低于所述衬底的第一面。
4.如权利要求1所述动态随机存取存储器，其特征在于，所述栅极结构包括：栅氧化层和栅极层。
5.如权利要求1所述动态随机存取存储器，其特征在于，所述第一源漏掺杂层位于每个所述第一沟道柱上和每个所述第二沟道柱上。
6.如权利要求1所述动态随机存取存储器，其特征在于，所述第一源漏掺杂层位于每个所述第一沟道柱内和每个所述第二沟道柱内。
7.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于每个所述第一有源区的第一区和每个所述第二有源区的第一区内的位线沟槽，所述位线位于所述位线沟槽内。
8.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于每个所述第一源漏掺杂层上的过渡层，每个所述电容结构与一个所述过渡层电连接。
9.如权利要求8所述动态随机存取存储器，其特征在于，所述过渡层包括：位于所述第一源漏掺杂层上的金属硅化物层、以及位于所述金属硅化物层上的金属层，所述电容结构与所述金属层电连接。
10.如权利要求1所述动态随机存取存储器，其特征在于，还包括：位于相邻所述位线之间的空隙结构。
11.一种动态随机存取存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底具有相对的第一面和第二面，所述衬底上具有相互分立且平行于第一方向的若干第一有源区和若干第二有源区，且若干所述第一有源区和若干所述第二有源区沿第二方向等间距交替排布，所述第一方向与所述第二方向垂直，所述第一有源区和所述第二有源区分别包括第一区以及位于所述第一区上的第二区，所述衬底包括若干沿所述第一方向排布的沟道柱区；
对每个所述沟道柱区的若干所述第一有源区的第二区进行第一图形化处理，形成若干第一沟道柱、以及对每个所述沟道柱区的若干所述第二有源区的第二区进行第一图形化处理，形成若干第二沟道柱，每个所述沟道柱区的若干所述第一沟道柱和若干所述第二沟道柱沿所述第二方向交替排布，每个所述沟道柱区的若干所述第一沟道柱具有平行于第二方向的第一中轴线，每个所述沟道柱区的若干所述第二沟道柱具有平行于第二方向的第二中轴线，且所述第一中轴线与所述第二中轴线不重合；
在每个所述第一沟道柱和每个所述第二沟道柱的表面形成栅极结构；
在每个所述沟道柱区上形成字线，所述字线电连接所述沟道柱区中的每个所述第一沟道柱和每个所述第二沟道柱表面的所述栅极结构；
形成每个所述第一沟道柱和每个所述第二沟道柱电连接的第一源漏掺杂层，若干所述第一源漏掺杂层位于所述衬底的第一面；
在所述衬底的第一面形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂层电连接；
自所述衬底的第二面向所述衬底的第一面方向对所述衬底进行减薄处理；形成每个所述第一沟道柱和每个所述第二沟道柱电连接的第二源漏掺杂层，若干所述第二源漏掺杂层位于所述衬底的第二面；
在所述衬底的第二面形成若干位线，每个所述第一有源区的若干所述第二源漏掺杂层与一个所述位线电连接、以及每个所述第二有源区的若干所述第二源漏掺杂层与一个所述位线电连接。
12.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，相邻的所述第一中轴线和所述第二中轴线之间具有第一间距尺寸，每个所述沟道柱区中相邻所述第一沟道柱的中心之间或相邻所述第二沟道柱的中心之间具有第二间距尺寸，所述第一间距尺寸与所述第二间距尺寸的比值为√3:2或1：2√3。。
13.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，在形成所述栅极结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一区、以及覆盖所述第一沟道柱和所述第二沟道柱的部分侧壁表面，所述隔离层的顶部表面低于所述衬底的第一面。
14.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，所述栅极结构包括：栅氧化层和栅极层。
15.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，所述字线的形成方法包括：在所述衬底上形成字线材料层，所述字线材料层的顶部表面低于所述衬底的第一面；对所述字线材料层进行第二图形化处理，形成所述字线。
16.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，所述第一源漏掺杂层的形成方法包括：在所述衬底的第一面上形成外延掺杂层；对所述外延掺杂层进行第三图形化处理，在每个所述第一沟道柱上和每个所述第二沟道柱上分别形成所述第一源漏掺杂层。
17.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，所述第一源漏掺杂层的形成方法包括：自所述衬底的第一面向所述衬底的第二面方向对每个所述第一沟道柱和每个所述第二沟道柱进行源漏离子的注入处理，在每个所述第一沟道柱内和每个所述第二沟道柱内分别形成所述第一源漏掺杂层。
18.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，所述第二源漏掺杂层的形成方法包括：自所述衬底的第二面向所述衬底的第一面方向对每个所述第一沟道柱和每个所述第二沟道柱进行源漏离子的注入处理，在每个所述第一沟道柱内和每个所述第二沟道柱内分别形成所述第二源漏掺杂层。
19.如权利要求13所述动态随机存取存储器的形成方法，其特征在于，自所述衬底的第二面向所述衬底的第一面方向对所述衬底进行减薄处理，直至暴露出所述隔离层的表面为止。
20.如权利要求19所述动态随机存取存储器的形成方法，其特征在于，所述位线的形成方法包括：自所述衬底的第二面向所述衬底的第一面方向对每个所述第一有源区的第一区和每个所述第二有源区的第一区进行刻蚀处理，形成若干位线沟槽；在每个所述位线沟槽内形成所述位线。
21.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，在形成所述电容结构之前，还包括：在每个所述第一源漏掺杂层上形成过渡层，每个所述电容结构与一个所述过渡层电连接。
22.如权利要求21所述动态随机存取存储器的形成方法，其特征在于，所述过渡层包括：位于所述第一源漏掺杂层上的金属硅化物层、以及位于所述金属硅化物层上的金属层，所述电容结构与所述金属层电连接。
23.如权利要求11所述动态随机存取存储器的形成方法，其特征在于，在形成所述位线之后，还包括：在相邻所述位线之间形成空隙结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311037752.0A CN117082856A (zh) | 2023-08-15 | 2023-08-15 | 动态随机存取存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311037752.0A CN117082856A (zh) | 2023-08-15 | 2023-08-15 | 动态随机存取存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117082856A true CN117082856A (zh) | 2023-11-17 |
Family
ID=88718853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311037752.0A Pending CN117082856A (zh) | 2023-08-15 | 2023-08-15 | 动态随机存取存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117082856A (zh) |
-
2023
- 2023-08-15 CN CN202311037752.0A patent/CN117082856A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864158B (zh) | 动态随机存取存储器及其形成方法 | |
| US6297090B1 (en) | Method for fabricating a high-density semiconductor memory device | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20110260288A1 (en) | Semiconductor device and method for manufacturing the same | |
| US5523542A (en) | Method for making dynamic random access memory cell capacitor | |
| CN112071841A (zh) | 半导体结构及其形成方法 | |
| CN112909001B (zh) | 动态随机存取存储器及其形成方法 | |
| JP3150496B2 (ja) | 半導体記憶装置 | |
| CN113707660B (zh) | 动态随机存取存储器及其形成方法 | |
| US8530288B2 (en) | Methods of forming memory arrays and semiconductor constructions | |
| CN114725106A (zh) | 半导体结构及半导体结构的制备方法、存储器 | |
| CN114121961B (zh) | 动态随机存取存储器及其形成方法 | |
| US20210358916A1 (en) | Word line structure, manufacturing method thereof and semiconductor memory | |
| CN114388508A (zh) | 动态随机存取存储器及其形成方法 | |
| CN113488468A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| CN115346986B (zh) | 动态随机存取存储器及其形成方法 | |
| KR100517219B1 (ko) | 동적이득메모리셀을갖는dram셀장치및그의제조방법 | |
| JPS63281457A (ja) | 半導体メモリ | |
| CN115223999A (zh) | 半导体结构及其制作方法、存储器、存储*** | |
| CN117082856A (zh) | 动态随机存取存储器及其形成方法 | |
| CN110265397B (zh) | 存储器结构及其形成方法 | |
| CN117062437A (zh) | 动态随机存取存储器及其形成方法、工作方法 | |
| US6599797B1 (en) | SOI DRAM without floating body effect | |
| US20220285361A1 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |