CN117081583A - 一种提高相位噪声的频率源 - Google Patents

一种提高相位噪声的频率源 Download PDF

Info

Publication number
CN117081583A
CN117081583A CN202311337428.0A CN202311337428A CN117081583A CN 117081583 A CN117081583 A CN 117081583A CN 202311337428 A CN202311337428 A CN 202311337428A CN 117081583 A CN117081583 A CN 117081583A
Authority
CN
China
Prior art keywords
phase
capacitor
resistor
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311337428.0A
Other languages
English (en)
Other versions
CN117081583B (zh
Inventor
曾永贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD
Original Assignee
CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD filed Critical CHENGDU SHIYUAN FREQUENCY CONTROL TECHNOLOGY CO LTD
Priority to CN202311337428.0A priority Critical patent/CN117081583B/zh
Publication of CN117081583A publication Critical patent/CN117081583A/zh
Application granted granted Critical
Publication of CN117081583B publication Critical patent/CN117081583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种提高相位噪声的频率源，主要解决传统频率源合成方案无法兼具的小型化、细步进的技术问题。由六个功分器、四个锁相环、降频混频电路、倍频器、带通滤波器及开关选择滤波电路组成。通过上述设计，本发明利用2次数字相位频率检测器+VCO式锁相环产生的信号与主信号混频，降主信号降频至整数/分数PLL合成器（第一鉴相器）的参考输入频率范围内，进第一鉴相器的参考输入端，采用数字相位频率检测器+VCO式锁相环产生1GHz信号进第一鉴相器的射频输入端。第一鉴相器的参考输入端与射频输入端反着用，有效降低主信号的倍频次数，提高锁相环的相位噪声；1GHz可以通过第一鉴相器的小数模式实现频率源的细步进。

Description

一种提高相位噪声的频率源
技术领域
本发明涉及雷达通信技术领域，具体地说，是涉及一种提高相位噪声的频率源。
背景技术
***的核心部件，广泛应用于雷达、通信、测控、对抗和导航等领域。随着现代电子技术的发展，电子类设备性能不断提高，功能不断增加，同时也对频率源的各方面性能提出了更高的要求。频率源的指标主要包括有：小型化、小步进、高稳定度、超宽带、低相噪、低杂散、低功耗、捷变频、快速启动等。想要全面兼顾难度较大。同时，在不同的应用领域中对频率源各项指标要求的侧重点也有所不同，因此频率源在设计时常常需要结合实际应用场景，对各项指标进行取舍和折中。
现有的频率源的实现方式有多种，包括锁相环（PLL）式频率源，直接频率合成式频率源，DDS激励PLL频率源等。锁相环（PLL）不能实现细步进跳频、相位噪声较差；如图1所示，锁相环（ PLL）式频率源，电路简单，杂散抑制较好，但是相位噪声较差。DDS虽然能实现细步进跳频，输出相位噪声好，但是受限于其工作原理，不能输出较为高频、宽频带的信号，而且由于DDS内部的DAC（ 数模转换器）的非线性特征，导致输出杂散也非常多，影响信号质量。DDS输出信号与倍频信号混频，能输出高频信号、相位噪声好，但不能输出宽频带信号，杂散抑制差。如图2所示，直接频率合成式频率源，相位噪声较好，但是体积大、无法输出宽频带的信号。
发明内容
本发明的目的在于提供一种提高相位噪声的频率源，主要解决传统频率源合成方案无法兼具的小型化、细步进的技术问题。
为实现上述目的，本发明采用的技术方案如下：
一种提高相位噪声的频率源，包括将输入的时钟信号功分为两路的第一功分器，输入端与第一功分器的一个输出端相连的第二功分器，分别与第二功分器的两个输出端相连的第二锁相环、第三锁相环，输入端与第二锁相环的输出端相连且一个输出端反馈信号至第二锁相环的第五功分器，输入端与第五功分器的另一个输出端相连的主锁相环，输入端与主锁相环的输出端相连且一个输出端直接输出信号的第六功分器，输入端与第三锁相环的输出端相连且一个输出端反馈信号至第三锁相环的第三功分器，与第六功分器的另一个输出端和第三功分器另一个输出端及主锁相环的参考输入端REFin均相连的降频混频电路，输入端与第一功分器的另一个输出端相连的第一×2倍频器，经第一带通滤波器与第一×2倍频器的输出端相连的第四锁相环，输入端与第四锁相环的输出端相连且一个输出端反馈信号至第四锁相环的第四功分器，以及与第四功分器的另一个输出端和降频混频电路相连的开关选择滤波电路。
进一步地，在本发明中，所述主锁相环包括射频输入端RF与第五功分器的一个输出端相连的第一鉴相器，一端与第一鉴相器的时钟信号输出端CPo相连的主环路滤波器，以及控制端与主环路滤波器的另一端相连且其输出端与第六功分器的输入端相连的第一压控振荡器VCO1；其中，第一鉴相器的参考输入端REFin与降频混频电路相连；
所述主环路滤波器包括正相输入端接控制电压Vt的第一运放OP1，一端与第一运放OP1的反相输入端相连且另一端与第一鉴相器的时钟信号输出端CPo相连的电阻R1，一端与第一鉴相器的时钟信号输出端CPo相连且另一端接地的电容C1，连接于第一运放OP1的反相输入端与输出端之间的电容C2，串联后并联于电容C2两端的电阻R2、电容C3，一端与第一运放OP1的输出端相连且另一端与第一压控振荡器VCO1的控制端相连的电阻R3，以及一端与第一压控振荡器VCO1的控制端相连且另一端接地的电容C4。
进一步地，在本发明中，所述第二锁相环包括参考输入端REFin与第二功分器的一个输出端相连的第二鉴相器，一端与第二鉴相器的NU引脚、ND引脚相连的第二环路滤波器，以及控制端与第二环路滤波器的另一端相连且其输出端与第五功分器的输入端相连的第二压控振荡器VCO2；
所述第二环路滤波器包括正相输入端经串联后的电阻R6、电容C7到地的第二运放OP2，一端与第二运放OP2的正相输入端相连且另一端与第二鉴相器的ND引脚相连的电阻R5，一端与第二鉴相器的ND引脚相连相连且另一端接地的电容C6，一端与第二运放OP2的反相输入端相连且另一端与第二鉴相器的NU引脚相连的电阻R4，一端与第二鉴相器的NU引脚相连相连且另一端接地的电容C5，串联后连接于第二运放OP2的反相输入端与输出端之间的电阻R7、电容C8，一端与第二运放OP2的输出端相连且另一端与第二压控振荡器VCO2的控制端相连的电阻R8，以及一端与第二压控振荡器VCO2的控制端相连且另一端接地的电容C9。
进一步地，在本发明中，所述第三锁相环包括参考输入端REFin与第二功分器的另一个输出端相连的第三鉴相器，一端与第三鉴相器的NU引脚、ND引脚相连的第三环路滤波器，以及控制端与第三环路滤波器的另一端相连且其输出端与第三功分器的输入端相连的第三压控振荡器VCO3；
所述第三环路滤波器包括正相输入端经串联后的电阻R11、电容C12到地的第三运放OP3，一端与第三运放OP3的正相输入端相连且另一端与第三鉴相器的ND引脚相连的电阻R10，一端与第三鉴相器的ND引脚相连相连且另一端接地的电容C11，一端与第三运放OP3的反相输入端相连且另一端与第三鉴相器的NU引脚相连的电阻R9，一端与第三鉴相器的NU引脚相连相连且另一端接地的电容C10，串联后连接于第三运放OP3的反相输入端与输出端之间的电阻R12、电容C13，一端与第三运放OP3的输出端相连且另一端与第三压控振荡器VCO3的控制端相连的电阻R13，以及一端与第三压控振荡器VCO3的控制端相连且另一端接地的电容C14。
进一步地，在本发明中，所述第四锁相环包括参考输入端REFin与第一带通滤波器的输出端相连的第四鉴相器，一端与第四鉴相器的NU引脚、ND引脚相连的第四环路滤波器，以及控制端与第四环路滤波器的另一端相连且其输出端与第四功分器的输入端相连的第四压控振荡器VCO4；
所述第四环路滤波器包括正相输入端经串联后的电阻R16、电容C17到地的第四运放OP4，一端与第四运放OP4的正相输入端相连且另一端与第四鉴相器的ND引脚相连的电阻R15，一端与第四鉴相器的ND引脚相连相连且另一端接地的电容C16，一端与第四运放OP4的反相输入端相连且另一端与第四鉴相器的NU引脚相连的电阻R14，一端与第四鉴相器的NU引脚相连相连且另一端接地的电容C15，串联后连接于第四运放OP4的反相输入端与输出端之间的电阻R17、电容C18，一端与第四运放OP4的输出端相连且另一端与第四压控振荡器VCO4的控制端相连的电阻R18，以及一端与第四压控振荡器VCO4的控制端相连且另一端接地的电容C19。
进一步地，在本发明中，所述降频混频电路包括输入端与第六功分器的一个输出端相连的÷2分频器，本振输入端LO与 ÷2分频器的输出端相连且射频输入端RF与开关选择滤波电路相连的第一混频器，输入端与第一混频器的中频输出端IF相连的第二带通滤波器；本振输入端LO与第二带通滤波器的输出端相连且射频输入端RF与第三功分器的一个输出端相连的第二混频器，以及连接于第二混频器的中频输出端IF与第一鉴相器的参考输入端REFin之间的低通滤波器。
进一步地，在本发明中，所述开关选择滤波电路包括固定端与第四功分器的一个输出端相连的第一单刀双掷开关K1，固定端与第一混频器的射频输入端RF相连且一个自由端与第一单刀双掷开关K1的一个自由端直接相连的第二单刀双掷开关K2，以及串联后连接于第一单刀双掷开关K1的另一自由端和第二单刀双掷开关K2的另一自由端之间的第二 ×2倍频器、第三带通滤波器。
与现有技术相比，本发明具有以下有益效果：
本发明利用2次数字相位频率检测器+VCO式锁相环产生的信号与主信号混频，降主信号降频至整数/分数PLL合成器（鉴相器1）的参考输入频率范围内，进第一鉴相器的参考输入端，采用数字相位频率检测器+VCO式锁相环产生1GHz信号进第一鉴相器的射频输入端。第一鉴相器的参考输入端与射频输入端反着用，有效降低主信号的倍频次数，提高锁相环的相位噪声；1GHz可以通过第一鉴相器的小数模式实现频率源的细步进。
附图说明
图1为现有技术的锁相环（ PLL）式频率源示意图。
图2为现有技术的直接频率合成式频率源示意图。
图3为本发明的频率源原理框图。
图4为本发明中主锁相环的电路原理图。
图5为本发明中第二锁相环的电路原理图。
图6为本发明中第三锁相环的电路原理图。
图7为本发明中第四锁相环的电路原理图。
图8为本发明中降频混频电路的原理图。
图9为本发明中开关选择滤波电路的原理图。
具体实施方式
下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。
如图3所示，本发明公开的一种提高相位噪声的频率源，包括将输入的时钟信号功分为两路的第一功分器，输入端与第一功分器的一个输出端相连的第二功分器，分别与第二功分器的两个输出端相连的第二锁相环、第三锁相环，输入端与第二锁相环的输出端相连且一个输出端反馈信号至第二锁相环的第五功分器，输入端与第五功分器的另一个输出端相连的主锁相环，输入端与主锁相环的输出端相连且一个输出端直接输出信号的第六功分器，输入端与第三锁相环的输出端相连且一个输出端反馈信号至第三锁相环的第三功分器，与第六功分器的另一个输出端和第三功分器另一个输出端及主锁相环的参考输入端REFin均相连的降频混频电路，输入端与第一功分器的另一个输出端相连的第一×2倍频器，经第一带通滤波器与第一×2倍频器的输出端相连的第四锁相环，输入端与第四锁相环的输出端相连且一个输出端反馈信号至第四锁相环的第四功分器，以及与第四功分器的另一个输出端和降频混频电路相连的开关选择滤波电路。
其中，第一功分器将输入的100MHz参考时钟信号功分两路，一路为第一×2倍频器提供参考时钟信号，一路为第二功分器提供输入信号。第一×2倍频器将100MHz参考时钟信号倍频至200MHz。第一带通滤波器用于滤除200MHz的倍频杂散。第三功分器将f10～f11信号功分2路，1路为第三鉴相器提供射频输入信号，1路为第二混频器提供射频输入信号。第五功分器将1GHz信号功分2路，1路为第二鉴相器提供射频输入信号，1路为第一鉴相器提供射频输入信号。第六功分器将f1～f2信号功分2路，1路直接对外输出f1～f2信号，1路为÷2分频器提供输入信号。
如图4所示，在本实施例中，所述主锁相环包括射频输入端RF与第五功分器的一个输出端相连的第一鉴相器，一端与第一鉴相器的时钟信号输出端CPo相连的主环路滤波器，以及控制端与主环路滤波器的另一端相连且其输出端与第六功分器的输入端相连的第一压控振荡器VCO1；其中，第一鉴相器的参考输入端REFin与降频混频电路相连。该主锁相环用于产生频率f1～f2信号。
所述主环路滤波器包括正相输入端接控制电压Vt的第一运放OP1，一端与第一运放OP1的反相输入端相连且另一端与第一鉴相器的时钟信号输出端CPo相连的电阻R1，一端与第一鉴相器的时钟信号输出端CPo相连且另一端接地的电容C1，连接于第一运放OP1的反相输入端与输出端之间的电容C2，串联后并联于电容C2两端的电阻R2、电容C3，一端与第一运放OP1的输出端相连且另一端与第一压控振荡器VCO1的控制端相连的电阻R3，以及一端与第一压控振荡器VCO1的控制端相连且另一端接地的电容C4。
如图5所示，在本实施例中，所述第二锁相环包括参考输入端REFin与第二功分器的一个输出端相连的第二鉴相器，一端与第二鉴相器的NU引脚、ND引脚相连的第二环路滤波器，以及控制端与第二环路滤波器的另一端相连且其输出端与第五功分器的输入端相连的第二压控振荡器VCO2。第二锁相环用于产生1GHz信号。
所述第二环路滤波器包括正相输入端经串联后的电阻R6、电容C7到地的第二运放OP2，一端与第二运放OP2的正相输入端相连且另一端与第二鉴相器的ND引脚相连的电阻R5，一端与第二鉴相器的ND引脚相连相连且另一端接地的电容C6，一端与第二运放OP2的反相输入端相连且另一端与第二鉴相器的NU引脚相连的电阻R4，一端与第二鉴相器的NU引脚相连相连且另一端接地的电容C5，串联后连接于第二运放OP2的反相输入端与输出端之间的电阻R7、电容C8，一端与第二运放OP2的输出端相连且另一端与第二压控振荡器VCO2的控制端相连的电阻R8，以及一端与第二压控振荡器VCO2的控制端相连且另一端接地的电容C9。
如图6所示，在本实施例中，所述第三锁相环包括参考输入端REFin与第二功分器的另一个输出端相连的第三鉴相器，一端与第三鉴相器的NU引脚、ND引脚相连的第三环路滤波器，以及控制端与第三环路滤波器的另一端相连且其输出端与第三功分器的输入端相连的第三压控振荡器VCO3。第三锁相环用于产生步进100MHz的f10～f11信号。
所述第三环路滤波器包括正相输入端经串联后的电阻R11、电容C12到地的第三运放OP3，一端与第三运放OP3的正相输入端相连且另一端与第三鉴相器的ND引脚相连的电阻R10，一端与第三鉴相器的ND引脚相连相连且另一端接地的电容C11，一端与第三运放OP3的反相输入端相连且另一端与第三鉴相器的NU引脚相连的电阻R9，一端与第三鉴相器的NU引脚相连相连且另一端接地的电容C10，串联后连接于第三运放OP3的反相输入端与输出端之间的电阻R12、电容C13，一端与第三运放OP3的输出端相连且另一端与第三压控振荡器VCO3的控制端相连的电阻R13，以及一端与第三压控振荡器VCO3的控制端相连且另一端接地的电容C14。
如图7所示，在本实施例中，所述第四锁相环包括参考输入端REFin与第一带通滤波器的输出端相连的第四鉴相器，一端与第四鉴相器的NU引脚、ND引脚相连的第四环路滤波器，以及控制端与第四环路滤波器的另一端相连且其输出端与第四功分器的输入端相连的第四压控振荡器VCO4。第四锁相环用于产生步进1GHz的f7～f8信号。
所述第四环路滤波器包括正相输入端经串联后的电阻R16、电容C17到地的第四运放OP4，一端与第四运放OP4的正相输入端相连且另一端与第四鉴相器的ND引脚相连的电阻R15，一端与第四鉴相器的ND引脚相连相连且另一端接地的电容C16，一端与第四运放OP4的反相输入端相连且另一端与第四鉴相器的NU引脚相连的电阻R14，一端与第四鉴相器的NU引脚相连相连且另一端接地的电容C15，串联后连接于第四运放OP4的反相输入端与输出端之间的电阻R17、电容C18，一端与第四运放OP4的输出端相连且另一端与第四压控振荡器VCO4的控制端相连的电阻R18，以及一端与第四压控振荡器VCO4的控制端相连且另一端接地的电容C19。
如图8所示，在本实施例中，所述降频混频电路包括输入端与第六功分器的一个输出端相连的÷2分频器，本振输入端LO与÷2分频器的输出端相连且射频输入端RF与开关选择滤波电路相连的第一混频器，输入端与第一混频器的中频输出端IF相连的第二带通滤波器；本振输入端LO与第二带通滤波器的输出端相连且射频输入端RF与第三功分器的一个输出端相连的第二混频器，以及连接于第二混频器的中频输出端IF与第一鉴相器的参考输入端REFin之间的低通滤波器。
其中，÷2分频器将f1～f2信号分频产生f3～f4信号，为第一混频器提供本振信号。第一混频器将f3～f4信号与f7～f9信号混频，将f3～f4信号降频至f5～f6信号。第二带通滤波器用于滤除f5～f6信号的混频交调杂散。第二混频器将f5～f6信号与f10～f11信号混频，将f5～f6信号降频至f12～f13信号。低通滤波器用于滤除f12～f13信号的混频交调杂散后，为第一鉴相器提供参考时钟信号。
如图9所示，在本实施例中，所述开关选择滤波电路包括固定端与第四功分器的一个输出端相连的第一单刀双掷开关K1，固定端与第一混频器的射频输入端RF相连且一个自由端与第一单刀双掷开关K1的一个自由端直接相连的第二单刀双掷开关K2，以及串联后连接于第一单刀双掷开关K1的另一自由端和第二单刀双掷开关K2的另一自由端之间的第二×2倍频器、第三带通滤波器。
其中，第一单刀双掷开关K1将f7～f8信号选择2路，1路为直通，1路进第二×2倍频器。第二×2倍频器2将f7信号倍频至f9信号。第三带通滤波器用于滤除f9信号的倍频杂散。第二单刀双掷开关K2将f7～f8信号与f9信号合路输出步进1GHz的f7～f9信号，为第一混频器提供射频输入信号。
整个电路运行时，参考时钟信号经过第一功分器功分两路，一路经2倍频器倍频、带通滤波后输出200MHz为第四鉴相器提供参考时钟信号；另一路经第二功分器继续功分2路，一路为第三鉴相器提供参考时钟信号，一路为第二鉴相器提供参考时钟信号。第四鉴相器采用数字相位频率检测器，电容C15、电容C16、电阻R14、电阻R15、电阻R16、电容C17、电阻R17、电容C18、运放OP4、电阻R18、电容C19组成第四环路滤波器，VCO4输出频率f7～f8、步进1GHz的信号，功分2路，一路作第四鉴相器的回环频率，一路经第一单刀双掷开关K1选择直通输出f7～f8、f7经2倍频、第三带通滤波器输出f9，f7～f8与f9经第二单刀双掷开关K2合路输出f7～f9、步进1GHz的信号，作第一混频器的射频输入频率。第一鉴相器采用整数/分数PLL合成器，电容C1、电阻R1、电容C2、电阻R2、电容C3、电阻R3、电容C4、运放OP1组成主环路滤波器，VCO1输出频率f1～f2，功分2路，一路直接输出f1～f2细步进信号，一路经2分频产生f3～f4信号，作第一混频器的LO信号，与f7～f9混频产生f5～f6信号。f5～f6经第二带通滤波器滤波后作第二混频器的LO信号。第三鉴相器采用数字相位频率检测器，电容C10、电容C11、电阻R9、电阻R10、电阻R11、电容C12、电阻R12、电容C13、运放OP3、R13、电容C14组成第三环路滤波器，VCO3输出频率f0～f11、步进100MHz的信号，功分2路，一路作第三鉴相器的回环频率，另一路作第二混频器的射频输入频率与f5～f6混频产生f12～f13信号，f12～f13信号经低通滤波器滤波后进第一鉴相器的REFin参考输入端。第二鉴相器采用数字相位频率检测器，电容C5、电容C6、电阻R4、电阻R5、电阻R6、电容C7、电阻R7、电容C8、运放2、电阻R8、电容C9组成第二环路滤波器，VCO2输出频率1GHz的信号，功分2路，一路作第二鉴相器的回环频率，另一路输出进第一鉴相器的RF射频输入端。本发明中的频率源，能够实现宽带频率源的小步进，并提高宽带频率源的相位噪声。
上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

Claims (7)

1.一种提高相位噪声的频率源，其特征在于，包括将输入的时钟信号功分为两路的第一功分器，输入端与第一功分器的一个输出端相连的第二功分器，分别与第二功分器的两个输出端相连的第二锁相环、第三锁相环，输入端与第二锁相环的输出端相连且一个输出端反馈信号至第二锁相环的第五功分器，输入端与第五功分器的另一个输出端相连的主锁相环，输入端与主锁相环的输出端相连且一个输出端直接输出信号的第六功分器，输入端与第三锁相环的输出端相连且一个输出端反馈信号至第三锁相环的第三功分器，与第六功分器的另一个输出端和第三功分器另一个输出端及主锁相环的参考输入端REFin均相连的降频混频电路，输入端与第一功分器的另一个输出端相连的第一×2倍频器，经第一带通滤波器与第一×2倍频器的输出端相连的第四锁相环，输入端与第四锁相环的输出端相连且一个输出端反馈信号至第四锁相环的第四功分器，以及与第四功分器的另一个输出端和降频混频电路相连的开关选择滤波电路。
2.根据权利要求1所述的一种提高相位噪声的频率源，其特征在于，所述主锁相环包括射频输入端RF与第五功分器的一个输出端相连的第一鉴相器，一端与第一鉴相器的时钟信号输出端CPo相连的主环路滤波器，以及控制端与主环路滤波器的另一端相连且其输出端与第六功分器的输入端相连的第一压控振荡器VCO1；其中，第一鉴相器的参考输入端REFin与降频混频电路相连；
所述主环路滤波器包括正相输入端接控制电压Vt的第一运放OP1，一端与第一运放OP1的反相输入端相连且另一端与第一鉴相器的时钟信号输出端CPo相连的电阻R1，一端与第一鉴相器的时钟信号输出端CPo相连且另一端接地的电容C1，连接于第一运放OP1的反相输入端与输出端之间的电容C2，串联后并联于电容C2两端的电阻R2、电容C3，一端与第一运放OP1的输出端相连且另一端与第一压控振荡器VCO1的控制端相连的电阻R3，以及一端与第一压控振荡器VCO1的控制端相连且另一端接地的电容C4。
3.根据权利要求2所述的一种提高相位噪声的频率源，其特征在于，所述第二锁相环包括参考输入端REFin与第二功分器的一个输出端相连的第二鉴相器，一端与第二鉴相器的NU引脚、ND引脚相连的第二环路滤波器，以及控制端与第二环路滤波器的另一端相连且其输出端与第五功分器的输入端相连的第二压控振荡器VCO2；
所述第二环路滤波器包括正相输入端经串联后的电阻R6、电容C7到地的第二运放OP2，一端与第二运放OP2的正相输入端相连且另一端与第二鉴相器的ND引脚相连的电阻R5，一端与第二鉴相器的ND引脚相连相连且另一端接地的电容C6，一端与第二运放OP2的反相输入端相连且另一端与第二鉴相器的NU引脚相连的电阻R4，一端与第二鉴相器的NU引脚相连相连且另一端接地的电容C5，串联后连接于第二运放OP2的反相输入端与输出端之间的电阻R7、电容C8，一端与第二运放OP2的输出端相连且另一端与第二压控振荡器VCO2的控制端相连的电阻R8，以及一端与第二压控振荡器VCO2的控制端相连且另一端接地的电容C9。
4.根据权利要求3所述的一种提高相位噪声的频率源，其特征在于，所述第三锁相环包括参考输入端REFin与第二功分器的另一个输出端相连的第三鉴相器，一端与第三鉴相器的NU引脚、ND引脚相连的第三环路滤波器，以及控制端与第三环路滤波器的另一端相连且其输出端与第三功分器的输入端相连的第三压控振荡器VCO3；
所述第三环路滤波器包括正相输入端经串联后的电阻R11、电容C12到地的第三运放OP3，一端与第三运放OP3的正相输入端相连且另一端与第三鉴相器的ND引脚相连的电阻R10，一端与第三鉴相器的ND引脚相连相连且另一端接地的电容C11，一端与第三运放OP3的反相输入端相连且另一端与第三鉴相器的NU引脚相连的电阻R9，一端与第三鉴相器的NU引脚相连相连且另一端接地的电容C10，串联后连接于第三运放OP3的反相输入端与输出端之间的电阻R12、电容C13，一端与第三运放OP3的输出端相连且另一端与第三压控振荡器VCO3的控制端相连的电阻R13，以及一端与第三压控振荡器VCO3的控制端相连且另一端接地的电容C14。
5.根据权利要求4所述的一种提高相位噪声的频率源，其特征在于，所述第四锁相环包括参考输入端REFin与第一带通滤波器的输出端相连的第四鉴相器，一端与第四鉴相器的NU引脚、ND引脚相连的第四环路滤波器，以及控制端与第四环路滤波器的另一端相连且其输出端与第四功分器的输入端相连的第四压控振荡器VCO4；
所述第四环路滤波器包括正相输入端经串联后的电阻R16、电容C17到地的第四运放OP4，一端与第四运放OP4的正相输入端相连且另一端与第四鉴相器的ND引脚相连的电阻R15，一端与第四鉴相器的ND引脚相连相连且另一端接地的电容C16，一端与第四运放OP4的反相输入端相连且另一端与第四鉴相器的NU引脚相连的电阻R14，一端与第四鉴相器的NU引脚相连相连且另一端接地的电容C15，串联后连接于第四运放OP4的反相输入端与输出端之间的电阻R17、电容C18，一端与第四运放OP4的输出端相连且另一端与第四压控振荡器VCO4的控制端相连的电阻R18，以及一端与第四压控振荡器VCO4的控制端相连且另一端接地的电容C19。
6.根据权利要求5所述的一种提高相位噪声的频率源，其特征在于，所述降频混频电路包括输入端与第六功分器的一个输出端相连的÷2分频器，本振输入端LO与÷2分频器的输出端相连且射频输入端RF与开关选择滤波电路相连的第一混频器，输入端与第一混频器的中频输出端IF相连的第二带通滤波器；本振输入端LO与第二带通滤波器的输出端相连且射频输入端RF与第三功分器的一个输出端相连的第二混频器，以及连接于第二混频器的中频输出端IF与第一鉴相器的参考输入端REFin之间的低通滤波器。
7.根据权利要求6所述的一种提高相位噪声的频率源，其特征在于，所述开关选择滤波电路包括固定端与第四功分器的一个输出端相连的第一单刀双掷开关K1，固定端与第一混频器的射频输入端RF相连且一个自由端与第一单刀双掷开关K1的一个自由端直接相连的第二单刀双掷开关K2，以及串联后连接于第一单刀双掷开关K1的另一自由端和第二单刀双掷开关K2的另一自由端之间的第二×2倍频器、第三带通滤波器。
CN202311337428.0A 2023-10-17 2023-10-17 一种提高相位噪声的频率源 Active CN117081583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311337428.0A CN117081583B (zh) 2023-10-17 2023-10-17 一种提高相位噪声的频率源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311337428.0A CN117081583B (zh) 2023-10-17 2023-10-17 一种提高相位噪声的频率源

Publications (2)

Publication Number Publication Date
CN117081583A true CN117081583A (zh) 2023-11-17
CN117081583B CN117081583B (zh) 2024-02-13

Family

ID=88708393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311337428.0A Active CN117081583B (zh) 2023-10-17 2023-10-17 一种提高相位噪声的频率源

Country Status (1)

Country Link
CN (1) CN117081583B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117420351A (zh) * 2023-12-18 2024-01-19 成都世源频控技术股份有限公司 一种瞬时测频电路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501259B1 (en) * 2000-10-12 2002-12-31 Industrial Technology Research Institute Analog phase frequency detecting apparatus and method
US20060160492A1 (en) * 2005-01-20 2006-07-20 Jensen Henrik T PLL frequency synthesizer architecture for low phase noise and reference spurs
US20090302904A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Phase Frequency Detector Circuit for Implementing Low PLL Phase Noise and Low Phase Error
CN103957008A (zh) * 2014-05-21 2014-07-30 北京遥测技术研究所 一种多环混频锁相频率合成的s频段小步进频率综合器
US20160365865A1 (en) * 2013-11-25 2016-12-15 Nanowave Technologies, Inc. Digitally compensated phase locked oscillator
CN209120163U (zh) * 2018-10-17 2019-07-16 珠海市美信电子科技有限公司 一种节能锁相环降频器
CN211830747U (zh) * 2019-12-12 2020-10-30 南京恒波科技有限公司 一种超低相噪和低杂散步进频率源的链路结构
CN115694475A (zh) * 2022-12-30 2023-02-03 中国电子科技集团公司第二十九研究所 全相参基准信号产生电路、组合电路及控制方法
CN115842549A (zh) * 2023-02-15 2023-03-24 成都天锐星通科技有限公司 一种频率综合器
CN116170009A (zh) * 2023-04-21 2023-05-26 成都世源频控技术股份有限公司 一种宽频带、低相位噪声、细步进频率源产生电路
CN116318122A (zh) * 2022-12-27 2023-06-23 成都爱科特科技发展有限公司 一种超宽带小型化便携式信号源
CN116647232A (zh) * 2023-07-26 2023-08-25 成都世源频控技术股份有限公司 一种提高跳频时间的频率源合成电路
CN116781070A (zh) * 2023-08-18 2023-09-19 成都世源频控技术股份有限公司 一种高质量频谱的小型化点频源

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501259B1 (en) * 2000-10-12 2002-12-31 Industrial Technology Research Institute Analog phase frequency detecting apparatus and method
US20060160492A1 (en) * 2005-01-20 2006-07-20 Jensen Henrik T PLL frequency synthesizer architecture for low phase noise and reference spurs
US20090302904A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Phase Frequency Detector Circuit for Implementing Low PLL Phase Noise and Low Phase Error
US20160365865A1 (en) * 2013-11-25 2016-12-15 Nanowave Technologies, Inc. Digitally compensated phase locked oscillator
CN103957008A (zh) * 2014-05-21 2014-07-30 北京遥测技术研究所 一种多环混频锁相频率合成的s频段小步进频率综合器
CN209120163U (zh) * 2018-10-17 2019-07-16 珠海市美信电子科技有限公司 一种节能锁相环降频器
CN211830747U (zh) * 2019-12-12 2020-10-30 南京恒波科技有限公司 一种超低相噪和低杂散步进频率源的链路结构
CN116318122A (zh) * 2022-12-27 2023-06-23 成都爱科特科技发展有限公司 一种超宽带小型化便携式信号源
CN115694475A (zh) * 2022-12-30 2023-02-03 中国电子科技集团公司第二十九研究所 全相参基准信号产生电路、组合电路及控制方法
CN115842549A (zh) * 2023-02-15 2023-03-24 成都天锐星通科技有限公司 一种频率综合器
CN116170009A (zh) * 2023-04-21 2023-05-26 成都世源频控技术股份有限公司 一种宽频带、低相位噪声、细步进频率源产生电路
CN116647232A (zh) * 2023-07-26 2023-08-25 成都世源频控技术股份有限公司 一种提高跳频时间的频率源合成电路
CN116781070A (zh) * 2023-08-18 2023-09-19 成都世源频控技术股份有限公司 一种高质量频谱的小型化点频源

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZHANG WEIJIA: "research on high performance frequency synthesizer in radio frequency integrated circuits", IEEE ACCESS, pages 23444 - 23455 *
丁孝永;黄培康;冯克明;: "一种高频谱纯度合成信号源实现方案", ***工程与电子技术, no. 02, pages 16 - 19 *
庞春辉: "Ka波段低相噪锁相倍频源设计", 电磁场与微波, pages 502 - 506 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117420351A (zh) * 2023-12-18 2024-01-19 成都世源频控技术股份有限公司 一种瞬时测频电路
CN117420351B (zh) * 2023-12-18 2024-03-26 成都世源频控技术股份有限公司 一种瞬时测频电路

Also Published As

Publication number Publication date
CN117081583B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
CN108736889B (zh) 低杂散\低相噪频率综合器
CN103762978A (zh) 基于谐波混频的无分频器宽带低相噪频率合成器
CN116170009B (zh) 一种宽频带、低相位噪声、细步进频率源产生电路
CN117081583B (zh) 一种提高相位噪声的频率源
CN112688686B (zh) 一种小型化宽带频率合成装置
CN115842549B (zh) 一种频率综合器
CN116781070B (zh) 一种高质量频谱的小型化点频源
CN108988857A (zh) 一种基于光电振荡器的宽带低相噪频率合成器及方法
CN116470909A (zh) 一种低相位噪声细步进频率合成电路及其合成方法
CN113541678A (zh) 一种双环混频锁相电路、装置及锁相方法
CN110289858B (zh) 一种宽带细步进捷变频合***
CN113794473B (zh) 一种通用化的频率合成器及合成方法
CN105553475A (zh) 基于数字分频与谐波混频的高频点频源合成电路
CN113726334A (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN110729996B (zh) 一种小型化两次锁相的锁相环电路及方法
CN210041797U (zh) 一种新型超宽带低相噪频率源
CN113162617B (zh) 一种低相噪x波段频率源及其调制方法
CN208445546U (zh) 一种基于光电振荡器的宽带低相噪频率合成器
CN105119599A (zh) 一种基于dds和pll组成的宽带低步进高速频率合成器
CN115940938A (zh) 一种低相位噪声快速宽带扫频频率源
CN212850458U (zh) 一种宽带本振电路
CN211127780U (zh) 一种超宽带Ku波段小数分频锁相跳频源
CN108712171B (zh) 一种多次内插混频环的频率合成电路及其实现方法
CN208046593U (zh) 一种多次内插混频环的频率合成电路
CN111769830A (zh) 宽带本振电路及本振信号产生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant