CN117076337A - 一种数据传输方法、装置、电子设备及可读存储介质 - Google Patents
一种数据传输方法、装置、电子设备及可读存储介质 Download PDFInfo
- Publication number
- CN117076337A CN117076337A CN202311345094.1A CN202311345094A CN117076337A CN 117076337 A CN117076337 A CN 117076337A CN 202311345094 A CN202311345094 A CN 202311345094A CN 117076337 A CN117076337 A CN 117076337A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- data
- target
- target data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000005540 biological transmission Effects 0.000 title claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 claims abstract description 19
- 238000013461 design Methods 0.000 claims description 37
- 238000004891 communication Methods 0.000 claims description 18
- 238000012856 packing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明实施例提供一种数据传输方法、装置、电子设备及可读存储介质，涉及计算机技术领域。该方法包括：在满足数据获取条件的情况下，利用逻辑读取模块获取大容量存储单元中的目标数据；按照目标数据在大容量存储单元中的存储地址，对目标数据进行打包，得到目标文件；在目标文件中，目标数据与所述存储地址一一对应；将目标文件发送至目标设备，以供目标设备对目标文件进行解析使用。本发明实施例为从可编程逻辑芯片的大容量存储单元中往目标设备读取配置数据提供了切实可行的实现方式，提高了从可编程逻辑芯片往目标设备读取配置数据的效率。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种数据传输方法、装置、电子设备及可读存储介质。
背景技术
Readback技术在现场可编程门阵列（Field-Programmable Gate Array，FPGA）的设计和验证中起到关键的作用。通过Readback技术可以将FPGA芯片中的配置数据读取到仿真软件中进行验证、调试、备份等操作。
目前，FPGA供应商通常提供了FPGA开发工具和命令行选项，允许用户执行Readback操作。这些操作通常允许用户将配置数据从FPGA读取到外部存储设备中，以便进行后续处理。
但是，FPGA芯片中除了常规的逻辑配置外，还可能存在一些大容量存储单元，例如，赛灵思（xilinx）的超级内存（UltraRAM，URAM）。目前的Readback技术无法从大容量存储单元中读取数据。
发明内容
本发明实施例提供一种数据传输方法、装置、电子设备及可读存储介质，可以解决相关技术中无法从可编程逻辑芯片的大容量存储单元中读取数据的问题。
为了解决上述问题，本发明实施例公开了一种数据传输方法，应用于可编程逻辑芯片，所述可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元，所述大容量存储单元用于存储所述待测设计的配置数据，所述逻辑读取模块与所述大容量存储单元并列，共同连接在所述待测设计的数据输出端口；所述方法包括：
在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据；
按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应；
将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
另一方面，本发明实施例公开了一种数据传输装置，应用于可编程逻辑芯片，所述可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元，所述大容量存储单元用于存储所述待测设计的配置数据，所述逻辑读取模块与所述大容量存储单元并列，共同连接在所述待测设计的数据输出端口；所述装置包括：
获取模块，用于在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据；
打包模块，用于按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应；
发送模块，用于将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
再一方面，本发明实施例还公开了一种电子设备，所述电子设备包括处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放可执行指令，所述可执行指令使所述处理器执行前述的数据传输方法。
本发明实施例还公开了一种可读存储介质，当所述可读存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行前述的数据传输方法。
本发明实施例包括以下优点：
本发明实施例提供了一种数据传输方法，通过在可编程逻辑芯片中增加设置逻辑读取模块，使得可编程逻辑芯片在满足数据获取条件的情况下，可以利用逻辑读取模块从可编程逻辑芯片的大容量存储单元中获取目标数据，并按照目标数据在大容量存储单元中的存储地址，将目标数据打包为目标文件，以目标文件的形式将大容量存储单元中的配置数据读取至目标设备，为从可编程逻辑芯片的大容量存储单元中往目标设备读取配置数据提供了切实可行的实现方式，提高了从可编程逻辑芯片往目标设备读取配置数据的效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一种数据传输方法实施例的步骤流程图；
图2是本发明的一种数据传输***的架构示意图；
图3是本发明的另一种数据传输***的架构示意图；
图4是本发明的一种数据传输装置的结构框图；
图5是本发明示例提供的一种用于数据传输的电子设备的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中的术语“和/或”用于描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本发明实施例中术语“多个”是指两个或两个以上，其它量词与之类似。
方法实施例
参照图1，示出了本发明的一种数据传输方法实施例的步骤流程图，所述方法具体可以包括如下步骤：
步骤101、在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据。
步骤102、按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应。
步骤103、将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
本发明实施例提供的数据传输方法可以应用于可编程逻辑芯片，该可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元；大容量存储单元用于存储待测设计的配置数据，逻辑读取模块与大容量存储单元并列，共同连接在待测设计的数据输出端口。其中，可编程逻辑芯片可以为FPGA芯片，待测设计（Design Under Test，DUT）为运行在FPGA芯片上的硬件设计，是原型验证中待测试的电路设计或实现。大容量存储单元可以是URAM，也可以是其他FPGA厂商提供的其他大容量存储单元，本发明实施例对此不作具体限定。
逻辑读取模块为本发明实施例为读取大容量存储单元中配置数据的模块，逻辑读取模块与大容量存储单元并列，且共同连接在待测设计的数据输出端口，用于在满足数据获取条件的情况下获取待测设计存储至大容量存储单元中的目标数据，并按照目标数据在大容量存储单元中的存储地址，对目标数据进行打包，得到目标文件，以及将目标文件发送至目标设备。
在本发明实施例中，逻辑读取模块可以包括但不限于集成逻辑分析器（Integrated Logic Analyzer，ILA）、SignalTap、虚拟输入输出（Virtual Input/Output，VIO）端口、逻辑读（Read Logic）器件等。其中，虚拟输入输出端口与逻辑读器件配合设置，虚拟输入输出端口在可编程逻辑芯片中常常用于测试、调试和验证电路。它允许设计人员以软件的方式模拟和操作电路的输入和输出，而无需实际连接物理信号，提供了更灵活、高效的测试和调试方式。SignalTap是一种基于硬件的逻辑分析工具，允许设计人员实时监视和分析可编程逻辑芯片内部的信号。
目标设备可以是安装有仿真软件的个人计算机（personal computer，PC）设备，也可以是可编程逻辑芯片之外的外部存储设备，本发明实施例对此不作具体限定。
需要说明的是，可编程逻辑芯片可以通过通用串行总线（Universal Serial Bus，USB）接口、以太网、光纤接口中的任一项与目标设备建立连接。
参照图2，示出了本发明的一种数据传输***的架构示意图。该数据传输***包括可编程逻辑芯片20和目标设备30，可编程逻辑芯片20与目标设备30建立连接，用于将目标文件发送至目标设备30。
其中，可编程逻辑芯片20包括待测设计201、大容量存储单元202和逻辑读取模块203，并且逻辑读取模块203与大容量存储单元202并列，共同连接在待测设计201的数据输出端口。
在本发明实施例中，可编程逻辑芯片在运行过程中满足数据获取条件的情况下，可以利用逻辑读取模块从大容量存储单元中获取目标数据。其中，目标数据为存储在大容量存储单元中的部分数据或者全部数据，存储在大容量存储单元中数据为待测设计的配置数据。
其中，可以设置与逻辑读取模块对应的预设缓存区域，可编程逻辑芯片在执行步骤101获取到目标数据之后，可以将目标数据暂存至预设缓存区域，在满足数据发送条件的情况下，再执行步骤102得到目标文件，并执行步骤步骤103将目标文件发送至目标设备；当然，也可以不设置预设缓存区域，可编程逻辑芯片在执行步骤101获取到目标数据之后，可以直接执行步骤102和步骤103将目标数据对应的目标文件发送至目标设备。
需要说明的是，在设置预设缓存区域的情况下，逻辑读取模块可以是集成逻辑分析器和SignalTap中的任一种，预设缓存区域为在逻辑读取模块中开辟的存储空间。在不设置预设缓存区域的情况下，逻辑读取模块可以是配合设置的虚拟输入输出端口与逻辑读器件，其中，虚拟输入输出端口通过逻辑读器件与大容量存储单元连接。
可编程逻辑芯片执行步骤102和步骤103的条件，也即数据获取条件，可以包括但不限于：可编程逻辑芯片捕获到针对大容量存储单元的读回信号、可编程逻辑芯片运行至预设断点等。
在本发明实施例中，可编程逻辑芯片在按照目标数据在大容量存储单元中的存储地址，对目标数据进行打包的过程中，可以首先确定目标数据在大容量存储单元中的存储地址，然后再将目标数据与存储地址按照一一对应的关系打包为目标文件。
可编程逻辑芯片可以基于待测设计向大容量存储单元中写入配置数据时的写入信号确定目标数据在大容量存储单元中的存储地址，也可以通过遍历大容量存储单元的方式确定目标数据在大容量存储单元中的存储地址，本发明实施例对可编程逻辑芯片确定存储地址的方式不作具体限定。
在本发明实施例中，可编程逻辑芯片可以按照存储地址，将目标数据打包为csv格式的文件，也可以将目标数据打包为txt格式或者excel格式的文件，关于目标文件的具体文件格式，可以基于可编程逻辑芯片厂商提供的打包逻辑确定，本发明实施例对此不作具体限定。
目标设备在接收到目标文件之后，可以基于与目标文件的文件格式相应的解析逻辑对目标文件进行解析，并对解析后的目标文件中的目标数据进行使用。
在目标设备是安装有仿真软件的个人计算机设备的情况下，目标设备可以包括解析模块，仿真软件和该仿真软件对应的缓存区域（例如，sys_tb.v文件）。其中，解析模块用于对目标文件进行解析，并将解析后的目标文件中的目标数据和存储地址存储至缓存区域，以供仿真软件基于目标数据对待测设计进行验证、调试、备份等操作。具体地，目标设备在接收到可编程逻辑芯片发送的目标文件的情况下，首先确定目标文件的文件格式，并基于该文件格式对应的解析逻辑将目标文件解析为仿真软件支持的目标格式；将解析后的目标文件中的目标数据和存储地址写入仿真软件对应的缓存区域。
作为一种示例，目标设备中安装的仿真软件为ModelSim，大容量存储单元为URAM。目标设备在接收到可编程逻辑芯片发送的目标文件的情况下，首先确定目标文件的文件格式为csv格式（例如，ila_uram-state.csv），并基于csv格式对应的解析逻辑将目标文件解析为ModelSim支持的目标格式（例如，uram_rb_dump.py）；将解析后的目标文件中的目标数据和存储地址写入仿真软件对应的缓存区域，例如，该缓存区域可以是sys_tb.v文件或者其他形式的缓存区域，目标数据和存储地址在缓存区域中的存储格式可以为loan_en,rb_addr,rb_wdata。参照表1，示出了本发明中仿真软件对应的缓存区域中目标数据和存储地址之间的对应关系。
表1
需要说明的是，表1中示出目标数据和存储地址之间的对应关系只是一种示例，在实际应用场景下，不同的目标数据的数据内容以及存储地址不同。
在本发明实施例中，在目标设备是外部存储设备的情况下，目标设备可以包括解析模块和存储区域，解析模块用于对目标文件进行解析，并将解析后的目标文件中的目标数据和存储地址存储至存储区域。
本发明实施例提供的数据传输方法，通过在可编程逻辑芯片中增加设置逻辑读取模块，使得可编程逻辑芯片在满足数据获取条件的情况下，可以利用逻辑读取模块从可编程逻辑芯片的大容量存储单元中获取目标数据，并按照目标数据在大容量存储单元中的存储地址，将目标数据打包为目标文件，以目标文件的形式将大容量存储单元中的配置数据读取至目标设备，为从可编程逻辑芯片的大容量存储单元中往目标设备读取配置数据提供了切实可行的实现方式，提高了从可编程逻辑芯片往目标设备读取配置数据的效率。
可选地，所述数据获取条件包括以下至少一项：
捕获到所述大容量存储单元对应的写信号，且所述写信号有效；
捕获到针对所述大容量存储单元的读回信号。
在本发明实施例中，在大容量存储单元对应的写信号有效的情况下，表明有待测设计的配置数据写入到大容量存储单元，可编程逻辑芯片可以利用逻辑读取模块基于该写信号，获取存储到大容量存储单元中的目标数据，以及目标数据在大容量存储单元中的存储地址。此时，目标数据为写信号对应的配置数据。
读回信号可以是基于Readback技术生成的读回信号。具体地，读回信号可以是目标设备在满足目标数据读回条件的情况下，生成并向可编程逻辑芯片发送的信号；读回信号也可以是可编程芯片在满足目标数据读回条件的情况下，生成的信号。此时，目标数据为读回信号对应的配置数据。
其中，数据写回条件包括但不限于：被测设计运行出错、被测设计的运行时间达到预设时间周期等。
可以理解的是，可编程逻辑芯片可以在每次有数据写入大容量存储单元的情况下或者需要将大容量存储单元中的数据写回到目标设备的情况下，利用逻辑读取模块获取大容量存储单元中的目标数据。
具体地，可编程逻辑芯片可以在每次捕获到大容量存储单元对应的写信号，且所述写信号有效的情况下，利用逻辑读取模块获取大容量存储单元中的目标数据。可编程逻辑芯片也可以在每次捕获到针对所述大容量存储单元的读回信号的情况下，利用逻辑读取模块获取大容量存储单元中的目标数据。
其中，可编程逻辑芯片可以通过逻辑读取模块捕获大容量存储单元对应的写信号或者读回信号；可编程逻辑芯片也可以通过逻辑读取模块之外的其他功能模块捕获大容量存储单元对应的写信号或者读回信号，本发明实施例对此不作具体限定。
可选地，步骤101所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
步骤1011、在数据获取条件为捕获到所述大容量存储单元对应的写信号，且所述写信号有效的情况下，利用所述逻辑读取模块记录所述写信号携带的写入地址和待写入数据。
步骤1012、将所述待写入数据确定为目标数据。
步骤1013、将所述写入地址确定为所述目标数据在所述大容量存储单元中的存储地址。
在本发明实施例中，写信号携带有待写入数据和该待写入数据在大容量存储单元中的写入地址。其中，写入数据和写入地址一一对应，一个写入信号可以携带有至少一组待写入数据和该待写入数据对应的写入地址。
可以理解的是，在数据获取条件为捕获到大容量存储单元对应的写信号，且写信号有效的情况下，逻辑读取模块可以直接根据写信号中携带的待写入数据和写入地址确定目标数据和存储地址，而不需要通过访问大容量存储单元的方式获取目标数据和存储地址，提高了利用逻辑读取模块获取大容量存储单元中的目标数据的效率。
具体地，在捕获到大容量存储单元对应的写信号，且写信号有效的情况下，逻辑读取模块可以按照待写入数据和写入地址之间一一对应的关系，对写信号中的待写入数据和写入地址进行记录，并将待写入数据确定为目标数据，将待写入数据对应的写入地址确定为目标数据在大容量存储单元中的存储地址。
可选地，步骤101所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
步骤1014、在数据获取条件为捕获到针对所述大容量存储单元的读回信号的情况下，利用所述逻辑读取模块遍历所述大容量存储单元，读取所述大容量存储单元中存储的目标数据。
在本发明实施例中，读回信号可以用于指示逻辑读取模块读取大容量存储单元中存储的部分或全部数据。
具体地，在捕获到针对大容量存储单元的读回信号，且读回信号用于指示逻辑读取模块读取大容量存储单元中存储的全部数据的情况下，可编程逻辑芯片可以利用逻辑读取模块遍历大容量存储单元，读取大容量存储单元中存储的全部数据，并将读取的全部数据作为目标数据。
在捕获到针对大容量存储单元的读回信号，且读回信号用于指示逻辑读取模块读取大容量存储单元中存储的部分数据的情况下，读回信号可以携带需要读取的目标数据对应的存储地址，可编程逻辑芯片可以利用逻辑读取模块，基于读回信号携带的存储地址遍历大容量存储单元，从存储地址处读取目标数据。
可选地，所述逻辑读取模块配置有预设存储空间；在步骤102按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件之前，所述方法还包括：
步骤S11、按照所述目标数据在所述大容量存储单元中的存储地址，将所述目标数据存储至所述预设存储空间。
在本发明实施例中，在逻辑读取模块配置有预设存储空间的情况下，可编程逻辑芯片在利用逻辑读取模块获取大容量存储单元中的目标数据之后，可以将目标数据存储至预设存储空间。之后，在满足执行步骤102和步骤103的条件的情况下，可编程逻辑芯片再利用逻辑读取模块从预设存储空间中将目标数据读出，并执行步骤102和步骤103。
其中，目标存储空间的使用深度与大容量存储单元的使用深度相同。示例性地，在大容量存储单元的使用深度为4096的情况下，也可以相应地为逻辑读取模块配置使用深度为4096的预设存储空间。
需要说明的是，在步骤101中，可编程逻辑芯片在利用逻辑读取模块获取大容量存储单元中的目标数据的同时，也可以记录各组目标数据对应的存储地址，并将目标数据和存储地址按照一一对应的关系存储至预设存储空间。
在本发明实施例中，在逻辑读取模块为集成逻辑分析器或者SignalTap的情况下，可以在集成逻辑分析器或者SignalTap中配置预设存储空间；在逻辑读取模块为配合设置的虚拟输入输出端口和逻辑读器件的情况下，可以在逻辑读器件中配置预设存储空间。
可选地，所述逻辑读取模块包括虚拟输入输出接口和逻辑读器件；步骤101所述所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
步骤1015、在满足数据获取条件的情况下，利用所述逻辑读器件获取所述大容量存储单元中的目标数据。
步骤1016、利用所述虚拟输入输出接口，按照预设周期从所述逻辑读器件中获取所述目标数据。
步骤102所述按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件，包括：
步骤1021、利用所述虚拟输入输出接口对所述目标数据和所述目标数据在所述大容量存储单元中的存储地址进行打包，得到目标文件。
步骤103所述将所述目标文件发送至目标设备，包括：
步骤1031、利用所述虚拟输入输出接口将所述目标文件发送至目标设备。
参照图3，示出了发明的另一种数据传输***的架构示意图。该***包括可编程逻辑芯片20和目标设备30；其中，可编程逻辑芯片20包括待测设计201、大容量存储单元202和逻辑读取模块203，并且，逻辑读取模块203包括逻辑读器件2031和模拟输入输出端口2032。
具体地，逻辑读器件与大容量存储单元连接，用于在满足数据获取条件的情况下，获取所述大容量存储单元中的目标数据，以供虚拟输入输出接口，按照预设周期从逻辑读器件中获取目标数据。
其中，逻辑读器件配置有预设存储空间，可编程逻辑芯片在利用逻辑读器件获取大容量存储单元中的目标数据之后，可以将目标数据存储至预设存储空间中；之后，可编程逻辑芯片可以利用虚拟输入输出接口，按照预设周期从逻辑读器件的预设存储空间中获取目标数据。
需要说明的是，预设周期可以可编程逻辑芯片运行的时钟周期，也可以是由多个时钟周期构成的周期。在本发明实施例中，可以在预设周期处设置预设断点，在可编程逻辑芯片运行至预设断点时，中断可编程逻辑芯片的运行过程，可编程逻辑芯片利用虚拟输入输出接口，遍历逻辑读器件，从逻辑读器件中获取目标数据。
在本发明实施例中，在逻辑读取模块为集成逻辑分析器或者SignalTap的情况下，由于需要配置预设存储空间，使得逻辑读取模块需要占据较大的电路面积，同时，由于预设存储空间的存在，逻辑读取模块可以在可编程逻辑芯片中正常运行的过程中，按照目标数据在大容量存储单元中的存储地址，对目标数据进行打包，得到目标文件，并将目标文件发送至目标设备。因此，无需额外的数据读回时间，具有较高的数据读回效率。
在逻辑读取模块包括虚拟输入输出端口和逻辑读器件的情况下，无需为虚拟输入输出接口配置预设存储空间，因此虚拟输入输出端口占据较小的电路面积，但是，在利用虚拟输入输出接口，从逻辑读器件中获取目标数据时需要中断可编程逻辑芯片的运行，数据读回时间较长。
在实际应用过程中，可以基于可编程逻辑芯片的电路面积和数据读回至目标设备的效率要求，灵活确定逻辑读取模块，本发明实施例对此不作具体限定。
作为一种示例，待测设计为NutShell，NutShell综合实现后共用了4个集成逻辑分析器，该集成逻辑分析器都来自TopMain.v里面的array_3_ext模块，可编程逻辑芯片可以在捕获到大容量存储单元对应的写信号，且写信号有效（write_enable）的情况下，利用逻辑读取模块获取大容量存储单元中的目标数据，以及目标数据对应的存储地址（addr+data），具体实现过程如下：
module array_3_ext(
input RW0_clk,
input [11:0] RW0_addr,
input RW0_en,
input RW0_wmode,
input [3:0] RW0_wmask, //<---4*wr_en
input [255:0] RW0_wdata,
output [255:0] RW0_rdata
);
reg reg_RW0_ren;
reg [11:0] reg_RW0_addr;
reg [255:0] ram [4095:0]; //<---4*URAM
...
...
...
如上述代码所示，通过“reg [255:0] ram [4095:0]”可以轻易截取待测设计发送至URAM中的目标数据及目标数据的存储地址。
综上，本发明实施例提供了一种数据传输方法，通过在可编程逻辑芯片中增加设置逻辑读取模块，使得可编程逻辑芯片在满足数据获取条件的情况下，可以利用逻辑读取模块从可编程逻辑芯片的大容量存储单元中获取目标数据，并按照目标数据在大容量存储单元中的存储地址，将目标数据打包为目标文件，以目标文件的形式将大容量存储单元中的配置数据读取至目标设备，为从可编程逻辑芯片的大容量存储单元中往目标设备读取配置数据提供了切实可行的实现方式，提高了从可编程逻辑芯片往目标设备读取配置数据的效率。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
装置实施例
参照图4，示出了本发明的一种数据传输装置的结构框图，应用于可编程逻辑芯片，所述可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元，所述大容量存储单元用于存储所述待测设计的配置数据，所述逻辑读取模块与所述大容量存储单元并列，共同连接在所述待测设计的数据输出端口；所述装置具体可以包括：
获取模块401，用于在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据；
打包模块402，用于按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应；
发送模块403，用于将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
可选地，所述数据获取条件包括以下至少一项：
捕获到所述大容量存储单元对应的写信号，且所述写信号有效；
捕获到针对所述大容量存储单元的读回信号。
可选地，所述获取模块，包括：
记录子模块，用于在数据获取条件为捕获到所述大容量存储单元对应的写信号，且所述写信号有效的情况下，利用所述逻辑读取模块记录所述写信号携带的写入地址和待写入数据；
第一确定子模块，用于将所述待写入数据确定为目标数据；
第二确定子模块，用于将所述写入地址确定为所述目标数据在所述大容量存储单元中的存储地址。
可选地，所述获取模块，包括：
读取子模块，用于在数据获取条件为捕获到针对所述大容量存储单元的读回信号的情况下，利用所述逻辑读取模块遍历所述大容量存储单元，读取所述大容量存储单元中存储的目标数据。
可选地，所述逻辑读取模块配置有预设存储空间；所述装置还包括：
存储模块，用于按照所述目标数据在所述大容量存储单元中的存储地址，将所述目标数据存储至所述预设存储空间。
可选地，所述逻辑读取模块包括虚拟输入输出接口和逻辑读器件；所述获取模块，包括：
第一获取子模块，用于在满足数据获取条件的情况下，利用所述逻辑读器件获取所述大容量存储单元中的目标数据；
第二获取子模块，用于利用所述虚拟输入输出接口，按照预设周期从所述逻辑读器件中获取所述目标数据；
所述打包模块，包括：
打包子模块，用于利用所述虚拟输入输出接口对所述目标数据和所述目标数据在所述大容量存储单元中的存储地址进行打包，得到目标文件；
所述发送模块，包括：
发送子模块，用于利用所述虚拟输入输出接口将所述目标文件发送至目标设备。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
关于上述实施例中的处理器，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
参照图5，是本发明实施例提供的一种用于数据传输的电子设备的结构框图。如图5所示，所述电子设备包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放可执行指令，所述可执行指令使所述处理器执行前述实施例的数据传输方法。
所述处理器可以是CPU（Central Processing Unit，中央处理器），通用处理器、DSP（Digital Signal Processor，数字信号处理器），ASIC（Application SpecificIntegrated Circuit，专用集成电路），FPGA（Field Programmble Gate Array，现场可编程门阵列）或者其他可编辑器件、晶体管逻辑器件、硬件部件或者其任意组合。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。
所述通信总线可包括一通路，在存储器和通信接口之间传送信息。通信总线可以是PCI（Peripheral Component Interconnect，外设部件互连标准）总线或EISA（ExtendedIndustry Standard Architecture，扩展工业标准结构）总线等。所述通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条线表示，但并不表示仅有一根总线或一种类型的总线。
所述存储器可以是ROM（Read Only内存，只读内存）或可存储静态信息和指令的其他类型的静态存储设备、RAM（Random Access，随机存取存储器）或者可存储信息和指令的其他类型的动态存储设备，也可以是EEPROM（Electrically Erasable Programmable ReadOnly，电可擦可编程只读内存）、CD-ROM（Compact Disa Read Only，只读光盘）、磁带、软盘和光数据存储设备等。
本发明实施例还提供了一种非临时性计算机可读存储介质，当所述存储介质中的指令由电子设备（服务器或者终端）的处理器执行时，使得处理器能够执行图1所示的数据传输方法。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(***)、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种数据传输方法、装置、电子设备及可读存储介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (14)
1.一种数据传输方法，其特征在于，应用于可编程逻辑芯片，所述可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元，所述大容量存储单元用于存储所述待测设计的配置数据，所述逻辑读取模块与所述大容量存储单元并列，共同连接在所述待测设计的数据输出端口；所述方法包括：
在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据；
按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应；
将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
2.根据权利要求1所述的方法，其特征在于，所述数据获取条件包括以下至少一项：
捕获到所述大容量存储单元对应的写信号，且所述写信号有效；
捕获到针对所述大容量存储单元的读回信号。
3.根据权利要求2所述的方法，其特征在于，所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
在数据获取条件为捕获到所述大容量存储单元对应的写信号，且所述写信号有效的情况下，利用所述逻辑读取模块记录所述写信号携带的写入地址和待写入数据；
将所述待写入数据确定为目标数据；
将所述写入地址确定为所述目标数据在所述大容量存储单元中的存储地址。
4.根据权利要求2所述的方法，其特征在于，所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
在数据获取条件为捕获到针对所述大容量存储单元的读回信号的情况下，利用所述逻辑读取模块遍历所述大容量存储单元，读取所述大容量存储单元中存储的目标数据。
5.根据权利要求3或4所述的方法，其特征在于，所述逻辑读取模块配置有预设存储空间；
在按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件之前，所述方法还包括：
按照所述目标数据在所述大容量存储单元中的存储地址，将所述目标数据存储至所述预设存储空间。
6.根据权利要求2所述的方法，其特征在于，所述逻辑读取模块包括虚拟输入输出接口和逻辑读器件；
所述在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据，包括：
在满足数据获取条件的情况下，利用所述逻辑读器件获取所述大容量存储单元中的目标数据；
利用所述虚拟输入输出接口，按照预设周期从所述逻辑读器件中获取所述目标数据；
按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件，包括：
利用所述虚拟输入输出接口对所述目标数据和所述目标数据在所述大容量存储单元中的存储地址进行打包，得到目标文件；
所述将所述目标文件发送至目标设备，包括：
利用所述虚拟输入输出接口将所述目标文件发送至目标设备。
7.一种数据传输装置，其特征在于，应用于可编程逻辑芯片，所述可编程逻辑芯片中包括待测设计、逻辑读取模块、大容量存储单元，所述大容量存储单元用于存储所述待测设计的配置数据，所述逻辑读取模块与所述大容量存储单元并列，共同连接在所述待测设计的数据输出端口；所述装置包括：
获取模块，用于在满足数据获取条件的情况下，利用所述逻辑读取模块获取所述大容量存储单元中的目标数据；
打包模块，用于按照所述目标数据在所述大容量存储单元中的存储地址，对所述目标数据进行打包，得到目标文件；在所述目标文件中，所述目标数据与所述存储地址一一对应；
发送模块，用于将所述目标文件发送至目标设备，以供所述目标设备对所述目标文件进行解析使用。
8.根据权利要求7所述的装置，其特征在于，所述数据获取条件包括以下至少一项：
捕获到所述大容量存储单元对应的写信号，且所述写信号有效；
捕获到针对所述大容量存储单元的读回信号。
9.根据权利要求8所述的装置，其特征在于，所述获取模块，包括：
记录子模块，用于在数据获取条件为捕获到所述大容量存储单元对应的写信号，且所述写信号有效的情况下，利用所述逻辑读取模块记录所述写信号携带的写入地址和待写入数据；
第一确定子模块，用于将所述待写入数据确定为目标数据；
第二确定子模块，用于将所述写入地址确定为所述目标数据在所述大容量存储单元中的存储地址。
10.根据权利要求8所述的装置，其特征在于，所述获取模块，包括：
读取子模块，用于在数据获取条件为捕获到针对所述大容量存储单元的读回信号的情况下，利用所述逻辑读取模块遍历所述大容量存储单元，读取所述大容量存储单元中存储的目标数据。
11.根据权利要求9或10所述的装置，其特征在于，所述逻辑读取模块配置有预设存储空间；所述装置还包括：
存储模块，用于按照所述目标数据在所述大容量存储单元中的存储地址，将所述目标数据存储至所述预设存储空间。
12.根据权利要求8所述的装置，其特征在于，所述逻辑读取模块包括虚拟输入输出接口和逻辑读器件；所述获取模块，包括：
第一获取子模块，用于在满足数据获取条件的情况下，利用所述逻辑读器件获取所述大容量存储单元中的目标数据；
第二获取子模块，用于利用所述虚拟输入输出接口，按照预设周期从所述逻辑读器件中获取所述目标数据；
所述打包模块，包括：
打包子模块，用于利用所述虚拟输入输出接口对所述目标数据和所述目标数据在所述大容量存储单元中的存储地址进行打包，得到目标文件；
所述发送模块，包括：
发送子模块，用于利用所述虚拟输入输出接口将所述目标文件发送至目标设备。
13.一种电子设备，其特征在于，所述电子设备包括处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放可执行指令，所述可执行指令使所述处理器执行如权利要求1至6中任一项所述的数据传输方法。
14.一种可读存储介质，其特征在于，当所述可读存储介质中的指令由电子设备的处理器执行时，使得所述处理器能够执行如权利要求1至6中任一项所述的数据传输方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311345094.1A CN117076337B (zh) | 2023-10-17 | 2023-10-17 | 一种数据传输方法、装置、电子设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311345094.1A CN117076337B (zh) | 2023-10-17 | 2023-10-17 | 一种数据传输方法、装置、电子设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117076337A true CN117076337A (zh) | 2023-11-17 |
| CN117076337B CN117076337B (zh) | 2024-02-02 |
Family
ID=88708448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311345094.1A Active CN117076337B (zh) | 2023-10-17 | 2023-10-17 | 一种数据传输方法、装置、电子设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117076337B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117709253A (zh) * | 2024-02-01 | 2024-03-15 | 北京开源芯片研究院 | 芯片测试方法、装置、电子设备及可读存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090198929A1 (en) * | 2008-02-06 | 2009-08-06 | Nobuyuki Saika | Storage control device and method for managing snapshot |
| CN108664218A (zh) * | 2018-04-23 | 2018-10-16 | 浙江大华技术股份有限公司 | 一种基于数据特征的ssd存储方法、装置及*** |
| CN109885257A (zh) * | 2019-01-31 | 2019-06-14 | 维沃移动通信有限公司 | 一种磁盘文件读写方法及装置 |
| CN114138687A (zh) * | 2021-11-30 | 2022-03-04 | 新华三大数据技术有限公司 | 一种数据预取方法、装置、电子设备及存储介质 |
| CN115080563A (zh) * | 2022-05-31 | 2022-09-20 | 网易（杭州）网络有限公司 | 数据捕获方法、装置、***、电子设备及存储介质 |
| CN115840736A (zh) * | 2021-09-18 | 2023-03-24 | 深圳传音控股股份有限公司 | 文件整理方法、智能终端及计算机可读存储介质 |
| US20230138736A1 (en) * | 2020-05-29 | 2023-05-04 | Inspur Electronic Information Industry Co., Ltd. | Cluster file system-based data backup method and apparatus, and readable storage medium |
-
2023
- 2023-10-17 CN CN202311345094.1A patent/CN117076337B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090198929A1 (en) * | 2008-02-06 | 2009-08-06 | Nobuyuki Saika | Storage control device and method for managing snapshot |
| CN108664218A (zh) * | 2018-04-23 | 2018-10-16 | 浙江大华技术股份有限公司 | 一种基于数据特征的ssd存储方法、装置及*** |
| US20210117106A1 (en) * | 2018-04-23 | 2021-04-22 | Zhejiang Dahua Technology Co., Ltd. | Systems and methods for storing data in ssd |
| CN109885257A (zh) * | 2019-01-31 | 2019-06-14 | 维沃移动通信有限公司 | 一种磁盘文件读写方法及装置 |
| US20230138736A1 (en) * | 2020-05-29 | 2023-05-04 | Inspur Electronic Information Industry Co., Ltd. | Cluster file system-based data backup method and apparatus, and readable storage medium |
| CN115840736A (zh) * | 2021-09-18 | 2023-03-24 | 深圳传音控股股份有限公司 | 文件整理方法、智能终端及计算机可读存储介质 |
| CN114138687A (zh) * | 2021-11-30 | 2022-03-04 | 新华三大数据技术有限公司 | 一种数据预取方法、装置、电子设备及存储介质 |
| CN115080563A (zh) * | 2022-05-31 | 2022-09-20 | 网易（杭州）网络有限公司 | 数据捕获方法、装置、***、电子设备及存储介质 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117709253A (zh) * | 2024-02-01 | 2024-03-15 | 北京开源芯片研究院 | 芯片测试方法、装置、电子设备及可读存储介质 |
| CN117709253B (zh) * | 2024-02-01 | 2024-04-26 | 北京开源芯片研究院 | 芯片测试方法、装置、电子设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117076337B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10288681B2 (en) | Test architecture with a small form factor test board for rapid prototyping | |
| US10503848B2 (en) | Target capture and replay in emulation | |
| US10929260B2 (en) | Traffic capture and debugging tools for identifying root causes of device failure during automated testing | |
| CN111931445B (zh) | 用于调试逻辑***设计的方法、仿真器及存储介质 | |
| EP3369015B1 (en) | Methods and circuits for debugging circuit designs | |
| CN115146568B (zh) | 一种基于uvm的芯片验证***及验证方法 | |
| CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| CN112417798A (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| US10664637B2 (en) | Testbench restoration based on capture and replay | |
| CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| US10970442B1 (en) | Method of debugging hardware and firmware of data storage | |
| US20070265822A1 (en) | Data processing system and method | |
| CN116663490A (zh) | 一种异步存储芯片的验证方法、平台、装置及介质 | |
| US7376917B1 (en) | Client-server semiconductor verification system | |
| US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
| CN115470125A (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
| CN114461558A (zh) | 一种提高ate设备通信效率的通信方法、装置及测试机*** | |
| CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| CN111428691A (zh) | 芯片的调试方法、芯片的调试装置、存储介质和处理器 | |
| Zhang et al. | Security and Fault Diagnosis-Based Assertion-Based Verification for FPGA | |
| CN117454835A (zh) | 保存和读取波形数据的方法、电子设备以及存储介质 | |
| Bougioukou et al. | A Non-Volatile Memory Emulation Tool and its Use in Analyzing eMMC-based Devices | |
| CN115292760A (zh) | 芯片验证***、方法及计算机可读存储介质 | |
| Yu et al. | The software-hardware co-debug environment with emulator | |
| CN117787159A (zh) | 生成fpga代码的方法、装置、存储介质与电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |