CN117076222A - 芯片测试方法及装置、存储介质、计算设备 - Google Patents

芯片测试方法及装置、存储介质、计算设备 Download PDF

Info

Publication number
CN117076222A
CN117076222A CN202311221609.7A CN202311221609A CN117076222A CN 117076222 A CN117076222 A CN 117076222A CN 202311221609 A CN202311221609 A CN 202311221609A CN 117076222 A CN117076222 A CN 117076222A
Authority
CN
China
Prior art keywords
chip
frequency
voltage
core
configuration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311221609.7A
Other languages
English (en)
Inventor
顾永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202311221609.7A priority Critical patent/CN117076222A/zh
Publication of CN117076222A publication Critical patent/CN117076222A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请提供了一种芯片测试方法及装置、存储介质、计算设备，方法包括：获取配置信息，配置信息包括芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，第一电压频率包括目标高频和目标高电压，第二电压频率包括目标低频和目标低电压；解析配置信息；按照核心的类型以及晶圆规格提取配置信息中对应的电源电压以及时钟频率；利用提取的电源电压以及时钟频率对芯片进行测试。本申请能够实现简便地实现对芯片的测试，提升芯片测试的效率。

Description

芯片测试方法及装置、存储介质、计算设备
技术领域
本申请涉及通信技术领域，尤其涉及一种芯片测试方法及装置、存储介质、计算设备。
背景技术
为了满足中央处理器(Central Processing Unit，CPU)高性能和低功耗的要求，通常在CPU中配置多种类型的核心(CORE)。例如，芯片中包括三种核：大核、中核和小核。
在现有的产线筛查测试程序中，测试前需要对芯片中大核、中核和小核的各种组合分别进行电压和频率设置。
但是，由于不同种类的核心之间形成的组合非常多，各种组合之间的交叉设置情景各不相同，而电压和频率组合又会经常变动调试，每次变动都要对每个组合分支分别进行设置，过程繁琐，而且容易出错，出错后也不容易排查，导致芯片测试效率低。
发明内容
本申请要解决的技术问题是如何简便地实现对芯片的测试。
为了达到上述目的，本申请提供了以下技术方案：
第一方面，提供了一种芯片测试方法，所述芯片中包括多种类型的核心，每个核心选择性地接入电源电压以及时钟频率，所述方法包括：获取配置信息，所述配置信息包括所述芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，所述第一电压频率包括目标高频和目标高电压，所述第二电压频率包括目标低频和目标低电压；解析所述配置信息；按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率；利用提取的电源电压以及时钟频率对芯片进行测试。
可选的，所述获取配置信息包括：获取针对每种类型的核心的配置表格，所述配置表格包括每种核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率。
可选的，所述解析所述配置信息包括：解析所述配置信息，获得以下参数值：各个核心的类型、各个晶圆规格、各个第一电压频率以及各个第二电压频率；将各个参数值赋值给对应的全局结构体。
可选的，所述按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率包括：按照核心的类型以及晶圆规格构建多个测试组，每一测试组包括至少一种核心的类型以及至少一种晶圆规格；提取各个测试组对应的电源电压以及时钟频率。
可选的，所述提取各个测试组对应的电源电压以及时钟频率包括：遍历所述多个测试组，并分别提取每个测试组对应的电源电压以及时钟频率。
可选的，所述利用提取的电源电压以及时钟频率对芯片进行测试包括：将提取的电源电压以及时钟频率施加在所述芯片上；调用主测试程序对所述芯片进行测试。
可选的，所述芯片测试方法还包括：记录所述芯片的状态以及运行结果。
第二方面，本申请还公开一种芯片测试装置，所述芯片中包括多种类型的核心，每个核心选择性地接入电源电压以及时钟频率，所述装置包括：获取模块，用于获取配置信息，所述配置信息包括所述芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，所述第一电压频率包括目标高频和目标高电压，所述第二电压频率包括目标低频和目标低电压；解析模块，用于解析所述配置信息；提取模块，用于按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率；测试模块，用于利用提取的电源电压以及时钟频率对芯片进行测试。
第三方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器运行以执行第一方面提供的任意一种方法。
第四方面，提供了一种计算终端，包括存储器和处理器，存储器上存储有可在处理器上运行的计算机程序，处理器运行计算机程序以执行第一方面提供的任意一种方法。
第五方面，提供了一种计算机程序产品，其上存储有计算机程序，计算机程序被处理器运行以执行第一方面提供的任意一种方法。
第六方面，本申请实施例还提供一种芯片(或者说数据传输装置)，该芯片上存储有计算机程序，在计算机程序被芯片执行时，实现上述方法的步骤。
第七方面，本申请实施例还提供一种***芯片，应用于终端中，所述芯片***包括至少一个处理器和接口电路，所述接口电路和所述至少一个处理器通过线路互联，所述至少一个处理器用于执行指令，以执行第一方面提供的任意一种方法。
第八方面，提供了一种测试***，包括上述计算设备和用户终端设备，所述用户终端设备提供接口，供用户输入配置信息。
与现有技术相比，本申请技术方案具有以下有益效果：
本申请技术方案中，获取配置信息，配置信息包括芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，第一电压频率包括目标高频和目标高电压，第二电压频率包括目标低频和目标低电压；解析配置信息；按照核心的类型以及晶圆规格提取配置信息中对应的电源电压以及时钟频率；利用提取的电源电压以及时钟频率对芯片进行测试。本申请技术方案中，通过解析配置信息，并按照待测试芯片中核心的类型以及晶圆规格提取相应的电源电压和时钟频率；用户仅需输入配置信息，即可实现对芯片的自动测试，操作便捷，提升了芯片测试的效率。
进一步地，本申请技术方案还可以记录芯片的状态以及运行结果，以在芯片的测试结果出现异常时，能够根据记录的状态进行分析，进一步提升芯片测试的效率。
附图说明
图1是本申请实施例提供的一种芯片测试方法的流程图；
图2是本申请实施例提供的另一种芯片测试方法的流程图；
图3是本申请实施例提供的一种芯片测试装置的结构示意图；
图4是本申请实施例提供的一种通信装置的硬件结构示意图。
具体实施方式
如背景技术中所述，由于不同种类的核心之间形成的组合非常多，各种组合的之间的交叉设置情景各不相同，而电压和频率组合又会经常变动调试，每次变动都要对每个组合分支分别进行设置，过程繁琐，而且容易出错，出错后也不容易排查，导致芯片测试效率低。
本申请技术方案中，通过解析配置信息，并按照待测试芯片中核心的类型以及晶圆规格提取相应的电源电压和时钟频率；用户仅需输入配置信息，即可实现对芯片的自动测试，操作便捷，提升了芯片测试的效率。
为使本申请的上述目的、特征和优点能够更为明显易懂，下面结合附图对本申请的具体实施例做详细的说明。
参见图1，本申请提供的方法具体包括以下步骤：
步骤101：获取配置信息。配置信息包括芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，第一电压频率包括目标高频和目标高电压，第二电压频率包括目标低频和目标低电压；
步骤102：解析配置信息；
步骤103：按照核心的类型以及晶圆规格提取配置信息中对应的电源电压以及时钟频率；
步骤104：利用提取的电源电压以及时钟频率对芯片进行测试。
需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限定。
可以理解的是，在具体实施中，所述芯片测试方法可以采用软件程序的方式实现，该软件程序运行于芯片或芯片模组内部集成的处理器中。该方法也可以采用软件结合硬件的方式实现，本申请不作限制。
本实施例中，配置信息可以是由用户提前设置的，并通过人机交互接口进行上传。
本实施例中所称多种类型的核心是指具有多种性能的核心，例如大核、中核和小核，其性能从高到低的顺序为大核-中核-小核。
需要说明的，关于核心的类型以及核心的性能的评估方式可以根据实际的应用场景进行选择，本申请对此不作限制。
本实施例中，用户可以输入配置信息，配置信息包括待测试的芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，第一电压频率包括目标高频和目标高电压，第二电压频率包括目标低频和目标低电压。
具体地，配置信息可以是针对每种类型的核心的配置表格。配置表格包括每种核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率。
下面以芯片包括大核、中核和小核为例，对配置信息的内容进行具体说明。请参照表1、表2和表3。表1示出了大核在各个晶圆规格下的接入的第一电压频率以及第二电压频率。
表1
其中，FF(Fast nmos Fast pmos)、TT(Typical nmos Typical pmos)、SS(Slownmos Slow pmos)、OD(Over Driver)表示芯片的四种晶圆规格，[email protected]表示目标高频为1800MHz和目标高电压为1.05V，[email protected]表示目标高频为1600MHz和目标高电压为1.10V，以此类推，[email protected]表示目标高频为2000MHz和目标高电压为1.20V。相应地，[email protected]表示目标低频为1115MHz和目标低电压为0.9V，以此类推，[email protected]表示目标低频为1000MHz和目标低电压为0.9V。
表2
表3
从上述表格中可以看出，不同类型的核心在不同的晶圆规格下需要施加不同电源电压和时钟频率。
在步骤102的具体实施中，对用户输入的配置信息进行解析。具体地使用编程语言(例如，C语言)接口解析上述表格中的数据，并赋值到全局结构体。
具体地，通过解析配置信息，可以获得以下参数值：各个核心的类型、各个晶圆规格、各个第一电压频率以及各个第二电压频率。将各个参数值赋值给对应的全局结构体。
在一个具体应用场景中，全局结构体Struct dvfs_cfg和Strct dvfs_cfg_core_bin的定义如下：
Struct dvfs_cfg{
Uint32 high_frequency；
Uint32 high_vollum；
Unit32 low_frequency；
Uint low_vollum；
}；
Strct dvfs_cfg_core_bin{
Struct dvfs_cfg ff；
Struct dvfs_cfg tt；
Struct dvfs_cfg ss；
Struct dvfs_cfg od；
}
其中，high_frequency表示目标高频，high_vollum表示目标高电压，low_frequency表示目标低频，low_vollum表示目标低电压。全局变量Strct dvfs_cfg_core_bin用于各个核心类型的配置：
Struct dvfs_cfg_core_bin big_core_cfg；
Struct dvfs_cfg_core_bin mid_core_cfg；
Struct dvfs_cfg_core_bin lit_core_cfg；
其中，big_core_cfg表示大核配置，mid_core_cfg表示中核配置，lit_core_cfg表示小核配置。
然后，解析上述表格1并赋值给大核的全局结构体，赋值后的结果如下：
Struct dvfs_cfg_core_bin big_core_cfg＝{
{1800，1.05，1115，0.90}，
{1600，1.10，1045，0.90}，
{1650，1.15，909，0.90}，
{2000，1.20，1000，0.90}，
}
中核的全局结构体，赋值后的结果如下：
Struct dvfs_cfg_core_bin mid_core_cfg＝{
{1600，1.05，978，0.90}，
{1500，1.10，900，0.90}，
{1450，1.15，886，0.90}，
{1650，1.20，950，0.90}，
}
小核的全局结构体也类似，此处不再赘述。
继续参照图1，在步骤103的具体实施中，按照核心的类型以及晶圆规格构建多个测试组，每一测试组包括至少一种核心的类型以及至少一种晶圆规格；提取各个测试组对应的电源电压以及时钟频率。
本实施例中，多个测试组可以覆盖所有的核心的类型以及晶圆规格。具体地，从核心类型的角度，包括大核-中核、大核-小核、中核-小核、大核-中核-小核的第一组合，在上述第一组合的下面，每一类型的核心具有至少一种晶圆规格，形成第二组合，例如大核FF-中核TT-小核SS；在上述第二组合的下面，每一晶圆规格具有对应的第一电压频率或者第二电压频率，例如大核FF第一电压频率-中核TT第二电压频率-小核SS第一电压频率，至此可以形成测试组。提取该测试组对应的电源电压以及时钟频率。例如，[email protected]，[email protected]，[email protected]。
进一步地，遍历多个测试组，并分别提取每个测试组对应的电源电压以及时钟频率。
进而在步骤104中，利用上述提取的电源电压以及时钟频率对芯片进行测试。具体地，为大核施加大小为1800MHz的时钟频率以及大小为1.05V的电源电压，为中核施加大小为900MHz的时钟频率以及大小为0.9V的电源电压，为小核大小为1400MHz的时钟频率以及大小为1.15V的电源电压。在上述条件下运行待测试的芯片。
具体地，将提取的电源电压以及时钟频率施加在芯片上；调用主测试程序对芯片进行测试。
相对于现有技术中需要人工对各种核心类型、晶圆规格、电源电压、时钟频率进行全面的组合，本申请中仅需用户输入各个核心对应的配置信息即可，通过解析配置信息，自动化完成测试组的组合以及芯片的测试，降低了用户操作复杂度，提升了用户体验。
需要说明的是，本申请实施例中核心的类型仅为举例说明，实际芯片中核心的类型可以为任意可实施的数量，例如4种、5种等，本申请对此不作限制。
下面请参照图2，图2示出了芯片测试的一种具体流程。
在步骤201中，获取针对每种类型的核心的配置表格。
在步骤202中，解析所述配置信息，获得以下参数值：各个核心的类型、各个晶圆规格、各个第一电压频率以及各个第二电压频率。
在步骤203中，将各个参数值赋值给对应的全局结构体。
具体地，每一种核心类型对应一个全局结构体。全局结构体包括对应于各个参数值的全局变量。将参数值赋值给全局结构体意味着将各个参数值赋值给对应的全局变量。
在步骤204中，按照核心的类型以及晶圆规格构建多个测试组，每一测试组包括至少一种核心的类型以及至少一种晶圆规格。
在步骤205中，提取各个测试组对应的电源电压以及时钟频率。
具体地，从对应的全局结构体中提取各个测试组对应的电源电压以及时钟频率。例如，测试组中包括大核以及晶圆规格1，那么从大核对应的全局结构体中提取晶圆规格1对应的电源电压和时钟频率。
在步骤206中，将提取的电源电压以及时钟频率施加在所述芯片上。
具体地，将提取的大核对应的电源电压以及时钟频率施加在芯片中的大核上，相应地，将提取的中核对应的电源电压以及时钟频率施加在芯片中的中核上，将提取的小核对应的电源电压以及时钟频率施加在芯片中的小核上。
在步骤207中，调用主测试程序对所述芯片进行测试。
在步骤208中，记录所述芯片的状态以及运行结果。
本申请实施例实现了芯片测试过程中，电源电压以及时钟频率的自动设置，避免了现有技术中对所有可能得测试组合分别设置的繁琐步骤，提高了测试效率，也降低了人为设置带来的错误率。
本申请实施例还可以记录芯片的状态以及运行结果，以在芯片的测试结果出现异常时，能够根据记录的状态进行分析，进一步提升芯片测试的效率。
需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限定。
关于本申请实施例的更多具体实现方式，请参照前述实施例，此处不再赘述。
请参照图3，图3示出了一种芯片测试装置30，芯片测试装置30可以包括：
获取模块301，用于获取配置信息，所述配置信息包括所述芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，所述第一电压频率包括目标高频和目标高电压，所述第二电压频率包括目标低频和目标低电压；
解析模块302，用于解析所述配置信息；
提取模块303，用于按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率；
测试模块304，用于利用提取的电源电压以及时钟频率对芯片进行测试。
在具体实施中，上述芯片测试装置30可以对应于终端设备中具有功控参数确定功能的芯片，例如片上***(System-On-a-Chip，SOC)、基带芯片等；或者对应于终端设备中包括具有功控参数确定功能的芯片模组；或者对应于具有数据处理功能芯片的芯片模组，或者对应于终端设备。
本申请实施例中，通过解析配置信息，并按照待测试芯片中核心的类型以及晶圆规格提取相应的电源电压和时钟频率；用户仅需输入配置信息，即可实现对芯片的自动测试，操作便捷，提升了芯片测试的效率。
进一步地，芯片测试装置30还可以包括记录模块，用于记录所述芯片的状态以及运行结果。
关于芯片测试装置30的其他相关描述可以参照前述实施例中的相关描述，此处不再赘述。
关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端设备的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端设备内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端设备内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
本申请实施例还公开了一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时可以执行图1至图2中所示方法的步骤。所述存储介质可以包括只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random AccessMemory，RAM)、磁盘或光盘等。存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
请参照图4，本申请实施例还提供了一种通信装置的硬件结构示意图。该装置包括处理器401、存储器402和收发器403。
处理器401可以是一个通用中央处理器(central processing unit，CPU)、微处理器、特定应用集成电路(application-specific integrated circuit，ASIC)，或者一个或多个用于控制本申请方案程序执行的集成电路。处理器401也可以包括多个CPU，并且处理器401可以是一个单核(single-CPU)处理器，也可以是多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路或用于处理数据(例如计算机程序指令)的处理核。
存储器402可以是ROM或可存储静态信息和指令的其他类型的静态存储设备、RAM或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，本申请实施例对此不作任何限制。存储器402可以是独立存在(此时，存储器402可以位于该装置外，也可以位于该装置内)，也可以和处理器401集成在一起。其中，存储器402中可以包含计算机程序代码。处理器401用于执行存储器402中存储的计算机程序代码，从而实现本申请实施例提供的方法。
处理器401、存储器402和收发器403通过总线相连接。收发器403用于与其他设备或通信网络通信。可选的，收发器403可以包括发射机和接收机。收发器403中用于实现接收功能的器件可以视为接收机，接收机用于执行本申请实施例中的接收的步骤。收发器403中用于实现发送功能的器件可以视为发射机，发射机用于执行本申请实施例中的发送的步骤。
当图4所示的结构示意图用于示意上述实施例中所涉及的终端设备的结构时，处理器401用于对终端设备的动作进行控制管理，例如，处理器401用于支持终端设备执行图1中的步骤101至步骤104，或者图2中的步骤201至步骤208，和/或本申请实施例中所描述的其他过程中的终端设备执行的动作。处理器401可以通过收发器403与其他网络实体通信，例如，与上述网络设备通信。存储器402用于存储终端设备的程序代码和数据。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/“，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置和***，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的部分步骤。
虽然本申请披露如上，但本申请并非限定于此。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各种更动与修改，因此本申请的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种芯片测试方法，其特征在于，所述芯片中包括多种类型的核心，每个核心选择性地接入电源电压以及时钟频率，所述方法包括：
获取配置信息，所述配置信息包括所述芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，所述第一电压频率包括目标高频和目标高电压，所述第二电压频率包括目标低频和目标低电压；
解析所述配置信息；
按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率；
利用提取的电源电压以及时钟频率对芯片进行测试。
2.根据权利要求1所述的芯片测试方法，其特征在于，所述获取配置信息包括：
获取针对每种类型的核心的配置表格，所述配置表格包括每种核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率。
3.根据权利要求1所述的芯片测试方法，其特征在于，所述解析所述配置信息包括：
解析所述配置信息，获得以下参数值：各个核心的类型、各个晶圆规格、各个第一电压频率以及各个第二电压频率；
将各个参数值赋值给对应的全局结构体。
4.根据权利要求1所述的芯片测试方法，其特征在于，所述按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率包括：
按照核心的类型以及晶圆规格构建多个测试组，每一测试组包括至少一种核心的类型以及至少一种晶圆规格；
提取各个测试组对应的电源电压以及时钟频率。
5.根据权利要求4所述的芯片测试方法，其特征在于，所述提取各个测试组对应的电源电压以及时钟频率包括：
遍历所述多个测试组，并分别提取每个测试组对应的电源电压以及时钟频率。
6.根据权利要求1所述的芯片测试方法，其特征在于，所述利用提取的电源电压以及时钟频率对芯片进行测试包括：
将提取的电源电压以及时钟频率施加在所述芯片上；
调用主测试程序对所述芯片进行测试。
7.根据权利要求1所述的芯片测试方法，其特征在于，还包括：
记录所述芯片的状态以及运行结果。
8.一种芯片测试装置，所述芯片中包括多种类型的核心，每个核心选择性地接入电源电压以及时钟频率，所述装置包括：
获取模块，用于获取配置信息，所述配置信息包括所述芯片中每种类型的核心在各个晶圆规格下的接入的第一电压频率以及第二电压频率，所述第一电压频率包括目标高频和目标高电压，所述第二电压频率包括目标低频和目标低电压；
解析模块，用于解析所述配置信息；
提取模块，用于按照核心的类型以及晶圆规格提取所述配置信息中对应的电源电压以及时钟频率；
测试模块，用于利用提取的电源电压以及时钟频率对芯片进行测试。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行权利要求1至7中任一项所述芯片测试方法的步骤。
10.一种计算设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至7中任一项所述芯片测试方法的步骤。
CN202311221609.7A 2023-09-20 2023-09-20 芯片测试方法及装置、存储介质、计算设备 Pending CN117076222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311221609.7A CN117076222A (zh) 2023-09-20 2023-09-20 芯片测试方法及装置、存储介质、计算设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311221609.7A CN117076222A (zh) 2023-09-20 2023-09-20 芯片测试方法及装置、存储介质、计算设备

Publications (1)

Publication Number Publication Date
CN117076222A true CN117076222A (zh) 2023-11-17

Family

ID=88713563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311221609.7A Pending CN117076222A (zh) 2023-09-20 2023-09-20 芯片测试方法及装置、存储介质、计算设备

Country Status (1)

Country Link
CN (1) CN117076222A (zh)

Similar Documents

Publication Publication Date Title
US20200057958A1 (en) Identification and application of hyperparameters for machine learning
CN107273269B (zh) 日志解析方法及装置
CN112667426B (zh) 日志分析方法及装置
CN112799966B (zh) 可扩展插件化批量生成测试数据方法、***、设备及介质
CN112346775B (zh) 指标数据通用处理方法、电子设备和存储介质
CN115809203B (zh) 软件测试用例动态嵌套方法、装置及其应用
DE202015009978U1 (de) Programmcode zum Implementieren eines effizienten Entropie-Decoders unter Verwendung von High-Level-Synthese
CN112199935A (zh) 数据的比对方法、装置、电子设备及计算机可读存储介质
CN115118582A (zh) 日志分析的方法和装置
CN103645893A (zh) 软件需求审核方法以及需求审核***
CN108023905B (zh) 物联网应用***及方法
CN117033251B (zh) 一种移动电子设备多版本***的回归测试方法及装置
CN111198787B (zh) 测试程序生成方法、装置、存储介质及电子设备
US20110154292A1 (en) Structure based testing
CN112231866A (zh) 电源分配网络的电容选择方法、装置、服务器和介质
CN113742221A (zh) 生成测试用例的方法、电子设备及存储介质
CN117076222A (zh) 芯片测试方法及装置、存储介质、计算设备
CN116662302A (zh) 数据处理方法、装置、电子设备及存储介质
CN110990381A (zh) 服务器的处理方法及装置、存储介质和电子装置
CN115511060A (zh) 模型的转换方法、装置、存储介质及电子装置
CN111737784B (zh) 基于数字化三维的zxmp s385子架的板卡选型配置方法及设备
CN107483122A (zh) 功率测试***、功率补偿方法及装置
CN114385493A (zh) 一种性能测试方法、装置、电子设备及存储介质
CN109522205B (zh) 一种仿真测试的方法、装置、计算机存储介质及终端
CN114840400A (zh) 异常组件的识别方法、装置、设备、存储介质及程序产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination