CN117061427B - 测试设备片上网络架构下时间触发以太网网络***及其实现方法 - Google Patents
测试设备片上网络架构下时间触发以太网网络***及其实现方法 Download PDFInfo
- Publication number
- CN117061427B CN117061427B CN202310987506.5A CN202310987506A CN117061427B CN 117061427 B CN117061427 B CN 117061427B CN 202310987506 A CN202310987506 A CN 202310987506A CN 117061427 B CN117061427 B CN 117061427B
- Authority
- CN
- China
- Prior art keywords
- time
- network
- triggered ethernet
- module
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001960 triggered effect Effects 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012360 testing method Methods 0.000 title claims abstract description 15
- 230000006870 function Effects 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 19
- 239000000872 buffer Substances 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 12
- 230000004927 fusion Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/14—Routing performance; Theoretical aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种测试设备片上网络架构下时间触发以太网网络***及其实现方法,***包括时间触发以太网交换设备、时间触发以太网端***设备,其中,所述片上网络架构配置有路由模块及融合TTE网络架构下AXI4接口读写与控制逻辑功能;***底层数据通过所述时间触发以太网交换设备传输至所述时间触发以太网端***设备,所述时间触发以太网端***设备采用片上网络架构,经由路由算法计算出所述对应端口的数据的最优流向路径来分配与输出端口相对应的虚通道,并通过AXI4协议接口与TTE业务层网络调度***相接合。本发明从体系架构上有效降低了互连结构的复杂性,并使***能够更好地适应复杂片上的***在芯片设计中常使用的多异步时钟。
Description
技术领域
本发明涉及网络通信领域,尤其涉及一种测试设备片上网络架构下时间触发以太网网络***及其实现方法。
背景技术
集成电路产业是全世界可持续发展和体现竞争优势的重中之重,它是信息技术产业快速发展的动力来源,被誉为国家的战略性工业。同时集成电路的发展在国家信息安全和军工国防建设中也有着不可或缺的作用,集成电路的应用已经渗透到航空航天、星际探索等多个领域。随着集成电路工艺不断更新迭代,片内IP之间总线互连结构的复杂性也不断增加,单位面积上可集成的晶体管数量不再满足摩尔定律。总线的延迟在芯片总延迟中占比越来越大,这给芯片工艺和性能的进一步提升带来了严重的阻碍,设计总需求的复杂性越来越大。
随着数字IC研究领域转向片上多核***,经过科学界的努力,也已经取得很多显著的研究成果,目前已经广泛应用到了各个处理器芯片的设计中,但片上多核***依然存在着很多技术瓶颈无法解决,例如单一时钟同步的问题,可扩展性差的问题,通信效率低的问题等。
以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案,其并不必然属于本专利申请的现有技术,也不必然会给出技术教导;在没有明确的证据表明上述内容在本专利申请的申请日之前已经公开的情况下,上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
本发明的目的是提供一种测试设备片上网络架构下时间触发以太网网络***,从体系架构上有效降低了互连结构的复杂性。
为达到上述目的,本发明采用的技术方案如下:
一种测试设备片上网络架构下时间触发以太网网络***,包括时间触发以太网交换设备、时间触发以太网端***设备,其中,所述时间触发以太网端***设备采用片上网络架构,所述片上网络架构配置有路由模块及融合时间触发以太网网络架构下AXI4接口读写与控制逻辑功能;
***底层数据通过所述时间触发以太网交换设备传输至所述时间触发以太网端***设备;所述时间触发以太网端***设备通过AXI4协议接口与时间触发以太网业务层网络调度***相接合;
所述片上网络架构的路由模块包括输入端口、虚通道交换模块、路由译码模块、交换开关模块、路由算法控制模块、多个虚通道的输出端口,其中,所述路由译码模块被配置为对所述输入端口传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,以确定并发出对应端口的数据请求信号;所述虚通道交换模块被配置为将从所述输入模块接收到的切片数据包分别存储到相应的FIFO缓冲区中,并在所述路由译码模块解析出对应端口的数据请求信号之后,再从所述FIFO缓冲区读取切片数据包发送至所述交换开关模块;
所述路由算法控制模块被配置为经由路由算法计算出所述对应端口的数据的最优流向路径;响应于所述最优流向路径,所述交换开关模块的仲裁器分配与输出端口相对应的虚通道。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述路由算法控制模块计算出所述对应端口的数据的最优流向路径的步骤包括:
在多条业务数据流中确定一条目标数据流和其余的冲突数据流;
构建当前网络的冲突树模型,从而计算出目标数据流的等价服务曲线;
使用深度优先策略来遍历冲突树,从而得出业务数据流的最优流向路径。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述片上网络架构采用2D Mesh网络架构,其中,路由器节点呈网格状分布,所述路由器节点最多包括东、南、西、北四个方位的端口和本地端口,其中,东、南、西、北四个方位的端口采用AXI4接口,该四个方位的端口被配置为与相邻的路由器节点相连接,所述本地端口被配置为与本地资源节点相连接。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述四个方位的端口和本地端口中的每一个端口包括数据通道和时钟通道,其中,所述数据通道被配置为完成片上网络之间的数据传输功能,所述时钟通道被配置为完成各个方向的异步时钟信号的接收和同步调谐。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述时间触发以太网端***设备配置有一个交换节点、一个监控节点和具备三冗余光口的端设备节点,每个节点之间采用星型连接。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述片上网络架构配置有时钟模块,所述时间触发以太网网络***具备AS6802时间同步功能和失步重传功能。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述时间触发以太网交换设备被配置为所述时间触发以太网网络***的数据链路层,所述时间触发以太网端***设备被配置为所述时间触发以太网网络***的网络层,所述时间触发以太网网络***的传输层包括AXI4协议接口,所述时间触发以太网网络***的应用层被配置为接收TT消息、RC消息和/或BE消息;
所述应用层、传输层、网络层、数据链路层依次双向连接,整个时间触发以太网网络***均使用光口作为传输介质。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述时间触发以太网交换设备采用SoC架构,所述时间触发以太网端***设备采用FPGA架构。
进一步地,承前所述的任一技术方案或多个技术方案的组合,所述时间触发以太网网络***的软件采用PL与PS协同设计架构,其包括片上网络NoC路由***模块、RTlinux实时操作***、时间触发以太网交换/端***软件、离线调度表配置软件。
根据本发明的另一方面,本发明提供了一种测试设备片上网络架构下时间触发以太网网络***的实现方法,包括以下步骤:
搭建***的主干网络为时间触发以太网网络,其中,***包括时间触发以太网交换设备、时间触发以太网端***设备;
在所述时间触发以太网端***设备上设计实现片上网络;
所述片上网络的路由模块包括输入端口、虚通道交换模块、路由译码模块、交换开关模块、路由算法控制模块、多个虚通道的输出端口,其中,所述路由译码模块被配置为对输入端口传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,以确定并发出对应端口的数据请求信号;所述虚通道交换模块被配置为将从输入端口接收到的切片数据包分别存储到相应的FIFO缓冲区中,并在所述路由译码模块解析出对应端口的数据请求信号之后,再从所述FIFO缓冲区读取切片数据包发送至所述交换开关模块;
经由路由算法计算出所述对应端口的数据的最优流向路径;响应于所述最优流向路径,所述交换开关模块的仲裁器分配与输出端口相对应的虚通道。
本发明提供的技术方案带来的有益效果如下:利用NoC的数据分组交换和路由网络技术,替换传统的总线技术来实现数据交换功能,使得测试设备片上网络架构下时间触发以太网网络***具有灵活的资源节点可扩展性、强大的并行通信能力以及全局异步局部同步的特点,可完成高效率通信、可扩展能力强及可靠性相结合的新型时间触发以太网络。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的一个示例性实施例提供的TTE网络拓扑结构图;
图2为本发明的一个示例性实施例提供的NoC网络拓扑模型结构图;
图3为本发明的一个示例性实施例提供的NoC路由主体的模块功能图;
图4为本发明的一个示例性实施例提供的虚通道数据交换示意图;
图5为本发明的一个示例性实施例提供的冲突树深度优先遍历示意图;
图6为本发明的一个示例性实施例提供的数据传输的总体框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
针对目前集成电路发展遇到的问题,片上网络(NoC,Network On Chip)技术应运而生,NoC的基本原理就是用数据分组交换和路由等网络技术替换传统的总线技术来实现数据交换功能,它具有灵活的资源节点可扩展性、强大的并行通信能力以及全局异步局部同步的特点。NoC从体系架构上有效降低了互连结构的复杂性,它使***能够更好地适应现在复杂片上的***在芯片设计中常使用的多异步时钟。
在本发明的一个实施例中,提供了一种测试设备片上网络架构下TTE(Time-Trigger Ethernet,时间触发以太网)网络***,包括硬件和软件两部分,其中,硬件采用SOC+FPGA架构,分为时间触发以太网交换设备、时间触发以太网端***设备;软件采用PL+PS协同设计架构,具体包括片上网络NoC路由模块、RTLinux实时操作***、TTE交换/端***软件、离线调度表配置软件等。
测试设备片上网络架构下TTE网络***包括时间触发以太网交换设备、时间触发以太网端***设备,其中,所述时间触发以太网端***设备采用片上网络架构,所述片上网络架构配置有路由模块及融合TTE网络架构下AXI4接口读写与控制逻辑功能;时间触发以太网端***设备配置有一个交换节点、一个监控节点和具备三冗余光口的端设备节点,每个节点之间采用星型连接。所述片上网络架构配置有时钟模块,所述TTE网络***具备AS6802时间同步功能和失步重传功能。
如图6所示,***底层数据通过所述时间触发以太网交换设备(所在的数据链路层)传输至所述时间触发以太网端***设备(所在的网络层);所述时间触发以太网端***设备通过AXI4协议接口(所在的传输层)与TTE业务层网络调度***(所在的应用层)相接合。
如图2所示,片上网络架构采用2D Mesh网络架构,其中,路由器节点呈网格状分布,所述路由器节点最多包括东、南、西、北四个方位的端口和本地端口,其中,东、南、西、北四个方位的端口采用AXI4接口,该四个方位的端口被配置为与相邻的路由器节点相连接,所述本地端口被配置为与本地资源节点相连接。中央路由连接端口最全,其他的的路由器节点只有 4或 3 个。Mesh网络结构具有较少端口数量,使得路由器的交换、仲裁电路的设计简单。该网格结构应用广泛,不易产生***的死锁,且在多层 CMOS 工艺中能够很好的实现布局布线。
如图3所示,路由器节点上的东、南、西、北四个方位的端口和本地端口中的每一个端口包括数据通道和时钟通道,其中,所述数据通道被配置为完成片上网络之间的数据传输功能,所述时钟通道被配置为完成各个方向的异步时钟信号的接收和同步调谐。
所述片上网络架构的路由模块设计包括输入端口、虚通道交换模块、路由译码模块、交换开关模块、路由算法控制模块、多个虚通道的输出端口,其中,所述路由译码模块被配置为对所述输入模块传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,以确定并发出对应端口的数据请求信号;所述虚通道交换模块被配置为将从所述输入模块接收到的切片数据包分别存储到相应的FIFO缓冲区中,并在所述路由译码模块解析出对应端口的数据请求信号之后,再从所述FIFO缓冲区读取切片数据包发送至所述交换开关模块;图4为虚通道数据交换示意图,在整个数据交换过程中,采用信约的流量控制机制,防止流量冲突。NoC路由器报文先存储在输入端口的缓冲FIFO中。当检测到缓冲区中的切片数据为包头时,路由器核心译码模块解析出相应方向(东南西北或本地端口)的请求信号,从而决定报文的输出端口。路由译码模块然后再从 FIFO 中读取切片数据包发送给交换开关模块,交换开关模块的仲裁器分配与其输出端口相对应的虚通道。
所述路由算法控制模块被配置为经由路由算法计算出所述对应端口的数据的最优流向路径;响应于所述最优流向路径,所述交换开关模块的仲裁器分配与输出端口相对应的虚通道。当交换开关开始工作以后,切片数据将从输出端口注入到传输链路上。后续相同切片数据包的数据,执行相同流水操作。最后,当所有相同虚通道的数据发送结束以后,释放交换开关模块的虚通道。
图6为数据传输的总体框图,在不改变其调度算法的情况下,利用AXI4接口将片上网络(即网络层)与TTE业务层网络调度***(即应用层)相结合,应用层被配置为接收TT消息、RC消息和/或BE消息;本地端口消息发送者根据NoC内部接收业务数据的源的列表;以及接收业务数据的目的地的列表,由译码模块的提取对比,再通过路由算法的计算,得出对应方向端口数据流向路线,完成数据交换与处理,即可完成高效率通信、可扩展能力强及可靠性相结合新型时间触发以太网络。
所述应用层、传输层、网络层、数据链路层依次双向连接,整个TTE网络***均使用光口作为传输介质。
本实施例中,所述路由算法控制模块计算出所述对应端口的数据的最优流向路径的步骤包括:
在多条业务数据流中确定一条目标数据流和其余的冲突数据流;
构建当前网络的冲突树模型,从而计算出目标数据流的等价服务曲线;
使用深度优先策略来遍历冲突树,从而得出业务数据流的最优流向路径。
图5为冲突树的深度优先遍历实现示意图,当网络中存在多条业务数据流时,若为16个节点的Mesh网络,节点依次编号1-16,此时网络中存在6条业务数据流,如图示中虚线框所示。其中一条为确定需要传输的目标数据流:即f(16,2),其余5条为冲突数据流: f(9,2)、f(13,2)、f(12,2)、f(13,2)、f(16,2),通过构建当前网络的冲突树模型,从而计算出目标流量的等价服务曲线根据目标流量的等价服务曲线公式,再使用深度优先策略来遍历冲突树,从而得出业务流数据的最优路径,保证片上网络***的传输服务质量。
所述测试设备片上网络架构下TTE网络***的设计包括以下几个步骤:
步骤A、搭建TTE网络***的主干网络。TTE网络***包括片上网络NoC、基于RTLinux实时操作***、TTE交换设备、TTE端***设备,***的主干网络为TTE网络;TTE端***设备主要包括具备三冗余光口的端设备节点、一个交换节点、一个监控节点,各个节点之间采用星型连接方式。为了保证***时间触发的准确性,***需要具备时间同步功能,并且需要具备符合AS6802时间同步功能,即采用AS6802时间同步协议和具有失步重传功能。
步骤B、片上网络NoC架构的设计实现。片上网络NoC主要包含融合TTE网络架构下AXI4接口读写与控制逻辑功能,可配置时钟模块、路由模块,并基于信约的流量控制设计开发。路由器外部接口采用广泛应用于各IP核接口和片内通信的AXI4接口。NoC采用2D Mesh网络架构,用路由和数据分组的交换等网络技术直接替代传统的总线技术来实现通讯任务,即每个外接模块均可以与每个路由器端口构成数据通路;路由模块最多与东南西北及本地5个端口的接收缓存、发送缓存相连,其操作均由与NoC相连的本地模块发起,完成对缓存的读或写,很大程度上满足TTE网络业务层数据高速交换需求。
步骤C、片上网络NoC路由模块的功能设计。该路由模块主要包括虚通道交换模块、路由译码模块、路由算法控制模块,其中,虚通道交换模块主要功能是将输入模块接收到的切片数据包分别存储到相应的FIFO缓冲区中,等到路由译码模块解析出相应方向的对应端口的数据请求信号,再从所述FIFO缓冲区中读取切片数据包发送给交换开关模块;路由译码模块主要功能是将输入模块传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,然后再结合XY确定性路由算法发出对应端口的数据请求信号。
步骤D、完成片上网络NoC路由节点多条业务流冲突树算法设计,设计中路由器采用FIFO方式处理业务数据流,以实现多业务数据流最优路径选择,从而保证片上网络NoC的数据传输服务质量。当网络中存在多条业务数据流时,为了避免目标流量和冲突流量产生资源竞争而影响目标流量的传输精确性和实效性,需要构建当前网络的冲突树模型,再使用深度优先策略来遍历冲突树,从而计算出目标流量的等价服务曲线,从而得出业务流数据的最优路径,保证片上网络NoC的传输服务质量。
步骤E、结合TTE网络传输特性,融合片上网络NoC的网络交换架构,形成完整高效的业务数据交互和调度机制,完成多消息模式下多业务数据传输。在不改变其调度算法的情况下,本地端口消息发送者根据NoC数据包中携带的目的地址信息,经过由译码模块的提取对比,再通过路由算法控制模块的计算,得出对应方向的对应端口的数据流向路径,经由路由算法处理,计算出最优路径;再利用TTE交换机完成数据的转发,完成数据交互与处理。整个***硬件网络接口均使用光口作为传输介质,***中底层数据最终通过TTE交换机的光模块传输到端***,如图1所示,从而完成数据的收发及传输。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种测试设备片上网络架构下时间触发以太网网络***,其特征在于,包括时间触发以太网交换设备、时间触发以太网端***设备,其中,所述时间触发以太网端***设备采用片上网络架构,所述片上网络架构配置有路由模块及融合时间触发以太网网络架构下AXI4接口读写与控制逻辑功能;
***底层数据通过所述时间触发以太网交换设备传输至所述时间触发以太网端***设备;所述时间触发以太网端***设备通过AXI4协议接口与时间触发以太网业务层网络调度***相接合;
所述片上网络架构的路由模块包括输入端口、虚通道交换模块、路由译码模块、交换开关模块、路由算法控制模块、多个虚通道的输出端口,其中,所述路由译码模块被配置为对所述输入端口传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,以确定并发出对应端口的数据请求信号;所述虚通道交换模块被配置为将从所述输入端口接收到的切片数据包分别存储到相应的FIFO缓冲区中,并在所述路由译码模块解析出对应端口的数据请求信号之后,再从所述FIFO缓冲区读取切片数据包发送至所述交换开关模块;
所述路由算法控制模块被配置为经由路由算法计算出所述对应端口的数据的最优流向路径;响应于所述最优流向路径,所述交换开关模块的仲裁器分配与输出端口相对应的虚通道。
2.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述路由算法控制模块计算出所述对应端口的数据的最优流向路径的步骤包括:
在多条业务数据流中确定一条目标数据流和其余的冲突数据流;
构建当前网络的冲突树模型,从而计算出目标数据流的等价服务曲线;
使用深度优先策略来遍历冲突树,从而得出业务数据流的最优流向路径。
3.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述片上网络架构采用2D Mesh网络架构,其中,路由器节点呈网格状分布,所述路由器节点最多包括东、南、西、北四个方位的端口和本地端口,其中,东、南、西、北四个方位的端口采用AXI4接口,该四个方位的端口被配置为与相邻的路由器节点相连接,所述本地端口被配置为与本地资源节点相连接。
4.根据权利要求3所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述四个方位的端口和本地端口中的每一个端口包括数据通道和时钟通道,其中,所述数据通道被配置为完成片上网络之间的数据传输功能,所述时钟通道被配置为完成各个方向的异步时钟信号的接收和同步调谐。
5.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述时间触发以太网端***设备配置有一个交换节点、一个监控节点和具备三冗余光口的端设备节点,每个节点之间采用星型连接。
6.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述片上网络架构配置有时钟模块,所述时间触发以太网网络***具备AS6802时间同步功能和失步重传功能。
7.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述时间触发以太网交换设备被配置为所述时间触发以太网网络***的数据链路层,所述时间触发以太网端***设备被配置为所述时间触发以太网网络***的网络层,所述时间触发以太网网络***的传输层包括AXI4协议接口,所述时间触发以太网网络***的应用层被配置为接收TT消息、RC消息和/或BE消息;
所述应用层、传输层、网络层、数据链路层依次双向连接,整个时间触发以太网网络***均使用光口作为传输介质。
8.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述时间触发以太网交换设备采用SoC架构,所述时间触发以太网端***设备采用FPGA架构。
9.根据权利要求1所述的测试设备片上网络架构下时间触发以太网网络***,其特征在于,所述时间触发以太网网络***的软件采用PL与PS协同设计架构,其包括片上网络NoC路由***模块、RTlinux实时操作***、时间触发以太网交换/端***软件、离线调度表配置软件。
10.一种测试设备片上网络架构下时间触发以太网网络***的实现方法,其特征在于,包括以下步骤:
搭建***的主干网络为时间触发以太网网络,其中,***包括时间触发以太网交换设备、时间触发以太网端***设备;
在所述时间触发以太网端***设备上设计实现片上网络;
所述片上网络的路由模块包括输入端口、虚通道交换模块、路由译码模块、交换开关模块、路由算法控制模块、多个虚通道的输出端口,其中,所述路由译码模块被配置为对所述输入端口传来的数据包中所携带的目的地址信息与本路由器的地址信息进行对比,以确定并发出对应端口的数据请求信号;所述虚通道交换模块被配置为将从输入端口接收到的切片数据包分别存储到相应的FIFO缓冲区中,并在所述路由译码模块解析出对应端口的数据请求信号之后,再从所述FIFO缓冲区读取切片数据包发送至所述交换开关模块;
经由路由算法计算出所述对应端口的数据的最优流向路径;响应于所述最优流向路径,所述交换开关模块的仲裁器分配与输出端口相对应的虚通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310987506.5A CN117061427B (zh) | 2023-08-08 | 2023-08-08 | 测试设备片上网络架构下时间触发以太网网络***及其实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310987506.5A CN117061427B (zh) | 2023-08-08 | 2023-08-08 | 测试设备片上网络架构下时间触发以太网网络***及其实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117061427A CN117061427A (zh) | 2023-11-14 |
CN117061427B true CN117061427B (zh) | 2024-06-28 |
Family
ID=88660079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310987506.5A Active CN117061427B (zh) | 2023-08-08 | 2023-08-08 | 测试设备片上网络架构下时间触发以太网网络***及其实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117061427B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN103970939A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 一种层次化可重构的片上网络建模与仿真*** |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9742630B2 (en) * | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
CN113220627B (zh) * | 2021-04-23 | 2023-05-30 | 西安微电子技术研究所 | 一种二维片上网络路由节点结构 |
-
2023
- 2023-08-08 CN CN202310987506.5A patent/CN117061427B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN103970939A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 一种层次化可重构的片上网络建模与仿真*** |
Also Published As
Publication number | Publication date |
---|---|
CN117061427A (zh) | 2023-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Galles | Spider: A high-speed network interconnect | |
US9674116B2 (en) | Data distribution packet-flow interconnect fabric modular management optimized system | |
JP3816530B2 (ja) | 低い待ち時間、高いクロック周波数、プレジオ非同期 パケット・ベースクロスバー・スイッチング・チップ・システム及び方法 | |
JP5895202B2 (ja) | 中継器、中継器の制御方法、およびコンピュータプログラム | |
Cohen et al. | The use of message-based multicomputer components to construct gigabit networks | |
JP4959792B2 (ja) | 保証された決定性の説明を有する、フレーム交換ネットワークにおける仮想リンクの経路指定のための方法 | |
US20060209846A1 (en) | Globally asynchronous communication architecture for system on chip | |
EP3340128B1 (en) | Neuromorphic core and chip traffic control | |
CN102685017A (zh) | 一种基于fpga的片上网络路由器 | |
CN107395400A (zh) | 航天以太网时间触发自适应双以太网冗余通信方法 | |
CN104065570A (zh) | 异步可容错片上网络路由器设计方法 | |
CN104579951A (zh) | 片上网络中新颖的故障与拥塞模型下的容错方法 | |
US8811413B2 (en) | Scalable multi-hop mesh packet switch fabric | |
Shrivastava et al. | Design and performance evaluation of a NoC-based router architecture for MPSoC | |
CN114679423B (zh) | 一种面向流控机制的无死锁可扩展互连裸芯架构 | |
CN117061427B (zh) | 测试设备片上网络架构下时间触发以太网网络***及其实现方法 | |
Kumar et al. | Architecture design: Network-on-chip | |
CN102724115B (zh) | 一种适用于片上网络***的链路层容错电路设计 | |
CN107332789B (zh) | 基于click控制器的全异步人工神经元网络的通讯方法 | |
CN112631985A (zh) | 一种链路共享的片上网络 | |
JP2006114028A (ja) | 複数のデバイスを同期デバイスに相互接続する装置 | |
Moadeli et al. | Quarc: A novel network-on-chip architecture | |
Attanasio et al. | STP-ISS Assessment in Deterministic SpaceWire Network with MOSTNS3 SpaceWire Simulator | |
CN109995652B (zh) | 一种基于冗余通道构筑的片上网络感知预警路由方法 | |
Naqvi et al. | A multi-credit flow control scheme for asynchronous NoCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |