CN117059720A - 发光芯片及其制备方法、显示面板 - Google Patents
发光芯片及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN117059720A CN117059720A CN202310947079.8A CN202310947079A CN117059720A CN 117059720 A CN117059720 A CN 117059720A CN 202310947079 A CN202310947079 A CN 202310947079A CN 117059720 A CN117059720 A CN 117059720A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- substrate
- transparent conductive
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 238000000151 deposition Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000004544 sputter deposition Methods 0.000 claims description 46
- 230000008021 deposition Effects 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 241001391944 Commicarpus scandens Species 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本申请提供一种发光芯片及其制备方法、显示面板。发光芯片的制备方法包括在衬底上依次外延生长外延层；在第二半导体层远离衬底的表面沉积透明导电层；从透明导电层一侧蚀刻形成凹槽结构，将外延层分割为多个间隔设置的发光单元；凹槽结构包括第一凹槽使得第一半导体层暴露；在第一凹槽底部设置第一电极；第一电极与第一半导体层接触；在衬底的一侧设置绝缘层；在绝缘层对应透明导电层的位置上开口，暴露透明导电层远离衬底的部分表面；在绝缘层远离衬底的一侧设置第二电极；第二电极与透明导电层暴露的部分表面接触；第二电极从一个发光单元的顶面延伸至相邻的发光单元的顶面。该方法可减少发光芯片断线的概率，加强发光芯片可靠性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种发光芯片及其制备方法、显示面板。
背景技术
Micro-LED芯片利用微米尺寸(一般小于50um)无机LED器件作为发光像素，来实现主动发光矩阵式显示，作为一种新兴技术，其具有响应快、主动照明、高对比度、长寿命等特点。Micro-LED阵列结构分为有源矩阵和无源矩阵。与有源矩阵Micro-LED阵列相比，无源矩阵Micro-LED阵列具有制备工艺简单、成本低廉和技术成熟度高等优势，在一些特定的场合仍然具有一定的应用。
对于现有的无源矩阵的发光芯片来说，发光芯片中存在的断线的问题，导致了发光芯片无法正常工作，从而使得可靠性降低，极大的影响了产品的良品率。
发明内容
本申请提供一种发光芯片及其制备方法、显示面板，主要解决发光芯片中存在的断线的问题，导致了发光芯片无法正常工作且可靠性降低，极大的影响了产品的良品率的技术问题。
为解决上述技术问题，本申请采用的一个技术方案是提供一种发光芯片的制备方法，包括：
在衬底上依次外延生长缓冲层、第一半导体层、发光层以及第二半导体层；其中，所述第一半导体层、所述发光层以及所述第二半导体层定义为外延层；
在所述第二半导体层远离所述衬底的表面沉积透明导电层；
从所述透明导电层一侧蚀刻形成凹槽结构，所述凹槽结构将所述外延层分割为多个间隔设置的发光单元；所述凹槽结构包括第一凹槽，所述第一凹槽使得所述第一半导体层暴露；
在所述第一凹槽的底部设置第一电极；所述第一电极与所述第一半导体层接触；
在所述衬底的一侧设置绝缘层，所述绝缘层覆盖所述缓冲层、所述外延层、所述第一电极以及所述透明导电层；
在所述绝缘层对应所述透明导电层的位置上开口，暴露所述透明导电层远离所述衬底的部分表面；
在所述绝缘层远离所述衬底的一侧设置第二电极；所述第二电极与所述透明导电层暴露的部分表面接触；所述第二电极从一个所述发光单元的顶面延伸至相邻的所述发光单元的顶面。
其中，所述从所述透明导电层一侧蚀刻形成凹槽结构的步骤包括：
从所述透明导电层开始蚀刻直至露出所述第一半导体层，形成所述第一凹槽；
从所述第一半导体层一侧开始蚀刻直至露出所述缓冲层，形成第二凹槽；
从所述缓冲层开始蚀刻直至露出所述衬底，形成第三凹槽；
所述在所述衬底的一侧设置绝缘层的步骤中，所述绝缘层覆盖所述第一凹槽、所述第二凹槽和所述第三凹槽。
其中，所述在所述衬底的一侧设置绝缘层的步骤包括：
在对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置进行多次沉积，使得对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置的所述绝缘层的厚度大于其他位置的所述绝缘层的厚度。
其中，所述在所述衬底的一侧设置绝缘层的步骤包括：通过多次溅射沉积形成所述绝缘层，且在相邻两次溅射沉积的步骤之间转动所述衬底。
其中，多次溅射沉积的沉积时间逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变；或
多次溅射沉积的沉积功率逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变。
其中，所述在所述衬底的一侧设置绝缘层的步骤包括：
通过多次溅射沉积形成所述绝缘层，且在相邻两次溅射沉积的步骤之间倾斜所述衬底，以改变沉积方向；
其中，每次溅射沉积过程中的其他参数均保持不变。
其中，所述在相邻两次溅射沉积的步骤之间倾斜所述衬底的步骤包括：
使所述绝缘层的原料的沉积方向朝向所述第一电极与所述发光层之间的间隙，且所述沉积方向与所述衬底的夹角为30-60度。
为解决上述技术问题，本申请采用的另一个技术方案是提供一种发光芯片，通过上述涉及的任意一项所述制备方法制备，包括：
衬底；
缓冲层，设置于所述衬底的一侧；
外延层，设置于所述缓冲层远离所述衬底的一侧；其中，所述外延层包括第一半导体层、发光层以及第二半导体层；
透明导电层，设置于所述外延层远离所述衬底的一侧；其中，所述发光芯片具有从所述透明导电层一侧开设的凹槽结构，所述凹槽结构将所述外延层分割为多个间隔设置的发光单元；所述凹槽结构包括透明导电层一侧开设的第一凹槽，使得所述第一半导体层暴露；所述凹槽结构还包括从所述第一半导体层一侧开设的第二凹槽，使得所述缓冲层暴露；所述凹槽结构还包括从所述缓冲层一侧开设的第三凹槽，使得所述衬底暴露；
第一电极，设置于所述第一凹槽的底部，且与所述第一半导体层接触电连接；
绝缘层，设置于所述衬底的一侧，覆盖所述缓冲层、所述外延层、所述第一电极及所述透明导电层；所述绝缘层对应所述透明导电层的位置具有开口，暴露所述透明导电层远离所述衬底的一侧的部分表面；
第二电极，设置于所述绝缘层远离所述衬底的一侧，且与所述透明导电层暴露的部分表面接触；所述第二电极从一个所述发光单元的顶面延伸至相邻的所述发光单元的顶面。
其中，对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置的所述绝缘层的厚度大于其他位置的所述绝缘层的厚度。
为解决上述技术问题，本申请采用的又一个技术方案是提供一种发光芯片的制备方法，包括上述涉及的任意一项所述制备方法制备的发光芯片或显示面板包括上述涉及的任意一项所述的发光芯片。
本申请提供一种发光芯片及其制备方法、显示面板，发光芯片的制备方法包括在衬底上依次外延生长缓冲层、第一半导体层、发光层以及第二半导体层；其中，第一半导体层、发光层以及第二半导体层定义为外延层；在第二半导体层远离衬底的表面沉积透明导电层；从透明导电层一侧蚀刻形成凹槽结构，凹槽结构将外延层分割为多个间隔设置的发光单元；凹槽结构包括第一凹槽，第一凹槽使得第一半导体层暴露；在第一凹槽的底部设置第一电极；第一电极与第一半导体层接触；在衬底的一侧设置绝缘层，绝缘层覆盖缓冲层、外延层、第一电极以及透明导电层；在绝缘层对应透明导电层的位置上开口，暴露透明导电层远离衬底的部分表面；在绝缘层远离衬底的一侧设置第二电极；第二电极与透明导电层暴露的部分表面接触；第二电极从一个发光单元的顶面延伸至相邻的发光单元的顶面。该方法通过蚀刻形成的凹槽结构，降低了凹槽处的高度差，可以减少发光芯片断线的概率，以加强发光芯片可靠性，有效提升良品率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请第一实施例提供的发光芯片制备方法的步骤流程图；
图2为步骤S01的具体结构示意图；
图3为步骤S02的具体结构示意图；
图4为步骤S03的具体结构示意图；
图5为步骤S04的具体结构示意图；
图6为步骤S05的具体结构示意图；
图7为步骤S06的具体结构示意图；
图8为步骤S07的具体结构示意图；
图9为本申请第二实施例提供的发光芯片制备方法的步骤流程图；
图10为步骤S03A的具体流程图；
图11为步骤S03A1、步骤S03A2以及步骤S03A3的具体结构示意图；
图12为本申请第二实施例提供的发光芯片制备方法制备得到的发光芯片的结构示意图；
图13为本申请第三实施例提供的发光芯片制备方法的步骤流程图；
图14为本申请第三实施例提供的发光芯片制备方法制备得到的发光芯片的结构示意图；
图15为本申请第四实施例提供的发光芯片制备方法的步骤流程图；
图16是现有技术中绝缘层的具体结构示意图；
图17为采用第四实施例提供的发光芯片制备方法制备得到的绝缘层的结构示意图；
图18为本申请第五实施例提供的发光芯片制备方法的步骤流程图；
图19为第五实施例制备过程的结构示意图；
图20为本申请实施例提供的发光芯片的结构示意图。
附图标号说明：
10-衬底；20-缓冲层；30-第一半导体层；40-发光层；50-第二半导体层；60-透明导电层；70-第一电极；80-绝缘层；90-第二电极；1000-发光芯片；A-凹槽结构；A1-第一凹槽；A2-第二凹槽；A3-第三凹槽；A4-第四凹槽；B-开口；C-间隙；D-发光单元；G-贯穿孔；W-外延层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、接口、技术之类的具体细节，以便透彻理解本申请。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请第一实施例提供的发光芯片制备方法的步骤流程图。
步骤S01：在衬底上依次外延生长缓冲层、第一半导体层、发光层以及第二半导体层。
参阅图2，图2为步骤S01的具体结构示意图。利用金属有机化学气相沉积(MOCVD)设备在衬底10上依次外延生长缓冲层20、第一半导体层30、发光层40以及第二半导体层50。其中，缓冲层20的厚度为1-5um。外延层W包括厚度为1-5um的第一半导体层30、厚度为50-200nm的发光层40以及厚度为0.1-0.5um的第二半导体层50。
具体的，衬底10的材质可以为碳化硅、硅以及蓝宝石等材质中的一种；本实施例主要以基于蓝宝石衬底10为例进行说明。具体的，缓冲层20为氮化镓(GaN)层；第一半导体层30为N型半导体层；发光层40为多量子阱(Multiple Quantum Well，MQW)层；第二半导体层50为P型半导体层。
本实施例中，缓冲层20为厚度3um的GaN层。第一半导体层30为厚度2um的N型GaN层，发光层40为厚度100nm的InGaN/GaN多量子阱层，第二半导体层50为厚度0.2um的P型GaN层。
步骤S02：在第二半导体层远离衬底的表面沉积透明导电层。
参阅图3，图3为步骤S02的具体结构示意图。通过电子束蒸发设备或磁控溅射设备在第二半导体层50远离衬底10的表面沉积透明导电层60；其次，再通过退火处理，形成透明导电层60和第二半导体层50之间的欧姆接触。具体的，透明导电层60为氧化铟锡(IndiumTin Oxide，ITO)薄膜，透明导电层60起着电流扩散层的作用。
步骤S03：从透明导电层一侧蚀刻形成凹槽结构，凹槽结构将外延层分割为多个间隔设置的发光单元；凹槽结构包括第一凹槽，第一凹槽使得第一半导体层暴露。
在具体的实施例中，步骤S03还包括从第一半导体层30一侧开始蚀刻直至露出衬底10，形成第四凹槽A4。参阅图4，图4为步骤S03的具体结构示意图。从透明导电层60的一侧蚀刻形成凹槽结构A。凹槽结构A将外延层W分割为多个间隔设置的发光单元D；其中，发光单元D包括第一半导体层30、发光层40以及第二半导体层50。具体的，凹槽结构A包括第一凹槽A1和第四凹槽A4，从透明导电层60一侧蚀刻使得第一半导体层30暴露，形成第一凹槽A1；从第一半导体层30一侧，即第一凹槽A1的底面，开始蚀刻直至露出衬底10，形成第四凹槽A4。
步骤S04：在第一凹槽的底部设置第一电极；第一电极与第一半导体层接触。
参阅图5，图5为步骤S04的具体结构示意图。在第一凹槽A1的底部的第一半导体层30远离衬底10的一侧表面上溅射沉积形成第一电极70。具体的，第一电极70为N型电极且与第一半导体层30接触，且第一电极70和发光层40间隔设置。第一电极70的材质可以为金属Ti或者金属Au，或金属Ti和Au的多层结构，也可以是其他的导电金属，本申请对此不作限制。
步骤S05：在衬底的一侧设置绝缘层，绝缘层覆盖缓冲层、外延层、第一电极以及透明导电层。
参阅图6，图6为步骤S05的具体结构示意图。通过等离子体增强化学气相沉积(PECVD)设备在衬底10的一侧溅射沉积形成绝缘层80。绝缘层80覆盖缓冲层20、外延层W、第一电极70以及透明导电层60。绝缘层80用于分离隔绝第一电极70和第二电极90。具体的，绝缘层80的厚度为300-600nm，主要材质为硅的氧化物或氮化物或金属氧化物。本实施例中，绝缘层80的材料为二氧化硅。
步骤S06：在绝缘层对应透明导电层的位置上开口，暴露透明导电层远离衬底的部分表面。
参阅图7，图7为步骤S06的具体结构示意图。在绝缘层80对应透明导电层60的位置上进行蚀刻开口B，该开口B暴露了透明导电层60远离衬底10的部分表面。
步骤S07：在绝缘层远离衬底的一侧设置第二电极；第二电极与透明导电层暴露的部分表面接触；第二电极从一个发光单元的顶面延伸至相邻的发光单元的顶面。
参阅图8，图8为步骤S07的具体结构示意图。与前面制备第一电极70类似，在绝缘层80远离衬底10的一侧溅射沉积形成第二电极90。其中，第二电极90为P型电极且与透明导电层60暴露的部分表面接触。第二电极90沿着横向延伸穿过凹槽结构A，在凹槽结构A位置处上下攀爬，从一个发光单元D的顶面延伸至相邻的发光单元D的顶面，从而使得多个发光单元D的第二电极90相互连接。
上述制备方法即可制备得到发光芯片1000，该发光芯片1000中的第一凹槽A1和第四凹槽A4降低了凹槽结构A处的高度差，使得第二电极90在凹槽结构A位置处上下攀爬且不容易断线，可以减少发光芯片1000断线的概率。
请参阅图9，图9为本申请第二实施例提供的发光芯片制备方法的步骤流程图。本实施例中的制备方法和第一实施例的步骤大都相同，不同之处在于，本实施例中，步骤S03A制备的的凹槽结构A包括第一凹槽A1、第二凹槽A2以及第三凹槽A3；且在衬底10的一侧设置绝缘层80的步骤中，绝缘层80覆盖第一凹槽A1、第二凹槽A2以及第三凹槽A3。
参阅图10，图10为步骤S03A的具体流程图。其中，步骤030包括：
步骤S03A1：从透明导电层开始蚀刻直至露出第一半导体层，形成第一凹槽。
步骤S03A2：从第一半导体层一侧开始蚀刻直至露出缓冲层，形成第二凹槽。
步骤S03A3：从缓冲层开始蚀刻直至露出衬底，形成第三凹槽。
参阅图11，图11为步骤S03A1、步骤S03A2以及步骤S03A3的具体结构示意图。从透明导电层60开始蚀刻直至露出第一半导体层30，形成第一凹槽A1。从第一半导体层30一侧开始蚀刻直至露出缓冲层20，形成第二凹槽A2。从缓冲层20开始蚀刻直至露出衬底10，形成第三凹槽A3。
进一步参阅图11和图12，图12为本申请第二实施例提供的发光芯片制备方法制备得到的发光芯片的结构示意图。本实施例提供的发光芯片1000制备方法，在蚀刻过程中又增加了一个过渡的步骤，蚀刻形成第二凹槽A2和第三凹槽A3，缓解了只有第四凹槽A4导致的高度差过大的问题，进而减少了第二电极90容易发生断线的风险，提高了发光芯片1000的可靠性。
请参阅图13和图14，图13为本申请第三实施例提供的发光芯片制备方法的步骤流程图；图14为本申请第三实施例提供的发光芯片制备方法制备得到的发光芯片的结构示意图。本实施例中的制备方法和第二实施例的步骤基本相同，不同之处在于，本实施例中在衬底10的一侧设置绝缘层80的步骤S05A还包括：
在对应第一凹槽、第二凹槽以及第三凹槽的位置进行多次沉积，使得对应第一凹槽、第二凹槽以及第三凹槽的位置的绝缘层的厚度大于其他位置的绝缘层的厚度。
可以理解，在凹槽结构A处的第二电极90需要爬坡，因此更容易产生断线的风险。因而在第一实施例的基础上，本实施例在对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置进行多次沉积，可以使得对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置的绝缘层80的厚度大于其他位置的绝缘层80的厚度，进一步减缓凹槽结构A处的高度差，使得地势更加平缓，更多可能地减少第二电极90容易发生断线的风险，提高了发光芯片1000的可靠性；除此之外，增加绝缘层80的厚度还可以降低发光芯片1000发生短路的概率。
请参阅图15，图15为本申请第四实施例提供的发光芯片制备方法的步骤流程图。本实施例中的制备方法和第二实施例的步骤大都相同，不同之处在于，本实施例中在衬底10的一侧设置绝缘层80的步骤S05B包括：
通过多次溅射沉积形成绝缘层，且在相邻两次溅射沉积的步骤之间转动衬底。
本实施例中，可以通过多次溅射沉积且在相邻两次溅射沉积的步骤之间转动衬底10的方式形成绝缘层80，也可以通过多次溅射沉积且在相邻两次溅射沉积的步骤之间转动衬底10的方式增加对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置的绝缘层80的厚度和致密性。
参阅图16，图16是现有技术中绝缘层的具体结构示意图。经研究发现，在具体的实验过程中，绝缘层80在最开始成型以后，由于并不致密会形成许多小孔，随着沉积时间的增加，绝缘层80会继续生长，多数的小孔被覆盖掉。而小部分的小孔由于绝缘层80只沿着小孔边缘生长，最终形成了图16中所示的贯穿孔G。因此，本实施例采取“分步沉积”的方法，即通过多次溅射沉积形成绝缘层80，且在相邻两次溅射沉积的步骤之间转动衬底10，在具体的实施例中，旋转衬底10可以通过在衬底10下设置一个旋转台进行旋转或者配置一个机械臂对衬底10进行旋转，本申请对此不作限制。
进一步参阅图17，图17为采用第四实施例提供的发光芯片制备方法制备得到的绝缘层的结构示意图。可以直观的看出，采用该方法可以有效降低贯穿孔G形成的概率，提高绝缘层80的致密性，减少第一电极70和第二电极90之间短路发生的可能性。本实施例最终得到的发光芯片1000的结构和图12中第二实施例的发光芯片1000的结构基本相同，不同之处在于，本实施例提供的制备方法制备出的绝缘层80相比第二实施例的绝缘层80更加致密。
在具体的实施过程中，可以采用不同的方式进行多次沉积。其中，方式一为多次溅射沉积的沉积时间逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变。随着每次溅射沉积的时间减少，进而既可以保证最终形成的绝缘层80的厚度和第一实施例中的绝缘层80的厚度差异较小，也可以有效降低贯穿孔G形成的概率，减少第一电极70和第二电极90之间短路发生的可能性。可以理解，由于第一电极70和第二电极90走线的原因，第一电极70和第二电极90会有部分层叠，且层叠位置仅通过绝缘层80隔绝。如果绝缘层80贯穿孔G太多，容易导致在层叠位置第一电极70和第二电极90短路。
方式二为多次溅射沉积的沉积功率逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变。随着每次溅射沉积的功率逐渐减少，进而既可以保证最终形成的绝缘层80的厚度和第一实施例中的绝缘层80的厚度差异较小，也可以有效降低贯穿孔G形成的概率，减少第一电极70和第二电极90之间短路发生的可能性。
请参阅图18，图18为本申请第五实施例提供的发光芯片制备方法的步骤流程图。本实施例中的制备方法和第二实施例的步骤大都相同，不同之处在于，本实施例中在衬底10的一侧设置绝缘层80的步骤S05C包括：
通过多次溅射沉积形成绝缘层，且在相邻两次溅射沉积的步骤之间倾斜衬底，以改变沉积方向。
本实施例中，可以通过多次溅射沉积且在相邻两次溅射沉积的步骤之间倾斜衬底10的方式形成绝缘层80，也可以通过多次溅射沉积且在相邻两次溅射沉积的步骤之间倾斜衬底10的方式增加对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置的绝缘层80的厚度和致密性。
具体地，每次溅射沉积过程中的其他参数均保持不变。本实施例通过在相邻两次溅射沉积的步骤之间倾斜衬底10，以改变沉积方向。随着相邻两次溅射沉积的步骤之间倾斜衬底10改变沉积方向，进而可以有效降低贯穿孔G形成的概率，减少第一电极70和第二电极90之间短路发生的可能性。
参阅图19，图19为第五实施例制备过程的结构示意图。在具体的实施过程中，在相邻两次溅射沉积的步骤之间倾斜衬底10的步骤包括使绝缘层80的原料的沉积方向朝向第一电极70与发光层40之间的间隙C，且沉积方向与衬底10的夹角为30-60度。
通过在相邻两次溅射沉积的步骤之间倾斜衬底10，可以改变沉积方向与衬底10的夹角的角度，其中夹角范围为30-60度，例如45度。同时，使绝缘层80的原料的沉积方向朝向第一电极70与发光层40之间的间隙C，可以填充在沉积过程中第一电极70与发光层40之间产生的间隙C，使得绝缘层80在间隙C处更加平坦，减少第二电极90在此处容易发生断线的风险，提高发光芯片1000的可靠性。
本申请上述实施例中提供的发光芯片1000的制备方法，可以进行不同实施例方法之间的结合。例如第二实施例的方法可以和第三实施例的方法可以结合，可以使得对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置的绝缘层80的厚度大于其他位置的绝缘层80的厚度，以降低发光芯片1000发生短路的概率；同时缓解了凹槽结构A高度差过大的问题，进而减少了第二电极90容易发生断线的风险。结合后的方法既可以降低发光芯片1000发生短路的概率，又可以减少发生断线的风险，提高了发光芯片1000的可靠性。例如第一实施例的方法可以和第三实施例以及第四实施例的方法进行结合，即在第一实施例的基础上不增加蚀刻步骤，只在对应第一凹槽A1、第四凹槽A4的位置进行多次沉积，使得对应第一凹槽A1、第四凹槽A4的位置的绝缘层80的厚度大于其他位置的绝缘层80的厚度；在溅射沉积绝缘层80时，通过多次溅射沉积形成绝缘层80且在相邻两次溅射沉积的步骤之间转动衬底10。该结构无需增加蚀刻步骤，工艺简单，既缓解了凹槽结构A的高度差，又减少了第二电极90易发生断线的风险。
本申请实施例提供的发光芯片1000的制备方法通过对蚀刻步骤和绝缘层80沉积工艺进行优化，有效降低了第二电极90发生断线的风险以及第一电极70和第二电极90之间短路的风险，增强了发光芯片1000的可靠性。且制备方法简单，成本较低，提升了产品的良品率。
参阅图20，图20为本申请实施例提供的发光芯片的结构示意图。本申请还提供一种发光芯片1000，发光芯片1000可以是由上述任一实施例提供的发光芯片1000的制备方法制备得到的，本实施例主要以第二实施例的制备方法得到的发光芯片1000为例进行说明。发光芯片1000包括衬底10、缓冲层20、外延层W、透明导电层60、第一电极70、绝缘层80以及第二电极90。
其中，衬底10的材质可以为碳化硅、硅以及蓝宝石等材质中的一种。缓冲层20设置于衬底10的一侧。外延层W设置于缓冲层20远离衬底10的一侧。其中，外延层W包括第一半导体层30、发光层40以及第二半导体层50。具体的，缓冲层20为氮化镓层；第一半导体层30为N型半导体层；发光层40为InGaN/GaN多量子阱(Multiple Quantum Well，MQW)层；第二半导体层50为P型半导体层。
透明导电层60设置于外延层W远离衬底10的一侧。具体的，透明导电层60为氧化铟锡(Indium Tin Oxide，ITO)薄膜，透明导电层60起着电流扩散层的作用。其中，发光芯片1000具有从透明导电层60一侧开设的凹槽结构A，凹槽结构A将外延层W分割为多个间隔设置的发光单元D；凹槽结构A包括透明导电层60一侧开设的第一凹槽A1，使得第一半导体层30暴露；凹槽结构A还包括从第一半导体层30一侧开设的第二凹槽A2，使得缓冲层20暴露；凹槽结构A还包括从缓冲层20一侧开设的第三凹槽A3，使得衬底10暴露。
第一电极70设置于第一凹槽A1的底部，且与第一半导体层30接触电连接。绝缘层80，设置于衬底10的一侧，覆盖缓冲层20、外延层W、第一电极70及透明导电层60。绝缘层80对应透明导电层60的位置具有开口B，暴露透明导电层60远离衬底10的一侧的部分表面。第二电极90设置于绝缘层80远离衬底10的一侧，且与透明导电层60暴露的部分表面接触；第二电极90从一个发光单元D的顶面延伸至相邻的发光单元D的顶面。具体的，绝缘层80的主要材质为二氧化硅。具体的，第一电极70和第二电极90的材质可以为金属Ti或者金属Au，也可以是其他的导电金属，本申请对此不作限制。
其中，发光芯片1000中对应第一凹槽A1、第二凹槽A2以及第三凹槽A3的位置的绝缘层80的厚度大于其他位置的绝缘层80的厚度。如此设置可以减缓凹槽结构A处的高度差，使得地势更加平缓，更多可能地减少第二电极90容易发生断线的风险，提高了发光芯片1000的可靠性；除此之外，加大绝缘层80的厚度还可以降低发光芯片1000发生短路的概率。
本申请还提供一种显示面板，显示面板包括上述的发光芯片1000，或显示面板包括由上述实施例中提供的制备方法制备的发光芯片1000。具体的，在本实施例中，通过在显示面板中制作上述的发光芯片1000，会因为本实施例提供的发光芯片1000能够减少断线和短路的风险，从而具有较好的发光效果，进一步使得该显示面板具有较好的显示效果。显示面板内包括由上述制备方法制备得到的发光芯片1000，同样能够减少断线和短路的风险，进一步具有较好的显示效果。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的得同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种发光芯片的制备方法，其特征在于，包括：
在衬底上依次外延生长缓冲层、第一半导体层、发光层以及第二半导体层；其中，所述第一半导体层、所述发光层以及所述第二半导体层定义为外延层；
在所述第二半导体层远离所述衬底的表面沉积透明导电层；
从所述透明导电层一侧蚀刻形成凹槽结构，所述凹槽结构将所述外延层分割为多个间隔设置的发光单元；所述凹槽结构包括第一凹槽，所述第一凹槽使得所述第一半导体层暴露；
在所述第一凹槽的底部设置第一电极；所述第一电极与所述第一半导体层接触；
在所述衬底的一侧设置绝缘层，所述绝缘层覆盖所述缓冲层、所述外延层、所述第一电极以及所述透明导电层；
在所述绝缘层对应所述透明导电层的位置上开口，暴露所述透明导电层远离所述衬底的部分表面；
在所述绝缘层远离所述衬底的一侧设置第二电极；所述第二电极与所述透明导电层暴露的部分表面接触；所述第二电极从一个所述发光单元的顶面延伸至相邻的所述发光单元的顶面。
2.根据权利要求1所述的制备方法，其特征在于，所述从所述透明导电层一侧蚀刻形成凹槽结构的步骤包括：
从所述透明导电层开始蚀刻直至露出所述第一半导体层，形成所述第一凹槽；
从所述第一半导体层一侧开始蚀刻直至露出所述缓冲层，形成第二凹槽；
从所述缓冲层开始蚀刻直至露出所述衬底，形成第三凹槽；
所述在所述衬底的一侧设置绝缘层的步骤中，所述绝缘层覆盖所述第一凹槽、所述第二凹槽和所述第三凹槽。
3.根据权利要求2所述的制备方法，其特征在于，所述在所述衬底的一侧设置绝缘层的步骤包括：
在对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置进行多次沉积，使得对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置的所述绝缘层的厚度大于其他位置的所述绝缘层的厚度。
4.根据权利要求1所述的制备方法，其特征在于，所述在所述衬底的一侧设置绝缘层的步骤包括：通过多次溅射沉积形成所述绝缘层，且在相邻两次溅射沉积的步骤之间转动所述衬底。
5.根据权利要求4所述的制备方法，其特征在于，多次溅射沉积的沉积时间逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变；或
多次溅射沉积的沉积功率逐渐减少，且每次溅射沉积的过程中的其他参数均保持不变。
6.根据权利要求1所述的制备方法，其特征在于，所述在所述衬底的一侧设置绝缘层的步骤包括：
通过多次溅射沉积形成所述绝缘层，且在相邻两次溅射沉积的步骤之间倾斜所述衬底，以改变沉积方向；
其中，每次溅射沉积过程中的其他参数均保持不变。
7.根据权利要求6所述的制备方法，其特征在于，所述在相邻两次溅射沉积的步骤之间倾斜所述衬底的步骤包括：
使所述绝缘层的原料的沉积方向朝向所述第一电极与所述发光层之间的间隙，且所述沉积方向与所述衬底的夹角为30-60度。
8.一种发光芯片，其特征在于，通过权利要求1-7任意一项所述的制备方法制备，包括：
衬底；
缓冲层，设置于所述衬底的一侧；
外延层，设置于所述缓冲层远离所述衬底的一侧；其中，所述外延层包括第一半导体层、发光层以及第二半导体层；
透明导电层，设置于所述外延层远离所述衬底的一侧；其中，所述发光芯片具有从所述透明导电层一侧开设的凹槽结构，所述凹槽结构将所述外延层分割为多个间隔设置的发光单元；所述凹槽结构包括透明导电层一侧开设的第一凹槽，使得所述第一半导体层暴露；所述凹槽结构还包括从所述第一半导体层一侧开设的第二凹槽，使得所述缓冲层暴露；所述凹槽结构还包括从所述缓冲层一侧开设的第三凹槽，使得所述衬底暴露；
第一电极，设置于所述第一凹槽的底部，且与所述第一半导体层接触电连接；
绝缘层，设置于所述衬底的一侧，覆盖所述缓冲层、所述外延层、所述第一电极及所述透明导电层；所述绝缘层对应所述透明导电层的位置具有开口，暴露所述透明导电层远离所述衬底的一侧的部分表面；
第二电极，设置于所述绝缘层远离所述衬底的一侧，且与所述透明导电层暴露的部分表面接触；所述第二电极从一个所述发光单元的顶面延伸至相邻的所述发光单元的顶面。
9.根据权利要求8所述的发光芯片，其特征在于，对应所述第一凹槽、所述第二凹槽以及所述第三凹槽的位置的所述绝缘层的厚度大于其他位置的所述绝缘层的厚度。
10.一种显示面板，其特征在于，包括权利要求1-7任一项所述制备方法制备的发光芯片或所述显示面板包括权利要求8-9任一项所述的发光芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310947079.8A CN117059720A (zh) | 2023-07-28 | 2023-07-28 | 发光芯片及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310947079.8A CN117059720A (zh) | 2023-07-28 | 2023-07-28 | 发光芯片及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117059720A true CN117059720A (zh) | 2023-11-14 |
Family
ID=88659997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310947079.8A Pending CN117059720A (zh) | 2023-07-28 | 2023-07-28 | 发光芯片及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117059720A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060124954A1 (en) * | 2004-10-21 | 2006-06-15 | Nichia Corporation | Semiconductor light emitting device and method for manufacturing the same |
| US20120142133A1 (en) * | 2010-12-04 | 2012-06-07 | Advanced Optoelectronic Technology, Inc. | Method for fabricating semiconductor lighting chip |
| CN105655462A (zh) * | 2015-12-31 | 2016-06-08 | 上海交通大学 | 高压直流氮化镓基发光二极管及其制造方法 |
| CN107768490A (zh) * | 2017-10-26 | 2018-03-06 | 江苏新广联半导体有限公司 | 一种优化GaN基LED芯片性能的制备方法 |
| CN109560100A (zh) * | 2018-11-23 | 2019-04-02 | 江苏新广联半导体有限公司 | 一种正装GaN基LED微显示器件及其制作方法 |
| CN112635629A (zh) * | 2020-12-30 | 2021-04-09 | 深圳第三代半导体研究院 | 一种发光二极管及其制造方法 |
| CN113571621A (zh) * | 2021-08-20 | 2021-10-29 | 江西兆驰半导体有限公司 | 一种多单元式的发光二极管及其制作方法 |
| US20230052304A1 (en) * | 2021-08-16 | 2023-02-16 | Quanzhou Sanan Semiconductor Technology Co., Ltd. | Light-emitting device and lighting apparatus |
| CN116207202A (zh) * | 2023-03-24 | 2023-06-02 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件的制备方法 |
-
2023
- 2023-07-28 CN CN202310947079.8A patent/CN117059720A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060124954A1 (en) * | 2004-10-21 | 2006-06-15 | Nichia Corporation | Semiconductor light emitting device and method for manufacturing the same |
| US20120142133A1 (en) * | 2010-12-04 | 2012-06-07 | Advanced Optoelectronic Technology, Inc. | Method for fabricating semiconductor lighting chip |
| CN105655462A (zh) * | 2015-12-31 | 2016-06-08 | 上海交通大学 | 高压直流氮化镓基发光二极管及其制造方法 |
| CN107768490A (zh) * | 2017-10-26 | 2018-03-06 | 江苏新广联半导体有限公司 | 一种优化GaN基LED芯片性能的制备方法 |
| CN109560100A (zh) * | 2018-11-23 | 2019-04-02 | 江苏新广联半导体有限公司 | 一种正装GaN基LED微显示器件及其制作方法 |
| CN112635629A (zh) * | 2020-12-30 | 2021-04-09 | 深圳第三代半导体研究院 | 一种发光二极管及其制造方法 |
| US20230052304A1 (en) * | 2021-08-16 | 2023-02-16 | Quanzhou Sanan Semiconductor Technology Co., Ltd. | Light-emitting device and lighting apparatus |
| CN113571621A (zh) * | 2021-08-20 | 2021-10-29 | 江西兆驰半导体有限公司 | 一种多单元式的发光二极管及其制作方法 |
| CN116207202A (zh) * | 2023-03-24 | 2023-06-02 | 厦门乾照光电股份有限公司 | 一种高压微型发光器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8349629B2 (en) | Semiconductor light-emitting element and method of manufacturing same | |
| US8455914B2 (en) | Light emitting device | |
| CN204792880U (zh) | 发光二极管 | |
| US10249789B2 (en) | Light emitting diode chip and fabrication method | |
| CN110931620A (zh) | 一种Mini LED芯片及其制作方法 | |
| CN105529384A (zh) | 发光设备 | |
| CN112164742A (zh) | 一种发光二极管 | |
| CN211265505U (zh) | 一种Mini LED芯片 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| CN104037294B (zh) | GaN基发光二极管及其制作方法 | |
| CN113659051A (zh) | 一种倒装半导体发光元件、半导体发光器件及显示装置 | |
| US20230096346A1 (en) | Light-Emitting Diode and Light-Emitting Device Including the Same | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN112447786A (zh) | 发光二极管显示面板及其制作方法、发光二极管显示装置 | |
| KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
| KR102499308B1 (ko) | 발광 다이오드 | |
| CN113261117A (zh) | 发光元件 | |
| CN117059720A (zh) | 发光芯片及其制备方法、显示面板 | |
| US20220302352A1 (en) | Mini light-emitting diode chip and manufacturing method thereof | |
| CN203456495U (zh) | Led芯片 | |
| EP4040495A1 (en) | Light-emitting device and display apparatus including the same | |
| JP2001111106A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| CN100438090C (zh) | 发光元件 | |
| US20230387371A1 (en) | Display panel and manufacturing method thereof | |
| CN103985804A (zh) | Led芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |