CN117038576A - 高密度的简易硅基垂直互连封装方法、装置及基板 - Google Patents

高密度的简易硅基垂直互连封装方法、装置及基板 Download PDF

Info

Publication number
CN117038576A
CN117038576A CN202310860992.4A CN202310860992A CN117038576A CN 117038576 A CN117038576 A CN 117038576A CN 202310860992 A CN202310860992 A CN 202310860992A CN 117038576 A CN117038576 A CN 117038576A
Authority
CN
China
Prior art keywords
silicon substrate
interconnection
hole
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310860992.4A
Other languages
English (en)
Inventor
彭天放
乔昱阳
夏阳
韩盈舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Cell Membrane Technology Co ltd
Original Assignee
Beijing Cell Membrane Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Cell Membrane Technology Co ltd filed Critical Beijing Cell Membrane Technology Co ltd
Priority to CN202310860992.4A priority Critical patent/CN117038576A/zh
Publication of CN117038576A publication Critical patent/CN117038576A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种高密度的简易硅基垂直互连封装方法、装置及基板，该方法包括：对垂直互连硅基板进行加工前准备工艺；在硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；将硅基板与被封装芯片键合；在硅基板上形成通孔；去除通孔底部的第一绝缘层；在硅基板上表面以及通孔内表面覆盖第二绝缘层；在硅基板上表面及通孔中制作互连金属层，在互连金属层上制作出金属互连线和/或金属互连区。本发明使用的光刻掩模板数量相较于现有TSV方案更少，且不采用干法刻蚀通孔等工艺，降低了设备成本以及工艺复杂度，在成本、复杂度上都更具优势。

Description

高密度的简易硅基垂直互连封装方法、装置及基板
技术领域
本发明涉及硅基垂直互连技术领域，具体而言，涉及一种高密度的简易硅基垂直互连封装方法、装置及基板。
背景技术
垂直互连工艺是数字IC(Integrated Circuit，集成电路)、模拟IC、分立器件、MEMS(Micro-Electro-Mechanical System，微机电***)器件等芯片封装时常用的封装工艺。垂直互连具有封装密度高、封装可靠性高、信号质量高等显著优势。常见的垂直互连工艺有硅通孔互连(Through Silicon Via，TSV)、玻璃通孔互连(Through Glass Via，TGV)等。垂直互连工艺在高密度的芯片封装、异质集成、光电微***、传感微***的SiP(SystemIn a Package，***级封装)封装中，都有广泛的应用。
硅通孔互连(TSV)是目前应用最广泛的垂直互连方法。典型的硅通孔互连结构包括：垂直穿孔：这是整个TSV结构的核心部分，通过在硅片内部进行加工，形成从表面到背面的垂直孔洞，用于连接上下层的线路；导体填充：在穿孔中注入导体材料(如铜或钨)填充整个孔洞，导体填充通常通过化学气相沉积(Chemical VaporDeposition，CVD)或物理气相沉积(Physical Vapor Deposition，PVD)完成；绝缘层：在导体填充完成后，需要在穿孔周围涂覆一层绝缘材料，以隔离上下层的导体及防止短路；金属顶帽：在绝缘层上方，再加工一层金属顶帽，作为上下层连接的接触点，通常顶帽和导体填充共同形成一个联结点，以连接芯片上的其他电路组件。
尽管TSV垂直互连具备诸多优点，但也存在两个较为显著的不足：第一，当前的TSV封装基板大多需要十分复杂的工艺进行加工，这推高了TSV垂直互连方案的成本，限制了垂直互连工艺的广泛应用。第二，当前的TSV封装基板在加工时需要较为精细的工艺参数控制，导致实现高良率的TSV封装基板加工较为困难。以及低成本的互连方案往往封装密度较低，无法满足多引脚芯片的需求。
发明内容
为解决上述问题，本发明提供一种高密度的简易硅基垂直互连封装方法，所述方法包括：对垂直互连硅基板进行加工前准备工艺；在所述硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在所述硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；在所述第一绝缘层上制作金属层，以及在非凹槽区域制作键合区域，将所述硅基板与所述被封装芯片键合；在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以在所述硅基板上形成通孔；去除所述通孔底部的所述第一绝缘层；在所述硅基板上表面以及所述通孔内表面覆盖第二绝缘层；在所述硅基板上表面及所述通孔中制作互连金属层，以及将所述互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
可选地，在所述形成通孔步骤之前，所述方法还包括：对所述硅基板进行减薄处理，以将所述硅基板的厚度减薄至预设厚度。
可选地，所述方法还包括：将所述凹槽区域的金属层制作为预设图形，与所述可动结构形成平板电容。
可选地，所述在所述硅基板上各向异性刻蚀通孔，包括：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
可选地，所述在所述硅基板上表面及所述通孔中制作互连金属层，包括：在各项异性刻蚀得到的通孔斜面及所述硅基板上表面通过溅射、沉积或蒸镀方法制作互连金属层。
可选地，所述在非凹槽区域制作键合区域，包括：在所述非凹槽区域涂胶、光刻、金属镀膜以及剥离，形成所述非凹槽区域的键合区域；或者，在所述非凹槽区域进行金属镀膜、光刻以及刻蚀，形成所述非凹槽区域的键合区域。
可选地，所述方法还包括：对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
本发明提供一种高密度的简易硅基垂直互连封装装置，所述装置包括：准备模块，用于对垂直互连硅基板进行加工前准备工艺；刻蚀模块，用于在所述硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在所述硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；键合模块，用于在所述第一绝缘层上制作金属层，以及在非凹槽区域制作键合区域，将所述硅基板与所述被封装芯片键合；通孔制作模块，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以在所述硅基板上形成通孔；绝缘层去除模块，用于去除所述通孔底部的所述第一绝缘层；绝缘层覆盖模块，用于在所述硅基板上表面以及所述通孔内表面覆盖第二绝缘层；互连图形化模块，用于在所述硅基板上表面及所述通孔中制作互连金属层，以及将所述互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
本发明提供一种高密度的简易硅基垂直互连封装基板，所述硅基垂直互连封装基板采用上述高密度的简易硅基垂直互连封装方法制作得到。
可选地，各向异性刻蚀得到的通孔为V型通孔。
本发明实施例提供的高密度的简易硅基垂直互连封装方法、装置及基板，使用的光刻掩模板数量相较于现有TSV方案更少，且不采用干法刻蚀通孔等工艺，降低了设备成本以及工艺复杂度，在成本、复杂度上都更具优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中垂直互连封装基板的结构示意图；
图2为本发明实施例中一种高密度的简易硅基垂直互连封装方法的示意性流程图；
图3为本发明实施例中简易垂直互连封装基板的主要制造工艺流程示意图；
图4为本发明实施例中一种高密度的简易硅基垂直互连封装装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
对于一些封装成本预算较低的芯片，亟需设计一种低成本、简易且能兼顾多引脚的垂直互连基板及工艺，促进芯片的小型化、提高性能。
图1示出了本发明实施例提供的垂直互连封装基板的结构示意图。如图1所示，该垂直互连封装基板主要包括以下组成部分：
金属互连区11：该区域用于引出芯片的封装引脚，与金属互连线连接；
金属互连线12：该区域用于连接硅通孔与金属互连区；
硅通孔13：该区域为各项异性刻蚀得到的硅通孔，通孔内壁覆盖有绝缘层和金属层，使得垂直互连硅基板上下的对应区域形成电互连；
垂直互连硅基板14：该区域为本实施例中垂直互连封装基板的衬底结构，材料为单晶硅；
被封装芯片15：该结构为使用本实施例垂直互连封装基板的芯片，该芯片可以为数字IC、模拟IC、分立、光电、MEMS等器件，由结构16～19组成，为SOI(Silicon-On-Insulator，在绝缘体上形成硅膜)工艺制作而成；
被封装芯片互连金属16：该结构为被封装芯片上方的金属层，用于和垂直互连硅基板做键合和电气连通；
被封装芯片上方硅层17：该结构为被封装芯片的器件层，通常是可动结构；
被封装芯片绝缘层18：该结构用于隔离衬底和上层硅层；
被封装芯片衬底层19：该结构作为整个芯片的衬底。
在图1中示出结构仅为示意，实际上金属互连区的数量可能更多，金属互连线更复杂。
图2示出了本发明实施例中一种高密度的简易硅基垂直互连封装方法的示意性流程图，该方法包括：
S202，对垂直互连硅基板进行加工前准备工艺。
示例性地，上述加工前准备工艺可以包括加工前的清洗、减薄等。
S204，在硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层。
可选地，对硅基板的下表面进行涂胶、光刻、凹槽刻蚀(例如湿法刻蚀或干法刻蚀等)、绝缘层制作(例如热氧化、双面沉积绝缘介质层或外延生长绝缘电介质)，以形成可动结构的上方可动空间，及凹槽。上述凹槽的深度与下方SOI的埋氧化层厚度均匀，使得芯片的可动结构在Z轴方向的上下移动范围一致。
S206，在上述第一绝缘层上制作金属层，以及在上述非凹槽区域制作键合区域，将硅基板与被封装芯片键合。
其中，制作键合区域可以包括：在非凹槽区域涂胶、光刻、金属镀膜以及剥离，形成非凹槽区域的键合区域；或者，在非凹槽区域进行金属镀膜、光刻以及刻蚀，形成非凹槽区域的键合区域。
硅基板的未刻蚀区域的金属层形成硅基板下表面的键合区域，硅基板的刻蚀凹槽区域的金属将在后续工艺中与互连层的金属连通。
以需要Z轴方向的运动检测或运动执行的芯片为例，可以将凹槽区域的金属层制作为预设图形，与上述可动结构形成平板电容。将硅基板的凹槽区域的金属制作成特定图形，与芯片可动结构形成Z轴方向的平板电容，从而实现芯片的检测或执行等功能。
通过制作键合和联通的金属层时，可同时制作Z轴方向的电极，与芯片形成平板电容，可以用作Z轴方向的运动检测和执行，避免SOI牺牲层下方无法制作金属的缺陷。
S208，在硅基板上涂胶、光刻、各向异性刻蚀通孔以在硅基板上形成通孔。
可选地，各向异性刻蚀通孔采用以下方式：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。基于上述方式得到的通孔为V型通孔，在上述硅基板上表面一侧的截面积更大。
现有TSV方案需要反应离子刻蚀通孔结构，该工艺依赖昂贵的反应离子刻蚀设备，且对于高深宽比的通孔，需要精确调控工艺参数。本实施例中采用各向异性刻蚀通孔，相较于干法刻蚀通孔工艺，降低了设备成本和工艺复杂度。
S210，去除通孔底部的第一绝缘层。
本步骤可以通过湿法刻蚀去除硅基板上的第一绝缘层，以保证通孔底部露出下方的金属。
S212，在硅基板上表面以及通孔内表面覆盖第二绝缘层。
本步骤制作绝缘层，使硅基板上表面和通孔内表面覆盖有绝缘层，制作绝缘层工艺的温度应为常温或略高于常温，使得通孔底部的金属得以保留，注意该步骤不能替换成热氧化，以避免温度过高融化金属。
S214，在硅基板上表面及通孔中制作互连金属层，以及将上述互连金属层图形化，以在互连金属层上制作出金属互连线和/或金属互连区。
上述互连金属层是后续制作硅基板上表面电互连的金属层。示例性地，在各项异性刻蚀得到的通孔斜面及硅基板上表面通过溅射、沉积或蒸镀方法制作互连金属层。
现有TSV方案，通孔通常为上下均匀粗细，孔侧面几乎垂直于硅基板，无法使用溅射、沉积、蒸镀等制作金属层，而需要先制作种子层，然后以电镀的方式在通孔内部填充金属，该工艺成功率低，且污染环境。本实施例中无需进行种子层制作、电镀等工艺，而利用在通孔的斜面进行溅射、沉积、蒸镀等工艺制作金属层，从而提升工艺成功率，降低环境污染，简单环保。
本实施例中可以在硅基板上表面涂胶、光刻以及金属刻蚀，从而在互连金属层上制作出金属互连线和/或金属互连区；或者，在硅基板上表面采用大马士革工艺制作金属互连线和/或金属互连区；或者，在硅基板上表面采用3D打印设备刻蚀出金属互连线和/或金属互连区。
本实施例的上述工艺中只需4张光刻掩模板，少于现有TSV互连方案；现有TSV垂直互连方案，需要在多个环节用到不同的光刻掩模板，包括通孔刻蚀、绝缘层与互连线的制备等，通常至少需要5张以上的光刻掩膜板。
本发明实施例提供的高密度的简易硅基垂直互连封装方法，使用的光刻掩模板数量相较于现有TSV方案更少，且不采用干法刻蚀通孔等工艺，降低了设备成本以及工艺复杂度，在成本、复杂度上都更具优势。
可选地，在形成通孔步骤之前，上述方法还可以包括以下步骤：对硅基板进行减薄处理，以将硅基板的厚度减薄至预设厚度。
通过对硅基板减薄至接近目标厚度的厚度、平坦化硅基板表面等操作，可以在后续的工艺步骤中更容易进行图案化和刻蚀。本实施例中通过减薄硅基板的厚度，可以缩小硅通孔的直径，减小通孔与通孔之间的间距，使得硅基板上可以引出更多数量的电极，从而提高电极密度，满足多引脚芯片的需求。通过上述减薄方式增加互连的密度成本相对更低。
进一步，上述方法还可以包括以下步骤：对制作有金属互连线和/或金属互连区的硅基板进行切片。
图3示出了本发明实施例中简易垂直互连封装基板的主要制造工艺流程示意图，该方法包括：
1.硅片准备。
本步骤主要包括对垂直互连硅基板进行加工前的清洗、减薄等准备工艺。图3中示出了硅基板31。
2.可动结构上方凹槽制作。
本步骤主要包括硅基板的涂胶、光刻(掩模板1)、凹槽刻蚀(例如湿法刻蚀或干法刻蚀)、绝缘层制作(例如热氧化、双面沉积绝缘介质层或外延生长绝缘电介质)，以形成可动结构的上方可动空间，凹槽的深度与下方SOI的埋氧化层厚度一致，使得芯片的可动结构在Z轴方向的上下移动范围一致。图3中示出了凹槽32、绝缘层33。该绝缘层为SiO2/Si3N4。
3.键合区域、芯片Z轴电极金属制作与图形化。
本步骤主要包括硅基板下表面的涂胶、光刻(掩模板2)、金属溅射或蒸镀(金属1，例如金、锡、铝、铜等)、剥离工艺，硅基板的未刻蚀区域的金属层形成硅基板下表面的键合区域，硅基板的刻蚀凹槽区域的金属将在后续工艺中与互连层的金属连通。在需要Z轴方向的运动检测或运动执行的芯片中，硅基板刻蚀凹槽区域的金属制作成特定图形，与芯片可动结构形成Z轴方向的平板电容。图3中示出了金属1形成的键合区域34以及凹槽区域中的电极35。
4.芯片键合。
本步骤通过晶圆或芯片键合设备，使得硅基板与被封装芯片晶圆形成键合(例如可以通过金属1和金属2之间的共晶键合)，以形成垂直互连基板和被封装芯片晶圆之间的可靠连接。图3中示出了金属2形成的键合区域36、被封装芯片晶圆37。
5.硅基板减薄。
本步骤主要包括湿法减薄至接近目标厚度的厚度、CMP(Chemical MechanicalPlanarization，化学机械平坦化)平坦化硅基板表面，以便在后续的工艺步骤中更容易进行图案化和刻蚀。
6.通孔制作。
本步骤主要包括硅基板上表面的涂胶、光刻(掩模板3)、各向异性刻蚀通孔(例如KOH湿法刻蚀)，以形成通孔结构。
7.去除通孔处绝缘层。
本步骤通过湿法刻蚀(例如HF或BOE)去除硅基板上的SiO2，以保证通孔处露出下方的金属1。
8.硅基板氧化。
本步骤主要通过湿法氧化(例如HNO3)制作绝缘层，使硅基板上表面和通孔内表面覆盖有绝缘层，湿法氧化的温度应为常温或略高于常温，使得下方的金属1得以保留，注意该步骤不能替换成热氧化，避免温度过高融化金属。图3中示出了绝缘层38。
9.互连区域金属制作及图形化。
本步骤在垂直互连基板的上表面制作金属3构成的金属层，可使用溅射、蒸镀或者沉积工艺，以形成用于后续制作硅基板上表面电互连的金属层，金属层制作完成后进行硅基板上表面的涂胶、光刻(掩模板3)、金属刻蚀，以形成垂直互连基板上表面的金属互连线、金属互连区等结构。图3中示出了金属3形成的金属层39。
10.切片及其他工艺。
本步骤主要包括晶圆或芯片的清洗、划片(可采用机械划片或激光划片等方式)，裂片，以及其他后续工艺，以形成可以交付后续封装测试的、带有垂直互连基板的芯片。
本发明实施例与现有TSV方案相比，有以下技术效果：
只需4张光刻掩模板，少于现有TSV互连方案。现有TSV垂直互连方案，需要在多个环节用到不同的光刻掩模板，包括通孔刻蚀、绝缘层与互连PAD的制备等，通常至少需要5张以上的光刻掩膜板。
无需种子层制作、电镀等工艺，提升工艺成功率，降低环境污染。现有TSV垂直互连方案需要制作种子层、并且以电镀的方式在通孔内部填充金属，这种方式工艺成功率低，而且造成环境污染。本实施例无需使用电镀，而是利用在各项异性刻蚀的斜面溅射、沉积、蒸镀等方法制作金属层，更为简单环保。
无需干法刻蚀等工艺，降低设备成本和工艺复杂度。现有TSV垂直互连方案需要通过反应离子刻蚀，刻蚀垂直互连的通孔结构，该步骤需要用到昂贵的反应离子刻蚀设备。并且对于高深宽比的通孔刻蚀，需要精确调控其工艺参数。本实施例相比当前方案，在成本和工艺复杂度上，都更具优势。
低成本的同时兼顾高密度。通过减薄硅基板的厚度，可以缩小硅通孔的直径，减小通孔与通孔之间的间距，使得硅基板上可以引出更多数量的电极，通过减薄方式增加互连的密度成本相对更低。
不需要增加掩膜版即可制作Z轴方向的电极。通过制作键合和联通的金属层时，可同时制作Z轴方向的电极，与芯片形成平板电容，可以用作Z轴方向的运动检测和执行，弥补SOI牺牲层下方无法制作金属的缺陷。
图4是本发明实施例中一种高密度的简易硅基垂直互连封装装置的结构示意图，该装置包括：
准备模块401，用于对垂直互连硅基板进行加工前准备工艺；
刻蚀模块402，用于在所述硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在所述硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；
键合模块403，用于在所述第一绝缘层上制作金属层，以及在非凹槽区域制作键合区域，将所述硅基板与所述被封装芯片键合；
通孔制作模块404，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以在所述硅基板上形成通孔；
绝缘层去除模块405，用于去除所述通孔底部的所述第一绝缘层；
绝缘层覆盖模块406，用于在所述硅基板上表面以及所述通孔内表面覆盖第二绝缘层；
互连图形化模块407，用于在所述硅基板上表面及所述通孔中制作互连金属层，以及将所述互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
本发明实施例提供的高密度的简易硅基垂直互连封装装置，使用的光刻掩模板数量相较于现有TSV方案更少，且不采用干法刻蚀通孔等工艺，降低了设备成本以及工艺复杂度，在成本、复杂度上都更具优势。
作为一种可行方式，所述装置还包括减薄模块，用于：对所述硅基板进行减薄处理，以将所述硅基板的厚度减薄至预设厚度。
作为一种可行方式，所述装置还包括键合模块还用于：将所述凹槽区域的金属层制作为预设图形，与所述可动结构形成平板电容。
作为一种可行方式，所述通孔制作模块，具体用于：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
作为一种可行方式，所述互连图形化模块，具体用于：在各项异性刻蚀得到的通孔斜面及所述硅基板上表面通过溅射、沉积或蒸镀方法制作互连金属层。
作为一种可行方式，所述键合模块，具体用于：在所述非凹槽区域涂胶、光刻、金属镀膜以及剥离，形成所述非凹槽区域的键合区域；或者，在所述非凹槽区域进行金属镀膜、光刻以及刻蚀，形成所述非凹槽区域的键合区域。
作为一种可行方式，所述装置还包括切片模块，用于：对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
本发明实施例提供一种高密度的简易硅基垂直互连封装基板，所述硅基垂直互连封装基板采用上述高密度的简易硅基垂直互连封装方法制作得到。
作为一种可行方式，各向异性刻蚀得到的通孔为V型通孔。
本发明实施例提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等。
当然，本领域技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程度来指令控制装置来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述高密度的简易硅基垂直互连封装方法实施例的流程，其中所述的存储介质可为存储器、磁盘、光盘等。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同、相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种高密度的简易硅基垂直互连封装方法，其特征在于，所述方法包括：
对垂直互连硅基板进行加工前准备工艺；
在所述硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在所述硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；
在所述第一绝缘层上制作金属层，以及在非凹槽区域制作键合区域，将所述硅基板与所述被封装芯片键合；
在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以在所述硅基板上形成通孔；
去除所述通孔底部的所述第一绝缘层；
在所述硅基板上表面以及所述通孔内表面覆盖第二绝缘层；
在所述硅基板上表面及所述通孔中制作互连金属层，以及将所述互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
2.根据权利要求1所述的方法，其特征在于，在所述形成通孔步骤之前，所述方法还包括：
对所述硅基板进行减薄处理，以将所述硅基板的厚度减薄至预设厚度。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述凹槽区域的金属层制作为预设图形，与所述可动结构形成平板电容。
4.根据权利要求1所述的方法，其特征在于，所述在所述硅基板上各向异性刻蚀通孔，包括：
在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，
在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
5.根据权利要求1所述的方法，其特征在于，所述在所述硅基板上表面及所述通孔中制作互连金属层，包括：
在各项异性刻蚀得到的通孔斜面及所述硅基板上表面通过溅射、沉积或蒸镀方法制作互连金属层。
6.根据权利要求1所述的方法，其特征在于，所述在非凹槽区域制作键合区域，包括：
在所述非凹槽区域涂胶、光刻、金属镀膜以及剥离，形成所述非凹槽区域的键合区域；或者，
在所述非凹槽区域进行金属镀膜、光刻以及刻蚀，形成所述非凹槽区域的键合区域。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述方法还包括：
对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
8.一种高密度的简易硅基垂直互连封装装置，其特征在于，所述装置包括：
准备模块，用于对垂直互连硅基板进行加工前准备工艺；
刻蚀模块，用于在所述硅基板下表面制作与被封装芯片的可动结构相对的凹槽，以及在所述硅基板下表面的凹槽及非凹槽区域均生长第一绝缘层；
键合模块，用于在所述第一绝缘层上制作金属层，以及在非凹槽区域制作键合区域，将所述硅基板与所述被封装芯片键合；
通孔制作模块，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以在所述硅基板上形成通孔；
绝缘层去除模块，用于去除所述通孔底部的所述第一绝缘层；
绝缘层覆盖模块，用于在所述硅基板上表面以及所述通孔内表面覆盖第二绝缘层；
互连图形化模块，用于在所述硅基板上表面及所述通孔中制作互连金属层，以及将所述互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
9.一种高密度的简易硅基垂直互连封装基板，其特征在于，所述硅基垂直互连封装基板采用权利要求1-7任一项所述的高密度的简易硅基垂直互连封装方法制作得到。
10.根据权利要求9所述的高密度的简易硅基垂直互连封装基板，其特征在于，各向异性刻蚀得到的通孔为V型通孔。
CN202310860992.4A 2023-07-13 2023-07-13 高密度的简易硅基垂直互连封装方法、装置及基板 Pending CN117038576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310860992.4A CN117038576A (zh) 2023-07-13 2023-07-13 高密度的简易硅基垂直互连封装方法、装置及基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310860992.4A CN117038576A (zh) 2023-07-13 2023-07-13 高密度的简易硅基垂直互连封装方法、装置及基板

Publications (1)

Publication Number Publication Date
CN117038576A true CN117038576A (zh) 2023-11-10

Family

ID=88638069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310860992.4A Pending CN117038576A (zh) 2023-07-13 2023-07-13 高密度的简易硅基垂直互连封装方法、装置及基板

Country Status (1)

Country Link
CN (1) CN117038576A (zh)

Similar Documents

Publication Publication Date Title
US7531445B2 (en) Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
CN103193193B (zh) Mems器件及其形成方法
US9312217B2 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
US7453150B1 (en) Three-dimensional face-to-face integration assembly
CN102543829B (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
CN103508410B (zh) 用于制造具有电覆镀通孔的构件的方法
JP5682897B2 (ja) 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体
KR100749735B1 (ko) 캔틸레버형 프로브 제조 방법 및 이를 이용한 프로브 카드제조 방법
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN101483149A (zh) 一种硅通孔互连结构的制备方法
KR20140005107A (ko) 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기
JP5721742B2 (ja) ウェハ構造の電気的結合
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
CN100563000C (zh) 半导体器件及其制造方法
KR100705007B1 (ko) 마이크로 센서 및 그 제조방법
EP1195808A1 (en) Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
CN117038576A (zh) 高密度的简易硅基垂直互连封装方法、装置及基板
US9224708B2 (en) Method for manufacturing a conducting contact on a conducting element
CN106206502B (zh) 半导体元件及其制造方法
CN117038575A (zh) 简易硅基垂直互连封装方法、装置及基板
CN111834313B (zh) 一种有源芯片高密度tsv结构及制作方法
CN117059565A (zh) 封装方法
CN117276187A (zh) 半导体基板中硅通孔的制作方法
CN117276186A (zh) 半导体基板中硅通孔的制作方法
CN118108178A (zh) 一种mems器件的封装方法及mems器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination