CN116981300A - 显示面板及显示装置 - Google Patents

Abstract

公开一种显示面板及显示装置，涉及显示技术领域，以便于对素驱动电路进行遮挡。该显示面板包括：衬底和多个第一像素单元。多个第一像素单元呈多行多列排布；第一像素单元中包括多个子像素，子像素包括像素驱动电路和发光器件；发光器件位于像素驱动电路远离衬底的一侧，与像素驱动电路电连接；像素驱动电路包括第一复位晶体管；多个子像素包括第一子像素、第二子像素和第三子像素，第一子像素的发光器件的面积，大于第二子像素的发光器件的面积，且大于第三子像素的发光器件的面积；第二子像素中的第一复位晶体管和/或第三子像素中的第一复位晶体管在衬底上的正投影，位于第一子像素的发光器件在衬底上的正投影之内。该显示面板用于显示装置中。

Description

显示面板及显示装置

本申请是于2022年04月29日提交的、申请号为202210468937.6、发明名称为显示面板及显示装置的中国专利申请的分案申请。

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

目前，OLED(organic light-emitting diode，有机发光二极管)显示装置因其具有自发光、快速响应、宽视角和可制作在柔性衬底上等特点，受到广泛应用，OLED显示装置包括多个子像素，各子像素包括像素驱动电路和发光器件，通过像素驱动电路驱动发光器件发光，从而实现显示。

发明内容

本公开的目的在于提供一种显示面板及显示装置，以便于对素驱动电路进行遮挡。

为了实现上述目的，本公开提供如下技术方案：

一方面，提供一种显示面板。该显示面板包括第一显示区和至少部分围绕所述第一显示区的第二显示区。所述第一显示区包括：衬底和多个第一像素单元。多个第一像素单元位于所述衬底的一侧，且呈多行多列排布；其中，所述第一像素单元中包括多个子像素，所述子像素包括像素驱动电路和发光器件；所述发光器件位于所述像素驱动电路远离所述衬底的一侧，且与所述像素驱动电路电连接；所述像素驱动电路包括第一复位晶体管。所述多个子像素包括第一子像素、第二子像素和第三子像素，且所述第一子像素的发光器件的面积，大于所述第二子像素的发光器件的面积，且大于所述第三子像素的发光器件的面积。所述第二子像素中的第一复位晶体管和/或所述第三子像素中的第一复位晶体管在所述衬底上的正投影，位于所述第一子像素的发光器件在所述衬底上的正投影之内。

在一些实施例中，所述发光器件包括阳极、发光层和阴极，所述阳极与所述像素驱动电路电连接，所述发光层位于所述阳极背离所述衬底的一侧，所述阴极位于所述发光层背离所述衬底的一侧。所述第二子像素中的第一复位晶体管和/或所述第三子像素中的第一复位晶体管在所述衬底上的正投影，位于所述第一子像素的阳极在所述衬底上的正投影之内。

在一些实施例中，在一个所述第一像素单元中，所述第一子像素的阳极的面积大于所述第二子像素的阳极的面积，且大于所述第三子像素的阳极的面积。

在一些实施例中，在一行第一像素单元中，所述第三子像素的发光器件排成一行，所述第二子像素的发光器件排成一行，所述第一子像素的发光器件排成一行。

在一些实施例中，所述显示面板还包括复位信号线和初始化信号线；所述复位信号线沿行方向延伸，一条所述复位信号线与一行第一像素单元的各第一复位晶体管的控制极电连接。

在一些实施例中，所述初始化信号线沿行方向延伸，一条所述初始化信号线与一行所述第一像素单元中的各所述第一复位晶体的第一极电连接。所述像素驱动电路还包括：驱动晶体管，第一发光控制晶体管和第二发光控制晶体管。各个所述像素驱动电路的驱动晶体管的控制极与各个所述第一复位晶体管的第二极电连接。

在一些实施例中，所述显示面板还包括发光控制信号线，一行第一像素单元中所有子像素接收同一发光控制信号，一行第一像素单元中第一发光控制晶体管和第二发光控制晶体管同时开启。

在一些实施例中，所述第一子像素的第一复位晶体管、所述第二子像素的第一复位晶体管和所述第三子像素的第一复位晶体管，均位于所述第一子像素的发光器件在所述衬底的正投影之内。

在一些实施例中，所述第一子像素的第一复位晶体管、所述第二子像素的第一复位晶体管和所述第三子像素的第一复位晶体管中的至少两个，为同一晶体管。

在一些实施例中，所述像素驱动电路还包括第二复位晶体管；所述第一子像素的第二复位晶体管、所述第二子像素的第二复位晶体管和所述第三子像素的第二复位晶体管，为同一晶体管；所述第二复位晶体管在所述衬底上的正投影，位于所述第一子像素的发光器件在所述衬底上的正投影之内；所述第二复位晶体管与任一所述第一复位晶体管串联。所述第二复位晶体管的第一极与所述初始化信号线电连接，所述第二复位晶体管的第二极与各个所述第一复位晶体管的第一极电连接。

在一些实施例中，所述第二子像素的发光器件和所述第三子像素的发光器件沿列方向间隔设置；所述第一子像素的发光器件，位于所述第二子像素的发光器件和所述第三子像素的发光器件所在列的相邻列；且所述第一子像素的发光器件，跨过所述第二子像素的发光器件和所述第三子像素的发光器件之间的间隙区域。所述像素驱动电路还包括电路主体；所述第一子像素的电路主体在所述衬底上的正投影位于所述第一子像素的发光器件在所述衬底上的正投影之内，所述第二子像素的电路主体在所述衬底上的正投影位于所述第二子像素的发光器件在所述衬底上的正投影之内、所述第三子像素的电路主体在所述衬底上的正投影位于所述第三子像素的发光器件在所述衬底上的正投影之内。所述第二复位晶体管、所述第三子像素的第一复位晶体管和所述第二子像素的第一复位晶体管，位于所述第一子像素的第一复位晶体管靠近所述第三子像素的电路主体的一侧，且依次远离所述第三子像素的电路主体。

在一些实施例中，一条所述复位信号线与一行所述第一像素单元中所述第二复位晶体管的控制极电连接。所述第二复位晶体管以及各个所述第一复位晶体管在所述衬底上的正投影，位于与该第二复位晶体管所电连接的初始化信号线在所述衬底上的正投影和所述第三子像素的电路主体在所述衬底上的正投影之间；所述复位信号线在所述衬底上的正投影，位于该条初始化信号线在所述衬底上的正投影和该第三子像素的电路主体在所述衬底上的正投影之间。

在一些实施例中，所述衬底包括第一显示区，所述多个第一像素单元位于所述第一显示区内。所述显示面板还包括：多条信号线，位于所述衬底和所述发光器件之间。至少一条信号线位于所述第一显示区内的部位包括彼此电连接的金属走线和透明连接走线；至少部分所述金属走线在所述衬底上的正投投影，位于所述发光器件在所述衬底上的正投影之内。

在一些实施例中，显示面板包括：第一栅金属层和第一透明走线层。第一栅金属层和第一透明走线层均位于所述衬底和所述发光器件之间，所述第一透明走线层位于所述第一栅金属层背离所述衬底的一侧。所述至少一条信号线包括复位信号线，所述复位信号线沿行方向延伸，一条所述复位信号线与一行所述第一像素单元中所述第二复位晶体管的控制极以及各个第一复位晶体管的控制极电连接。所述复位信号线的金属走线位于所述第一栅金属层，所述复位信号线的金属走线在所述衬底上的正投影的至少部分位于所述第一子像素的发光器件在所述衬底上的正投影之内。所述复位信号线的透明连接走线位于所述第一透明走线层；所述复位信号线的透明连接走线在所述衬底上的正投影，位于所述第二子像素的发光器件在所述衬底上的正投影之外，且位于所述第三子像素的发光器件在所述衬底上的正投影之外；所述复位信号线的透明连接走线与所述复位信号线的金属走线通过过孔连接。

在一些实施例中，所述像素驱动电路的电路主体包括写入晶体管、补偿晶体管和第三复位晶体管。所述至少一条信号线还包括扫描信号线，一条所述扫描信号线与一行所述第一像素单元中所有所述子像素的写入晶体管的控制极、补偿晶体管的控制极和第三复位晶体管的控制极电连接。所述扫描信号线的金属走线位于所述第一栅金属层，所述扫描信号线的金属走线在所述衬底上的正投影的至少部分位于所述发光器件在所述的衬底上的正投影之内。所述扫描信号线的透明连接走线位于所述第一透明走线层，所述扫描信号线的透明连接走线与所述扫描信号线的金属走线通过过孔连接。

在一些实施例中，所述至少一条信号线还包括发光控制信号线，一条所述发光控制信号线与一行所述第一像素单元中所有所述子像素的第二发光控制晶体管的控制极电连接。所述发光控制信号线的金属走线位于所述第一栅金属层，所述发光控制信号线的金属走线在所述衬底上的正投影的至少部分位于所述发光器件在所述的衬底上的正投影之内。所述发光控制信号线的透明连接走线位于所述第一透明走线层，所述发光控制信号线的透明连接走线与所述发光控制信号线的金属走线通过过孔连接。

在一些实施例中，所述像素驱动电路的电路主体还包括补偿晶体管和第三复位晶体管。在一个所述第一像素单元内，所述第一子像素中的第三复位晶体管、补偿晶体管和写入晶体管依次远离所述第二子像素的电路主体；所述第二子像素中的第三复位晶体管、补偿晶体管和写入晶体管沿第一设定方向依次设置；所述第三子像素中的第三复位晶体管、补偿晶体管和写入晶体管沿所述第一设定方向的反方向依次设置。

在一些实施例中，所述第一子像素为蓝色子像素，所述第二子像素为绿色子像素，所述第三子像素为红色子像素。

在一些实施例中，显示面板包括：第一显示区和第二显示区，所述第一显示区设置有所述第一像素单元。所述第二显示区设置有多个第二像素单元，所述多个第二像素单元呈多行多列排布；所述第二像素单元包括多个子像素，所述第一显示区的子像素密度与所述第二显示区的子像素密度相等。所述第一显示区中子像素的发光器件的面积为所述第二显示区中相同颜色的子像素的发光器件的面积的0.4～0.6倍。

又一方面，提供一种显示装置。该显示装置包括：如上述任一实施例所述的显示面板及传感器。传感器设置于所述显示面板的背光侧，且位于所述显示面板的第一显示区。

本公开提供的显示面板及显示装置具有如下有益效果：

本公开提供的显示面板中，第一子像素的发光器件的面积最大，而第二子像素的发光器件的面积和第三子像素的发光器件的面积均相对较小。其中，将第二子像素中像素驱动电路的第一复位晶体管和/或第三子像素中像素驱动电路的第一复位晶体管藏于第一子像素的发光器件之下，不仅可以对第二子像素中的第一复位晶体管和/或第三子像素中的第一复位晶体管进行遮挡，并且由于第一子像素的发光器件的面积较大，因此不会造成第一子像素的发光器件之下的像素驱动电路的结构过于紧凑，合理利用第一子像素的发光器件之下的空间。

本公开提供的显示装置所能实现的有益效果，与上述技术方案提供的显示面板所能达到的有益效果相同，在此不做赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1A为根据一些实施例的显示装置的结构图；

图1B为根据一些实施例的显示装置的结构图；

图2A为根据一些实施例的显示装置的结构图；

图2B为根据一些实施例的显示面板的结构图；

图3A为根据一些实施例的显示面板的结构图；

图3B为根据一些实施例的显示面板的结构图；

图4A为根据一些实施例的像素驱动单元的结构图；

图4B为根据一些实施例的像素驱动电路的时序图；

图4C为根据一些实施例的像素驱动单元的结构图；

图4D为根据一些实施例的像素驱动单元的结构图；

图4E为根据一些实施例的像素驱动单元的结构图；

图4F为根据一些实施例的像素驱动单元的结构图；

图5A为根据一些实施例的显示面板的结构图；

图5B为根据一些实施例的显示面板的结构图；

图5C为根据一些实施例的显示面板的结构图；

图5D为根据一些实施例的显示面板的结构图；

图6A为根据一些实施例的显示面板的结构图；

图6B为根据一些实施例的显示面板的结构图；

图7A为根据一些实施例的显示面板的结构图；

图7B为根据一些实施例的显示面板的结构图；

图7C为根据一些实施例的显示面板的结构图；

图8A为根据一些实施例的显示面板的结构图；

图8B为根据一些实施例的显示面板的结构图；

图9A为根据一些实施例的显示面板的结构图；

图9B为根据一些实施例的显示面板的结构图；

图9C为根据一些实施例的显示面板的结构图；

图10A为根据一些实施例的显示面板的结构图；

图10B为根据一些实施例的显示面板的结构图；

图11A为根据一些实施例的显示面板的结构图；

图11B为根据一些实施例的显示面板的结构图；

图11C为根据一些实施例的显示面板的结构图；

图11D为根据一些实施例的显示面板的结构图；

图11E为根据一些实施例的显示面板的结构图；

图12A为根据一些实施例的显示面板的结构图；

图12B为根据一些实施例的显示面板的结构图；

图12C为根据一些实施例的显示面板的结构图；

图13A为根据一些实施例的显示面板的结构图；

图13B为根据一些实施例的显示面板的结构图；

图14为根据一些实施例的显示面板的结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一些实施例(some embodiments)”、“示例(example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”。

本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

在描述一些实施例时，可能使用了‘“某结构”设置于阳极之下’或

‘“某结构”位于阳极之下’或‘“某结构”藏于阳极之下’，则表示，某结构在衬底上的正投影位于阳极在衬底上的正投影之内。

在描述一些实施例时，可能使用了“某结构的面积”，则表示，某结构在衬底上的正投影的面积。

如本文所使用的那样，“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开的一些实施例提供了一种显示装置。图1A和图1B为根据一些实施例的显示装置的结构图。请参阅图1A和图1B，显示装置100为具有图像(包括：静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，显示装置100可以是：手表、显示器，电视机，广告牌，数码相框，具有显示功能的激光打印机，电话，手机，个人数字助理(personaldigital assistant，简称PDA)，数码相机，便携式摄录机，取景器，导航仪，车辆，大面积墙壁，家电，信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备)，监视器等中的任一种。

其中，请参阅图2A，显示装置100中包括显示面板200和传感器300。

本公开的一些实施例提供了一种显示面板200，图2B为根据一些实施例的显示面板的结构图。请参阅图2B，显示面板200包括显示区AA和设置于显示区AA至少一侧的周边区BB。其中，显示区AA用于显示画面。在一些示例中，周边区BB可设置于显示区AA的一侧或多侧。在另一些示例中，周边区BB绕显示区AA设置一周。

其中，显示面板200可以为OLED(organic light-emitting diode，有机发光二极管)显示面板。OLED显示面板具有广视角、高对比度、快响应、低功耗、可折叠、柔性等优势。

请参阅图2B，显示面板200包括衬底210和多个第一像素单元220，多个第一像素单元220设置于衬底210的一侧，且呈多行多列排布。第一像素单元220中包括多个子像素230。子像素230是显示面板200进行画面显示的最小单元，每个子像素230可显示一种单一的颜色，例如红色、绿色或蓝色。通过调节不同颜色子像素的亮度(灰阶)，进而颜色组合和叠加可以实现多种颜色的显示，从而实现显示面板200的全彩化显示。

在一些实施例中，请参阅图2B，显示区AA中包括第一显示区A1，多个第一像素单元220设置于第一显示区A1。请参阅图2A，显示面板200包括相背设置的背光侧201和显示侧202，其中，显示侧202用于显示画面。传感器300设置于显示面板200的背光侧201。且位于显示面板200的第一显示区A1。

其中，传感器300例如为图像传感器或红外传感器等。该传感器300被配置为接收来自显示面板200的显示侧202的光线，从而可以进行图像拍摄、距离感知、光强感知等操作。这些光线可透过第一显示区A1后照射到传感器300上，从而被传感器300感测到。

通过将传感器300设置于显示面板200的第一显示区A1，且位于所述显示面板的背光侧201，可以避免在显示屏中挖孔，并且提高屏占比，具有较佳的视觉体验。

图3A为根据一些实施例的显示面板在第一显示区A1的结构图。请参阅图3A，一个子像素230包括像素驱动电路231和发光器件232，发光器件232位于像素驱动电路231远离衬底210的一侧，且与像素驱动电路231电连接。其中，像素驱动电路231用于驱动发光器件232发光。

图3B为根据一些实施例的显示面板的结构图，图3B中示出了一个子像素的结构。请参阅图3B，发光器件232包括阳极AND1、发光层EL和阴极CTD1。其中，阳极AND1位于像素驱动电路231远离衬底210的一侧，且与像素驱动电路231电连接。发光层EL位于阳极AND1背离衬底210的一侧，阴极CTD1位于发光层EL背离衬底210的一侧。在一些示例中，发光器件232还包括电子传输层(election transporting layer，简称ETL)、电子注入层(electioninjection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层。

在一些示例中，阳极AND1在衬底210上的正投影、发光层EL在衬底210上的正投影和阴极CTD1在衬底210上的正投影至少部分重合。

请参阅图3A，一个第一像素单元220中的多个子像素230包括第一子像素230B、第二子像素230G和第三子像素230R。

在一个第一像素单元220中，第一子像素230B的发光器件232的面积大于第二子像素230G的发光器件232的面积，且大于第三子像素230R的发光器件232的面积。相应的，请参阅图3A，在一个第一像素单元220中，第一子像素230B的阳极AND-B的面积大于第二子像素230G的阳极AND-G的面积，且大于第三子像素230R的阳极AND-R的面积。相应的，在一个第一像素单元220中，第一子像素230B的发光层EL的面积大于第二子像素230G的发光层EL的面积，且大于第三子像素230R的发光层EL的面积。相应的，在一个第一像素单元220中，第一子像素230B的阴极CTD1的面积大于第二子像素230G的阴极CTD1的面积，且大于第三子像素230R的阴极CTD1的面积。

阳极AND1呈块状，不同子像素230的阳极AND1彼此之间是相互分离的。发光层EL呈块状，不同子像素230的发光层EL彼此之间是相互分离的。

在一些示例中，显示面板200中的多个子像素230的阴极CTD1，彼此之间相互连接，且多个子像素230的阴极CTD1是整层的结构。在该些示例中，一个子像素230的阴极CTD1的面积等于发光层EL的面积或阳极AND1的面积。此外，在该些示例中，发光层EL和阳极AND1中面积较大者的面积为发光器件232的面积。示例性的，若阳极AND1在衬底210上的正投影的面积大于发光层EL在衬底210上的正投影的面积，那么发光器件232的面积则为阳极AND1的面积。示例性的，若发光层EL在衬底210上的正投影的面积大于阳极AND1在衬底210上的正投影的面积，那么发光器件232的面积则为发光层EL的面积。

在另一些示例种，阴极CTD1呈块状，显示面板200中的多个子像素230的阴极CTD1，彼此之间相互分离，此时，阴极CTD1、发光层EL和阳极AND1中面积最大者的面积为发光器件232的面积。示例性的，在一个子像素230的阴极CTD1、发光层EL和阳极AND1三者中，若阴极CTD1的面积最大，那么发光器件232的面积则为阴极CTD1的面积。若阳极AND1的面积最大，那么发光器件232的面积则为阳极AND1的面积。若发光层EL的面积最大，那么发光器件232的面积则为发光层EL的面积。

示例性的，在第一像素单元220内，第一子像素230B为蓝色子像素，第二子像素230G为绿色子像素，第三子像素230R为红色子像素。

发光层EL包括有效发光区域。在一些示例中，在一个第一像素单元220中，第一子像素230B的发光器件232的面积大于第二子像素230G的发光器件232的面积，且大于第三子像素230R的发光器件232的面积。对应的，第一子像素230B的有效发光区域的面积大于第二子像素230G的有效发光区域的面积，且大于第三子像素230R的有效发光区域的面积。其中，发光器件232中的发光层EL包括发光材料，蓝色子像素的发光材料的效率较低，通过使得蓝色子像素的有效发光面积最大，可以减小因红、绿、蓝子像素发光效率不同而产生的色偏问题。

在一种实现方式中，通过缩小子像素230的发光器件232的面积，并且将像素驱动电路231藏于发光器件232之下，以此可以减小子像素230在显示面板200所占的面积，进而可以增大透光区的面积，提高第一显示区A1的透光率。其中，需要说明的是，发光器件232的面积指的是发光器件232在衬底210上的正投影所覆盖的面积。而像素驱动电路231藏于发光器件232之下指的是，像素驱动电路231位于发光器件232靠近衬底210的一侧，且像素驱动电路231在衬底210上的正投影位于发光器件232在衬底210上的正投影之内。

然而，由于第二子像素230G的发光器件232以及第三子像素230R的发光器件232的面积较小，因此，难以将第二子像素230G的像素驱动电路231-G藏于第二子像素230G的发光器件232之下，且难以将第三子像素230R的像素驱动电路231-R藏于第三子像素230R的发光器件232之下。如果像素驱动电路231暴露在发光器件232之外，会降低第一显示区A1的透光率，并加重衍射，不利于摄像。

基于此，本公开提供了一种像素驱动单元400，请参阅图4A，该像素驱动单元400包括多个像素驱动电路231。

在一些实施例中，本公开中的像素驱动电路的结构包括多种，可以根据实际需要选择设置。例如，像素驱动电路231的结构可以包括“6T1C”、“7T1C”、“6T2C”或“7T2C”等。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的数量；“C”表示为存储电容器C，位于“C”前面的数字表示为存储电容器C的数量。以下以7T1C模式的像素驱动电路为例做介绍。

请参阅图4A，一个像素驱动电路231包括驱动晶体管T3和第二复位晶体管T12，第二复位晶体管T12与复位信号端Rst、初始化信号端Vin和驱动晶体管T3的控制极电连接，第二复位晶体管T12被配置为：响应于在复位信号端Rst处接收的复位信号，将在初始化信号端Vin处接收的初始化信号传输至驱动晶体管T3的控制极，以对驱动晶体管T3的控制极进行复位。

示例性的，第二复位晶体管T12的控制极与复位信号端Rst电连接，第一极与初始化信号端Vin电连接，第二极与驱动晶体管T3的控制极电连接。

请参阅图4A，除第二复位晶体管T12和驱动晶体管T3外，像素驱动电路231还包括补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第三复位晶体管T7和电容器Cst。

其中，补偿晶体管T2的控制极与扫描信号端Gt电连接，补偿晶体管T2的第一极与驱动晶体管T3的第二极电连接，补偿晶体管T2的第二极与驱动晶体管T3的控制极电连接。

写入晶体管T4的控制极与扫描信号端Gt电连接，写入晶体管T4的第一极与数据信号端Dt电连接，写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。

第一发光控制晶体管T5的控制极与发光控制信号端Em电连接，第一发光控制晶体管T5的第一极与第一类电源信号端Vdd电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。

第二发光控制晶体管T6的控制极与发光控制信号端Em电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光器件232的阳极电连接。发光器件232的阴极与第二类电源信号端Vss电连接。其中，在第一类电源信号端Vdd处接收的第一类电源信号的电压大于在第二类电源信号端Vss处接收的第二类电源信号的电压。

第三复位晶体管T7的控制极与扫描信号端Gt电连接，第三复位晶体管T7的第一极与初始化信号端Vin电连接，第三复位晶体管T7的第二极与发光器件232的阳极电连接。

电容器Cst的第一极板与第一类电源信号端Vdd电连接，电容器Cst的第二极板与驱动晶体管T3的控制极电连接。

在一些示例中，第二复位晶体管T12、补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第三复位晶体管T7均可以为P型晶体管也可以为N型晶体管。N型晶体管在栅极接收到高电压信号的情况下导通，而P型晶体管在栅极接收到低电压信号的情况下导通。需要说明的是，上述提到的“高电压信号”和“低电压信号”是通俗说法，一般来说，N型晶体管的导通条件为栅源电压差大于其阈值电压，即N型晶体管的栅极电压大于其源极电压与其阈值电压之和，N型晶体管的阈值电压为正值，则称使得N型晶体管导通的栅极电压信号为高电压信号，P型晶体管的导通条件为栅源电压差的绝对值大于其阈值电压，P型晶体管的阈值电压为负值，即P型晶体管的栅极电压小于其源极电压与其阈值电压之和，则称使得P型晶体管导通的栅极电压信号为低电压信号，“高电压信号”和“低电压信号”中的高低是相对于源极的电压来说的。

在一些示例中，请参阅图4A，第二复位晶体管T12、补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第三复位晶体管T7均可以为P型晶体管均为P型晶体管，此时像素驱动电路231的时序图，如图4B所示。

以下基于像素驱动电路231中的晶体管均为P型晶体管对像素驱动电路231的驱动过程进行介绍。

像素驱动电路231的驱动过程为：一个帧周期包括复位阶段t1、数据刷新及补偿阶段t2和发光阶段t3。

在复位阶段t1，复位信号为低压，此时，第二复位晶体管T12导通，第二复位晶体管T12将初始化信号传输至驱动晶体管T3的控制极，以此对驱动晶体管T3的控制极进行复位，同时使得驱动晶体管T3导通。而补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7均处于断开的状态，且发光器件232不发光。

在数据刷新及补偿阶段t2，在复位信号端Rst处接收的复位信号为高压，第二复位晶体管T12断开。而在扫描信号端Gt处接收的扫描信号为低压，因此，第三复位晶体管T7在扫描信号的控制下导通，进而将在初始化信号端Vin处接收的初始化信号写入到发光器件232的阳极，以对发光器件232的阳极进行复位。

同时，在扫描信号的控制下，写入晶体管T4和补偿晶体管T2导通，同时驱动晶体管T3维持复位阶段t1的导通状态，因此在数据信号端Dt处接收的数据信号可以依次通过写入晶体管T4、驱动晶体管T3和补偿晶体管T2传输至驱动晶体管T3的控制极，使得驱动晶体管T3的控制极的电压改变，直至驱动晶体管T3的控制极的电压达到驱动晶体管T3的阈值电压与数据信号的电压之和，使得驱动晶体管T3断开。

在数据刷新及补偿阶段t2，可以将驱动晶体管T3的阈值电压写入到驱动晶体管T3的控制极，以此补偿驱动晶体管T3的阈值电压漂移，进而减少对发光器件232的发光强度所产生的影响。在该阶段，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制信号的控制下处于断开的状态。

在发光阶段t3，第二复位晶体管T12、补偿晶体管T2、写入晶体管T4和第三复位晶体管T7断开。电容器Cst固定驱动晶体管T3的控制极的电压，使驱动晶体管T3的控制极维持在数据刷新及补偿阶段t2的电压。此时，发光控制信号为低压，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制信号的控制下导通，进而使得在第一类电源信号端Vdd处接收的第一类电源信号写入到驱动晶体管T3的第一极，从而使得驱动晶体管T3导通，以此在第一类电源信号端与发光器件232之间形成通路，使得发光器件232发光。

本公开的一些实施例所提供的像素驱动单元400中，请参阅图4A，至少两个像素驱动电路231的第二复位晶体管T12为同一晶体管，进而可以减小像素驱动单元400的面积，有利于将像素驱动单元400中的素驱动电路231隐藏在发光器件232之下。

在一些示例中，一个像素驱动单元400中的所有像素驱动电路231的第二复位晶体管T12为同一晶体管。

在一些示例中，在一个像素驱动单元400中，多个像素驱动电路231包括第一像素驱动电路231B、第二像素驱动电路231G和第三像素驱动电路231R。其中，第一像素驱动电路231B的第二复位晶体管T12、第二像素驱动电路231G的第二复位晶体管T12和第三像素驱动电路231R的第二复位晶体管T12为同一晶体管。

其中，第一像素驱动电路231B、第二像素驱动电路231G和第三像素驱动电路231R共用第二复位晶体管T12，一个第二复位晶体管T12可以同时为像素驱动电路231B、231G和231R中的驱动晶体管T3的控制极进行复位。

通过共用第二复位晶体管T12，可以减小一个像素驱动单元400中晶体管的数量，因此，可以减小像素驱动单元400的面积，有利于将像素驱动单元400中的素驱动电路231隐藏在发光器件232之下。

在一些示例中，可参阅图3A，第一子像素230B包括第一像素驱动电路231B和阳极AND-B，此时，第一像素驱动电路231B和阳极AND-B电连接。第二子像素230G包括第二像素驱动电路231G和阳极AND-G，此时，第二像素驱动电路231G和阳极AND-G电连接。第三子像素230R包括第三像素驱动电路231R和阳极AND-R，此时，第三像素驱动电路231R和阳极AND-R电连接。

在一些实施例中，请参阅图4A，像素驱动电路231还包括第一复位晶体管T11；在同一个像素驱动电路231中，第一复位晶体管T11串联于第二复位晶体管T12与驱动晶体管T3的控制极之间。

其中，第一复位晶体管T11的控制极与复位信号端Rst电连接，第一复位晶体管T11与第二复位晶体管T12共同为驱动晶体管T3的控制极进行复位，以此可以起到防漏电的效果。

在一些示例中，请参阅图4C～图4F，在一个像素驱动单元400中，至少两个像素驱动电路231的第一复位晶体管T11为同一晶体管。

基于以上多个像素驱动电路231包括第一像素驱动电路231B、第二像素驱动电路231G和第三像素驱动电路231R的实施例。在一些实施例中，请参阅图4C～图4F，第一像素驱动电路231B的第一复位晶体管T11-B、第二像素驱动电路231G的第一复位晶体管T11-G和第三像素驱动电路231R的第一复位晶体管T11-R中的至少两个为同一晶体管。

在一些示例中，请参阅图4C，第一像素驱动电路231B的第一复位晶体管T11-B与第二像素驱动电路231G的第一复位晶体管T11-G，为同一晶体管。

在一些示例中，请参阅图4D，第一像素驱动电路231B的第一复位晶体管T11-B与第三像素驱动电路231R的第一复位晶体管T11-R，为同一晶体管。

在一些示例中，请参阅图4E，第二像素驱动电路231G的第一复位晶体管T11-G与第三像素驱动电路231R的第一复位晶体管T11-R，为同一晶体管。

在一些示例中，请参阅图4F，一个像素驱动单元400中，多个像素驱动电路231(即全部的像素驱动电路231)的第一复位晶体管T11为同一晶体管。基于以上多个像素驱动电路231包括第一像素驱动电路231B、第二像素驱动电路231G和第三像素驱动电路231R的实施例，此时，第一像素驱动电路231B的第一复位晶体管T11-B、第二像素驱动电路231G的第一复位晶体管T11-G和第三像素驱动电路231R的第一复位晶体管T11-R为同一晶体管。

通过使得一个像素驱动单元400中多个像素驱动电路231中的至少两个共用第一复位晶体管T11，可以减小一个像素驱动单元400中晶体管的数量，进而减小像素驱动单元400中像素驱动电路231的面积，有利于将像素驱动单元400中的素驱动电路231隐藏在发光器件232之下。

除此之外，在其他的一些实施例中，请参阅图4A，第一像素驱动电路231B的第一复位晶体管T11-B、第二像素驱动电路231G的第一复位晶体管T11-G和第三像素驱动电路231R的第一复位晶体管T11-R均为不同的晶体管。

通过为每个像素驱动电路231设置一第一复位晶体管T11，在不同的像素驱动电路231中，通过不同的第一复位晶体管T11对驱动晶体管T3的控制极进行复位，进而可以保证对驱动晶体管T3的控制极的复位效果。

本公开的一些实施例所提供的显示装置100包括：以上任一实施例所提供的像素驱动单元400。因此本公开的一些实施例所提供的显示装置100具有以上任一实施例所提供的像素驱动单元400的全部有益效果，在此不进行赘述。

本公开的一些实施例还提供了一种显示面板200，请参阅图5A，在显示面板200中，第二子像素230G中的第一复位晶体管T11-G和/或第三子像素230R中的第一复位晶体管T11-R在衬底210上的正投影，位于第一子像素230B的发光器件232在衬底210上的正投影之内。

其中需要说明的是，在发光器件232的面积为阳极AND1的面积的情况下，发光器件232在衬底210上的正投影则与阳极AND1在衬底210上的正投影重合。在发光器件232的面积为发光层EL的面积的情况下，发光器件232在衬底210上的正投影则与发光层EL在衬底210上的正投影重合。在发光器件232的面积为阴极CTD1的面积的情况下，发光器件232在衬底210上的正投影则与阴极CTD1在衬底210上的正投影重合。

在一些示例中，在一个第一像素单元220中，第一子像素230B的发光器件232的面积最大，而第二子像素230G的发光器件232的面积和第三子像素230R的发光器件232的面积均相对较小，将第二子像素230G中的第一复位晶体管T11-G和/或第三子像素230R中的第一复位晶体管T11-R藏于第一子像素230B的发光器件232之下，不仅可以对将第二子像素230G中的第一复位晶体管T11-G和/或第三子像素230R中的第一复位晶体管T11-R进行遮挡。并且由于第一子像素230B的发光器件232的面积较大，进而不会造成第一子像素230B的发光器件232之下的像素驱动电路231的结构过于紧凑，合理利用第一子像素230B的发光器件232之下的空间。

在一些示例中，可以仅使得第二子像素230G中的第一复位晶体管T11-G在衬底210上的正投影位于第一子像素230B的发光器件232在衬底210上的正投影之内。其中，在一个第一像素单元220内，第二子像素230G的发光器件232的面积较小，通过将第二子像素230G中的第一复位晶体管T11-G设置于第一子像素230B的发光器件232之下，以此可以减小位于第二子像素230G的发光器件232之下的像素驱动电路231中晶体管的数量，进而可以减小位于第二子像素230G的发光器件232之下的像素驱动电路231的面积，有利于第二子像素230G的发光器件232对位于其下的像素驱动电路231进行遮挡。

在另一些示例中，可以仅使得第三子像素230R中的第一复位晶体管T11-R在衬底210上的正投影位于第一子像素230B的发光器件232在衬底210上的正投影之内。通过将第三子像素230R中的第一复位晶体管T11-R设置于第一子像素230B的发光器件232之下，以此可以减小位于第三子像素230R的发光器件232之下的像素驱动电路231中晶体管的数量，进而可以减小位于第三子像素230R的发光器件232之下的像素驱动电路231的面积，有利于第三子像素230R的发光器件232对位于其下的像素驱动电路231进行遮挡。

在另一些实施例中，请参阅图5A，第一子像素230B的第一复位晶体管T11-B、第二子像素230G的第一复位晶体管T11-G和第三子像素230R的第一复位晶体管T11-R，均位于第一子像素230B的发光器件232在衬底210的正投影之内。

其中，第二子像素230G的第一复位晶体管T11-G和第三子像素230R的第一复位晶体管T11-R均设置在第一子像素230B的发光器件232之下，既能够减小第二子像素230G的发光器件232之下的像素驱动电路231的面积，还能够减小第三子像素230R的发光器件232之下的像素驱动电路231的面积，有利于对第二子像素230G中的像素驱动电路231和第三子像素230R中的像素驱动电路231进行遮挡，降低衍射现象。且第一子像素230B的第一复位晶体管T11-B位于设置在第一子像素230B的发光器件232之下，避免第一复位晶体管T11-B占用其他空间，以此提高了透光率。

在一些实施例中，请参阅图4C～图4F，第一子像素230B的第一复位晶体管T11-B、第二子像素230G的第一复位晶体管T11-G和第三子像素230R的第一复位晶体管T11-R中的至少两个，为同一晶体管。

其中，一个第一像素单元220内，至少两个子像素230的第一复位晶体管T11为同一晶体管，可以减小第一像素单元220中第一复位晶体管T11的数量。在将第一子像素230B的第一复位晶体管T11-B、第二子像素230G的第一复位晶体管T11-G以及第三子像素230R的第一复位晶体管T11-R均设置于第一子像素230B的发光器件232之下时，通过减少第一复位晶体管T11的数量，可以减小第一子像素230B的发光器件232之下的像素驱动电路231的面积，进而可以减小第一子像素230B的发光器件232的面积，提高第一显示区A1的透光率。

在一些示例中，阳极AND1的材料包括透明导电氧化物材料和金属材料，其中，透明导电氧化物材料例如为ITO、IZO，金属材料例如为Au、Ag、Ni、Pt。示例性的，阳极层AND可以包括一层透明导电氧化物、一层金属和一层透明导电氧化物这样的叠层复合结构，该种结构可以记作透明导电氧化物/金属/透明导电氧化物，例如，一种阳极层AND的结构为：ITO/Ag/ITO。其中，阳极AND1的透光性较差或不透光。

在一些实施例中，请参阅图5A，第二子像素230G中的第一复位晶体管T11-G和/或第三子像素230R中的第一复位晶体管T11-R在衬底210上的正投影，位于第一子像素230B的阳极AND-B在衬底210上的正投影之内。其中，需要说明的是，此时，发光器件232与阳极AND1的面积可以相等，也可以不等，其还可以理解为发光器件232在衬底210上的正投影可以与阳极AND1在衬底210上的正投影完全重合或部分重合。

其中，阳极AND1透光性较差或不透光，进而阳极AND1可以对位于阳极AND1之下的像素驱动电路231和信号线等进行遮挡，进而减少像素驱动电路231和信号线外露，从而降低传感器300透过第一显示区A1拍照时的衍射，同时增大第一显示区A1的透光率。

在一些示例中，第一子像素230B中的第一复位晶体管T11-B、第二子像素230G中的第一复位晶体管T11-G、第三子像素230R中的第一复位晶体管T11-R在衬底210上的正投影，均位于第一子像素230B的阳极AND-B在衬底210上的正投影之内。

在一些实施例中，请参阅图5A和图5B，显示面板200还包括复位信号线RST和初始化信号线VIN。

请参阅图5A，像素驱动电路231还包括第二复位晶体管T12，第二复位晶体管T12与任一第一复位晶体管T11串联。结合图5B所示，各个第一复位晶体管T11的控制极和第二复位晶体管T12的控制极均与复位信号线RST电连接；第二复位晶体管T12的第一极与初始化信号线VIN电连接，第二复位晶体管T12的第二极与各个第一复位晶体管T11的第一极电连接。像素驱动电路231还包括：驱动晶体管T3，各个像素驱动电路231的驱动晶体管T3的控制极与各个第一复位晶体管T11的第二极电连接。

复位信号线RST用于传输复位信号，初始化信号线VIN用于传输初始化信号。在第一复位晶体管T11和第二复位晶体管T12均为P型晶体管的情况下，当复位信号为低压信号时，第一复位晶体管T11和第二复位晶体管T12导通，第一复位晶体管T11和第二复位晶体管T12可以将初始化信号传输至驱动晶体管T3的控制极，进而对驱动晶体管T3的控制极进行复位。其中，通过两个晶体管对驱动晶体管T3的控制极进行复位，可以起到防漏电的效果。

在一些实施例中，请参阅图5A，第一子像素230B的第二复位晶体管T12、第二子像素230G的第二复位晶体管T12和第三子像素230R的第二复位晶体管T12，为同一晶体管；第二复位晶体管T12在衬底210上的正投影，位于第一子像素230B的发光器件232在衬底210上的正投影之内。

其中，如图5A所示，第一子像素230B的第二复位晶体管T12、第二子像素230G的第二复位晶体管T12和第三子像素230R的第二复位晶体管T12，为同一晶体管，可以减少第一子像素230B的发光器件232之下的晶体管的数量，以此减小第一子像素230B的发光器件232之下像素驱动电路231的面积，有利于第一子像素230B的发光器件232将位于其下的像素驱动电路231进行遮挡，避免像素驱动电路231外露，以此减少衍射现象。

同时，在第一子像素230B的发光器件232之下的晶体管的数量较少的情况下，可以减小第一子像素230B的发光器件232的面积，进而可以增大透光率。

在另一些示例中，请参阅图5A，第二复位晶体管T12在衬底210上的正投影，位于第一子像素230B的阳极AND-B在衬底210上的正投影之内。其中，第一子像素230B的阳极AND-B不透光，其对第二复位晶体管T12的遮挡效果较好，从而降低传感器300透过第一显示区A1拍照时的衍射现象。

在一些实施例中，请参阅图5C，第二子像素230G的发光器件232和第三子像素230R的发光器件232沿列方向Y间隔设置。箭头Y所指的方向为列方向Y。第二子像素230G的发光器件232和第三子像素230R的发光器件232沿列方向Y依次设置，因此一列第一像素单元220中的第二子像素230G的发光器件232和第三子像素230R的发光器件232可以排成一列。一列第一像素单元220中的第一子像素230B的发光器件232可以排成一列。请参阅图5B和图5C，第一子像素230B的发光器件232，位于第二子像素230G的发光器件232和第三子像素230R的发光器件232所在列的相邻列；且第一子像素230B的发光器件232，跨过第二子像素230G的发光器件232和第三子像素230R的发光器件232之间的间隙区域。

其中，需要说明的是，请参阅图5B和图5C，箭头X所指的方向为行方向X，在一些示例中，行方向X与列方向Y垂直。一行第一像素单元220中的第三子像素230R的发光器件232可以排成一行。一行第一像素单元220中的第二子像素230G的发光器件232可以排成一行。一行第一像素单元220中的第一子像素230B的发光器件232可以排成一行。而第二子像素230G的发光器件232和第三子像素230R的发光器件232之间的间隙区域指的是，相邻的一行第三子像素230R的发光器件232与一行第二子像素230G的发光器件232之间的间隙区域。

第一子像素230B的发光器件232，跨过第二子像素230G的发光器件232和第三子像素230R的发光器件232之间的间隙区域，还可以理解为，第一子像素230B的发光器件232在行方向X上的投影与第二子像素230G的发光器件232、第三子像素230R的发光器件232均有重叠。

以上一些实施例所公开的子像素230的排列方式可以被称为“REAL像素排列”，通过使用REAL像素排列，在显示面板200的PPI(pixels per inch，每英寸像素数)较低(例如低于400)的情况下，可以降低颗粒感，提高显示效果。上述显示面板200可以应用于手表设备。

在一些实施例中，请参阅图5A，像素驱动电路231还包括电路主体2311。示例性的，每个子像素230的电路主体2311包括补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第三复位晶体管T7和电容器Cst。

第一子像素230B的电路主体2311-B在衬底210上的正投影位于第一子像素230B的发光器件232在衬底210上的正投影之内，第二子像素230G的电路主体2311-G在衬底210上的正投影位于第二子像素230G的发光器件232在衬底210上的正投影之内，第三子像素230R的电路主体2311-R在衬底210上的正投影位于第三子像素230R的发光器件232在衬底210上的正投影之内。

在一个子像素230内，通过发光器件232对其所电连接的电路主体2311进行遮挡，以此避免电路主体2311暴露在发光器件232之外，降低衍射现象。同时，还可以提高第一显示区A1的透光率。

在另一些示例中，请参阅图5A，各个子像素230的电路主体2311在衬底210上的正投影位于该子像素230B的阳极AND1在衬底210上的正投影之内。示例性的，第一子像素230B的电路主体2311-B在衬底210上的正投影位于第一子像素230B的阳极AND-B在衬底210上的正投影之内，第二子像素230G的电路主体2311-G在衬底210上的正投影位于第二子像素230G的阳极AND-G在衬底210上的正投影之内，第三子像素230R的电路主体2311-R在衬底210上的正投影位于第三子像素230R的阳极AND-R在衬底210上的正投影之内。其中，子像素230B的阳极AND1不透光，其对各个电路主体2311的遮挡效果较好，从而降低传感器300透过第一显示区A1拍照时的衍射现象。

在一些示例中，请参阅图5A，第二子像素230G指向第三子像素230的方向为第二指定方向C2，箭头C2所指的方向为第二指定方向C2，第二指定方向C2与列方向Y平行。

在一些实施例中，请参阅图5D，在一行第一像素单元220中，第二复位晶体管T12和多个第一复位晶体管T11位于第三子像素230R的电路主体2311-R远离第二子像素230G的发光器件232所在行的一侧，此时，第三子像素230R的电路主体2311-R指向第二复位晶体管T12和多个第一复位晶体管T11的方向为第二指定方向C2。

在一些实施例中，请参阅图5D，第二复位晶体管T12、第三子像素230R的第一复位晶体管T11-R和第二子像素230G的第一复位晶体管T11-G，位于第一子像素230B的第一复位晶体管T11-B靠近第三子像素230R的电路主体2311-R的一侧，且依次远离第三子像素230R的电路主体2311-R。

在一些示例中，在一个第一像素单元220中，第三子像素230R指向第一子像素230B的方向为第一指定方向C1，箭头C1所指的方向为第一指定方向C1，且第一指定方向C1与行方向X平行。

第二复位晶体管T12、第三子像素230R的第一复位晶体管T11-R、第二子像素230G的第一复位晶体管T11-G和第一子像素230B的第一复位晶体管T11-B沿第一指定方向C1依次设置，以此能够方便第三子像素230R的第一复位晶体管T11-R与第三子像素230R的驱动晶体管T3电连接，同时方便第二子像素230G的第一复位晶体管T11-G与第二子像素230G的驱动晶体管T3电连接。

在一些实施例中，请参阅图5B和图5C，复位信号线RST沿行方向X延伸，一条复位信号线RST与一行第一像素单元220中第二复位晶体管T12的控制极以及各个第一复位晶体管T11的控制极电连接。其中，图5B和图5C中未示出第二复位晶体管T12，可参阅图5A。

其中，复位信号线RST的图案可以为一直线图形，也可以为一近似直线图形，上述复位信号线RST“沿行方向X延伸”是指复位信号线RST的主体图案呈沿某行方向X延伸的趋势。

一行第一像素单元220中的第二复位晶体管T12、第一子像素230B的第一复位晶体管T11-B、第二子像素230G的第一复位晶体管T11-G以及第三子像素230R的第一复位晶体管T11-R接收同一复位信号。因此，一行第一像素单元220中的各个子像素230中的驱动晶体管T3的控制极同时进行复位。

请参阅图5B，初始化信号线VIN沿行方向X延伸，一条初始化信号线VIN与一行第一像素单元220中第二复位晶体T12的第一极电连接。其中，图5B中未示出第二复位晶体T12，可参阅图5A。

其中，初始化信号线VIN的图案可以为一直线图形，也可以为一近似直线图形，上述初始化信号线VIN“沿行方向X延伸”是指初始化信号线VIN的主体图案呈沿某行方向X延伸的趋势。

初始化信号线VIN用于传输初始化信号，初始化信号通过第二复位晶体T12传输至各个第一复位晶体管T11，进而传输至各个子像素230的驱动晶体管T3的控制极，对驱动晶体管T3的控制极进行复位。

请参阅图5A，第二复位晶体管T12以及各个第一复位晶体管T11在衬底210上的正投影，位于与该第二复位晶体管T12所电连接的初始化信号线VIN在衬底210上的正投影和第三子像素230R的电路主体2311-R在衬底210上的正投影之间；复位信号线RST在衬底210上的正投影，位于该条初始化信号线VIN在衬底210上的正投影和该第三子像素230R的电路主体2311-G在衬底210上的正投影之间。

为了方便叙述，将第二复位晶体管T12以及各个第一复位晶体管T11定义为第一类复位晶体管。

请参阅图5A，第三子像素230R的电路主体2311-R、第一类复位晶体管和初始化信号线VIN沿第二指定方向C2依次设置。

在一行第一像素单元220中，第二复位晶体管T12以及各个第一复位晶体管T11的控制极位于复位信号线RST上。

以下对结合显示面板200中的多个膜层对第一复位晶体管T11的控制极的位置进行介绍。

在一些示例中，请参阅图5D，显示面板200包括设置于衬底210一侧的有源膜层240和第一栅金属层Gate1，有源膜层240和第一栅金属层Gate1均位于衬底210和发光器件232之间，第一栅金属层Gate1位于有源膜层240远离衬底210的一侧。在一些示例中，有源膜层240和第一栅金属层Gate1之间设置有第一栅绝缘层。

有源膜层240中包括像素驱动电路231中各个晶体管的有源层，其中，晶体管的有源层包括第一极区、第二极区以及连接第一极区和第二极区的沟道区。

示例性的，请参阅图6A，有源膜层240中包括第二复位晶体管T12的有源层T12-P以及各个第一复位晶体管T11的有源层T11-P。

请参阅图6A，第二复位晶体管T12的有源层T12-P沿行方向X延伸，各个第一复位晶体管T11的有源层T11-P均沿列方向Y延伸。第二复位晶体管T12的有源层T12-P远离第三子像素230R的电路主体2311-R的一端与各个第一复位晶体管T11的有源层T11-P远离第一子像素230B的电路主体2311-B的一端连接。

其中，第三子像素230R的第一复位晶体管T11-R的有源层T11-RP、第二子像素230G的第一复位晶体管T11-G的有源层T11-GP和第一子像素230B的第一复位晶体管T11-B的有源层T11-BP沿第一指定方向C1依次设置。

请参阅图6B，第一栅金属层Gate1中包括复位信号线RST。复位信号线RST位于有源膜层240远离衬底210的一侧。其中，请参阅图5D，复位信号线RST与第二复位晶体管T12的有源层T12-P以及各个第一复位晶体管T11的有源层T11-P交叠的部分复用为第二复位晶体管T12的控制极以及各个第一复位晶体管T11的控制极。

在一些实施例中，请参阅图2B，衬底210包括第一显示区A1，多个第一像素单元220位于第一显示区A1内；显示面板200还包括：多条信号线，位于衬底210和发光器件232之间。其中需要说明的是，衬底210中的第一显示区A1与显示面板200中的第一显示区A1为同一区域。其中，图2B中未示出发光器件232，可参阅图3A、图5A和图5B等。

请参阅图5B，至少一条信号线位于第一显示区A1内的部位包括彼此电连接的金属走线250和透明连接走线260。至少部分金属走线250在衬底210上的正投投影，位于发光器件232在衬底210上的正投影之内。示例性的，请参阅图5C，显示面板200中的多条信号线包括复位信号线RST、扫描信号线GT、发光控制信号线EM、初始化信号线VIN、第一电源信号线VDD1和第二电源信号线VDD2。

在一些示例中，全部金属走线250在衬底210上的正投投影，位于发光器件232在衬底210上的正投影之内。

在另一些示例中，请参阅图5B，部分金属走线250在衬底210上的正投投影，位于发光器件232在衬底210上的正投影之内，其余部分全部金属走线250在衬底210上的正投影，位于发光器件232在衬底210上的正投影之外。

示例性的，请参阅图5A和图5B，金属走线250的端部设置有金属连接部2501。请参阅图5B，透明连接走线260的端部设置有透明连接部2601，金属连接部2501在衬底210上的正投影与透明连接部2601在衬底210上的正投影至少部分重合。其中，在一些示例中，金属连接部2501在衬底210上的正投影至少部分位于发光器件232在衬底210上的正投影之内。在另一些示例中，金属连接部2501在衬底210上的正投影全部位于发光器件232在衬底210上的正投影之外。

一条信号线中的金属走线250可以通过透明连接走线260连接，至少部分透明连接走线260暴露在发光器件232的外部，而透明连接走线260为透明的走线，可透光。因此通过透明连接走线260连接金属走线250，可以提高第一显示区A1的透光率。

在另一些示例中，请参阅图5B，至少部分金属走线250在衬底210上的正投投影，位于子像素230的阳极AND1在衬底210上的正投影之内。

以下对复位信号线RST、扫描信号线GT、发光控制信号线EM、初始化信号线VIN、第一电源信号线VDD1和第二电源信号线VDD2依次进行介绍。

在一些实施例中，请参阅图7A，显示面板200包括：第一透明走线层271，第一透明走线层271位于衬底210和发光器件232之间，第一透明走线层271位于第一栅金属层Gate1背离衬底210的一侧。

在一些示例中，第一栅金属层Gate1的材料为金属，例如Al、Ag、Cu、Cr等。第一透明走线层271的材料为透明导电氧化物材料，例如为ITO、IZO等。

请参阅图7B，至少一条信号线包括复位信号线RST。复位信号线RST包括金属走线251和透明连接走线261。其中，复位信号线RST的金属走线251位于第一栅金属层Gate1，复位信号线RST的金属走线251在衬底210上的正投影的至少部分位于第一子像素230B的发光器件232在衬底210上的正投影之内。其中，图7B中未示出第一子像素230B的发光器件232，可参阅图5B。

一条复位信号线RST包括多段金属走线251，一段金属走线251的至少部分位于第一子像素230B的发光器件232之下。在一些示例中，一段金属走线251的全部均位于一个第一子像素230B的发光器件232之下。在另一些示例中，一段金属走线251的部分位于一个第一子像素230B的发光器件232之下。

请参阅图6B，复位信号线RST中的金属走线251包括主体走线段2511和连接走线段2512，主体走线段2511沿行方向X延伸，且主体走线段2511在衬底210与各个第一复位晶体管T11的有源层T11-P有交叠，其中，第一复位晶体管T11的控制极位于主体走线段2511上。而连接走线段2512沿列方向Y延伸，与第二复位晶体管T12的有源层T12-P有交叠。连接走线段2512中与第二复位晶体管T12的有源层T12-P重叠的部分为第二复位晶体管T12的控制极，即第二复位晶体管T12的控制极位于连接走线段2512上。其中，图6B中未示出第二复位晶体管T12的有源层T12-P，可参阅图5D和图6A。

请参阅图7B，复位信号线RST的透明连接走线261位于第一透明走线层271，复位信号线RST的透明连接走线261与复位信号线RST的金属走线251通过过孔连接。

其中，复位信号线RST的透明连接走线261在衬底210上的正投影，位于第二子像素230G的发光器件232在衬底210上的正投影之外，且位于第三子像素230R的发光器件232在衬底210上的正投影之外。因此，复位信号线RST的透明连接走线261不会占用第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的空间，进而增大了第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的像素驱动电路231的面积，避免了第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的像素驱动电路231的结构过于紧凑，而发生耦合。其中，图7B中未示出第三子像素230R的发光器件232，可以参阅5A和图5B。

在另一些示例中，请参阅图7B，复位信号线RST的金属走线251在衬底210上的正投影的至少部分位于第一子像素230B的阳极AND-B在衬底210上的正投影之内。复位信号线RST的透明连接走线261在衬底210上的正投影，位于第二子像素230G的阳极AND-G在衬底210上的正投影之外，且位于第三子像素230R的阳极AND-R在衬底210上的正投影之外。其中，图7B中未示出各个子像素230的阳极AND1，可参阅图5B。

在一些实施例中，请参阅图5D，像素驱动电路231的电路主体2311包括写入晶体管T4、补偿晶体管T2和第三复位晶体管T7。

至少一条信号线还包括扫描信号线GT，一条扫描信号线GT与一行第一像素单元220中所有子像素230的写入晶体管T4的控制极、补偿晶体管T2的控制极和第三复位晶体管T7的控制极电连接。

扫描信号线GT用于传输扫描信号，一行第一像素单元220中所有子像素230接收同一扫描信号。一行第一像素单元220中写入晶体管T4、补偿晶体管T2和第三复位晶体管T7同时开启。

请参阅图7B，扫描信号线GT的金属走线252位于第一栅金属层Gate1，扫描信号线GT的金属走线252在衬底210上的正投影的至少部分位于发光器件232在的衬底210上的正投影之内。扫描信号线GT的透明连接走线262位于第一透明走线层271，扫描信号线GT的透明连接走线262与扫描信号线GT的金属走线252通过过孔连接。

请参阅图7B，扫描信号线GT包括多段金属走线252，一段金属走线252在衬底210上的正投影至少部分位于一个发光器件232在的衬底210上的正投影之内。在一些示例中，每段金属走线252的全部均设置于发光器件232之下。在另一些示例中，每段金属走线252的部分设置于发光器件232之下。

在其他的一些示例中，请参阅图7B，扫描信号线GT的金属走线252在衬底210上的正投影的至少部分位于子像素230的阳极AND1在的衬底210上的正投影之内。

在一些示例中，请参阅图5D，扫描信号线GT中一段金属走线252与一个子像素230中的写入晶体管T4的控制极、补偿晶体管T2的控制极和第三复位晶体管T7的控制极电连接。

在一些示例中，请参阅图6A，有源膜层240包括写入晶体管T4的有源层T4-P、补偿晶体管T2的有源层T2-P和第三复位晶体管T7的有源层T7-P。

请参阅图5D，一段金属走线252与写入晶体管T4的有源层T4-P的交叠部分复用为写入晶体管T4的控制极。一段金属走线252与补偿晶体管T2的有源层T2-P的交叠部分复用为补偿晶体管T2的控制极。一段金属走线252与第三复位晶体管T7的有源层T7-P的交叠部分复用为第三复位晶体管T7的控制极。即一个子像素230中的写入晶体管T4的控制极、补偿晶体管T2的控制极和第三复位晶体管T7的控制极位于一段金属走线252上。

在一些示例中，请参阅图4A和图5D，每个子像素230的补偿晶体管T2包括第一补偿晶体管T21和第二补偿晶体管T22。其中，第一补偿晶体管T21和第二补偿晶体管T22串联。

其中，第一补偿晶体管T21的控制极与扫描信号线GT电连接，第一补偿晶体管T21的第一极与驱动晶体管T3的第二极以及第二发光控制晶体管T6的第一极电连接，第一补偿晶体管T21的第二极与第二补偿晶体管T22的第一极电连接。

第二补偿晶体管T22的控制极与扫描信号线GT电连接，第二补偿晶体管T22的第二极与第一复位晶体管T11的第二极和驱动晶体管T3的控制极电连接。

通过将补偿晶体管T2设置为串联的第一补偿晶体管T21和第二补偿晶体管T22，可以起到防漏电的效果。

基于补偿晶体管T2包括第一补偿晶体管T21和第二补偿晶体管T22示例，请参阅图6B，扫描信号线GT的金属走线252包括主体走线段2521和连接走线段2522。主体走线段2521沿着行方向X延伸，连接走线段2522沿着列方向延伸，且连接走线段2522的一端与主体走线段2521连接。其中，连接走线段2522与补偿晶体管T2的有源层T2-P的交叠部分复用为第二补偿晶体管T22的控制极。主体走线段2521与写入晶体管T4的有源层T4-P、补偿晶体管T2的有源层T2-P以及第三复位晶体管T7的有源层T7-P的交叠复位分别复用为写入晶体管T4的控制极、第一补偿晶体管T21的控制极以及第三复位晶体管T7的控制极。其中，在图6B中未示出各个晶体管的有源层，可参阅图5D和图6A。

在一些示例中，请参阅图7C，一条扫描信号线GT中包括多段金属走线252和多段透明连接走线262。其中，多段金属走线252中包括第一段金属走线252A、第二段金属走线252B和第三段金属走线252C。其中，图7C中未示出金属走线252和多段透明连接走线262，可参阅图7B。

其中，第一段金属走线252A在衬底210上的正投影至少部分位于第一子像素230B的发光器件232在衬底210上的正投影之内。

第二段金属走线252B在衬底210上的正投影至少部分位于第二子像素230G的发光器件232在衬底210上的正投影之内。

第三段金属走线252C在衬底210上的正投影至少部分位于第三子像素230R的发光器件232在衬底210上的正投影之内。

在一些示例中，请参阅图7C，显示面板200还包括第二透明走线层272。第二透明走线层272位于第一透明走线层271背离衬底210的一侧，或朝向衬底210的一侧。

一条扫描信号线GT中的多段透明连接走线262包括第一段透明连接走线262A、第二段透明连接走线262B、第三段透明连接走线262C和第四段透明连接走线262D。其中，第一段透明连接走线262A、第二段透明连接走线262B和第三段透明连接走线262C位于第一透明走线层271。而第四段透明连接走线262D位于第二透明走线层272。

其中，每个第一像素单元220中的第一子像素230B所电连接的第一段金属走线252A和第三子像素230R所电连接的第三段金属走线252C通过第一段透明连接走线262A电连接。

一个第一像素单元220中第一子像素230B所电连接的第一段金属走线252A，与在行方向X上相邻的第一像素单元220中第三子像素230R所电连接的第三段金属走线252C通过第二段透明连接走线262B电连接。

第三段透明连接走线262C的一端与第二段金属走线252B远离第一子像素230B的一端电连接，另一端与第四段透明连接走线262D电连接，而第四段透明连接走线262D远离第三段透明连接走线262C的一端与第二段透明连接走线262B电连接。

在一些实施例中，请参阅图5D，像素驱动电路231的电路主体2311还包括第一发光控制晶体管T5和第二发光控制晶体管T6。至少一条信号线还包括发光控制信号线EM，一条发光控制信号线EM与一行第一像素单元220中所有子像素230的第一发光控制晶体管T5的控制极和第二发光控制晶体管T6的控制极电连接。

发光控制信号线EM用于传输发光控制信号，一行第一像素单元220中所有子像素230接收同一发光控制信号。一行第一像素单元220中第一发光控制晶体管T5和第二发光控制晶体管T6同时开启。

请参阅图7B和图7C，发光控制信号线EM的金属走线253位于第一栅金属层Gate1。发光控制信号线EM的金属走线253在衬底210上的正投影的至少部分位于发光器件232在衬底210上的正投影之内。发光控制信号线EM的透明连接走线263位于第一透明走线层271，发光控制信号线EM的透明连接走线263与发光控制信号线EM的金属走线253通过过孔连接。其中，图7B和图7C中未示出发光器件232，可参阅图5A。

在其他的一些示例中，请参阅图5A，发光控制信号线EM的金属走线253在衬底210上的正投影的至少部分位于子像素230的阳极AND1在衬底210上的正投影之内。

请参阅图7B和图7C，发光控制信号线EM包括多段金属走线253，一段金属走线253在衬底210上的正投影至少部分位于一个发光器件232在的衬底210上的正投影之内。在一些示例中，每段金属走线253的全部均设置于发光器件232之下。在另一些示例中，每段金属走线253的部分设置于发光器件232之下。

在一些示例中，请参阅图5A，发光控制信号线EM中一段金属走线253与一个子像素230中的第一发光控制晶体管T5的控制极和第二发光控制晶体管T6的控制极电连接。

在一些示例中，请参阅图6A，有源膜层240包括第一发光控制晶体管T5的有源层T5-P和第二发光控制晶体管T6的有源层T6-P。

其中，请参阅图5D，一段金属走线253与第一发光控制晶体管T5的有源层T5-P的交叠部分复用为第一发光控制晶体管T5的控制极。一段金属走线253与第二发光控制晶体管T6的有源层T6-P的交叠部分复用为第二发光控制晶体管T6的控制极。即一个子像素230中的第一发光控制晶体管T5的控制极和第二发光控制晶体管T6的控制极位于一段金属走线252上。

在一些示例中，请参阅图6A，有源膜层240还包括驱动晶体管T3的有源层T3-P，请参阅图6B，第一栅金属层Gate1中还包括电容器Cst的第二极板Cst2，请参阅图5D，第二极板Cst2在衬底210上的正投影与驱动晶体管T3的有源层T3-P在衬底210上的正投影部分重叠，其中，第二极板Cst2与驱动晶体管T3的有源层T3-P的交叠部分作为驱动晶体管T3的控制极。

在一些示例中，请参阅图7C，一条发光控制信号线EM中包括多段金属走线253和多段透明连接走线263。其中，多段金属走线253中包括第四段金属走线253D、第五段金属走线253E和第六段金属走线253F。其中，图7C中未示出发光控制信号线EM、金属走线253和透明连接走线263，可参阅图7B。

其中，第四段金属走线253D在衬底210上的正投影至少部分位于第一子像素230B的发光器件232在衬底210上的正投影之内。

第五段金属走线253E在衬底210上的正投影至少部分位于第二子像素230G的发光器件232在衬底210上的正投影之内。

第六段金属走线253F在衬底210上的正投影至少部分位于第三子像素230R的发光器件232在衬底210上的正投影之内。

请参阅图7B，一条发光控制信号线EM中的多段透明连接走线263包括第五段透明连接走线263E、第六段透明连接走线263F和第七段透明连接走线263G，且均位于第一透明走线层271。

请参阅图7B，一个第一像素单元220中的第一子像素230B所电连接的第四段金属走线253D和第三子像素230R所电连接的第六段金属走线253F通过第五段透明连接走线263E电连接。

一个第一像素单元220中第一子像素230B所电连接的第四段金属走线253D，与在第一指定方向C1上相邻的第一像素单元220中第三子像素230R所电连接的第六段金属走线253F通过第六段透明连接走线263F电连接。

第七段透明连接走线263G的一端与第二子像素230G所电连接的第五段金属走线253E远离第一子像素230B的一端电连接，另一端与第六段透明连接走线263F电连接。

除了第一栅金属层Gate1外，在一些实施例中，请参阅图8A和图8B，显示面板200还包括：第二栅金属层Gate2，第二栅金属层Gate2位于有源膜层240和发光器件232之间。

在一些示例中，第二栅金属层Gate2的材料为金属，例如Al、Ag、Cu、Cr等。

请参阅图8A和图8B，像素驱动电路231的电路主体2311还包括：电容器Cst，电容器Cst的第一极板Cst1位于第二栅金属层Gate2。

在一些示例中，请参阅图8B，第二栅金属层Gate2位于第一栅金属层Gate1远离衬底210的一侧。其中，电容器Cst的第一极板Cst1，第一极板Cst1在衬底210上的正投影与第二极板Cst2在衬底210上的正投影至少部分重叠。

在一些实施例中，请参阅图9A和图9B，显示面板200包括：第一源漏金属层SD1，第一源漏金属层SD1位于衬底210和发光器件232之间，第一源漏金属层SD1位于第二栅金属层Gate1背离衬底210的一侧，第一透明走线层271位于第一源漏金属层SD1背离衬底210的一侧，第一透明走线层271位于第一源漏金属层SD1和发光器件232之间。其中，请参阅图9C，第二栅金属层Gate1与第一源漏金属层SD1之间设置有层间介质层ILD，层间介质层ILD中设置有多个过孔ILDO，其中，层间介质层ILD中多个过孔的位置如图9C所示。

在一些示例中，第一源漏金属层SD1的材料为金属，例如Al、Ag、Cu、Cr等。

请参阅图7B和图7C，至少一条信号线还包括：初始化信号线VIN，一条初始化信号线VIN与一行第一像素单元220中第二复位晶体T12的第一极电连接。其中，初始化信号线VIN的金属走线254位于第一源漏金属层SD1。请参阅图5A，初始化信号线VIN的金属走线254在衬底210上的正投影的至少部分位于第一子像素230B的发光器件232在衬底210上的正投影之内。

在一些示例中，一条初始化信号线VIN中包括多段金属走线254，一段金属走线254与一个第一子像素230B的发光器件232有交叠。

在一些示例中，初始化信号线VIN中的一段金属走线254全部设置于第一子像素230B的发光器件232之下。

在另一些示例中，初始化信号线VIN中一段金属走线254的部分设置于第一子像素230B的发光器件232之下。此时，初始化信号线VIN的透明连接走线264则部分位于第一子像素230B的发光器件232之下。

请参阅图7B，初始化信号线VIN的透明连接走线264位于第一透明走线层271；初始化信号线VIN的透明连接走线264与初始化信号线VIN的金属走线254通过过孔连接。其中，初始化信号线VIN的透明连接走线264在衬底210上的正投影，位于第二子像素230G的发光器件232在衬底210上的正投影之外，且位于第三子像素230R的发光器件232在衬底210上的正投影之外。因此，初始化信号线VIN的透明连接走线264不会占用第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的空间，进而增大了第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的像素驱动电路231的面积，以此避免了第二子像素230G的发光器件232和第三子像素230R的发光器件232之下的像素驱动电路231的结构过于紧凑，而发生耦合。其中，图7B中未示出第二子像素230G的发光器件232和第三子像素230R的发光器件232，请参阅图5B。

在其他的一些示例中，请参阅图5A，初始化信号线VIN的金属走线254在衬底210上的正投影的至少部分位于第一子像素230B的阳极AND-B在衬底210上的正投影之内。初始化信号线VIN的透明连接走线264在衬底210上的正投影，位于第二子像素230G的阳极AND-G在衬底210上的正投影之外，且位于第三子像素230R的阳极AND-R在衬底210上的正投影之外。

在一些示例中，请参阅图5A和图9A，初始化信号线VIN中的金属走线254包括主体走线段2541和连接走线段2542，其中，主体走线段2541沿行方向X延伸，而连接走线段2542沿列方向Y延伸，主体走线段2541靠近第三子像素230R的一端与连接走线段2542连接。

请参阅图5A，第二复位晶体管T12的有源层T12-P靠近第三子像素230R的一端与连接走线段2542的中部通过过孔连接，而连接走线段2542远离主体走线段2541的一端与第一子像素230B中第三复位晶体管T7的有源层T7-P通过过孔连接。

在一些示例中，请参阅图7B，显示面板200还包括第一透明连线281，第一透明连线281位于第一透明走线层271，第一透明连线281的一端与连接走线段2542远离主体走线段2541的一端电连接，另一端与第三子像素230R中第三复位晶体管T7的有源层T7-P电连接。

在一些示例中，请参阅图7C，显示面板200还包括第二透明连线282和第三透明连线283，其中第二透明连线282位于第一透明走线层271，第三透明连线283位于第二透明走线层272。其中，第二透明连线282的一端与第二子像素230G的第三复位晶体管T7的有源层T7-P电连接，另一端与第三透明连线283电连接，而第三透明连线283远离第二透明连线282的一端与第一透明连线281连接于连接走线段2542的一端过孔连接。

请参阅图7B，显示面板200中还包括第四透明连线284和第五透明连线285，其中，第四透明连线284和第五透明连线285均位于第一透明走线层271。

第五透明连线285的一端与第二子像素230G中第一复位晶体管T11-G的有源层T11-GP电连接，另一端与第二子像素230G中驱动晶体管T3的控制极也就是电容器Cst的第二极板Cst2电连接。

第四透明连线284的一端与第三子像素230R中第一复位晶体管T11-R的有源层T11-RP电连接，另一与第三子像素230R中驱动晶体管T3的控制极也就是电容器Cst的第二极板Cst2电连接。

除初始化信号线VIN中的金属走线254外，第一源漏金属层SD1中还包括多个桥接图案，桥接图案通过过孔与有源膜层240、第一栅金属层Gate1和第二栅金属层Gate2通过过孔连接。

在一些示例中，请参阅图9A和图9B，多个桥接图案中包括第一桥接图案510，第一桥接图案510的一端与第二发光控制晶体管T6的有源层T6-P通过过孔连接，另一端与第三复位晶体管T7的有源层T7-P通过过孔连接。

在一些示例中，请参阅图9A和图9B，多个桥接图案中包括第二桥接图案520，第二桥接图案520的一端与驱动晶体管T3的控制极即电容器Cst的第二极板Cst2通过过孔连接，另一端与补偿晶体管T2的有源层T2-P通过过孔连接。

在一些示例中，请参阅图9A和图9B，多个桥接图案中包括第三桥接图案530，第三桥接图案530的一端与电容器Cst的第一极板Cst1通过过孔连接，另一端与第一发光控制晶体管T5的有源层T5-P通过过孔连接。

在其他的一些示例中，多个桥接图案在衬底210上的正投影也位于阳极AND1在衬底210上的正投影之内。

在一些实施例中，请参阅图10A和图10B，显示面板200包括：第二源漏金属层SD2，第二源漏金属层SD2位于衬底210和发光器件232之间，且第二源漏金属层SD2位于第二栅金属层Gate2背离衬底210的一侧。

请参阅图11A和图11B，显示面板200还包括：第二透明走线层272，第二透明走线层272均位于衬底210和发光器件232之间，第二透明走线层272位于第二源漏金属层SD2背离第二栅金属层Gate2的一侧。

在一些示例中，第二源漏金属层SD2位于第一源漏金属层SD1背离衬底210的一侧。第二源漏金属层SD2的材料为金属，例如Al、Ag、Cu、Cr等。第二透明走线层272的材料为透明导电氧化物材料，例如为ITO、IZO等。

在显示面板200中还包括第一源漏金属层SD1和第一透明走线层271的情况下，在一些示例中，第一源漏金属层SD1、第二源漏金属层SD2、第一透明走线层271和第二透明走线层272依次设置于第二栅金属层Gate2背离衬底210的一侧。

在另一些示例中，第一源漏金属层SD1、第一透明走线层271、第二源漏金属层SD2和第二透明走线层272依次设置于第二栅金属层Gate2背离衬底210的一侧。其中，请参阅图11C，第一源漏金属层SD1和第一透明走线层271之间设置有钝化层PVX，钝化层PVX中设置有多个过孔PVXO。请参阅图11D，第一透明走线层271和第二源漏金属层SD2之间设置有第一平坦化层PLN1，第一平坦化层PLN1中设置有多个过孔PLNO1。请参阅图11E，第二源漏金属层SD2和第二透明走线层272之间设置有第二平坦化层PLN2，第二平坦化层PLN2中设置有多个过孔PLNO2。

请参阅图11B，至少一条信号线还包括第一电源信号线VDD1，第一电源信号线VDD1沿列方向Y延伸，一条第一电源信号线VDD1与一列第一像素单元220中第二子像素230G的电容器Cst的第一极板Cst1和第三子像素230R的电容器Cst的第一极板Cst1电连接。

其中，第一电源信号线VDD1沿列方向Y延伸，是指第一电源信号线VDD1的主体图案呈沿某列方向Y延伸的趋势。第一电源信号线VDD1的图案可以为一直线图形，也可以为一近似直线图形。

其中，第一电源信号线VDD1用于传输第一类电源信号。第一电源信号线VDD1与电容器Cst的第一极板Cst1电连接，以此将第一类电源信号传输至第一极板Cst1。

请参阅图11B，第一电源信号线VDD1的金属走线255位于第二源漏金属层SD2，第一电源信号线VDD1的金属走线255在衬底210上的正投影的至少部分位于第二子像素230G的发光器件232和第三子像素230R的发光器件232在的衬底210上的正投影之内。第一电源信号线VDD1的透明连接走线265位于第二透明走线层272，第一电源信号线VDD1的透明连接走线265与第一电源信号线VDD1的金属走线255通过过孔连接。其中，图11B中未示出第二子像素230G的发光器件232和第三子像素230R的发光器件232，可参阅图5C。

在其他的一些示例中，请参阅图11B，第一电源信号线VDD1的金属走线255在衬底210上的正投影的至少部分位于第二子像素230G的阳极AND-G和第三子像素230R的阳极AND-R在的衬底210上的正投影之内。图11B中未示出第二子像素230G的阳极AND-G和第三子像素230R的阳极AND-R，可参阅图5C。

在一些示例中，请参阅图11B，第一电源信号线VDD1中包括多段金属走线255，其中，第一电源信号线VDD1中的多段金属走线255包括第七段金属走线255G和第八段金属走线255H。

在一些示例中，第七段金属走线255G在衬底210上的正投影的全部位于第二子像素230G的发光器件232在衬底210上的正投影之内。第八段金属走线255H在衬底210上的正投影的全部位于第三子像素230R的发光器件232在衬底210上的正投影之内。此时，第七段金属走线255G和第八段金属走线255H之间通过透明连接走线265电连接，透明连接走线265延伸至第三子像素230R的发光器件232之下以及第二子像素230G的发光器件232之下。

在另一些示例中，第七段金属走线255G在衬底210上的正投影的部分位于第二子像素230G的发光器件232在衬底210上的正投影之内，其余部分位于第二子像素230G的发光器件232在衬底210上的正投影之外。第八段金属走线255H在衬底210上的正投影的部分位于第三子像素230R的发光器件232在衬底210上的正投影之内，其余部分位于第三子像素230R的发光器件232在衬底210上的正投影之外。

在一些示例中，请参阅图11B，第一电源信号线VDD1中包括多段透明连接走线265，多段透明连接走线265中包括第八段透明连接走线265H和第九段透明连接走线265I。

在一个第一像素单元220中，第二子像素230G所电连接的第七段金属走线255G与第三子像素230R所电连接的第八段金属走线255H之间，通过第八段透明连接走线265H电连接。

一个第一像素单元220中第三子像素230R所电连接的第八段金属走线255H与在第二指定方向C2上相邻的第一像素单元220中第二子像素230G所电连接的第七段金属走线255G之间，通过第九段透明连接走线265I电连接。

在一些示例中，请参阅图12A，第一电源信号线VDD1的第七段金属走线255G与位于第二子像素230G的发光器件232之下的第三桥接图案530通过过孔连接，以此将第一类电源信号线通过第三桥接图案530传输至第二子像素230G中电容器Cst的第一极板Cst1和第一发光控制晶体管T5的有源层T5-P。

在一些示例中，请参阅图12B，第一电源信号线VDD1的第八段金属走线255H与位于第三子像素230R的发光器件232之下的第三桥接图案530通过过孔连接，以此将第一类电源信号线通过第三桥接图案530传输至第三子像素230R中电容器Cst的第一极板Cst1和第一发光控制晶体管T5的有源层T5-P。

在一些实施例中，请参阅图11B，至少一条信号线还包括第二电源信号线VDD2，第二电源信号线VDD2沿列方向Y延伸，一条第二电源信号线VDD2与一列第一像素单元220中第一子像素230B的电容器Cst的第一极板Cst1电连接。

其中，第二电源信号线VDD2沿列方向Y延伸，是指第二电源信号线VDD2的主体图案呈沿某列方向Y延伸的趋势。第二电源信号线VDD2图案可以为一直线图形，也可以为一近似直线图形。

其中，第二电源信号线VDD2用于传输第一类电源信号。第二电源信号线VDD2与第一子像素230B的电容器Cst的第一极板Cst1电连接，以此将第一类电源信号传输至第一子像素230B的第一极板Cst1。

请参阅图11B，第二电源信号线VDD2的金属走线256位于第二源漏金属层SD2，第二电源信号线VDD2的金属走线256在衬底210上的正投影至少部分位于第一子像素230B的发光器件232在的衬底210上的正投影之内；第二电源信号线VDD2的透明连接走线266位于第二透明走线层272，第二电源信号线VDD2的透明连接走线266与第二电源信号线VDD2的金属走线256通过过孔连接。其中，图11B中未示出第一子像素230B的发光器件232，可参阅图5C。

在一些示例中，第二电源信号线VDD2的金属走线256在衬底210上的正投影全部位于第一子像素230B的发光器件232在的衬底210上的正投影之内。此时，第二电源信号线VDD2的透明连接走线266在衬底210上的正投影与第一子像素230B的发光器件232在的衬底210上的正投影部分重叠。

在另一些示例中，第二电源信号线VDD2的金属走线256在衬底210上的正投影的部分位于第一子像素230B的发光器件232在的衬底210上的正投影之内。

在其他的一些示例中，第二电源信号线VDD2的金属走线256在衬底210上的正投影至少部分位于第一子像素230B的AND-B在的衬底210上的正投影之内。

在一些示例中，请参阅图12C，第二电源信号线VDD2的金属走线256与位于第一子像素230B的发光器件232之下的第三桥接图案530通过过孔连接，以此将第一类电源信号通过第三桥接图案530传输至第一子像素230B中电容器Cst的第一极板Cst1和第一发光控制晶体管T5的有源层T5-P。

以上对显示面板200中的复位信号线RST、扫描信号线GT、发光控制信号线EM、第一电源信号线VDD1以及第二电源信号线VDD2进行了介绍。除了上述的一些信号线外，显示面板200中还包括数据线DT。在一些实施例中，请参阅图11B，显示面板200还包括：多条数据线DT，多条数据线DT沿列方向Y延伸。

其中，数据线DT沿列方向Y延伸，是指数据线DT的主体图案呈沿某列方向Y延伸的趋势。数据线DT图案可以为一直线图形，也可以为一近似直线图形。

请参阅图11B，多条数据线DT位于第一显示区A1中的部位在衬底210上的正投影位于任一子像素230的发光器件232在衬底210上的正投影之外。

因此，数据线DT不会占用发光器件232之下的空间，进而可以增大发光器件232之下的像素驱动电路231占用的空间，避免发光器件232之下的像素驱动电路231的结构过于紧凑。

其中，至少一条数据线DT位于第一显示区A1的部位位于第二透明走线层272。其中，数据线DT位于第一显示区A1中的部位设置于第二透明走线层272，数据线DT位于第一显示区A1中的部位不会对光线造成遮挡，进而可以提高显示面板200中第一显示区A1的透光率。

请参阅图7C，像素驱动电路231的电路主体2311包括：写入晶体管T4。在一个第一像素单元220中，第一子像素230B的写入晶体管T4的第一极、第二子像素230G的写入晶体管T4的第一极和第三子像素230R的写入晶体管T4的第一极分别连接于不同的数据线DT。其中，图7C中未示出第一子像素230B的写入晶体管T4、第二子像素230G的写入晶体管T4的第一极和第三子像素230R的写入晶体管T4，可参阅图5D。

数据线DT用于传输数据信号，在每个子像素230中，写入晶体管T4的第一极与数据线DT电连接，以此数据信号可以传输至写入晶体管T4的第一极。在一个第一像素单元220中，多个子像素230分别连接于不同的数据线DT，不同的数据线DT中的数据信号的电压可以不同，进而使得不同的子像素230中的发光器件232可以具有不同的灰阶。

此外，在上述的一些实施例中，在一个第一像素单元220中，多个子像素230中的第一复位晶体管T11和第二复位晶体管T12同时开启，因此多个子像素230中的像素驱动电路231同时处于复位阶段。补偿晶体管T2、写入晶体管T4和第三复位晶体管T7同时开启，因此多个子像素230中的像素驱动电路231同时处于数据刷新及补偿阶段t2，在数据刷新及补偿阶段t2，数据信号经过写入晶体管T4和补偿晶体管T2写入驱动晶体管T3的控制极，因此数据信号同时写入一个第一像素单元220中的像素驱动电路231。第一发光控制晶体管T5和第二发光控制晶体管T6同时开启，因此多个子像素230中的像素驱动电路231同时处于发光阶段t3。综上，一个第一像素单元220中，多个子像素230同时发光。

在一些实施例中，请参阅图7C，至少一条数据线DT位于第一显示区A1中的部位为透明走线段27。

透明走线段27位于第二透明走线层272，除透明走线段27外，第二透明走线层272还包括透明连接图案2701，其中，透明连接图案2701大致沿行方向X延伸，透明连接图案2701的一端连接于透明走线段27，另一端与写入晶体管T4的有源层T4-P电连接。

在一些示例中，请参阅图9A，第一源漏金属层SD1中还包括第四桥接图案540。第一透明走线层271和第二源漏金属层SD2中均设置有转接图案。透明连接图案2701远离透明走线段27的一端通过过孔与第二源漏金属层SD2中的转接图案过孔连接，而第二源漏金属层SD2中的转接图案通过过孔与第一透明走线层271中的转接图案过孔连接，而第一透明走线层271中的转接图案与第四桥接图案540过孔连接，第四桥接图案540与写入晶体管T4的有源层T4-P通过过孔连接，进而使得数据信号传输至写入晶体管T4的第一极。其中，通过在透明连接图案2701与写入晶体管T4的有源层T4-P设置第四桥接图案540以及多个转接图案，可以减小过孔深度。由于过孔越深，阻抗越大，因此，在本公开的一些示例中，可以降低阻抗。

在一些示例中，每条数据线DT位于第一显示区A1中的部位均位于第二透明走线层272，即每条数据线DT均包括透明走线段27。

请参阅图11B，在同一列第一像素单元220内，第一子像素230B中写入晶体管T4所电连接的数据线DT-B的透明走线段27-B在衬底210上的正投影，位于该第一子像素230B的电路主体2311-B在衬底210上的正投影远离第二子像素230G的电路主体2311-G在衬底210上的正投影的一侧。

第二子像素230G的发光器件232在衬底210上的正投影和第三子像素230R的发光器件232在衬底210上的正投影，位于第二子像素230G的写入晶体管T4所电连接的数据线DT-G的透明走线段27-G在衬底210上的正投影和第三子像素230G的写入晶体管T4所电连接的数据线DT-R的透明走线段27-R在衬底210上的正投影之间。

其中，第二子像素230G所电连接的透明走线段27-G和第三子像素230G所电连接的透明走线段27-R分别设置于第二子像素230G和第三子像素230G所在列的两侧。

在一些示例中，请参阅图11A和图11B，透明走线段27-R、透明走线段27-G和透明走线段27-B沿第一指定方向C1依次设置。

在另一些示例中，透明走线段27-G、透明走线段27-R和透明走线段27-B沿第一指定方向C1依次设置。

在一些实施例中，请参阅图5D，在一个第一像素单元220内，第一子像素230B中的第三复位晶体管T7、补偿晶体管T2和写入晶体管T4依次远离第二子像素230G的电路主体2311-G。即第一子像素230B中的第三复位晶体管T7、补偿晶体管T2和写入晶体管T4依次远离第二子像素230G和第三子像素230R所在列，进而可以使得第一子像素230B所电连接的透明走线段27-B位于第一子像素230B远离第二子像素230G和第二子像素230R所在列的一侧。

在一些实施例中，请参阅图5D，在一个第一像素单元220内，第二子像素230G中的第三复位晶体管T7、补偿晶体管T2和写入晶体管T4沿第一设定方向依次设置；第三子像素230R中的第三复位晶体管T7、补偿晶体管T2和写入晶体管T4沿第一设定方向的反方向依次设置。

其中，请参阅图11B，并结合图5D，透明走线段27与写入晶体管T4的有源层T4-P电连接。在第二子像素230G和第三子像素230R中的一个子像素230中，写入晶体管T4位于补偿晶体管T2远离第一子像素230B的一侧。在另一个子像素230中，写入晶体管T4位于补偿晶体管T2靠近第一子像素230B的一侧。因此，可以使得第二子像素230G电连接的透明走线段27-G和第三子像素230R的透明走线段27-R分别设置于第二子像素230G和第三子像素230R所在列的两侧，且能够方便透明走线段27-R与第三子像素230R的写入晶体管T4连接，同时方便透明走线段27-G与第二子像素230G的写入晶体管T4连接。

在一些示例中，请参阅图11B，第一设定方向D与第一指定方向C1相反，此时，第三子像素230R所电连接的透明走线段27-R、第二子像素230G所电连接的透明走线段27-G和第一子像素230B所电连接的数据线27-B沿第一指定方向C1依次设置。

在另一些示例中，第一设定方向D与第一指定方向C1相同，第二子像素230G所电连接的透明走线段27-G、第三子像素230R所电连接的透明走线段27-R和第一子像素230B所电连接的数据线27-B沿第一指定方向C1依次设置。

请参阅图13A和图13B，显示面板200中还包括阳极层AND，阳极层AND中包括多个阳极AND1，例如第一子像素230B的阳极AND-B、第二子像素230G的阳极AND-G和第三子像素230R的阳极AND-R。

在一些实施例中，请参阅图2B，除第一显示区A1外，显示面板200还包括：第二显示区A2，第一显示区A1设置有第一像素单元220。第二显示区A2内设置有多个第二像素单元290，多个第二像素单元290呈多行多列排布；第二像素单元290包括多个子像素291。多个子像素291中包括第一子像素291B、第二子像素291G和第三子像素291R，

其中，第二显示区A2位于第一显示区A1的至少一侧。在一些示例中，第二显示区A2可以设置于第一显示区A1的一侧或多侧。在另一些示例中，第二显示区A2可以绕第一显示区A1设置一周。其中需要说明的是，在图2B中，较小的虚线框所框出来的区域为第一显示区A1，而较大的虚线框位于较小虚线框的外部，较小虚线框与较大虚线框之间的区域为第二显示区A2，第一显示区A1和第二显示区A2共同构成了显示区AA。

请参阅图14，第二像素单元290的子像素291包括发光器件232，第二像素单元290的第一子像素291B的发光器件232的面积，大于第二像素单元290的第二子像素291G的发光器件232的面积，且大于第二像素单元290的第三子像素291R的发光器件232的面积。

其中，发光器件232包括阳极AND1。在一些示例中，第二像素单元290的第一子像素291B的阳极AND1的面积，大于第二像素单元290的第二子像素291G的阳极AND1的面积，且大于第二像素单元290的第三子像素291R的阳极AND1的面积。

在一些实施例中，第一显示区A1中子像素230的发光器件232的面积为第二显示区A2中相同颜色的子像素291的发光器件232的面积的0.4～0.6倍。

在一些示例中，在第二显示区A2中，第二像素单元290的第一子像素291B可以为蓝色子像素，第二子像素291G可以为绿色子像素，第三子像素291R可以红色子像素。

通过上文可知，在一些示例中，在第一显示区A1中，第一像素单元220的第一子像素230B为蓝色子像素，第二子像素230G为绿色子像素，第三子像素230R为红色子像素。

在一些示例中，第一像素单元220的第一子像素230B的发光器件232的面积为第二像素单元290的第一子像素291B的发光器件232的面积的0.4～0.6倍，以此可以避免第一像素单元220的第一子像素230B的发光器件232的面积过大(例如大于第一子像素291B的发光器件232的面积的0.6倍)，导致第一显示区A1的透光率较低。同时，还可以避免第一像素单元220的第一子像素230B的发光器件232的面积过小(例如小于第一子像素291B的发光器件232的面积的0.4倍)，导致位于第一像素单元220的第一子像素230B的发光器件232之下的像素驱动电路231所占的面积较小，使得第一像素单元220的第一子像素230B的发光器件232的像素驱动电路231中的结构过于紧凑，造成结构之间发生耦合。

示例性的，第一像素单元220的第一子像素230B的发光器件232的面积为第二像素单元290的第一子像素291B的发光器件232的面积的0.5倍。

请参阅图14，第一像素单元220的第二子像素230G的发光器件232的面积为第二像素单元290的第二子像素291G的发光器件232的面积的0.4～0.6倍，以此可以避免第一像素单元220的第二子像素230G的发光器件232的面积过大(例如大于第二子像素291G的发光器件232的面积的0.6倍)，导致第一显示区A1的透光率较低。同时，还可以避免第一像素单元220的第二子像素230G的发光器件232的面积过小(例如小于第二子像素291G的发光器件232的面积的0.4倍)，导致第一像素单元220的第二子像素230G的发光器件232之下的第二子像素230G的电路主体2311-G所占的面积较小，使得第一像素单元220的第二子像素230G的电路主体2311-G中的结构过于紧凑，造成结构之间发生耦合。

示例性的，第一像素单元220的第二子像素230G的发光器件232的面积为第二像素单元290的第二子像素291G的发光器件232的面积的0.5倍。

请参阅图14，第一像素单元220的第三子像素230R的发光器件232的面积为第二像素单元290的第三子像素291R的发光器件232的面积的0.4～0.6倍。以此可以避免第一像素单元220的第三子像素230R的发光器件232的面积过大(例如大于第三子像素291R的发光器件232的面积的0.6倍)，导致第一显示区A1的透光率较低。同时，还可以避免第一像素单元220的第三子像素230R的发光器件232的面积过小(例如小于第三子像素291R的发光器件232的面积的0.4倍)，导致第一像素单元220的第三子像素230R的发光器件232之下的第三子像素230R的电路主体2311-R所占的面积较小，使得第三子像素230R的电路主体2311-R中的结构过于紧凑，造成结构之间发生耦合。

示例性的，第一像素单元220的第三子像素230R的发光器件232的面积为第二像素单元290的第三子像素291R的发光器件232的面积的0.5倍。

在一些示例中，第一显示区A1的子像素密度与第二显示区A2的子像素密度相等。其中，需要说明的是，第一显示区A1的子像素密度指的是，在第一显示区A1中，单位面积内子像素230的数量。第二显示区A2的子像素密度指的是，在第二显示区A2内，单位面积内子像素291的数量。

其中，虽然第二显示区A2中子像素291的发光器件232的面积大于第一显示区A1中与其颜色相同的子像素230的发光器件232的面积，但是第一显示区A1的子像素密度与第二显示区A2的子像素密度相等，因此，可以降低第一显示区A1与第二显示区A2之间的显示差异。

此外，第一显示区A1的透光率大于第二显示区A2的透光率，以此保证传感器300可以感测到充足的光线。

其中，子像素291的发光器件232的结构与上述子像素230的发光器件232的结构相同，在此不进行赘述。其中，可以理解的是，在一个子像素291的阴极CTD1、发光层EL和阳极AND1三者中，若阴极CTD1的面积最大，那么子像素291的发光器件232的面积则为阴极CTD1的面积。若阳极AND1的面积最大，那么子像素291的发光器件232的面积则为阳极AND1的面积。若发光层EL的面积最大，那么子像素291的发光器件232的面积则为发光层EL的面积。

本公开的一些实施例所提供的显示装置100包括：以上任一实施例所提供的显示面板200。因此本公开的一些实施例所提供的显示装置100具有以上任一实施例所提供的显示面板200的全部有益效果，在此不进行赘述。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示面板，包括第一显示区和至少部分围绕所述第一显示区的第二显示区，其特征在于，所述第一显示区包括：

衬底；

多个第一像素单元，位于所述衬底的一侧，且呈多行多列排布；其中，所述第一像素单元中包括多个子像素，所述子像素包括像素驱动电路和发光器件；所述发光器件位于所述像素驱动电路远离所述衬底的一侧，且与所述像素驱动电路电连接；所述像素驱动电路包括第一复位晶体管；

所述多个子像素包括第一子像素、第二子像素和第三子像素，且所述第一子像素的发光器件的面积，大于所述第二子像素的发光器件的面积，且大于所述第三子像素的发光器件的面积；

所述第二子像素中的第一复位晶体管和/或所述第三子像素中的第一复位晶体管在所述衬底上的正投影，位于所述第一子像素的发光器件在所述衬底上的正投影之内。

2.根据权利要求1所述的显示面板，其特征在于，

所述发光器件包括阳极、发光层和阴极，所述阳极与所述像素驱动电路电连接，所述发光层位于所述阳极背离所述衬底的一侧，所述阴极位于所述发光层背离所述衬底的一侧；

所述第二子像素中的第一复位晶体管和/或所述第三子像素中的第一复位晶体管在所述衬底上的正投影，位于所述第一子像素的阳极在所述衬底上的正投影之内。

3.根据权利要求2所述的显示面板，其特征在于，在一个所述第一像素单元中，所述第一子像素的阳极的面积大于所述第二子像素的阳极的面积，且大于所述第三子像素的阳极的面积。

4.根据权利要求1～3中任一项所述的显示面板，其特征在于，在一行第一像素单元中，所述第三子像素的发光器件排成一行，所述第二子像素的发光器件排成一行，所述第一子像素的发光器件排成一行。

5.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括复位信号线和初始化信号线；所述复位信号线沿行方向延伸，一条所述复位信号线与一行第一像素单元的各第一复位晶体管的控制极电连接。

6.根据权利要求5所述的显示面板，其特征在于，所述初始化信号线沿行方向延伸，一条所述初始化信号线与一行所述第一像素单元中的各所述第一复位晶体的第一极电连接；

所述像素驱动电路还包括：驱动晶体管，第一发光控制晶体管和第二发光控制晶体管；

各个所述像素驱动电路的驱动晶体管的控制极与各个所述第一复位晶体管的第二极电连接。

7.根据权利要求5或6所述的显示面板，其特征在于，所述显示面板还包括发光控制信号线，一行第一像素单元中所有子像素接收同一发光控制信号，一行第一像素单元中第一发光控制晶体管和第二发光控制晶体管同时开启。

8.根据权利要求1所述的显示面板，其特征在于，

所述第一子像素的第一复位晶体管、所述第二子像素的第一复位晶体管和所述第三子像素的第一复位晶体管，均位于所述第一子像素的发光器件在所述衬底的正投影之内。

9.根据权利要求1所述的显示面板，其特征在于，

所述第一子像素的第一复位晶体管、所述第二子像素的第一复位晶体管和所述第三子像素的第一复位晶体管中的至少两个，为同一晶体管。

10.根据权利要求1或8或9所述的显示面板，其特征在于，

所述像素驱动电路还包括第二复位晶体管；所述第一子像素的第二复位晶体管、所述第二子像素的第二复位晶体管和所述第三子像素的第二复位晶体管，为同一晶体管；所述第二复位晶体管在所述衬底上的正投影，位于所述第一子像素的发光器件在所述衬底上的正投影之内；所述第二复位晶体管与任一所述第一复位晶体管串联；

所述第二复位晶体管的第一极与所述初始化信号线电连接，所述第二复位晶体管的第二极与各个所述第一复位晶体管的第一极电连接。

11.根据权利要求10所述的显示面板，其特征在于，

所述第二子像素的发光器件和所述第三子像素的发光器件沿列方向间隔设置；所述第一子像素的发光器件，位于所述第二子像素的发光器件和所述第三子像素的发光器件所在列的相邻列；且所述第一子像素的发光器件，跨过所述第二子像素的发光器件和所述第三子像素的发光器件之间的间隙区域；

所述像素驱动电路还包括电路主体；所述第一子像素的电路主体在所述衬底上的正投影位于所述第一子像素的发光器件在所述衬底上的正投影之内，所述第二子像素的电路主体在所述衬底上的正投影位于所述第二子像素的发光器件在所述衬底上的正投影之内、所述第三子像素的电路主体在所述衬底上的正投影位于所述第三子像素的发光器件在所述衬底上的正投影之内；

所述第二复位晶体管、所述第三子像素的第一复位晶体管和所述第二子像素的第一复位晶体管，位于所述第一子像素的第一复位晶体管靠近所述第三子像素的电路主体的一侧，且依次远离所述第三子像素的电路主体。

12.根据权利要求11所述的显示面板，其特征在于，

一条所述复位信号线与一行所述第一像素单元中所述第二复位晶体管的控制极电连接；

所述第二复位晶体管以及各个所述第一复位晶体管在所述衬底上的正投影，位于与该第二复位晶体管所电连接的初始化信号线在所述衬底上的正投影和所述第三子像素的电路主体在所述衬底上的正投影之间；所述复位信号线在所述衬底上的正投影，位于该条初始化信号线在所述衬底上的正投影和该第三子像素的电路主体在所述衬底上的正投影之间。

13.根据权利要求11所述的显示面板，其特征在于，

所述衬底包括第一显示区，所述多个第一像素单元位于所述第一显示区内；

所述显示面板还包括：多条信号线，位于所述衬底和所述发光器件之间；

至少一条信号线位于所述第一显示区内的部位包括彼此电连接的金属走线和透明连接走线；至少部分所述金属走线在所述衬底上的正投投影，位于所述发光器件在所述衬底上的正投影之内。

14.根据权利要求13所述的显示面板，其特征在于，包括：

第一栅金属层和第一透明走线层，均位于所述衬底和所述发光器件之间，所述第一透明走线层位于所述第一栅金属层背离所述衬底的一侧；

所述至少一条信号线包括复位信号线，所述复位信号线沿行方向延伸，一条所述复位信号线与一行所述第一像素单元中所述第二复位晶体管的控制极以及各个第一复位晶体管的控制极电连接；

所述复位信号线的金属走线位于所述第一栅金属层，所述复位信号线的金属走线在所述衬底上的正投影的至少部分位于所述第一子像素的发光器件在所述衬底上的正投影之内；

所述复位信号线的透明连接走线位于所述第一透明走线层；所述复位信号线的透明连接走线在所述衬底上的正投影，位于所述第二子像素的发光器件在所述衬底上的正投影之外，且位于所述第三子像素的发光器件在所述衬底上的正投影之外；所述复位信号线的透明连接走线与所述复位信号线的金属走线通过过孔连接。

15.根据权利要求14所述的显示面板，其特征在于，

所述像素驱动电路的电路主体包括写入晶体管、补偿晶体管和第三复位晶体管；

所述至少一条信号线还包括扫描信号线，一条所述扫描信号线与一行所述第一像素单元中所有所述子像素的写入晶体管的控制极、补偿晶体管的控制极和第三复位晶体管的控制极电连接；

所述扫描信号线的金属走线位于所述第一栅金属层，所述扫描信号线的金属走线在所述衬底上的正投影的至少部分位于所述发光器件在所述的衬底上的正投影之内；

所述扫描信号线的透明连接走线位于所述第一透明走线层，所述扫描信号线的透明连接走线与所述扫描信号线的金属走线通过过孔连接。

16.根据权利要求14所述的显示面板，其特征在于，

所述至少一条信号线还包括发光控制信号线，一条所述发光控制信号线与一行所述第一像素单元中所有所述子像素的第二发光控制晶体管的控制极电连接；

所述发光控制信号线的金属走线位于所述第一栅金属层，所述发光控制信号线的金属走线在所述衬底上的正投影的至少部分位于所述发光器件在所述的衬底上的正投影之内；

所述发光控制信号线的透明连接走线位于所述第一透明走线层，所述发光控制信号线的透明连接走线与所述发光控制信号线的金属走线通过过孔连接。

17.根据权利要求16所述的显示面板，其特征在于，

所述像素驱动电路的电路主体还包括补偿晶体管和第三复位晶体管；

在一个所述第一像素单元内，所述第一子像素中的第三复位晶体管、补偿晶体管和写入晶体管依次远离所述第二子像素的电路主体；所述第二子像素中的第三复位晶体管、补偿晶体管和写入晶体管沿第一设定方向依次设置；所述第三子像素中的第三复位晶体管、补偿晶体管和写入晶体管沿所述第一设定方向的反方向依次设置。

18.根据权利要求1～3中任一项所述的显示面板，其特征在于，

所述第一子像素为蓝色子像素，所述第二子像素为绿色子像素，所述第三子像素为红色子像素。

19.根据权利要求1～3中任一项所述的显示面板，其特征在于，包括：

第一显示区和第二显示区，所述第一显示区设置有所述第一像素单元；

所述第二显示区设置有多个第二像素单元，所述多个第二像素单元呈多行多列排布；所述第二像素单元包括多个子像素，所述第一显示区的子像素密度与所述第二显示区的子像素密度相等；

所述第一显示区中子像素的发光器件的面积为所述第二显示区中相同颜色的子像素的发光器件的面积的0.4～0.6倍。

20.一种显示装置，其特征在于，包括：

权利要求1～19中任一项所述的显示面板；

及传感器，设置于所述显示面板的背光侧，且位于所述显示面板的第一显示区。