CN116978419A - 具温度补偿的感测放大器电路 - Google Patents
具温度补偿的感测放大器电路 Download PDFInfo
- Publication number
- CN116978419A CN116978419A CN202210425675.5A CN202210425675A CN116978419A CN 116978419 A CN116978419 A CN 116978419A CN 202210425675 A CN202210425675 A CN 202210425675A CN 116978419 A CN116978419 A CN 116978419A
- Authority
- CN
- China
- Prior art keywords
- coupled
- terminal
- temperature coefficient
- sense amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- CFMYXEVWODSLAX-QOZOJKKESA-N tetrodotoxin Chemical compound O([C@@]([C@H]1O)(O)O[C@H]2[C@@]3(O)CO)[C@H]3[C@@H](O)[C@]11[C@H]2[C@@H](O)N=C(N)N1 CFMYXEVWODSLAX-QOZOJKKESA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种具温度补偿的感测放大器电路。该感测放大器电路包含感测放大器、开关,以及温度补偿电路。温度补偿电路可提供具正温度系数的控制信号,使得当开关依据控制信号所提供的参考阻抗Rref能补偿温度变异所造成的影响。感测放大器的第一输入端耦接至目标存储器单元,而第一输入端耦接至开关,可依据参考阻抗和目标存储器单元的阻抗来输出感测放大器信号。
Description
技术领域
本发明涉及一种具温度补偿的感测放大器电路,尤其涉及一种应用在磁阻式随机存取存储器且具温度补偿的感测放大器电路。
背景技术
相较于以传统的电荷来存储位信息的存储器,磁阻式随机存取存储器(magnetoresistive random-access memory,MRAM)以磁性阻抗效果来进行数据的存储,其具备高速数据传输、密度高、体积轻、低耗电及耐撞击等优点,因此特别适合应用于高阶的便携式电子产品。
图1为现有技术中一种使用旋转力矩转移(spin-torque-transfer,STT)技术的MRAM阵列的示意图。MRAM阵列包含多个MRAM单元10、多条字线(word line)WL1-WLm、多条感测字线SWL1-SWLm、多条位线(bit line)BL1-BLn,以及多个感测放大器(sense amplifier)SA1-SAn。每一MRAM单元10包含一选择晶体管12和一磁性穿遂接面(magnetic tunneljunction,MTJ)晶体管14。每一选择晶体管12的第一端耦接至相对应的位线,第二端耦接至相对应的MTJ晶体管14,而控制端耦接至相对应的字线。每一MTJ晶体管14的第一端耦接至相对应位线BL,而第二端耦接至相对应选择晶体管12的第二端。每一MTJ晶体管14包含一数据磁层、一参考磁层和一穿遂磁层,在写入运作时可通过相对应位线施加一合适切换脉冲信号,通过改变数据磁层的磁化方向可将MTJ晶体管14的电阻值调节为代表逻辑状态“0”或“1”,藉以存储位信息。
当MTJ晶体管14中数据磁层的磁化方向和参考磁层的磁化方向反平行(anti-parallel)时,穿遂磁层具高阻抗值RH,此时MTJ晶体管14处在关闭状态(off state),其内存数据可视为逻辑1。当MTJ晶体管14中数据磁层的磁化方向和参考磁层的磁化方向平行时,穿遂磁层具低阻抗值RL,此时MTJ晶体管处在导通状态(on state),其内存数据可视为逻辑0。MTJ晶体管14的阻抗特性具负温度系数,也就是说在不同状态下的高阻抗值RH和低阻抗值RL会随温度增加而降低。
在读取运作时,特定MRAM单元10的选择晶体管12会被导通时,使得相对应MTJ晶体管14内所存储的位信息会传送至相对应位线。感测放大器SA1-SAn分别耦接至位线BL1-BLn,可接收一启动信号SEN和分别接收多个参考电压REF1-REFn。每个感测放大器SA会响应启动信号SEN而放大相对应位线的电流,再依据相对应参考电压和相对应位线的电流来判断相对应MRAM单元10中MTJ晶体管14的逻辑状态,进而输出相对应的感测放大器信号SA_OUT1-SA_OUTn。
现有技术的感测放大器SA1-SAn各包含4个参考MTJ晶体管24,其中2个参考MTJ晶体管会设置在导通状态,另外2个参考MTJ晶体管会设置在关闭状态,进而提供一参考阻抗Rref(Rref=(RH+RL)/2)。由于工艺或材料差异,不同参考MTJ晶体管可能各自具备相异的切换特性而使得参考阻抗Rref的值有所漂移,让感测放大器无法准确地判断MRAM单元的内存数据。
发明内容
本发明提供一种具温度补偿的感测放大器电路,其包含一感测放大器、一开关,以及一温度补偿电路。该感测放大器包含一第一输入端、一第二输入端和一输出端。该感测放大器的第一输入端耦接至一目标存储器单元,其中该目标存储器单元在一第一状态下呈现的一高阻抗值具一第一温度系数,而该目标存储器单元在一第二状态下呈现的一低阻抗值具一第二温度系数。该开关依据一控制信号来运作以提供具一第三温度系数的一参考阻抗。该开关包含耦接至该感测放大器的该第二输入端的一第一端、一第二端,以及用来接收该控制信号的一控制端。该温度补偿电路耦接至该开关的该控制端,用来提供具一第四温度系数的该第一控制信号,其中该第一温度系数、该第二温度系数和该第三温度系数具相同极性,且该第四温度系数和该第一温度系数具相反极性。
附图说明
图1为现有技术中一种使用旋转力矩转移技术的MRAM阵列的示意图。
图2为本发明实施例中一种感测放大器电路的示意图。
图3为本发明实施例中第二晶体管的跨压的值随温度变化的示意图。
图4为本发明实施例中VT*Ln(n)*(1+R1/R2)的值随温度变化的示意图。
图5为本发明实施例中第一控制信号的值随温度变化的示意图。
图6为本发明实施例中开关的参考阻抗、目标存储器单元的高阻抗值和目标存储器单元的低阻抗值随温度变化的示意图。
【主要元件符号说明】
10:MRAM单元
12:选择晶体管
14:MTJ晶体管
20:温度补偿电路
24:参考MTJ晶体管
100:感测放大器电路
SW1-SW3:开关
WL1-WLm:字线
SWL1-SWLm:感测字线
BL1-BLn:位线
SA、SA1-SAn:感测放大器
TB:目标存储器单元
VBIAS1-VBIAS3:控制信号
REF1-REFn:参考电压
SEN:启动信号
GND:接地电压
OA:运算放大器
R1-R3:电阻
BJT1:第一晶体管
BJT2:第二晶体管
Iptat:正温度系数电流
SA_OUT、SA_OUT1-SA_OUTn:感测放大器信号
具体实施方式
图2为本发明实施例中一种感测放大器电路100的示意图。感测放大器电路100包含一感测放大器SA、开关SW1-SW3,以及一温度补偿电路20。
感测放大器SA的第一输入端耦接至一目标存储器单元(target bit)TB,第二输入端耦接至开关SW1,而输出端会输出一感测放大器信号SA_OUT。目标存储器单元TB可为一MRAM单元中的一MTJ晶体管,其在关闭状态下具高阻抗值RH,而在导通状态下具低阻抗值RL。目标存储器单元TB的阻抗特性具负温度系数,也就是说在不同状态下的高阻抗值RH和低阻抗值RL会随温度增加而降低。
开关SW1的第一端耦接至感测放大器SA的第二输入端,第二端耦接至开关SW2,而控制端用来接收一第一控制信号VBIAS1,可依据第一控制信号VBIAS1来运作以提供具负温度系数的参考阻抗Rref。开关SW2的第一端耦接至开关SW1的第二端,第二端耦接至一接地电压GND,而控制端用来接收一第二控制信号VBIAS2。开关SW3的第一端耦接至目标存储器单元TB,第二端耦接至接地电压GND,而控制端用来接收一第三控制信号VBIAS3。
在本发明实施例中,开关SW1-SW3可为金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。相较于现有技术所使用的参考MTJ晶体管,工艺变异对本发明开关SW1的特性影响较小。当依据能反映温度变化的第一控制信号VBIAS1来运作时,开关SW1能提供具负温度系数的参考阻抗Rref。
在本发明实施例中,温度补偿电路20包含一运算放大器OA、电阻R1-R3、一第一晶体管BJT1,以及N个第二晶体管BJT2,其中N为大于1的整数。第一晶体管BJT1的第一端耦接在运算放大器OA的第一输入端(正输入端),而第二端和控制端耦接在接地电压GND。每一第二晶体管BJT2的第一端通过电阻R3耦接在运算放大器OA的第二端(负输入端),而第二端和控制端耦接在接地电压GND,其中VZ代表第二晶体管BJT2的第二端上的电压。电阻R1的第一端耦接在运算放大器OA的第一输入端,而第二端耦接在运算放大器OA的输出端。电阻R2的第一端耦接在运算放大器OA的第二输入端,而第二端耦接在运算放大器OA的输出端。运算放大器OA会依据其第一输入端的电压VX和第二输入端的电压VY来在其输出端提供第一控制信号VBIAS1。
在本发明实施例中,第一晶体管BJT1和第二晶体管BJT2可为双极性晶体管(bipolar junction transistor,BJT),其中第一端为集电极(collector)、第二端为发射极(emitter),控制端为基极(base)。由于第一晶体管BJT1和第二晶体管的集电极和基极彼此耦接,第一晶体管BJT1的跨压为其基极-发射极电压VBE1,而第二晶体管BJT2的跨压为其基极-发射极电压VBE2。
由于运算放大器OA的虚短路(virtual short)特性,其第一输入端和第二输入端可视为等电位,也就是说VX=VY=VBE1。另一方面,第二晶体管BJT2的第二端上的电压VZ其值为VBE2。通过电压VY与VZ的电压差及电阻R3可产生一正温度系数电流Iptat,其值如下式公式(1)所示,其中VT为热电压(thermal voltage),n为第二晶体管BJT2与第一晶体管BJT1的面积比值。
Iptat=(VY-VZ)/R3=(VBE1-VBE2)/R3=VT*Ln(n)…(1)
温度补偿电路20在其输出端所输出的第一控制信号VBIAS1的值如下式公式(2)所示,而第一控制信号VBIAS1随时间变化的值如下式公式(3)所示:
VBIAS1=VBE2+VT*Ln(n)*(1+R1/R2)…(2)
图3为本发明实施例公式(2)中第二晶体管BJT2的跨压VBE2的值随温度变化的示意图。图4为公式(2)中VT*Ln(n)*(1+R1/R2)的值随温度变化的示意图。如本领域技术人员熟知,双极性晶体管的基极-发射极电压具负温度系数,而热电压VT具正温度系数。
如图3、图4和公式(2)所示,第一控制信号VBIAS1的值是由具负温度系数的VBE2和具正温度系数的VT*Ln(n)*(1+R1/R2)来决定。藉由适当选择第二晶体管BJT的数量N(藉以调整第二晶体管BJT2与第一晶体管BJT1的面积比值n)和电阻R2-R3的值,可使公式(3)中的为零,藉此让第一控制信号VBIAS1具正温度系数,如图5所示。
图6为本发明实施例中开关SW1的参考阻抗Rref、目标存储器单元TB的高阻抗值RH和目标存储器单元TB的低阻抗值RL随温度变化的示意图。通过调整电阻R2和电阻R3的比值和VBE2的值,可使所有温度下参考阻抗Rref的阻抗特性都能介于高阻抗值RH和低阻抗值RL的阻抗特性之间。
在本发明中,温度补偿电路20可采用任何能隙
参考电路(bandgap reference circuit),使得第一控制信号VBIAS1的值具正温度系数。然而,温度补偿电路20的实作方式并不限定本发明的范围。
综上所述,本发明使用对工艺变异不敏感的开关SW1来提供参考阻抗Rref,并使用温度补偿电路20来提供具正温度系数的第一控制信号VBIAS1。因此,当开关SW1依据第一控制信号VBIAS1来运作时能补偿温度变异对参考阻抗Rref造成的影响,进而提升本发明感测放大器电路的准确度。
以上所述仅为本发明的优选实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种具温度补偿的感测放大器电路,其包含:
感测放大器,其包含:
第一输入端,耦接至目标存储器单元,其中该目标存储器单元在第一状态下呈现的高阻抗值具第一温度系数,而该目标存储器单元在第二状态下呈现的低阻抗值具第二温度系数;
第二输入端;以及
输出端;
第一开关,其依据第一控制信号来运作以提供具第三温度系数的参考阻抗,且包含:
第一端,耦接至该感测放大器的该第二输入端;
第二端;以及
控制端,用来接收该第一控制信号;以及
温度补偿电路,耦接至该第一开关的该控制端,用来提供具第四温度系数的该第一控制信号,其中该第一温度系数、该第二温度系数和该第三温度系数具相同极性,且该第四温度系数和该第一温度系数具相反极性。
2.如权利要求1所述的感测放大器电路,其中该温度补偿电路包含:
运算放大器,其包含:
第一输入端;
第二输入端;以及
输出端,用来输出该第一控制信号;
第一电阻,其包含:
第一端,耦接在该运算放大器的该第一输入端;以及
第二端,耦接在该运算放大器的该输出端;
第二电阻,其包含:
第一端,耦接在该运算放大器的该第二输入端;以及
第二端,耦接在该运算放大器的该输出端;
第三电阻,其包含:
第一端,耦接在该运算放大器的该第二输入端;以及
第二端;
第一晶体管,其包含:
第一端,耦接在该运算放大器的该第一输入端;
第二端,耦接在接地电压;以及
控制端,耦接在该运算放大器的该第一输入端;以及
多个第二晶体管,每一第二晶体管包含:
第一端,耦接在该第三电阻的该第二端;
第二端,耦接在该接地电压;以及
控制端,耦接在该第三电阻的该第二端。
3.如权利要求2所述的感测放大器电路,其中该第一晶体管和该多个第二晶体管各为双极性晶体管(bipolar junction transistor,BJT)。
4.如权利要求2所述的感测放大器电路,其中流经该多个第二晶体管的电流具备第五温度系数,每一第二晶体管的该控制端和该第二端的电压差具备第六温度系数,该第四温度系数和该第五温度系数具相同极性,且该第五温度系数和该第六温度系数具相反极性。
5.如权利要求4所述的感测放大器电路,其中该第二电阻的值、该第三电阻的值和每一第二晶体管的该控制端和该第二端的电压差会使在特定温度下,该第一开关的该参考阻抗的值介于该目标存储器单元的该高阻抗值和该目标存储器单元的该低阻抗值之间。
6.如权利要求4所述的感测放大器电路,其中该多个第二晶体管的数量和每一第二晶体管的该控制端和该第二端的电压差会使在特定温度下,该第一开关的该参考阻抗的值介于该目标存储器单元的该高阻抗值和该目标存储器单元的该低阻抗值之间。
7.如权利要求1所述的感测放大器电路,其还包含:
第二开关,其包含:
第一端,耦接至该第一开关的该第二端;
第二端,耦接在接地电压;以及
控制端,用来接收第二控制信号;以及
第三开关,其包含:
第一端,耦接至该目标存储器单元;
第二端,耦接在该接地电压;以及
控制端,用来接收第三控制信号。
8.如权利要求1所述的感测放大器电路,其中该第一开关为金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。
9.如权利要求1所述的感测放大器电路,其中该第一温度系数至该第三温度系数各为负温度系数。
10.如权利要求1所述的感测放大器电路,其中该目标存储器单元为磁阻式随机存取存储器(magnetoresistive random-access memory,MRAM)。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210425675.5A CN116978419A (zh) | 2022-04-21 | 2022-04-21 | 具温度补偿的感测放大器电路 |
US17/744,746 US11955154B2 (en) | 2022-04-21 | 2022-05-16 | Sense amplifier circuit with temperature compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210425675.5A CN116978419A (zh) | 2022-04-21 | 2022-04-21 | 具温度补偿的感测放大器电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116978419A true CN116978419A (zh) | 2023-10-31 |
Family
ID=88415741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210425675.5A Pending CN116978419A (zh) | 2022-04-21 | 2022-04-21 | 具温度补偿的感测放大器电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11955154B2 (zh) |
CN (1) | CN116978419A (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465708B1 (ko) * | 2002-08-23 | 2005-01-13 | 엘지전자 주식회사 | 스위치드 릴럭턴스 모터의 초기 구동 방법 |
US8050084B2 (en) * | 2006-09-05 | 2011-11-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device |
KR100809334B1 (ko) * | 2006-09-05 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치 |
US8232784B2 (en) | 2008-04-01 | 2012-07-31 | O2Micro, Inc | Circuits and methods for current sensing |
US8027187B2 (en) * | 2008-09-12 | 2011-09-27 | Micron Technology, Inc. | Memory sensing devices, methods, and systems |
KR101498219B1 (ko) * | 2008-11-04 | 2015-03-05 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US9183910B2 (en) * | 2012-05-31 | 2015-11-10 | Samsung Electronics Co., Ltd. | Semiconductor memory devices for alternately selecting bit lines |
US20170263299A1 (en) * | 2016-03-11 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US11651807B2 (en) * | 2020-12-07 | 2023-05-16 | Everspin Technologies, Inc. | Midpoint sensing reference generation for STT-MRAM |
US11705203B2 (en) * | 2021-06-18 | 2023-07-18 | Sandisk Technologies Llc | Digital temperature compensation filtering |
-
2022
- 2022-04-21 CN CN202210425675.5A patent/CN116978419A/zh active Pending
- 2022-05-16 US US17/744,746 patent/US11955154B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20230343379A1 (en) | 2023-10-26 |
US11955154B2 (en) | 2024-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6185143B1 (en) | Magnetic random access memory (MRAM) device including differential sense amplifiers | |
CN100431041C (zh) | 具备包含有隧道磁阻元件的存储单元的薄膜磁性体存储器 | |
EP1612801A1 (en) | Power-saving reading of magnetic memory devices | |
TW567507B (en) | Hybrid resistive cross point memory cell arrays and methods of making the same | |
US6128239A (en) | MRAM device including analog sense amplifiers | |
TW459227B (en) | Magnetic random access memory with a reference memory array | |
TWI312154B (en) | Multiple state sense amplifier for memory architecture | |
JP3965373B2 (ja) | 可調整電流モード差動増幅器 | |
US6597601B2 (en) | Thin film magnetic memory device conducting data read operation without using a reference cell | |
JP4071531B2 (ja) | 薄膜磁性体記憶装置 | |
TW200425161A (en) | Temperature compensated RRAM circuit | |
TW200303544A (en) | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents | |
TWI700691B (zh) | 半導體記憶裝置 | |
Cheng et al. | A high-speed current mode sense amplifier for Spin-Torque Transfer Magnetic Random Access Memory | |
US20230326507A1 (en) | Current steering in reading magnetic tunnel junction | |
US6621729B1 (en) | Sense amplifier incorporating a symmetric midpoint reference | |
US11309007B2 (en) | Write voltage generator for non-volatile memory | |
KR20060043086A (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
CN114664343A (zh) | 磁性随机存取存储器、存储阵列以及电子设备 | |
CN116978419A (zh) | 具温度补偿的感测放大器电路 | |
TWI255459B (en) | Controlled temperature, thermal-assisted magnetic memory device | |
KR101685702B1 (ko) | 낮은 임피던스를 이용한 오프셋 제거 비트-라인 감지 증폭기 | |
Yamada et al. | A novel sensing scheme for an MRAM with a 5% MR ratio | |
TWI829271B (zh) | 半導體記憶體裝置 | |
CN117912511A (zh) | Mram写操作温度补偿电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |