CN116960150A - 高电子迁移率晶体管 - Google Patents

高电子迁移率晶体管 Download PDF

Info

Publication number
CN116960150A
CN116960150A CN202210409609.9A CN202210409609A CN116960150A CN 116960150 A CN116960150 A CN 116960150A CN 202210409609 A CN202210409609 A CN 202210409609A CN 116960150 A CN116960150 A CN 116960150A
Authority
CN
China
Prior art keywords
doped layer
layer
drain electrode
source electrode
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210409609.9A
Other languages
English (en)
Inventor
周志飚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202210409609.9A priority Critical patent/CN116960150A/zh
Priority to US17/746,923 priority patent/US20230335629A1/en
Publication of CN116960150A publication Critical patent/CN116960150A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种高电子迁移率晶体管(high electron mobility transistor,HEMT)，其主要包含第一掺杂层设于基底内、一平台隔离(mesa isolation)设于基底上、一栅极电极设于平台隔离上、一源极电极与一漏极电极设于栅极电极两侧、一保护层设于平台隔离上并环绕源极电极与漏极电极、第一金属导线连接源极电极与第一掺杂层以及第二金属导线连接漏极电极与第一掺杂层。

Description

高电子迁移率晶体管
技术领域
本发明涉及一种具有掺杂层的高电子迁移率晶体管。
背景技术
以氮化镓基材料(GaN-based materials)为基础的高电子迁移率晶体管具有于电子、机械以及化学等特性上的众多优点，例如宽能隙、高击穿电压、高电子迁移率、大弹性模数(elastic modulus)、高压电与压阻系数(high piezoelectric and piezoresistivecoefficients)等与化学钝性。上述优点使氮化镓基材料可用于如高亮度发光二极管、功率开关元件、调节器、电池保护器、面板显示驱动器、通信元件等应用的元件的制作。
发明内容
本发明一实施例揭露一种高电子迁移率晶体管(high electron mobilitytransistor,HEMT)，其主要包含第一掺杂层设于基底内、一平台隔离(mesa isolation)设于基底上、一栅极电极设于平台隔离上、一源极电极与一漏极电极设于栅极电极两侧、一保护层设于平台隔离上并环绕源极电极与漏极电极、第一金属导线连接源极电极与第一掺杂层以及第二金属导线连接漏极电极与第一掺杂层。
本发明另一实施例揭露一种高电子迁移率晶体管，其主要包含第一掺杂层设于基底顶表面、一平台隔离设于基底上、一栅极电极设于平台隔离上、一源极电极与一漏极电极设于栅极电极两侧、一保护层设于平台隔离上并环绕源极电极与漏极电极、第一金属导线连接源极电极与第一掺杂层以及第二金属导线连接漏极电极与第一掺杂层。
附图说明
图1至图2为本发明一实施例制作高电子迁移率晶体管的方法示意图；
图3为本发明一实施例的高电子迁移率晶体管的结构示意图；
图4为本发明一实施例的高电子迁移率晶体管的结构示意图；
图5为本发明一实施例的高电子迁移率晶体管的结构示意图；
图6为本发明一实施例的高电子迁移率晶体管的结构示意图；
图7为本发明一实施例的高电子迁移率晶体管的结构示意图；
图8为本发明一实施例的高电子迁移率晶体管的结构示意图；
图9为本发明一实施例的高电子迁移率晶体管的结构示意图。
主要元件符号说明
12:基底
14:掺杂层
16:缓冲层
18:阻障层
20:P型半导体层
22:平台隔离
24:保护层
26:源极电极
28:漏极电极
30:源极电极延伸
32:漏极电极延伸
34:掺杂层
38:栅极电极
42:掺杂层
44:金属硅化物
46:金属硅化物
具体实施方式
请参照图1至图2，图1至图2为本发明一实施例制作高电子迁移率晶体管的方法示意图。如图1所示，首先提供一基底12，例如一由硅、碳化硅或氧化铝(或可称蓝宝石)所构成的基底，其中基底12可为单层基底、多层基底、梯度基底或上述的组合。依据本发明其他实施例基底12又可包含一硅覆绝缘(silicon-on-insulator,SOI)基底。
随后可进行一离子注入制作工艺，以于基底12内形成一掺杂层14或掺杂区。在本实施例中，掺杂层14可包含由N型掺杂所构成的掺杂区或由P型掺质所构成的掺杂区，且掺杂层14较佳完全埋设于基底12内且不暴露于基底12表面。换句话说，掺杂层14的顶表面较佳低于基底12顶表面。
然后于基底12表面形成一选择性核晶层(nucleation layer)(图未示)以及一缓冲层16。在一实施例中，核晶层较佳包含氮化铝而缓冲层16包含III-V族半导体例如氮化镓，其厚度可介于0.5微米至10微米之间。在一实施例中，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapordeposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于基底12上形成缓冲层16。
接着可选择性于缓冲层16表面形成一非刻意掺杂(unintentionally doped)缓冲层(图未示)。在本实施例中，非刻意掺杂缓冲层较佳包含III-V族半导体，例如氮化镓或更具体而言非刻意掺杂氮化镓。在一实施例中，可利用分子束外延制作工艺(molecular-beamepitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于缓冲层16上形成非刻意掺杂缓冲层。
随后形成一阻障层18于非刻意掺杂缓冲层或缓冲层16表面。在本实施例中阻障层18较佳包含III-V族半导体例如N型氮化铝镓(AlxGa1-xN)，其中0<x<1，阻障层18较佳包含一由外延成长制作工艺所形成的外延层，且阻障层18可包含硅或锗的掺质。如同上述形成缓冲层16的方式，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phaseepitaxy,HVPE)制作工艺或上述组合于缓冲层16上形成阻障层18。
接着形成一P型半导体层20于阻障层18上。在一实施利中，P型半导体层20较佳包含P型氮化镓(pGaN)，且可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vaporphase epitaxy,HVPE)制作工艺或上述组合于阻障层18表面形成P型半导体层20。
随后进行一平台隔离(mesa isolation)制作工艺以形成平台隔离22，使元件之间可独立运作而不致受到彼此交互影响。在本实施例中，平台隔离制作工艺可利用一光刻及蚀刻制作工艺图案化或以蚀刻去除部分P型半导体层20、部分阻障层18、部分缓冲层16、部分基底12甚至部分掺杂层14并暴露出掺杂层14顶表面，其中被图案化的P型半导体层20、阻障层18以及缓冲层16之间的边缘较佳相互切齐。另外本实施例的各平台隔离22较佳包含部分基底12、图案化的缓冲层16、图案化的阻障层18以及图案化的P型半导体层20，其中图案化的缓冲层16厚度约300纳米，图案化的阻障层18厚度约10纳米，而图案化的P型半导体层20的厚度则约100纳米。
接着如2图所示，先进行一光刻及蚀刻制作工艺去除部分P型半导体层20，其中被图案化的P型半导体层20较佳作为后续HEMT元件的部分栅极结构。然后共形地(conformally)形成一保护层24于缓冲层18上并覆盖平台隔离22顶表面与侧壁。在本实施例中保护层24较佳包含但不局限于氮化硅，且保护层24的厚度约略100-200纳米但不局限于此。
随后进行一道或一道以上光刻及蚀刻制作工艺去除部分保护层24以及部分阻障层18以形成多个凹槽(图未示)，然后形成导电材料于凹槽内与保护层24上，再搭配进行一道或一道以上图案转移制作工艺去除部分导电材料形成图案化的金属导线作为源极电极26与漏极电极28，其中设于源极电极26上并延伸至旁边保护层24表面的导电材料较佳作为源极电极延伸30而设于漏极电极28上方并延伸至旁边保护层24表面的导电材料则作为漏极电极延伸32。
值得注意的是，本阶段所形成的源极电极26与漏极电极28可分别为相同或不同性质的导电接触，进而使整个HEMT元件可实现二极管的功效。举例来说，依据本发明一实施例源极电极26或源极电极延伸30与下方所接触的掺杂层14之间可形成欧姆接触(Ohmiccontact)同时漏极电极28或漏极电极延伸32与掺杂层14之间也同样形成欧姆接触，其中源极电极26端可由金属与掺杂层14完全反应为金属硅化物(silicide)44来形成欧姆接触，而漏极电极28端则可先额外利用一离子注入制作工艺于掺杂层14表面注入与掺杂层14中相反导电型式的离子形成另一掺杂层34，进而形成漏极电极28端的欧姆接触，例如掺杂层14可包含N型掺质而掺杂层34可包含P型掺质。换句话说，相较于源极电极26端是通过掺杂层14与金属导线之间完全反应的金属硅化物44形成欧姆接触，漏极电极28端是通过掺杂层14与掺杂层34之间的PN结来构成欧姆接触。
此外，如图3所示，除了前述的源极电极26与漏极电极28均为欧姆接触，依据本发明另一实施例源极电极26或源极电极延伸30与下方所接触的掺杂层14之间可形成欧姆接触，而漏极电极28或漏极电极延伸32与掺杂层14之间则可形成萧特基接触(Schottkycontact)。例如源极电极26端可由源极电极延伸30与掺杂层14完全反应为金属硅化物(silicide)44来形成欧姆接触，而漏极电极28端则可同样将漏极电极延伸32与掺杂层14反应形成金属硅化物46，但在反应的过程中特别调控金属沉积的厚度以及/或热处理制作工艺的时间温度等参数使漏极电极延伸32与掺杂层14之间的界面不完全反应形成金属硅化物46，亦即除了反应而成的金属硅化物46之外仍有未反应的金属层(图未示)，由此于漏极电极28端形成萧特基接触。
之后形成另一保护层(图未示)或硬掩模于保护层24、源极电极延伸30以及漏极电极延伸32上，进行一道或一道以上光刻及蚀刻制作工艺去除部分保护层以形成凹槽(图未示)并暴露出P型半导体层20，形成另一导电材料于保护层上填满凹槽，再搭配进行一图案转移制作工艺去除部分导电材料形成栅极电极38。
在本实施例中，栅极电极38、源极电极26以及漏极电极28均较佳由金属所构成，其中栅极电极38与源极电极26可包含相同或不同材料、栅极电极38与漏极电极28可包含相同或不同材料，且源极电极26与漏极电极28可包含相同或不同材料。依据本发明一实施例，栅极电极38、源极电极26及漏极电极28可各自包含金、银、铂、钛、铝、钨、钯或其组合。在一些实施例中，可利用电镀制作工艺、溅镀制作工艺、电阻加热蒸镀制作工艺、电子束蒸镀制作工艺、物理气相沉积(physical vapor deposition,PVD)制作工艺、化学气相沉积制作工艺(chemical vapor deposition,CVD)制作工艺、或上述组合于上述凹槽内形成导电材料，然后再利用单次或多次蚀刻将电极材料图案化以形成栅极电极38、源极电极26以及漏极电极28。
请继续参照图4至图5，图4至图5揭露本发明一实施例的高电子迁移率晶体管的结构示意图。如图4至图5所示，相较于图2或图3中的掺杂层14完全埋设于基底12内且不暴露于基底14外，本发明又可将掺杂层14设于基底12顶表面上方，使掺杂层14顶表面直接接触缓冲层16底表面。如同前述图2实施例，图4的源极电极26端与漏极电极28端可包含相同性质的导电接触，例如源极电极26或源极电极延伸30与下方所接触的掺杂层14之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，同时漏极电极28或漏极电极延伸32与掺杂层14之间则可利用掺杂层14与掺杂层34之间的PN结来构成欧姆接触。
另外如同图3实施例，图5的源极电极26端与漏极电极28端可包含不同性质的导电接触，例如源极电极26或源极电极延伸30与下方所接触的掺杂层14之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，而漏极电极28或漏极电极延伸32与掺杂层14之间则可利用不完全反应的金属硅化物46形成萧特基接触(Schottky contact)。这些变化型均属本发明所涵盖的范围。
请继续参照图6至图7，图6至图7揭露本发明一实施例的高电子迁移率晶体管的结构示意图。如图6至图7所示，相较于图2实施例中仅于基底12内形成一层掺杂层14，本发明又可选择于掺杂层14正下方形成另一具有不同导电型式的掺杂层42，例如掺杂层14可包含N型掺质所构成的掺杂区而掺杂层42则可包含P型掺质所构成的掺杂区。此外相较于前述源极电极26端的金属是直接接触上层的掺杂层14，本实施例较佳于后段封装制作工艺中将源极电极26端的导线如源极电极延伸30连接并接触至基底12背面的掺杂层42底表面，而漏极电极28端的导线如漏极电极延伸32仍连接并接触基底12正面的掺杂层14顶表面。
如同前述图2实施例，图6的源极电极26端与漏极电极28端可包含相同性质的导电接触，例如源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，同时漏极电极28或漏极电极延伸32与掺杂层14之间则可利用掺杂层14与掺杂层34之间的PN结来构成欧姆接触。
此外如同图3实施例，图7的源极电极26端与漏极电极28端可包含不同性质的导电接触，例如源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，而漏极电极28或漏极电极延伸32与掺杂层14之间则可利用不完全反应的金属硅化物46形成萧特基接触(Schottky contact)。这些变化型均属本发明所涵盖的范围。
请参照图8至图9，图8至图9揭露本发明一实施例的高电子迁移率晶体管的结构示意图。如图8至图9所示，本发明可结合图4与图6的实施例将掺杂层14设于基底12顶表面上方，并于基底12内形成两个具有不同导电型式的掺杂层如掺杂层14与掺杂层42，其中本实施例也较佳于后段封装制作工艺中将源极电极26端的导线如源极电极延伸30连接并接触至基底12背面的掺杂层42底表面，而漏极电极28端的导线如漏极电极延伸32则连接并接触基底12正面的掺杂层14顶表面
如同前述图2实施例，图8的源极电极26端与漏极电极28端可包含相同性质的导电接触，例如源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，同时漏极电极28或漏极电极延伸32与掺杂层14之间则可利用掺杂层14与掺杂层34之间的PN结来构成欧姆接触。
此外如同图3实施例，图9的源极电极26端与漏极电极28端可包含不同性质的导电接触，例如源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物44形成欧姆接触(Ohmic contact)，而漏极电极28或漏极电极延伸32与掺杂层14之间则可利用不完全反应的金属硅化物46形成萧特基接触(Schottky contact)。这些变化型均属本发明所涵盖的范围。
综上所述，本发明揭露一种利用高电子迁移率晶体管来实现二极管的方法与结构，其主要于基底内或基底表面形成一个或一个以上掺杂层，然后于源极电极端与漏极电极端分别形成相同或不同性质的导电接触。依据本发明一实施例若源极电极端与漏极电极端为相同性质的导电接触，源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物形成欧姆接触(Ohmic contact)，同时漏极电极28或漏极电极延伸32与掺杂层14之间则可利用掺杂层14与掺杂层34之间的PN结来构成欧姆接触。
另外若源极电极端与漏极电极端为不同性质的导电接触，源极电极26或源极电极延伸30与所接触的掺杂层42之间可利用完全反应的金属硅化物形成欧姆接触(Ohmiccontact)，而漏极电极28或漏极电极延伸32与掺杂层14之间则可利用不完全反应的金属硅化物形成萧特基接触(Schottky contact)。这些变化型均属本发明所涵盖的范围。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种高电子迁移率晶体管(high electron mobility transistor,HEMT)，其特征在于，包含：
第一掺杂层，设于基底内；
平台隔离(mesaisolation)，设于该基底上；
栅极电极，设于该平台隔离上；以及
源极电极以及漏极电极，设于该栅极电极两侧。
2.如权利要求1所述的高电子迁移率晶体管，其中该平台隔离包含：
缓冲层，设于该基底上；以及
阻障层，设于该缓冲层上。
3.如权利要求1所述的高电子迁移率晶体管，还包含：
保护层，设于该平台隔离上并环绕该源极电极以及该漏极电极；
第一金属导线，连接该源极电极以及该第一掺杂层；以及
第二金属导线，连接该漏极电极以及该第一掺杂层。
4.如权利要求3所述的高电子迁移率晶体管，其中该保护层设于该平台隔离侧壁。
5.如权利要求1所述的高电子迁移率晶体管，还包含：
第一欧姆接触，设于该第一掺杂层上并设于该源极电极旁；以及
第二欧姆接触，设于该第一掺杂层上并设于该漏极电极旁。
6.如权利要求5所述的高电子迁移率晶体管，其中该第一掺杂层包含第一掺杂区且该第二欧姆接触包含第二掺杂区。
7.如权利要求6所述的高电子迁移率晶体管，其中该第一掺杂区以及该第二掺杂区包含不同导电型式。
8.如权利要求1所述的高电子迁移率晶体管，还包含：
欧姆接触，设于该第一掺杂层上并设于该源极电极旁；以及
萧特基接触，设于该第一掺杂层上并设于该漏极电极旁。
9.如权利要求1所述的高电子迁移率晶体管，还包含：
第二掺杂层，设于该基底内以及该第一掺杂层下方；
第一金属导线，连接该源极电极以及该第二掺杂层；以及
第二金属导线，连接该漏极电极以及该第一掺杂层。
10.如权利要求9所述的高电子迁移率晶体管，其中该第一掺杂层以及该第二掺杂层包含不同导电型式。
11.一种高电子迁移率晶体管(high electron mobility transistor,HEMT)，其特征在于，包含：
第一掺杂层，设于基底表面；
平台隔离(mesaisolation)，设于该基底上；
栅极电极，设于该平台隔离上；以及
源极电极以及漏极电极，设于该栅极电极两侧。
12.如权利要求11所述的高电子迁移率晶体管，其中该平台隔离包含：
缓冲层，设于该基底上；以及
阻障层，设于该缓冲层上。
13.如权利要求11所述的高电子迁移率晶体管，还包含：
保护层，设于该平台隔离上并环绕该源极电极以及该漏极电极；
第一金属导线，连接该源极电极以及该第一掺杂层；以及
第二金属导线，连接该漏极电极以及该第一掺杂层。
14.如权利要求13所述的高电子迁移率晶体管，其中该保护层设于该平台隔离侧壁。
15.如权利要求11所述的高电子迁移率晶体管，还包含：
第一欧姆接触，设于该第一掺杂层上并设于该源极电极旁；以及
第二欧姆接触，设于该第一掺杂层上并设于该漏极电极旁。
16.如权利要求15所述的高电子迁移率晶体管，其中该第一掺杂层包含第一掺杂区且该第二欧姆接触包含第二掺杂区。
17.如权利要求16所述的高电子迁移率晶体管，其中该第一掺杂区以及该第二掺杂区包含不同导电型式。
18.如权利要求11所述的高电子迁移率晶体管，还包含：
欧姆接触，设于该第一掺杂层上并设于该源极电极旁；以及
萧特基接触，设于该第一掺杂层上并设于该漏极电极旁。
19.如权利要求11所述的高电子迁移率晶体管，还包含：
第二掺杂层，设于该基底内以及该第一掺杂层下方；
第一金属导线，连接该源极电极以及该第二掺杂层；以及
第二金属导线，连接该漏极电极以及该第一掺杂层。
20.如权利要求19所述的高电子迁移率晶体管，其中该第一掺杂层以及该第二掺杂层包含不同导电型式。
CN202210409609.9A 2022-04-19 2022-04-19 高电子迁移率晶体管 Pending CN116960150A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210409609.9A CN116960150A (zh) 2022-04-19 2022-04-19 高电子迁移率晶体管
US17/746,923 US20230335629A1 (en) 2022-04-19 2022-05-17 High electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210409609.9A CN116960150A (zh) 2022-04-19 2022-04-19 高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN116960150A true CN116960150A (zh) 2023-10-27

Family

ID=88307147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210409609.9A Pending CN116960150A (zh) 2022-04-19 2022-04-19 高电子迁移率晶体管

Country Status (2)

Country Link
US (1) US20230335629A1 (zh)
CN (1) CN116960150A (zh)

Also Published As

Publication number Publication date
US20230335629A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US10854734B1 (en) Manufacturing method of semiconductor device
US20230361207A1 (en) High electron mobility transistor and method for fabricating the same
CN112242443A (zh) 高电子迁移率晶体管及其形成方法
CN118039686A (zh) 高电子迁移率晶体管及其制作方法
US12009415B2 (en) High electron mobility transistor and method for fabricating the same
CN112652659B (zh) 高电子迁移率晶体管及其制作方法
EP4213216A1 (en) High electron mobility transistor and methods for fabricating the same
CN116960150A (zh) 高电子迁移率晶体管
CN112928161B (zh) 高电子迁移率晶体管及其制作方法
CN112242441A (zh) 高电子迁移率晶体管
CN111063656A (zh) 半导体装置的制造方法
CN110707153A (zh) 半导体装置
CN114503261B (zh) 氮化物基半导体电路及其制造方法
CN114450804B (zh) 氮化物基半导体电路及其制造方法
CN115663015B (zh) 一种半导体器件结构及其制备方法
CN117497585B (zh) 一种半导体器件及其制备方法
US20240038871A1 (en) High electron mobility transistor and method for fabricating the same
EP4312277A1 (en) High electron mobility transistor and method for fabricating the same
US20240006468A1 (en) Resistor structure and method for fabricating the same
US20230231044A1 (en) High electron mobility transistor and method for fabricating the same
CN117672854A (zh) 一种制作高电子迁移率晶体管的方法
CN114883320A (zh) 具有主动衬底偏置的双向开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination