CN116941034A - 引线框及其制造方法 - Google Patents
引线框及其制造方法 Download PDFInfo
- Publication number
- CN116941034A CN116941034A CN202280017475.4A CN202280017475A CN116941034A CN 116941034 A CN116941034 A CN 116941034A CN 202280017475 A CN202280017475 A CN 202280017475A CN 116941034 A CN116941034 A CN 116941034A
- Authority
- CN
- China
- Prior art keywords
- lead
- lead frame
- roughened
- die pad
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 139
- 238000000034 method Methods 0.000 title claims description 105
- 239000004065 semiconductor Substances 0.000 claims description 378
- 229910052751 metal Inorganic materials 0.000 claims description 348
- 239000002184 metal Substances 0.000 claims description 348
- 238000007747 plating Methods 0.000 claims description 256
- 239000000758 substrate Substances 0.000 claims description 216
- 238000007789 sealing Methods 0.000 claims description 103
- 238000005530 etching Methods 0.000 claims description 45
- 238000007788 roughening Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 14
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 369
- 229920005989 resin Polymers 0.000 description 102
- 239000011347 resin Substances 0.000 description 102
- 239000000243 solution Substances 0.000 description 49
- 230000002093 peripheral effect Effects 0.000 description 46
- 230000035515 penetration Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 28
- 239000010949 copper Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 26
- 239000000853 adhesive Substances 0.000 description 26
- 230000001070 adhesive effect Effects 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 26
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 23
- 229910052709 silver Inorganic materials 0.000 description 23
- 239000004332 silver Substances 0.000 description 23
- 238000009499 grossing Methods 0.000 description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 230000007774 longterm Effects 0.000 description 18
- 239000003822 epoxy resin Substances 0.000 description 17
- 229920000647 polyepoxide Polymers 0.000 description 17
- 229910000881 Cu alloy Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 10
- 238000000465 moulding Methods 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 239000002585 base Substances 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 239000012756 surface treatment agent Substances 0.000 description 7
- 239000003513 alkali Substances 0.000 description 6
- 230000000740 bleeding effect Effects 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 229910001316 Ag alloy Inorganic materials 0.000 description 5
- 229910001020 Au alloy Inorganic materials 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- NNFCIKHAZHQZJG-UHFFFAOYSA-N potassium cyanide Chemical compound [K+].N#[C-] NNFCIKHAZHQZJG-UHFFFAOYSA-N 0.000 description 5
- LFAGQMCIGQNPJG-UHFFFAOYSA-N silver cyanide Chemical compound [Ag+].N#[C-] LFAGQMCIGQNPJG-UHFFFAOYSA-N 0.000 description 5
- 229940098221 silver cyanide Drugs 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 239000003353 gold alloy Substances 0.000 description 4
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- DJQYKWDYUQPOOE-OGRLCSSISA-N (2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-1-[4-[4-[4-[(2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-3-methylpentanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-3-methylpentan- Chemical compound Cl.N1([C@@H]([C@@H](C)CC)C(=O)N2CCN(CC2)C=2N=C(NCCOCCOCCOCC#C)N=C(N=2)N2CCN(CC2)C(=O)[C@H]([C@@H](C)CC)N2N=NC(=C2)[C@@H](N)CC(C)C)C=C([C@@H](N)CC(C)C)N=N1 DJQYKWDYUQPOOE-OGRLCSSISA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
引线框(100)具备多个引线部(110),引线部(110)的上表面的至少一部分和引线部(110)的侧壁面是被粗糙化的粗糙面,粗糙面在CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围。
Description
技术领域
本公开涉及引线框及其制造方法。
背景技术
近年来,安装于基板的半导体装置被要求小型化及薄型化。为了应对这样的要求,提出了各种所谓的QFN(Quad Flat Non-leaded package:四边无引线扁平封装)类型的半导体装置。QFN型的半导体装置构成为,通过密封树脂将搭载于引线框的搭载面上的半导体元件密封,并且使引线的一部分在背面侧露出。
以往,已知有倒装芯片型的半导体装置(参照专利文献1)。关于倒装芯片型的半导体装置,在安装基板上安装半导体元件时,通过凸块将半导体元件与安装基板相互连接。
现有技术文献
专利文献
专利文献1:日本特开2002-110849号公报
专利文献2:日本特开2019-40994号公报
通常,在倒装芯片型的半导体装置中,从半导体装置的外周到半导体元件的电极的距离、即外部空气(空气)中包含的水分能够浸入的路径容易变短。因此,空气中的水分有可能从半导体装置的外周浸入到半导体元件的电极。
另外,以往,在制作面向车载或要求高可靠性的半导体封装件的情况下,使用芯片贴装膜将半导体元件搭载于芯片座。近年来,在这样的半导体封装件中,在将半导体元件搭载于芯片座上时,也使用更廉价的芯片贴装糊剂。
然而,以往,在将芯片贴装糊剂涂布于芯片座并搭载半导体元件后使其加热固化时,会产生芯片贴装糊剂中的环氧树脂成分因毛细管现象而渗出的现象(渗出)(参照专利文献2)。
本实施方式提供能够制造如下这样的半导体装置的引线框及其制造方法:所述半导体装置能够抑制空气中的水分浸入到半导体元件的电极。
本实施方式提供这样的引线框及其制造方法:能够使凸块与引线框良好地连接,并且能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入。
本实施方式提供这样的引线框及其制造方法:能够以低成本制造形成有粗糙面的引线框。
本实施方式提供一种能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入的引线框及其制造方法。
本实施方式提供一种能够抑制渗出、并且能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入的引线框及其制造方法。
发明内容
本公开的实施方式涉及以下的[1]~[51]。
[1]一种引线框,其中,所述引线框具备多个引线部,所述引线部的上表面的至少一部分和所述引线部的侧壁面是被粗糙化的粗糙面,所述粗糙面在CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围。
[2]一种引线框,其中,所述引线框具备多个引线部,所述引线部的上表面的至少一部分和所述引线部的侧壁面是被粗糙化的粗糙面,所述粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上。
[3]根据[2]所述的引线框,其中,所述粗糙面的算术平均高度Sa为0.12μm以上。
[4]根据[1]~[3]中的任意一项所述的引线框,其中,所述引线部的上表面的一部分和所述引线部的侧壁面是所述粗糙面,在所述引线部的所述上表面中的不是所述粗糙面的面上设置有金属镀层。
[5]根据[4]所述的引线框,其中,所述金属镀层包含Ag镀层、Ni镀层、Pd镀层以及Au镀层中的至少一者。
[6]根据[1]~[5]中的任意一项所述的引线框,其中,所述引线部包含从所述引线部的下表面侧被薄壁化的内引线部,所述内引线部的下表面是所述粗糙面。
[7]根据[1]~[5]中的任意一项所述的引线框,其中,所述引线框还具备搭载半导体元件的芯片座部,在所述芯片座部的周围配置有所述多个引线部,所述芯片座部的上表面和所述芯片座部的侧壁面是所述粗糙面。
[8]根据[1]~[7]中的任意一项所述的引线框,其中,所述引线框用于制造半导体装置,所述半导体装置具备至少对所述多个引线部进行密封的密封部,与所述密封部接触的所述引线部的上表面和所述引线部的侧壁面是被粗糙化的粗糙面。
[9]一种引线框的制造方法,其中,所述引线框的制造方法包含:金属基板准备工序,准备具有第1面和与该第1面对置的第2面的金属基板;金属基板加工工序,通过对所述金属基板进行加工而形成多个引线部;以及粗糙面形成工序,使所述引线部的上表面的至少一部分和所述引线部的侧壁面粗糙化而形成粗糙面,在所述粗糙面形成工序中,以所述粗糙面在CIELab颜色空间中的a*值成为12~19的范围、b*值成为12~17的范围的方式进行粗糙化。
[10]一种引线框的制造方法,其中,所述引线框的制造方法包含:金属基板准备工序,准备具有第1面和与该第1面对置的第2面的金属基板;金属基板加工工序,通过对所述金属基板进行加工而形成多个引线部;以及粗糙面形成工序,使所述引线部的上表面的至少一部分和所述引线部的侧壁面粗糙化而形成粗糙面,在所述粗糙面形成工序中,以所述粗糙面的峰顶点的算术平均曲率Spc成为700mm-1以上的方式进行粗糙化。
[11]根据[10]所述的引线框的制造方法,其中,在所述粗糙面形成工序中,以所述粗糙面的算术平均高度Sa成为0.12μm以上的方式进行粗糙化。
[12]根据[9]~[11]中的任意一项所述的引线框的制造方法,其中,在所述粗糙面形成工序后,对所述引线部实施碱处理。
[13]根据[9]~[12]中的任意一项所述的引线框的制造方法,其中,在所述引线部的所述上表面的一部分上设置金属镀层,在所述粗糙面形成工序中,使所述引线部中的未设置所述金属镀层的所述上表面和所述侧壁面粗糙化。
[14]根据[13]所述的引线框的制造方法,其中,所述金属镀层包含Ag镀层、Ni镀层、Pd镀层以及Au镀层中的至少一个。
[15]根据[9]~[14]中的任意一项所述的引线框的制造方法,其中,在所述金属基板加工工序中,形成包含从所述引线部的下表面侧被薄壁化的内引线部的所述引线部,在所述粗糙面形成工序中,在所述内引线部的下表面形成所述粗糙面。
[16]根据[9]~[15]中的任意一项所述的引线框的制造方法,其中,在所述金属基板加工工序中,以在所述芯片座部的周围配置所述多个引线部的方式形成搭载半导体元件的芯片座部,在所述粗糙面形成工序中包含如下工序:使所述芯片座部的上表面和所述芯片座部的侧壁面、以及所述引线部的上表面的至少一部分和所述引线部的侧壁面粗糙化而形成所述粗糙面。
[17]一种引线框,其中,所述引线框具备:搭载半导体元件的芯片座;和位于所述芯片座的周围的引线部,在所述芯片座的正面或所述引线部的正面形成有平滑面的区域,以包围所述平滑面的区域的整周的方式存在粗糙面的区域。
[18]根据[17]所述的引线框,其中,所述粗糙面的区域在俯视时沿着所述芯片座的周缘整个区域或所述引线部的周缘整个区域形成。
[19]根据[17]或[18]所述的引线框,其中,所述引线部具有从背面侧起被薄壁化的内引线,在所述内引线的正面侧形成有内引线正面,在所述内引线的背面侧形成有内引线背面,在所述内引线中的朝向所述芯片座的面上形成有内引线末端面,在所述引线部的背面中的未被薄壁化的部分形成外部端子,所述内引线背面和所述内引线末端面成为粗糙面,所述外部端子成为平滑面。
[20]根据[17]~[19]中的任意一项所述的引线框,其中,所述芯片座的背面成为平滑面,所述芯片座的侧面成为粗糙面。
[21]根据[17]~[20]中的任意一项所述的引线框,其中,所述平滑面的区域在俯视时为圆形、椭圆或长圆。
[22]根据[17]~[20]中的任意一项所述的引线框,其中,所述平滑面的区域在俯视时为正方形或长方形。
[23]根据[17]~[20]中的任意一项所述的引线框,其中,所述平滑面的区域是在俯视时包含曲线和线段的封闭的图形。
[24]根据[17]~[23]中的任意一项所述的引线框,其中,所述平滑面的区域与所述芯片座或所述引线部的周缘之间的最短距离为0.025mm以上且1.0mm以下。
[25]根据[17]~[24]中的任意一项所述的引线框,其中,所述粗糙面的S-ratio为1.30以上,并且所述平滑面的S-ratio小于1.30。
[26]一种引线框的制造方法,其中,所述引线框的制造方法具备:准备金属基板的工序;通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序;在所述金属基板的一部分上形成镀层的工序;在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及去除所述镀层的工序,在所述芯片座的正面或所述引线部的正面形成有平滑面的区域,以包围所述平滑面的区域的整周的方式存在所述粗糙面的区域。
[27]一种引线框的制造方法,其中,所述引线框的制造方法具备:准备金属基板的工序,所述金属基板具有芯片座和位于所述芯片座的周围的引线部;在所述金属基板中的除了正面的至少一部分以外的外周形成镀层的工序;使存在于所述金属基板的至少背面上的镀层残留并将其他镀层去除的工序;在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及去除所述镀层的工序。
[28]根据[27]所述的引线框的制造方法,其中,在形成所述镀层的工序中,所述镀层未形成于所述金属基板的正面的整个区域。
[29]根据[27]所述的引线框的制造方法,其中,在形成所述镀层的工序中,所述镀层形成于所述引线部的正面的一部分,在去除所述其他镀层的工序中,使存在于所述引线部的正面的一部分上的所述镀层残留。
[30]根据[29]所述的引线框的制造方法,其中,在去除所述镀层的工序之后,还具备在所述金属基板的正面的一部分上形成金属层的工序。
[31]根据[27]至[30]中的任意一项所述的引线框的制造方法,其中,所述粗糙面的S-ratio为1.30以上。
[32]一种引线框,其中,所述引线框具备:搭载半导体元件的芯片座;和位于所述芯片座的周围的引线部,所述引线部具有从背面侧被薄壁化的内引线,在所述内引线的正面侧形成有内引线正面,在所述内引线的背面侧形成有内引线背面,在所述内引线中的朝向所述芯片座的面上形成有内引线末端面,在所述引线部的背面中的未被薄壁化的部分形成有外部端子,所述内引线正面的至少一部分、所述内引线背面以及所述内引线末端面成为粗糙面,所述外部端子成为平滑面。
[33]根据[32]所述的引线框,其中,所述内引线正面的整体成为粗糙面。
[34]根据[32]所述的引线框,其中,在所述内引线正面上形成有金属层,所述内引线正面中的形成金属层的部分成为平滑面。
[35]一种引线框,其中,所述引线框具备:搭载半导体元件的芯片座;和位于所述芯片座的周围的引线部,所述引线部的一部分从背面侧被薄壁化,在所述引线部的背面中,被薄壁化的部分成为粗糙面,未被薄壁化的部分成为平滑面。
[36]根据[35]所述的引线框,其中,金属层位于所述引线部的正面,所述引线部的正面中的与所述金属层的外侧相邻的第1正面部分成为平滑面,与所述第1正面部分的外侧相邻的第2正面部分成为粗糙面。
[37]根据[35]所述的引线框,其中,金属层位于所述引线部的正面,在所述引线部的正面中的所述金属层的外侧形成有凹部,与所述凹部的外侧相邻的第3正面部分成为粗糙面,所述凹部的内表面成为平滑面。
[38]根据[35]所述的引线框,其中,金属层位于所述引线部的正面,在所述引线部的正面中的所述金属层的外侧形成有凹部,与所述凹部的外侧相邻的第3正面部分成为粗糙面,所述凹部的内表面成为粗糙面。
[39]根据[35]~[38]中的任意一项所述的引线框,其中,所述芯片座的正面和背面分别成为平滑面,所述芯片座的侧面成为粗糙面。
[40]根据[35]~[39]中的任意一项所述的引线框,其中,所述引线部具有从背面侧被薄壁化的内引线,在所述内引线中的朝向所述芯片座的面上形成有内引线末端面,所述内引线末端面成为粗糙面。
[41]根据[35]至[40]中的任意一项所述的引线框,其中,所述粗糙面的S-ratio为1.30以上,所述平滑面的S-ratio小于1.30。
[42]一种引线框的制造方法,其中,所述引线框的制造方法具备:准备金属基板的工序;通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序,所述引线部的一部分从背面侧被薄壁化;在所述金属基板的周围形成镀层的工序;将存在于形成粗糙面的区域中的一部分镀层去除的工序;在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及去除所述镀层的工序,在所述引线部的背面中,被薄壁化的部分成为粗糙面,未被薄壁化的部分成为平滑面。
[43]一种引线框,其中,所述引线框具备:搭载半导体元件的芯片座;和位于所述芯片座的周围的引线部,在所述芯片座的正面的至少一部分形成有第1粗糙面,在所述引线部的正面的至少一部分形成有第2粗糙面,所述引线部的所述第2粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
[44]根据[43]所述的引线框,其中,在所述芯片座的侧面形成有第3粗糙面,所述芯片座的所述第3粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
[45]根据[43]或[44]所述的引线框,其中,所述引线部具有从背面侧被薄壁化的内引线,在所述内引线的背面侧形成有内引线背面,在所述内引线背面形成有第4粗糙面,所述引线部的所述第4粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
[46]根据[43]~[45]中的任意一项所述的引线框,其中,所述引线部具有从背面侧被薄壁化的内引线,在所述内引线中的朝向所述芯片座的面上形成有内引线末端面,在所述内引线末端面形成第5粗糙面,所述引线部的所述第5粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
[47]根据[43]~[46]中的任意一项所述的引线框,其中,在所述引线部的正面形成有平滑面的区域。
[48]根据[47]所述的引线框,其中,在所述平滑面的区域形成有金属层。
[49]根据[47]所述的引线框,其中,所述平滑面的区域向外侧露出。
[50]根据[43]至[49]中的任意一项所述的引线框,其中,所述第1粗糙面的S-ratio为1.10以上且小于1.30,所述第2粗糙面的S-ratio为1.30以上且2.30以下。
[51]一种引线框的制造方法,其中,所述引线框的制造方法具备:准备金属基板的工序;通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序;在所述芯片座和所述引线部形成覆盖层的工序;将存在于所述芯片座的正面的至少一部分上的所述覆盖层去除的工序;在所述芯片座中的未被所述覆盖层覆盖的部分形成第1粗糙面的工序;将存在于所述引线部的正面的至少一部分上的所述覆盖层去除的工序;以及在所述引线部中的未被所述覆盖层覆盖的部分形成第2粗糙面的工序,所述引线部的所述第2粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
根据本实施方式,能够制造这样的半导体装置:其能够抑制空气中的水分浸入到半导体元件的电极。
根据本实施方式,能够使凸块与引线框良好地连接,并且能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入。
根据本实施方式,能够以低成本制造形成有粗糙面的引线框。
根据本实施方式,能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入。
根据本实施方式,能够抑制渗出,并且能够抑制水分从半导体装置的外周朝向半导体元件的电极侵入。
附图说明
图1是示出第1实施方式的引线框的俯视图。
图2是第1实施方式的引线框的局部切断端面图。
图3是示出第1实施方式的半导体装置的俯视图。
图4是第1实施方式的半导体装置的局部切断端面图。
图5是第1实施方式的变形例的半导体装置的局部切断端面图。
图6A是用于说明第1实施方式的引线框的制造方法的工序图。
图6B是用于说明第1实施方式的引线框的制造方法的、接着图6A的工序图。
图6C是用于说明第1实施方式的引线框的制造方法的、接着图6B的工序图。
图6D是用于说明第1实施方式的引线框的制造方法的、接着图6C的工序图。
图6E是用于说明第1实施方式的引线框的制造方法的、接着图6D的工序图。
图6F是用于说明第1实施方式的引线框的制造方法的、接着图6E的工序图。
图6G是用于说明第1实施方式的引线框的制造方法的、接着图6F的工序图。
图6H是用于说明第1实施方式的引线框的制造方法的、接着图6G的工序图。
图7A是用于说明第1实施方式的半导体装置的制造方法的工序图。
图7B是用于说明第1实施方式的半导体装置的制造方法的、接着图7A的工序图。
图7C是用于说明第1实施方式的半导体装置的制造方法的、接着图7B的工序图。
图7D是用于说明第1实施方式的半导体装置的制造方法的、接着图7C的工序图。
图8是示出第2实施方式的引线框的俯视图。
图9是示出第2实施方式的引线框的剖视图(沿着图8中的线IX-IX的剖视图)。
图10的(a)和(b)是分别示出芯片座的表面和引线部的表面的放大俯视图。
图11是示出第2实施方式的半导体装置的俯视图。
图12是示出第2实施方式的半导体装置的剖视图(沿着图11中的线XII-XII的剖视图)。
图13的(a)和(b)分别是示出作为连接部的凸块的放大剖视图。
图14的(a)-(i)是示出第2实施方式的引线框的制造方法的剖视图。
图15的(a)-(d)是示出第2实施方式的半导体装置的制造方法的剖视图。
图16是示出第2实施方式的半导体装置的局部放大剖视图。
图17的(a)-(d)分别是示出第2实施方式的变形例的芯片座的表面及引线部的表面的放大俯视图。
图18是示出第3实施方式的引线框的俯视图。
图19是示出第3实施方式的引线框的剖视图(沿着图18中的线XIX-XIX的剖视图)。
图20是示出第3实施方式的半导体装置的俯视图。
图21是示出第3实施方式的半导体装置的剖视图(沿着图20中的线XXI-XXI的剖视图)。
图22是示出作为连接部的凸块的放大剖视图。
图23的(a)-(i)是示出第3实施方式的引线框的制造方法的剖视图。
图24的(a)-(d)是示出第3实施方式的半导体装置的制造方法的剖视图。
图25是示出第3实施方式的半导体装置的局部放大剖视图。
图26是示出第4实施方式的引线框的剖视图。
图27是示出第4实施方式的半导体装置的剖视图。
图28的(a)-(j)是示出第4实施方式的引线框的制造方法的剖视图。
图29是示出第4实施方式的半导体装置的局部放大剖视图。
图30是示出第5实施方式的引线框的俯视图。
图31是示出第5实施方式的引线框的剖视图(沿着图30中的线XXXI-XXXI的剖视图)。
图32是示出第5实施方式的半导体装置的俯视图。
图33是示出第5实施方式的半导体装置的剖视图(沿着图32中的线XXXIII-XXXIII的剖视图)。
图34是示出作为连接部的凸块的放大剖视图。
图35的(a)-(j)是示出第5实施方式的引线框的制造方法的剖视图。
图36的(a)-(d)是示出第5实施方式的半导体装置的制造方法的剖视图。
图37是示出第5实施方式的半导体装置的局部放大剖视图。
图38是示出第6实施方式的引线框的剖视图。
图39是示出第6实施方式的半导体装置的剖视图。
图40的(a)-(j)是示出第6实施方式的引线框的制造方法的剖视图。
图41是示出第6实施方式的半导体装置的局部放大剖视图。
图42是示出第7实施方式的引线框的剖视图。
图43是示出第7实施方式的半导体装置的剖视图。
图44的(a)-(j)是示出第7实施方式的引线框的制造方法的剖视图。
图45是示出第7实施方式的半导体装置的局部放大剖视图。
图46是示出第8实施方式的引线框的剖视图。
图47是示出第8实施方式的半导体装置的剖视图。
图48的(a)-(j)是示出第8实施方式的引线框的制造方法的剖视图。
图49是示出第8实施方式的半导体装置的局部放大剖视图。
图50是示出第9实施方式的引线框的俯视图。
图51是示出第9实施方式的引线框的剖视图(沿着图50中的线LI-LI的剖视图)。
图52是示出第9实施方式的半导体装置的俯视图。
图53是示出第9实施方式的半导体装置的剖视图(沿着图52中的线LIII-LIII的剖视图)。
图54的(a)-(e)是示出第9实施方式的引线框的制造方法的剖视图。
图55的(a)-(h)是示出第9实施方式的引线框的制造方法的剖视图。
图56的(a)-(e)是示出第9实施方式的半导体装置的制造方法的剖视图。
图57是示出第9实施方式的半导体装置的局部放大剖视图。
图58是示出第9实施方式的变形例的引线框的剖视图。
具体实施方式
(第1实施方式)
以下,参照图1至图7D对第1实施方式进行说明。以下,参照附图对本公开的实施方式进行说明。需要说明的是,附图是示意性或概念性的图,各部件的尺寸、部件间的大小之比等未必与现实的情况相同。另外,即使在表示相同的部件等的情况下,也存在根据附图而彼此的尺寸或比被不同地表示的情况。另外,在本说明书所附的附图中,为了容易理解,有时将各部的形状、比例尺、纵横的尺寸比等相对于实物进行变更或夸张。
需要说明的是,在本说明书等中使用“~”表示的数值范围是指包含在“~”的前后记载的各数值来作为下限值和上限值的范围。另外,在本说明书等中,“膜”、“片材”、“板”等用语不是基于称呼上的不同来相互区别。例如,“板”是也包含通常可称为“片材”、“膜”这样的部件的概念。
[引线框]
对本公开的引线框的实施方式进行说明。本实施方式的引线框100用于制作半导体装置200(参照图3及图4)。引线框100具备多个封装区域100A。多个封装区域100A配置成多列及多段(矩阵状)。此外,在图1中,仅示出了以一个封装区域100A为中心的引线框100的一部分。
封装区域100A是与后述的半导体装置200对应的区域,并且是由矩形状的假想线(图1所示的虚线)包围的区域(参照图1)。此外,在本实施方式中,作为引线框100,例示了包含多个封装区域100A的引线框,但并不限定于该方式,引线框100也可以仅由一个封装区域100A构成。
在本说明书等中,“内”、“内侧”是指朝向各封装区域100A的中心方向的一侧,“外”、“外侧”是指远离各封装区域100A的中心的一侧(连接条130侧)。另外,“上表面”是指搭载半导体元件210的一侧的面,“下表面”是指“上表面”的相反侧的面,且是指与外部的安装基板(未图示)连接的面,“侧壁面”是指位于“上表面”与“下表面”之间的面,且是指构成引线框100(金属基板310)的厚度的面。
另外,在本说明书等中,半蚀刻是指将被蚀刻材料沿其厚度方向蚀刻至中途。半蚀刻后的被蚀刻材料的厚度为半蚀刻前的被蚀刻材料的厚度的30%~70%,优选为40%~60%。
如图1及图2所示,引线框100的各封装区域100A包含多个引线部110、芯片座部120、以及连结引线部110的连接条130。引线部110也可以包含内引线部111和端子部113。内引线部111是从下表面侧起薄壁化的部分,在各封装区域100A中位于内侧(芯片座部120侧)。端子部113在各封装区域100A中位于外侧(连接条130侧)。内引线部111从端子部113向芯片座部120侧延伸。在内引线部111的上表面侧形成有内部端子。如后所述,该内部端子是经由连接部件220与半导体元件210电连接的区域。在内部端子上,为了提高与连接部件220的紧密贴合性而设置有金属镀层112。
各引线部110分别如后述那样经由连接部件220与半导体元件210连接,并且在与芯片座部120之间隔着空间而配置(参照图4和图5)。多个引线部110沿着连接条130的长边方向彼此隔开间隔地配置。各引线部110分别从连接条130伸出。
引线部110沿着芯片座部120的周围配置。引线部110从下表面侧起使一部分被薄壁化。该从下表面侧薄壁化的部分是内引线部111。另外,引线部110中的未从下表面侧起薄壁化的部分是端子部113,在端子部113的下表面形成有外部端子150。外部端子150是与外部的安装基板(未图示)电连接的部分。外部端子150是在后述的半导体装置200的外侧露出的部分。
内引线部111从下表面侧通过例如半蚀刻而薄壁化。内引线部111具有内引线部上表面111A、与该内引线部上表面111A对置的内引线部下表面111B、以及内引线部侧壁面。内引线部上表面111A是引线部110的上表面的一部分。内引线部侧壁面包含:朝向芯片座部120侧的芯片座部对置面111C;和在相邻的引线部110中对置的面。内引线部下表面111B位于引线部110的下侧。
端子部113位于连接条130侧。端子部113与连接条130连结。端子部113的下表面构成上述的外部端子150。端子部113未被半蚀刻,具有与芯片座部120相同的厚度。另外,也可以是,端子部113中的位于连接条130侧的一部分的下表面侧被薄壁化,且构成与连接条130连接的连接部。
引线部110的上表面的至少一部分和侧壁面是被粗糙化的粗糙面,引线部110(端子部113)的下表面是未被粗糙化的非粗糙化面。内引线部下表面111B是被粗糙化的粗糙面。另外,在图1等中,用粗虚线表示粗糙化的粗糙面。
在本实施方式中,在简称为“粗糙面”时,该粗糙面是指粗糙化的粗糙面,优选是指通过微蚀刻等而被粗糙化的粗糙面。
引线部110的下表面中的薄壁化的部分成为被粗糙化的粗糙面。具体而言,内引线部下表面111B的整个区域为粗糙面。另一方面,引线部110的下表面中的未被薄壁化的部分成为非粗糙化面。具体而言,端子部113未从下表面侧起被薄壁化,位于端子部113的下表面侧的外部端子150的整个区域成为非粗糙化面。包含芯片座部对置面111C的内引线部侧壁面成为其整个区域被粗糙化的粗糙面。
只要引线部110(内引线部111)的上表面中的位于芯片座部120侧的一部分区域为非粗糙化面即可,也可以在该非粗糙化面上设置金属镀层112。金属镀层112例如也可以通过电镀法形成。金属镀层112的厚度为1μm~10μm的范围即可。金属镀层112例如只要是Ag镀层、Ag合金镀层、Au镀层、Au合金镀层、Pt镀层、Cu镀层、Cu合金镀层、Pd镀层、Ni镀层等即可,也可以包含它们中的一个或多个。金属镀层112优选包含Ag镀层、Ni镀层、Pd镀层、Au镀层中的至少一个。另外,根据构成金属镀层112的情况,在需要基底镀层的情况下,作为基底镀层,应用公知的基底镀层即可。例如,可以使用Ni镀层或Cu镀层等作为基底镀层。
在芯片座部120的上表面,如后述那样搭载半导体元件210。另外,在芯片座部120的周围,只要配置有多个引线部110即可。芯片座部120的上表面和侧壁面是被粗糙化的粗糙面,芯片座部120的下表面只要是未被粗糙化的非粗糙化面即可(参照图2)。
芯片座部120的上表面是如后述那样经由芯片贴装糊剂等粘接剂240与半导体元件210接合的区域(内部端子)。芯片座部120的下表面例如没有通过半蚀刻而被薄壁化,成为与后述的加工前的金属基板310同样地未被粗糙化的非粗糙化面。芯片座部120的下表面在后述的半导体装置200中向外侧露出。
各封装区域100A彼此通过连接条130互相连结,并且连接条130分别沿X方向和Y方向延伸。另外,X方向及Y方向是指在引线框100的面内与封装区域100A的各边平行的两个方向,X方向与Y方向相互正交。
各连接条130配置在封装区域100A的周围,且配置在比封装区域100A靠外侧的位置。各连接条130在俯视时具有细长的棒形状。各连接条130的宽度W(与连接条130的长边方向正交的方向上的距离)没有特别限定,例如可以在95μm~250μm的范围内适当设定。多个引线部110沿着连接条130的长边方向以规定的间隔连结至连接条130,并且芯片座部120经由悬吊引线140被支承于连接条130。另外,本实施方式中的连接条130未被薄壁化,但并不限定于该方式。例如,连接条130也可以通过半蚀刻从其下表面侧被薄壁化。对于该情况下的连接条130的厚度,能够考虑半导体装置200的结构等来设定。连接条130的厚度例如可以在80μm~200μm的范围内适当设定。
本实施方式的引线框100用于制造具备后述的密封部230的半导体装置200,与密封部230接触的引线部110的上表面及引线部110的侧壁面可以是被粗糙化的粗糙面。此外,位于比封装区域100A靠外侧的位置处的引线部110的上表面和引线部110的侧壁面、以及连接条130可以是被粗糙化的粗糙面,也可以是未被粗糙化的非粗糙化面。另外,在使用引线框100制造半导体装置200时,沿着连接条130进行切割。此时,若对各个封装区域100A分别进行模塑并切割,则若连接条130的上表面为粗糙化的粗糙面,则在切割引线框100时有可能产生异物。因此,通过将连接条130的上表面设为未被粗糙化的非粗糙化面,由此,在制造半导体装置200时,能够抑制异物的产生。
在本实施方式的引线框100的粗糙面中,CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围,优选的是,a*值为13~18的范围,b*值为12~16的范围。由后述的实施例可知,当本实施方式的引线框100中的粗糙面的CIELab颜色空间中的a*值及b*值为规定的范围时,表面积比变高。因此,在能够使用该引线框100制造的半导体装置中,与模塑树脂的紧密贴合强度提高。由此,能够抑制空气中的水分浸入到半导体元件的电极。即,通过使本实施方式的引线框100的粗糙面的CIELab颜色空间中的a*值和b*值为上述范围,能够制造出可抑制空气中的水分浸入到半导体元件的电极的半导体装置。此外,在本实施方式中,对于CIELab颜色空间的a*值和b*值,使用分光浓度·测色计eXact(X-rite公司制)来测量。
这里,对CIELab颜色空间(L*a*b*颜色空间)进行说明。L*a*b*颜色空间为CIE推荐的称作CIELab的色度图。L*表示亮度,a*表示红/品红或绿的程度,b*表示黄或蓝的程度。a*的值越朝向负侧则越接近绿色,越朝向正侧则越接近红色。另外,b*的值越朝向负侧则越接近蓝色,越朝向正侧则越接近黄色。在L*的值为100时显示白色(全反射),在L*的值为0时显示黑色(全吸收)。并且,这3个值的中心成为中间色(灰色)。即,L*轴方向的移动表示亮度的变化,a*b*平面上的移动表示色调的变化。另外,L*a*b*空间上的距离与颜色的接近度相对应,可以说距离越近则颜色越接近。在本实施方式的引线框100的粗糙面中,CIELab颜色空间中的a*值能够在红色/品红色与绿色之间与上述规定的范围相当,b*值能够在黄色与蓝色之间与上述规定的范围相当。
另外,在本实施方式的引线框100中,粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上,优选为1000mm-1~5000mm-1,更优选为2000mm-1~4000mm-1。由后述的实施例可知,当本实施方式的引线框100中的粗糙面的峰顶点的算术平均曲率Spc为规定的范围时,表示与被接触体接触的点尖锐。在该情况下,在使用该引线框100制造的半导体装置中,与模制树脂的紧密贴合强度提高,能够抑制空气中的水分浸入到半导体元件的电极。即,通过使本实施方式的引线框100中的粗糙面的峰顶点的算术平均曲率Spc为上述范围,能够制造出可抑制空气中的水分浸入至半导体元件的电极的半导体装置。进而,粗糙面的算术平均高度Sa优选为0.12μm以上,更优选为0.12μm~0.34μm的范围。通过使粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上、使粗糙面的算术平均高度Sa为规定的范围,由此能够制造出可有效地抑制空气中的水分浸入至半导体元件的电极的半导体装置。此外,峰顶点的算术平均曲率Spc表示在物体上存在的峰顶点的主曲率的平均,峰顶点越尖,峰顶点的算术平均曲率Spc的值越大。另外,算术平均高度Sa是将线的算术平均高度Ra扩展为三维即面而得到的参数,是表示各点的高度相对于表面的平均面之差的绝对值的平均的数值。需要说明的是,在本实施方式中,对于峰顶点的算术平均曲率Spc和算术平均高度Sa,使用激光显微镜VK-X 260(KEYENCE公司制、测量部)、激光显微镜VK-X 250(KEYENCE公司制、控制器部)来测量。
通常,关于在QFN(Quad Flat Non-leaded package:四边无引线扁平封装)类型的半导体装置中使用的引线框,近年来要求半导体装置的小型化和薄型化。在这样的半导体装置中,从外周到半导体元件的电极的距离、即外部气体(空气)所包含的水分能够浸入的路径容易变短,从而存在这样的担忧:空气中的水分浸入到半导体元件的电极,从而半导体装置发生故障。
因此,本发明人注意到,在用于半导体装置的引线框中,引线框的被粗糙化的粗糙面的状态是重要的。另外,从对半导体装置所要求的可靠性的观点出发,注意到:作为表示粗糙面的状态的指标,应该着眼于CIELab颜色空间或峰顶点的算术平均曲率Spc和算术平均高度Sa。而且,在CIELab颜色空间中的a*值为12~19的范围、b*值为12~17的范围的情况下,或者在粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上、粗糙面的算术平均高度Sa为0.12μm以上的情况下,发现能够得到对半导体装置所要求的可靠性高的引线框,从而完成了本发明。
本实施方式的粗糙面例如可以通过利用微蚀刻液对后述的金属基板310进行粗糙化处理而形成。需要说明的是,作为在本实施方式中可使用的微蚀刻液,可列举出含有硫酸或盐酸作为主成分的微蚀刻液、含有过氧化氢和硫酸作为主成分的微蚀刻液等。
关于本实施方式中的粗糙面,CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围。另外,粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上,粗糙面的算术平均高度Sa为0.12μm以上。通过具有这样的规定范围的粗糙面,能够制造出可抑制空气中的水分浸入到半导体元件的电极的半导体装置。
以上说明的引线框100由铜、铜合金或Ni合金等金属构成。此外,关于引线框100的厚度,能够考虑半导体装置200的结构等来设定,但引线框100的厚度例如能够在80μm~300μm的范围内适当设定。
本实施方式中的引线部110沿着封装区域100A的四边全部配置,但并不限定于此,例如,也可以仅沿着封装区域100A的对置的两边配置。
对于图1和图2所示的引线框100,以其具备芯片座部120的形态进行了说明,但并不限定于此,也可以不具备芯片座部120,例如,各引线部110也可以如后述那样作为连接部件220并经由凸块与半导体元件210连接(参照图5)。
[半导体装置]
对本公开的半导体装置的实施方式进行说明。如图3及图4所示,半导体装置200具备多个引线部110、芯片座部120、半导体元件210、连接部件220以及密封部230。
本实施方式中的半导体装置200是使用所述引线框100而制造出的半导体装置。因此,半导体装置200中的引线部110和芯片座部120设置于上述的引线框100。因此,引线部110的上表面中的比金属镀层112靠外侧(远离芯片座部120的一侧)的上表面和引线部110的侧壁面是被粗糙化的粗糙面。另外,芯片座部120的上表面和芯片座部120的侧壁面也是被粗糙化的粗糙面。此外,如图4所示,引线部110包含从引线部110的下表面侧被薄壁化的内引线部111,内引线部下表面111B为粗糙面。密封部230紧密贴合于内引线部下表面111B。引线部110的端子部113未从下表面侧起薄壁化。位于端子部113的下表面的外部端子150为非粗糙化面。外部端子150从密封部230露出。
上述粗糙面的CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围。通过使粗糙面的CIELab颜色空间中的a*值和b*值为上述范围,能够抑制空气中的水分浸入到半导体元件210的电极。
另外,上述粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上。通过使峰顶点的算术平均曲率Spc为700mm-1以上,能够抑制空气中的水分浸入到半导体元件210的电极。进而,上述粗糙面的算术平均高度Sa优选为0.12μm以上,更优选为0.12μm~0.34μm的范围。粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上,粗糙面的算术平均高度Sa为规定的范围,由此能够更有效地抑制空气中的水分浸入至半导体元件210的电极。
半导体元件210可以使用以往通常使用的各种半导体元件,没有特别限定,例如可以使用集成电路、大规模集成电路、晶体管、晶闸管、二极管等。该半导体元件210具有分别安装连接部件220的多个电极210A。
各连接部件220例如由铜或金等导电性良好的金属材料构成,各连接部件220的一端与半导体元件210的电极210A电连接,另一端与位于各引线部110上的金属镀层112电连接。另外,作为用作连接部件220的部件,能够列举出连接线、凸块等导电体等。
密封部230至少将引线部110、芯片座部120、半导体元件210和连接部件220密封。密封部230例如可以由有机硅树脂或环氧树脂等热固化性树脂、PPS树脂等热塑性树脂等树脂构成。另外,密封部230整体的厚度没有特别限定,例如可以在300μm~1500μm左右的范围内适当设定。另外,在俯视半导体装置200时,密封部230的一边(半导体装置200的一边)的长度没有特别限定,例如可以在0.2mm~20mm左右的范围内适当设定。
对于图3及图4所示的半导体装置200,以其具备芯片座部120的方式进行了说明,但并不限定于此,也可以不具备芯片座部120,例如,各引线部110也可以作为连接部件220并经由凸块与半导体元件210的电极210A连接(参照图5)。
[引线框的制造方法]
以图1及图2所示的引线框100的制造方法为例进行说明。图6A~图6H是用于说明本实施方式的引线框的制造方法的工序图。
<金属基板准备工序>
如图6A及图6B所示,准备具有第1面310A、和与该第1面310A对置的第2面310B的金属基板310(参照图6A)。另外,作为在本实施方式中能够使用的金属基板310,可以列举出纯铜基板、铜合金基板、42合金(Ni为42%的Fe合金)基板等,但优选为纯铜基板或铜合金基板。另外,关于金属基板310,也可以使用对第1面310A及第2面310B进行脱脂并实施了清洗处理的基板。
<金属基板加工工序>
接着,在金属基板310的第1面310A及第2面310B上分别涂布感光性抗蚀剂320并使其干燥(参照图6B)。此外,作为能够在本实施方式中使用的感光性抗蚀剂320,能够使用以往公知的感光性抗蚀剂。
接着,隔着光掩模对该金属基板310进行曝光、显影,由此形成具有期望的开口部330的抗蚀剂层340(参照图6C)。
接着,将抗蚀剂层340作为耐腐蚀膜,用腐蚀液对金属基板310实施蚀刻(参照图6D)。另外,关于腐蚀液,可以根据所使用的金属基板310的材质适当选择。例如,在使用纯铜基板作为金属基板310的情况下,通常可以使用氯化铁水溶液作为腐蚀液,来对金属基板310的第1面310A和第2面310B这两面进行喷雾蚀刻。由此,形成了引线部110、芯片座部120和连接条130的外形。此时,也可以通过半蚀刻使引线部110的一部分的下表面薄壁化,从而形成内引线部111及端子部113。
接着,将抗蚀剂层340剥离去除,在蚀刻后的金属基板310的表面形成覆盖层350(参照图6E)。由此,在引线部110、芯片座部120和连接条130的整周形成覆盖层350。覆盖层350的厚度没有特别限定,例如只要是超过0μm且在2μm以下的厚度即可。另外,作为形成覆盖层350的金属,没有特别限定,例如可以使用银。在覆盖层350由银镀层构成的情况下,作为电镀用的镀覆液,可以使用以氰化银及***为主成分的银镀覆液。此外,优选在引线部110(端子部113)的下表面的外部端子150和芯片座部120的下表面不形成覆盖层350。为了不在引线部110(端子部113)的下表面的外部端子150和芯片座部120的下表面形成覆盖层350,例如也可以通过在引线部110(端子部113)的下表面的外部端子150和芯片座部120的下表面形成抗蚀层400来避免形成覆盖层350(参照图6E)。
接着,将在形成粗糙面的区域中存在的覆盖层350去除。具体而言,将在引线部110的上表面中的除了设置金属镀层112的区域以外的上表面、引线部110的侧壁面、内引线部111的下表面、芯片座部120的上表面以及芯片座部120的侧壁面形成的覆盖层350去除(参照图6F)。在此期间,如图6F所示,在金属基板310的第1面310A和第2面310B上分别配置橡胶衬垫等弹性部件410,利用夹具420隔着弹性部件410夹持金属基板310。接着,将未被弹性部件410覆盖的部分的覆盖层350剥离去除。由此,引线部110的上表面中的除了设置金属镀层112的区域以外的上表面、引线部110的侧壁面、内引线部111的下表面、芯片座部120的上表面以及芯片座部120的侧壁面露出。另一方面,被弹性部件410覆盖的引线部110的上表面中的形成金属镀层112的区域的上表面和连接条130上的覆盖层350残留。
<粗糙面形成工序>
接着,在金属基板310的下表面侧设置支承金属基板的支承层360(参照图6G)。支承层360例如也可以是抗蚀剂层。在设置了支承层360之后,通过使金属基板310中的未被覆盖层350覆盖的部分粗糙化而形成粗糙面(参照图6G)。具体而言,在引线部110的上表面中的比形成金属镀层112的区域靠外侧(远离芯片座部120的一侧)的上表面、引线部110的侧壁面、内引线部111的下表面、芯片座部120的上表面以及芯片座部120的侧壁面形成粗糙面。为了形成粗糙面,例如对金属基板310供给微蚀刻液。由此,除了被覆盖层350覆盖的部分以外,能够在金属基板310整体上形成粗糙面。需要说明的是,微蚀刻液是指能够将金属表面略微溶解而形成微细的凹凸的粗糙面的表面处理剂。作为在本实施方式中可使用的微蚀刻液,能够列举出含有硫酸或盐酸作为主成分的微蚀刻液、含有过氧化氢和硫酸作为主成分的微蚀刻液等。
另外,在形成粗糙面的工序中,以粗糙面的CIELab颜色空间中的a*值成为12~19的范围、b*值成为12~17的范围的方式进行粗糙化。另外,在形成粗糙面的工序中,以粗糙面的峰顶点的算术平均曲率Spc成为700mm-1以上的方式进行粗糙化。进而,粗糙面的算术平均高度Sa优选为0.12μm以上,更优选以成为0.12μm~0.34μm的范围的方式进行粗糙化。通过以成为这样的规定的范围的方式形成粗糙面,能够得到这样的引线框100:其能够制造出可抑制空气中的水分浸入到半导体元件的电极的半导体装置。
之后,依次剥离去除支承层360、覆盖层350,在内引线部上表面111A的内侧(芯片座部120侧)端部设置金属镀层112,由此得到图1和图2所示的引线框100(参照图6H)。关于金属镀层112,例如可以通过光刻法形成具有规定图案的镀覆用抗蚀剂层,在未被镀覆用抗蚀剂层覆盖的部位通过电镀法形成金属镀层112。另外,也可以对通过上述制造方法制作的引线框100实施碱处理。具体而言,将引线框100浸渍于碱水溶液中。通过进行碱处理,由此,与在粗糙面形成工序中使用的表面处理剂所含有的酸中和,能够抑制引线框100的腐蚀。需要说明的是,作为在碱处理中使用的碱,没有特别限定,例如可以列举出氢氧化钠、氢氧化钾等,可以单独使用它们中的1种,也可以混合使用2种以上。
[半导体装置的制造方法]
以图3及图4所示的半导体装置200的制造方法为例进行说明。图7A~图7D是用于说明本实施方式的半导体装置的制造方法的工序图。
首先,准备通过图6A~图6H所示的制造方法制造的引线框100(参照图7A)。接着,在引线框100的芯片座部120上搭载半导体元件210。在该情况下,例如使用芯片贴装糊剂等粘接剂240将半导体元件210载置并固定在芯片座部120上(参照图7B)。此外,粘接剂240也可以是包含银膏和环氧树脂等成分的环氧树脂系的粘接剂。此时,半导体元件210经由粘接剂240配置在芯片座部120的上表面的粗糙面上。
接着,利用连接部件220将半导体元件210的各电极210A与形成于各引线部110的金属镀层112分别相互电连接(参照图7C)。
接着,通过对引线框100注射成型或传递成型热固化性树脂或热塑性树脂,由此形成密封部230(参照图7D)。由此,能够将引线部110、芯片座部120、半导体元件210以及连接部件220树脂密封。
之后,针对每个封装区域100A切割引线框100。此时,由于被切割的连接条130的上表面是未被粗糙化的非粗糙化面,因此能够抑制在切割时产生异物。这样,按每个半导体装置200进行单片化,得到图3及图4所示的半导体装置200。
另外,如果长时间使用半导体装置200,则空气中的水分等有可能从半导体装置200的侧面或下表面侧浸入。例如,空气中的水分等有可能经由密封部230与引线部110或芯片座部120的界面浸入。
针对该问题,在本实施方式中,在引线部110的未设置金属镀层112的上表面、引线部110的侧壁面、芯片座部120的上表面以及芯片座部120的侧壁面形成有粗糙面。粗糙面以如下方式被粗糙化:粗糙面的CIELab颜色空间中的a*值为12~19的范围,b*值为12~17的范围,或者粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上,粗糙面的算术平均高度Sa为0.12μm以上。由此,水分从密封部230与引线部110或芯片座部120的界面向半导体元件210侧浸入的浸入路径的距离相对变长。因此,能够抑制水分浸入到半导体元件210的电极210A。并且,通过具有上述规定范围的粗糙面,能够提高芯片座部120、引线部110与密封部230的紧密贴合强度,能够抑制芯片座部120、引线部110与密封部230相互剥离。
另外,本实施方式中的引线部110包含从该引线部110的下表面侧薄壁化的内引线部111。内引线部111的下表面为粗糙面,由此,在半导体装置200的下表面侧,密封部230与引线部110的界面处的水分的浸入路径的距离变长。由此,能够抑制水分从密封部230与引线部110的界面浸入到半导体元件210的电极210A。并且,通过在内引线部111的下表面具有上述规定范围的粗糙面,能够提高引线部110与密封部230的紧密贴合强度,能够抑制引线部110与密封部230相互剥离。
以上说明的实施方式是为了容易理解本发明而记载的,并不是为了限定本发明而记载的。因此,主旨在于,上述实施方式所公开的各要素也包含属于本发明的技术范围的全部设计变更或等同物。
[实施例]
以下,列举实施例和比较例对本公开进行更详细的说明,但本公开不受下述实施例等的任何限定。
〔实施例1〕
具有图1及图2所示的结构。准备引线框100。在引线框100中,引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为17.53、b*值为14.80、峰顶点的算术平均曲率Spc为2431.46mm-1、以及算术平均高度Sa为0.14μm的粗糙面构成。需要说明的是,a*值及b*值是使用分光浓度·测色计eXact(X-rite公司制)进行测量的,峰顶点的算术平均曲率Spc及算术平均高度Sa是使用激光显微镜VK-X260(KEYENCE公司制、测量部)、激光显微镜VK-X250(KEYENCE公司制、控制器部)进行测量的。
〔实施例2〕
准备这样的引线框100:引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为16.03、b*值为13.84、峰顶点的算术平均曲率Spc为2952.08mm-1、以及算术平均高度Sa为0.17μm的粗糙面构成,除此以外,具有与实施例1相同的结构。
〔实施例3〕
准备这样的引线框100:引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为15.39、b*值为13.16、峰顶点的算术平均曲率Spc为3523.76mm-1、以及算术平均高度Sa为0.22μm的粗糙面构成,除此以外,具有与实施例1相同的结构。
〔实施例4〕
准备这样的引线框100:引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为14.65、b*值为12.86、峰顶点的算术平均曲率Spc为3378.00mm-1、以及算术平均高度Sa为0.21μm的粗糙面构成,除此以外,具有与实施例1相同的结构。
〔比较例1〕
准备这样的引线框:引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为18.59、b*值为17.29、峰顶点的算术平均曲率Spc为629.05mm-1、以及算术平均高度Sa为0.11μm的粗糙面构成,除此以外,具有与实施例1相同的结构。
〔比较例2〕
准备这样的引线框:引线部110的上表面和侧壁面、以及芯片座部120的上表面和侧壁面由CIELab颜色空间中的a*值为10.06、b*值为7.18、峰顶点的算术平均曲率Spc为986.96mm-1、以及算术平均高度Sa为0.09μm的未被粗糙化的非粗糙化面构成,除此以外,具有与实施例1相同的结构。
[试验例]粗糙面状态评价试验
利用SEM及激光显微镜观察实施例1~4、以及比较例1~2的各引线框的粗糙面的状态,测量了实施例1~4和比较例1~2的各引线框的剪切强度。将结果示于表1。需要说明的是,剪切强度是通过如下方式测量的:作为模塑树脂紧密贴合强度试验(布丁杯试验),在引线框上成型出模塑树脂,并赋予剪切方向。对于模塑树脂,使用EME-631(住友电木公司制),以成型时间为120秒、成型温度为175±5℃、成型压力为10MPa的条件进行模塑树脂成型,然后,以175℃进行6小时的固化处理。需要说明的是,成型出的模塑树脂的尺寸为高度4mm、底面直径4mm、上表面直径3mm,将底面侧成型为引线框。然后,将引线框固定于接合强度试验机DAGE 4000(Nordson公司制),从引线框上的模塑树脂的横向施加剪切载荷为1kg、速度为0.1mm/秒的载荷,由此测量出剪切强度。
[表1]
如表1所示,确认到:如果引线框100所具有的粗糙面的CIELab颜色空间中的a*值为12~19的范围、b*值为12~17的范围,则与a*值和b*值处于上述范围外时相比,剪切强度上升。因此,推断出:通过使a*值和b*值在上述范围内,由此,在使用引线框100制造的半导体装置中,与模塑树脂的紧密贴合强度提高,能够抑制空气中的水分浸入到半导体元件210的电极210A。
另外,确认到:如果引线框100的粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上,则与峰顶点的算术平均曲率Spc小于700mm-1时相比,剪切强度上升。进而,实施例1~4的各引线框100的粗糙面的算术平均高度Sa为0.12μm以上。根据该结果推断出:通过使粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上、使粗糙面的算术平均高度Sa为0.12μm以上,由此,在使用引线框100制造的半导体装置中,与模塑树脂的紧密贴合强度提高,能够抑制空气中的水分浸入至半导体元件210的电极210A。需要说明的是,比较例2的未被粗糙化的非粗糙化面的峰顶点的算术平均曲率Spc为700mm-1以上。推测这是因为,在对金属基板进行轧制加工来制造比较例2的引线框时,存在轧制痕的尖锐的峰,因此峰顶点的算术平均曲率Spc的值为700mm-1以上。另外,比较例1的引线框的粗糙面的峰顶点的算术平均曲率Spc小于比较例2的非粗糙化面的峰顶点的算术平均曲率Spc。推测这是因为,在形成粗糙面时,粗糙化至轧制痕的尖锐的峰的峰顶点被削掉的程度而形成粗糙面,因此,算术平均曲率Spc的值变小。实施例1~4的引线框100的粗糙面是较比较例1的引线框的粗糙面进一步粗糙化而成的粗糙面。因此,推断为:蚀刻加深,峰顶点的算术平均曲率Spc的值变大。
(第2实施方式)
接着,参照图8至图17对第2实施方式进行说明。此外,在以下的各图中,对相同部分标注相同的标号,有时省略一部分详细的说明。
(引线框的结构)
首先,通过图8至图10,对本实施方式的引线框的概略进行说明。图8至图10是示出本实施方式的引线框的图。
图8及图9所示的引线框10在制作半导体装置20(图11及图12)时被使用。这样的引线框10具备多个封装区域10a。多个封装区域10a以多列及多段(矩阵状)配置。此外,在图8中,仅示出以一个封装区域10a为中心的引线框10的一部分。
在本说明书中,“内”、“内侧”是指朝向各封装区域10a的中心方向的一侧。“外”、“外侧”是指远离各封装区域10a的中心的一侧(连接条13侧)。另外,“正面”是指搭载半导体元件21的一侧的面。“背面”是指“正面”相反一侧的面,且是指与外部的未图示的安装基板连接的一侧的面。“侧面”是指位于“正面”与“背面”之间的面,是构成引线框10(金属基板)的厚度的面。
另外,在本说明书中,半蚀刻是指将被蚀刻材料沿其厚度方向蚀刻至中途。半蚀刻后的被蚀刻材料的厚度为半蚀刻前的被蚀刻材料的厚度的例如30%以上且70%以下,优选为40%以上且60%以下。
如图8及图9所示,引线框10的各封装区域10a具备芯片座11和位于芯片座11的周围的引线部12。其中,引线部12的一部分从背面侧起被薄壁化。引线部12的背面中的被薄壁化的部分成为粗糙面。引线部12的背面中的未被薄壁化的部分成为平滑面。
封装区域10a是与半导体装置20(后述)对应的区域。封装区域10a是由图8中的矩形假想线(双点划线)包围的区域。并且,在本实施方式中,引线框10包含多个封装区域10a。但是,不限于此,也可以在1个引线框10上仅形成1个封装区域10a。
封装区域10a彼此通过连接条(支承部件)13互相连结。该连接条13对芯片座11和引线部12进行支承。连接条13分别沿X方向或Y方向延伸。在此,X方向、Y方向是指在引线框10的面内与封装区域10a的各边平行的两个方向。X方向与Y方向相互正交。另外,Z方向是与X方向及Y方向双方垂直的方向。
各连接条13配置在封装区域10a的周围且封装区域10a的外侧。各连接条13在俯视时具有细长的棒形状。各连接条13的宽度(与连接条13的长边方向正交的方向上的距离)可以为95μm以上且250μm以下。多个引线部12分别沿着连接条13的长边方向隔开间隔地连结于各连接条13。芯片座11经由悬吊引线14由连接条13支承。连接条13未被薄壁化,但不限于此,也可以从背面侧通过例如半蚀刻而被薄壁化。连接条13的厚度也取决于半导体装置20的结构,但也可以设为80μm以上且200μm以下。
如图9所示,芯片座11具有位于正面侧的芯片座正面11a和位于背面侧的芯片座背面11b。在芯片座正面11a,如后述那样搭载半导体元件21。芯片座背面11b从半导体装置20(后述)向外侧露出。另外,在芯片座11中的朝向引线部12的一侧形成有第1芯片座侧面11c和第2芯片座侧面11d。第1芯片座侧面11c位于芯片座正面11a侧。第2芯片座侧面11d位于芯片座背面11b侧。在该情况下,芯片座11中的第1芯片座侧面11c和第2芯片座侧面11d分别成为粗糙面。另一方面,如后所述,在芯片座正面11a形成有平滑面(芯片座平滑面区域11e)和粗糙面(芯片座粗糙面区域11f)。芯片座背面11b成为平滑面。
在本实施方式中,“粗糙面”是指S-ratio为1.30以上的面。“平滑面”是指S-ratio小于1.30的面。粗糙面是比平滑面粗糙的面。另外,“粗糙面”的S-ratio优选为1.30以上且2.30以下。“平滑面”的S-ratio优选为1.00以上且1.20以下。在此,“S-ratio”是指利用光干涉式测量仪将作为测量对象的面分割为多个像素并进行测量而得到的表面积除以观察面积的值。具体而言,使用Hitachi High-Tech Science公司制的VertScan,将作为测量对象的面分割为多个像素进行测量,将得到的表面积除以观察面积而算出。
粗糙面也可以通过如下方式形成:例如利用以过氧化氢和硫酸为主成分的微蚀刻液对后述的金属基板31的外表面进行粗糙化处理。平滑面也可以是不对后述的金属基板31实施这样的粗糙化处理的未加工的面。此外,在图9中,用粗虚线表示被粗糙化的部分(其他剖视图也相同)。
芯片座11的芯片座正面11a成为如后述那样经由凸块26与半导体元件21电连接的区域(内部端子)。芯片座正面11a也可以是未通过半蚀刻等而薄壁化的区域。在芯片座正面11a形成有作为平滑面的区域的芯片座平滑面区域11e、和作为粗糙面的区域的芯片座粗糙面区域11f。
也可以在芯片座正面11a形成多个芯片座平滑面区域11e。芯片座平滑面区域11e分别与对应的凸块26连接(参照图12)。芯片座11上的芯片座平滑面区域11e的个数和与芯片座11连接的凸块26的个数可以相同。或者,也可以在1个芯片座平滑面区域11e配置多个凸块26。在该情况下,芯片座11上的芯片座平滑面区域11e的个数也可以比与芯片座11连接的凸块26的个数少。
芯片座粗糙面区域11f比芯片座平滑面区域11e粗糙(S-ratio更大)。如图10的(a)所示,芯片座粗糙面区域11f形成为在俯视时包围各芯片座平滑面区域11e的整周。即,芯片座平滑面区域11e不与芯片座11的周缘11g直接相接。另外,芯片座粗糙面区域11f在俯视时沿着芯片座11的周缘11g的整个区域形成。在此,如图8所示,芯片座11的周缘11g是指由芯片座11的多个(四个)边包围的区域。另外,芯片座正面11a中的除了芯片座平滑面区域11e以外的区域也可以全部成为芯片座粗糙面区域11f。即,芯片座正面11a也可以仅由多个芯片座平滑面区域11e和除此以外的芯片座粗糙面区域11f构成。
如图10的(a)所示,芯片座平滑面区域11e可以在俯视时为圆形。芯片座平滑面区域11e优选在俯视下比凸块26(假想线)大。芯片座平滑面区域11e的宽度(直径)D1可以设为0.030mm以上,也可以设为0.035mm以上。宽度(直径)D1可以为0.070mm以下,也可以为0.065mm以下。在将凸块26配置于芯片座平滑面区域11e的中心时,凸块26的周缘与芯片座平滑面区域11e的周缘的最短距离d1可以为0.005mm以上,也可以为0.010mm以上。最短距离d1可以设为0.020mm以下,也可以设为0.015mm以下。芯片座平滑面区域11e与芯片座11的周缘11g的最短距离L1可以为0.025mm以上,也可以为0.030mm以上。最短距离L1可以设为1.0mm以下,也可以设为0.50mm以下。通过使芯片座平滑面区域11e在俯视时为圆形,由此容易将圆形的凸块26相对于芯片座平滑面区域11e定位。另外,在图10的(a)、(b)中,用白色表示平滑面的部分,用阴影表示粗糙面的部分(图17的(a)-(d)也相同)。
另外,在图10的(a)中,在芯片座正面11a存在多个芯片座平滑面区域11e的情况下,彼此相邻的芯片座平滑面区域11e彼此的最短距离M1可以为0.030mm以上,也可以为0.040mm以上。最短距离M1可以设为1.0mm以下,也可以设为0.50mm以下。彼此相邻的芯片座平滑面区域11e的中心彼此的间距P1可以为0.045mm以上,也可以为0.057mm以上。也可以将间距P1设为1.2mm以下,也可以设为0.60mm以下。此外,上述间距P1与彼此相邻的凸块26的中心彼此的间距相当。
参照图9,也可以在芯片座11的芯片座背面11b形成外部端子。该外部端子也可以与未图示的安装基板电连接。芯片座背面11b例如没有通过半蚀刻而薄壁化,而是成为与加工前的金属基板(后述的金属基板31)同样的平滑面。芯片座背面11b在半导体装置20(后述)的制造后从半导体装置20向外侧露出。
各引线部12分别如后述那样经由凸块26与半导体元件21连接,并且在与芯片座11之间隔着空间而配置。多个引线部12沿着连接条13的长边方向彼此隔开间隔地配置。各引线部12分别从连接条13延伸出。
引线部12沿着芯片座11的周围配置。引线部12的一部分从背面侧起被薄壁化。在该情况下,引线部12中的后述的内引线51的背面被薄壁化。另外,在引线部12的背面中的未被薄壁化的部分形成有外部端子17。外部端子17与外部的安装基板(未图示)电连接。外部端子17在半导体装置20(后述)的制造后从半导体装置20向外侧露出。
如图9所示,引线部12具有内引线51和端子部53。内引线51位于内侧(芯片座11侧)。端子部53位于外侧(连接条13侧)。内引线51从端子部53向芯片座11侧延伸。在内引线51的正面侧形成有内部端子。该内部端子是如后述那样经由凸块26与半导体元件21电连接的区域(引线平滑面区域12e)。
内引线51从背面侧例如通过半蚀刻而被薄壁化。内引线51具有内引线正面51a和内引线背面51b。内引线正面51a位于正面侧。另外,在内引线51中的朝向芯片座11的面上形成有内引线末端面51c。内引线背面51b位于背面侧。
端子部53位于连接条13侧。端子部53的基端部与连接条13连结。端子部53具有端子部正面53a。在端子部53的背面形成有上述的外部端子17。端子部53没有被半蚀刻,具有与芯片座11相同的厚度。另外,引线部12中的比端子部53靠连接条13侧的部分的背面也可以被薄壁化,且构成与连接条13连接的连接部。
在本实施方式中,引线部12的背面中的被薄壁化的部分成为粗糙面。具体而言,引线部12的内引线51从背面侧被薄壁化。位于内引线51的背面侧的内引线背面51b的整个区域为粗糙面。另一方面,引线部12的背面中的未被薄壁化的部分成为平滑面。具体而言,引线部12的端子部53未从背面侧被薄壁化。位于端子部53的背面侧的外部端子17的整个区域为平滑面。
进而,引线部12的内引线末端面51c的整个区域成为粗糙面。另外,虽未图示,但引线部12的沿着长边方向的两侧面也可以成为粗糙面。另一方面,引线部12的内引线51未从表面侧被薄壁化。另外,引线部12的端子部53未从表面侧被薄壁化。
由内引线51的内引线正面51a和端子部53的端子部正面53a构成了引线正面12a。引线正面12a是未通过半蚀刻等从表面侧被薄壁化的区域。在引线正面12a形成有作为平滑面的区域的引线平滑面区域12e和作为粗糙面的区域的引线粗糙面区域12f。
在各引线部12的引线正面12a分别形成有一个引线平滑面区域12e。也可以在各引线部12的引线正面12a分别形成有多个引线平滑面区域12e。引线平滑面区域12e分别与对应的凸块26连接(参照图12)。另外,也可以在1个引线平滑面区域12e配置多个凸块26。在该情况下,各引线部12上的引线平滑面区域12e的个数也可以比与该引线部12连接的凸块26的个数少。
在引线平滑面区域12e的周围存在引线粗糙面区域12f。引线粗糙面区域12f比引线平滑面区域12e粗糙(S-ratio更大)。如图10的(b)所示,引线粗糙面区域12f形成为在俯视时包围各引线平滑面区域12e的整周。即,引线平滑面区域12e不与引线部12的周缘12g直接相接。另外,引线粗糙面区域12f在俯视时沿着引线部12的周缘12g的整个区域形成。在此,如图8所示,引线部12的周缘12g是指被引线部12的多个(三个)边和连接条13包围的区域。另外,引线正面12a中的除了引线平滑面区域12e以外的区域也可以全部成为引线粗糙面区域12f。即,引线正面12a也可以仅由引线平滑面区域12e和除此以外的引线粗糙面区域12f构成。
如图10的(b)所示,引线平滑面区域12e也可以在俯视时为圆形。引线平滑面区域12e的形状可以与上述的芯片座平滑面区域11e相同,也可以不同。另外,引线平滑面区域12e优选在俯视下比凸块26(假想线)大。引线平滑面区域12e的宽度(直径)D2可以为0.030mm以上,也可以为0.035mm以上。宽度(直径)D2可以为0.070mm以下,也可以为0.065mm以下。在将凸块26配置于引线平滑面区域12e的中心时,凸块26的周缘与引线平滑面区域12e的周缘的最短距离d2可以为0.005mm以上,也可以为0.010mm以上。最短距离d2可以为0.020mm以下,也可以为0.015mm以下。引线平滑面区域12e与引线部12的周缘12g的最短距离L2可以为0.025mm以上,也可以为0.030mm以上。最短距离L2可以为1.0mm以下,也可以为0.50mm以下。通过使引线平滑面区域12e在俯视时为圆形,由此容易将圆形的凸块26相对于芯片座平滑面区域11e定位。
以上说明的引线框10整体由铜、铜合金、42合金(Ni为42%的Fe合金)等金属构成。另外,引线框10中的未被薄壁化的部分的厚度也取决于所制造的半导体装置20的结构,但也可以设为80μm以上且300μm以下。
另外,在本实施方式中,引线部12沿着封装区域10a的所有4条边配置,但不限于此,例如也可以仅沿着封装区域10a的对置的2条边配置。
(半导体装置的结构)
接下来,利用图11至图13对本实施方式的半导体装置进行说明。图11至图13是示出本实施方式的半导体装置(倒装芯片型)的图。
如图11及图12所示,半导体装置(半导体封装件)20具备芯片座11、半导体元件21、多个引线部12、多个凸块26以及密封树脂23。
其中,半导体元件21搭载在芯片座11及引线部12上。多个凸块26分别将半导体元件21与芯片座11或引线部12电连接。在该情况下,凸块26构成连接部。另外,凸块26也可以是柱。密封树脂23对芯片座11、引线部12、半导体元件21以及凸块26进行树脂密封。
芯片座11和引线部12由上述的引线框10制成。在该情况下,引线部12的内引线51从背面侧被薄壁化。内引线51的内引线背面51b成为粗糙面。在内引线背面51b紧密贴合有密封树脂23。引线部12的端子部53未从背面侧被薄壁化。位于端子部53的背面的外部端子17成为平滑面。外部端子17从密封树脂23向外侧露出。
在芯片座11及引线部12上分别设置有凸块26。芯片座11上的凸块26设置于芯片座平滑面区域11e。凸块26从芯片座粗糙面区域11f离开最短距离d1的量来设置。引线部12上的凸块26设置于引线平滑面区域12e。凸块26从引线粗糙面区域12f离开最短距离d2的量来设置。半导体元件21与芯片座11及引线部12经由凸块26相互电连接。
作为半导体元件21,可以使用以往通常使用的各种半导体元件,没有特别限定,例如可以使用集成电路、大规模集成电路、晶体管、晶闸管、二极管等。该半导体元件21具有分别安装有凸块26的多个电极21a。
作为密封树脂23,能够使用有机硅树脂、环氧树脂等热固化性树脂、或者PPS树脂等热塑性树脂。密封树脂23整体的厚度也可以设为300μm以上且1500μm以下左右。另外,密封树脂23的一边(半导体装置20的一边)例如可以为0.2mm以上且20mm以下,也可以为0.2mm以上且16mm以下。此外,在图11中,省略了密封树脂23中的比引线部12和半导体元件21靠正面侧的部分的表示。
凸块(连接部)26例如由铜等导电性良好的金属材料构成,也可以具有实心的大致圆柱形状或大致球形状。凸块26的上端分别与半导体元件21的电极21a连接,并且凸块26的下端分别与芯片座平滑面区域11e或引线平滑面区域12e连接。凸块26的宽度(直径)也可以设为0.01mm以上且0.070mm以下。另外,也可以不必在芯片座11上设置凸块26。在该情况下,芯片座11和半导体元件21例如也可以通过芯片接合膏等粘接剂相互固定。
图13的(a)、(b)是示出凸块26的周边的放大剖视图。如图13的(a)所示,凸块26可以由单一的层构成。在该情况下,凸块26例如可以包含铜等金属层。凸块26也可以由与芯片座11及引线部12所包含的主要的金属(例如铜)相同的金属构成。凸块26的高度可以设为30μm以上且110μm以下。
或者,如图13的(b)所示,凸块26也可以包含多个层。例如,凸块26包含:位于芯片座11侧或引线部12侧的第1层26a;和位于半导体元件21侧的第2层26b。第1层26a例如也可以包含锡等金属。第1层26a的高度可以设为1μm以上且10μm以下。第2层26b例如也可以包含铜等金属。第2层26b的高度可以为30μm以上且100μm以下。
此外,关于芯片座11及引线部12的结构,除了不包含于半导体装置20的区域以外,与上述的图8至图10所示的结构相同,因此在此省略详细的说明。
(引线框的制造方法)
接着,使用图14的(a)-(i)对图8及图9所示的引线框10的制造方法进行说明。图14的(a)-(i)是示出引线框10的制造方法的剖视图(与图9对应的图)。
首先,如图14的(a)所示,准备平板状的金属基板31。作为该金属基板31,能够使用由铜、铜合金、42合金(Ni为42%的Fe合金)等金属构成的基板。另外,对于金属基板31,优选使用对其两面进行脱脂等并实施了清洗处理的基板。
接着,在金属基板31的正反面整体分别涂布感光性抗蚀剂32a、33a,并使其干燥(图14的(b))。此外,作为感光性抗蚀剂32a、33a,能够使用以往公知的感光性抗蚀剂。
接着,隔着光掩模对该金属基板31进行曝光、显影,由此形成具有期望的开口部32b、33b的蚀刻用抗蚀剂层32、33(图14的的(c))。
接着,将蚀刻用抗蚀剂层32、抗蚀剂层33作为耐腐蚀膜,利用腐蚀液对金属基板31实施蚀刻(图14的(d))。另外,对于腐蚀液,可以根据使用的金属基板31的材质来适当选择。例如,在使用铜作为金属基板31的情况下,通常可以使用氯化铁水溶液作为腐蚀液,从金属基板31的两面进行喷雾蚀刻。因此,形成了芯片座11、引线部12和连接条13的外形。此时,引线部12的一部分通过半蚀刻而从背面侧被薄壁化。具体而言,引线部12的内引线51的背面被薄壁化。
接着,将蚀刻用抗蚀剂层32、33剥离并去除(图14的(e))。这样,得到具有芯片座11和位于芯片座11的周围的引线部12的金属基板31。
接着,在金属基板31的一部分形成镀层36(图14的(f))。此时,首先在金属基板31的正面配置具有规定图案的开口的橡胶衬垫等弹性部件46。另外,弹性部件46的开口具有与芯片座平滑面区域11e和引线平滑面区域12e对应的形状。接着,利用工具47隔着弹性部件46按压金属基板31的正面。工具47具有与弹性部件46相同图案的开口。接着,在金属基板31的正面中的未被弹性部件46和工具47覆盖的部分形成镀层36。由此,在芯片座11的与芯片座平滑面区域11e对应的部分、和引线部12的与引线平滑面区域12e对应的部分形成镀层36。镀层36的厚度也可以超过0μm且在2μm以下。作为构成镀层36的金属,例如可以使用银。在镀层36由银镀层构成时,作为电镀用的镀覆液,可以使用以氰化银及***为主成分的银镀覆液。
接着,去除弹性部件46和工具47。另外,在金属基板31的背面侧设置支承金属基板31的支承层37(图14的(g))。支承层37例如也可以是抗蚀剂层。
接着,如图14的(h)所示,通过使金属基板31中的未被镀层36和支承层37覆盖的部分粗糙化,由此在该部分形成粗糙面。具体而言,在金属基板31上分别形成芯片座粗糙面区域11f及引线粗糙面区域12f。并且,第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b为粗糙面。在此期间,通过对金属基板31供给微蚀刻液,由此,除了被镀层36和支承层37覆盖的部分以外,在金属基板31的整体形成粗糙面。在此,微蚀刻液是指将金属表面稍微溶解而形成微细的凹凸的粗糙面的表面处理剂。例如在使由铜或铜合金构成的金属基板31粗糙化的情况下,可以使用以过氧化氢水和硫酸为主成分的微蚀刻液。
接着,如图14的(i)所示,将支承层37和镀层36依次剥离去除,从而得到图8和图9所示的引线框10。
(半导体装置的制造方法)
接下来,使用图15的(a)-(d)对图11及图12所示的半导体装置20的制造方法进行说明。图15的(a)-(d)是示出半导体装置20的制造方法的剖视图(与图12对应的图)。
首先,例如通过图14的(a)-(i)所示的方法来制作引线框10(图15的(a))。
接着,在引线框10的芯片座11和引线部12上搭载半导体元件21。在该情况下,预先在半导体元件21的电极21a上分别形成凸块26。接着,将该凸块26分别连接并固定于芯片座11及引线部12(图15的(b))。此时,半导体元件21的各电极21a与芯片座11及引线部12分别经由凸块26而相互电连接。芯片座11上的凸块26与芯片座平滑面区域11e连接。此时,凸块26从芯片座粗糙面区域11f分离地设置。另外,引线部12上的凸块26与引线平滑面区域12e连接。此时,凸块26从引线粗糙面区域12f分离地设置。
接着,通过对引线框10注射成型或传递成型热固化性树脂或热塑性树脂,由此形成密封树脂23(图15的(c))。由此,对芯片座11、引线部12、半导体元件21及凸块26进行树脂密封。
然后,针对每个封装区域10a,将引线框10及密封树脂23切断。由此,引线框10按照每个半导体装置20分离,得到图11及图12所示的半导体装置20(图15的(d))。
然而,可以想到:在长期使用这样制作的半导体装置20的期间,空气中的水分等会从半导体装置20的侧面侧或背面侧经由密封树脂23与芯片座11或引线部12的界面侵入。
对此,根据本实施方式,以包围芯片座平滑面区域11e的整周的方式存在芯片座粗糙面区域11f。同样地,以包围引线平滑面区域12e的整周的方式存在引线粗糙面区域12f。因此,在凸块26的外侧,芯片座正面11a或引线正面12a与密封树脂23的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从芯片座正面11a或引线正面12a与密封树脂23的界面向半导体元件21侧侵入(参照图16的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。
另外,根据本实施方式,芯片座正面11a中的与凸块26的外侧相邻的芯片座平滑面区域11e成为平滑面。另外,引线正面12a中的与凸块26的外侧相邻的引线平滑面区域12e成为平滑面。
由此,在凸块26由铜等单一的金属层构成的情况下(参照图13的(a)),能够得到以下的效果。即,当将半导体元件21搭载在芯片座11和引线部12上时,能够提高凸块26与芯片座11和引线部12之间的紧密贴合性。另一方面,若连接凸块26的芯片座11及引线部12的面为粗糙面,则由于形成于粗糙面的氧化膜(例如氧化铜)的影响,凸块26与粗糙面的接触面积变小。在该情况下,凸块26与芯片座11及引线部12的接合强度有可能变弱。
另外,在凸块26含有锡等金属的情况下(参照图13的(b)),可获得如下效果。即,在将半导体元件21搭载于芯片座11及引线部12上时,能够抑制凸块26所含的锡等沿着粗糙面流出。另一方面,假设与凸块26的外侧相邻的部分是粗糙面,则由于表面张力,凸块26所含的锡等有可能沿着粗糙面流出。
另外,根据本实施方式,芯片座粗糙面区域11f在俯视时沿着芯片座11的周缘11g的整个区域形成。另外,引线粗糙面区域12f在俯视时沿着引线部12的周缘12g的整个区域形成。由此,能够更有效地抑制水分从芯片座正面11a或引线正面12a与密封树脂23的界面向半导体元件21侧侵入。
另外,根据本实施方式,引线部12的内引线背面51b和内引线末端面51c成为粗糙面。另外,芯片座11的第1芯片座侧面11c及第2芯片座侧面11d分别成为粗糙面。因此,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图16的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。
特别是,在倒装芯片型的半导体装置20中,半导体元件21的电极21a朝向背面侧。因此,在倒装芯片型的半导体装置20中,从半导体装置20的背面到半导体元件21的电极21a的距离容易变短。与此相对,根据本实施方式,引线部12的背面中的被薄壁化的部分成为粗糙面。由此,能够更有效地抑制水分从密封树脂23与引线部12的界面向半导体元件21侧侵入。
另外,根据本实施方式,引线部12的内引线背面51b和内引线末端面51c成为粗糙面。另外,芯片座11的第1芯片座侧面11c及第2芯片座侧面11d分别成为粗糙面。由此,能够提高芯片座11及引线部12与密封树脂23的紧密贴合强度,从而抑制芯片座11及引线部12与密封树脂23相互剥离。
(变形例)
接着,根据图17的(a)-(d),对芯片座平滑面区域11e及引线平滑面区域12e的变形例进行说明。图17的(a)-(d)分别是示出芯片座平滑面区域11e及引线平滑面区域12e(以下,也简称为平滑面区域11e、12e)、和芯片座粗糙面区域11f及引线粗糙面区域12f(以下,也简称为粗糙面区域11f、12f)的放大俯视图。
如图17的(a)所示,平滑面区域11e、12e可以在俯视时为正方形或长方形。平滑面区域11e、12e的宽度(各边的长度)D3可以为0.030mm以上,也可以为0.035mm以上。宽度D3可以为0.070mm以下,也可以为0.065mm以下。另外,在将凸块26配置于平滑面区域11e、12e的中心时,凸块26的周缘与平滑面区域11e、12e的周缘之间的最短距离d3可以设为0.005mm以上,也可以设为0.010mm以上。最短距离d3可以设为0.020mm以下,也可以设为0.015mm以下。另外,平滑面区域11e、12e与芯片座11的周缘11g或引线部12的周缘12g的最短距离L3可以为0.025mm以上,也可以为0.030mm以上。最短距离L3可以设为1.0mm以下,也可以设为0.50mm以下。通过使平滑面区域11e、12e在俯视时为正方形或长方形,由此能够充分确保凸块26的周缘与平滑面区域11e、12e的周缘的最短距离(间隔)d3。
如图17的(b)所示,平滑面区域11e、12e在俯视时为正方形或长方形,也可以在1个平滑面区域11e、12e配置多个凸块26。平滑面区域11e、12e的长边的长度D4a可以为0.045mm以上,也可以为0.065mm以上。长度D4a可以为0.12mm以下,也可以为0.10mm以下。平滑面区域11e、12e的短边的长度D4b可以为0.030mm以上,也可以为0.035mm以上。长度D4b可以为0.070mm以下,也可以为0.065mm以下。另外,在将各凸块26配置于平滑面区域11e、12e的短边方向的中心时,凸块26的周缘与平滑面区域11e、12e的周缘之间在短边方向上的最短距离d4可以为0.005mm以上,也可以为0.010mm以上。最短距离d4可以为0.020mm以下,也可以为0.015mm以下。另外,平滑面区域11e、12e与芯片座11的周缘11g或引线部12的周缘12g之间的最短距离L4可设为0.025mm以上,也可设为0.030mm以上。最短距离L4可以设为1.0mm以下,也可以设为0.50mm以下。通过使平滑面区域11e、12e在俯视时为正方形或长方形,由此能够充分确保凸块26的周缘与平滑面区域11e、12e的周缘的最短距离(间隔)d4。另外,能够在各平滑面区域11e、12e中设置彼此相邻的两个以上的凸块26。
如图17的(c)所示,平滑面区域11e、12e在俯视时为椭圆或长圆,也可以在1个平滑面区域11e、12e配置多个凸块26。平滑面区域11e、12e的长度方向的长度D5a可以为0.045mm以上,也可以为0.065mm以上。长度D5a可以为0.12mm以下,也可以为0.10mm以下。平滑面区域11e、12e在短边方向上的长度D5b可以设为0.030mm以上,也可以设为0.035mm以上。长度D5b可以设为0.070mm以下,也可以设为0.065mm以下。另外,在将各凸块26配置于平滑面区域11e、12e的短边方向的中心时,凸块26的周缘与平滑面区域11e、12e的周缘之间的最短距离d5可以设为0.005mm以上,也可以设为0.010mm以上。最短距离d5可以设为0.020mm以下,也可以设为0.015mm以下。另外,平滑面区域11e、12e与芯片座11的周缘11g或引线部12的周缘12g之间的最短距离L5可以为0.025mm以上,也可以为0.030mm以上。最短距离L5可以设为1.0mm以下,也可以设为0.50mm以下。通过使平滑面区域11e、12e在俯视时为椭圆或长圆,由此能够在各平滑面区域11e、12e设置彼此相邻的两个以上的凸块26。
如图17的(d)所示,平滑面区域11e、12e的周缘在俯视时也可以是包含曲线Cv和线段Ls的封闭的图形。平滑面区域11e、12e也可以是去除了圆或椭圆的一部分而成的图形,例如是半圆或半椭圆。构成平滑面区域11e、12e的周缘的线段Ls可以与芯片座11的周缘11g或引线部12的周缘12g平行。平滑面区域11e、12e的、在与线段Ls正交的方向上的长度D6a可以为0.030mm以上,也可以为0.050mm以上。长度D6a可以为0.12mm以下,也可以为0.10mm以下。平滑面区域11e、12e的、在与线段Ls平行的方向上的长度D6b可以为0.030mm以上,也可以为0.035mm以上。长度D6b可以设为0.070mm以下,也可以设为0.065mm以下。另外,在将各凸块26配置于平滑面区域11e、12e的与线段Ls平行的方向和与线段Ls正交的方向的中心时,凸块26的周缘与平滑面区域11e、12e的周缘之间的最短距离d6可以设为0.005mm以上,也可以设为0.010mm以上。最短距离d6可以设为0.020mm以下,也可以设为0.015mm以下。另外,平滑面区域11e、12e与芯片座11的周缘11g或引线部12的周缘12g之间的最短距离L6可设为0.025mm以上,也可设为0.030mm以上。最短距离L6可以设为1.0mm以下,也可以设为0.50mm以下。通过使平滑面区域11e、12e在俯视时为包含曲线Cv和线段Ls的封闭的图形,由此能够将平滑面区域11e、12e与芯片座11的周缘11g或引线部12的周缘12g之间的最短距离L6确保为一定的距离以上。
(第3实施方式)
接着,参照图18至图25对第3实施方式进行说明。图18至图25是示出第3实施方式的图。在图18至图25中,对与图8至图17所示的方式相同的部分标注相同的标号并省略详细的说明。
(引线框的结构)
首先,利用图18和图19对本实施方式的引线框的概要进行说明。图18及图19是示出本实施方式的引线框的图。
在本说明书中,“外周”是指引线框10(金属基板)中的向外侧露出的部分,是包含“正面”、“侧面”以及“背面”的区域。
如图18及图19所示,引线框10的各封装区域10a具备芯片座11和位于芯片座11的周围的引线部12。其中,引线部12的一部分从背面侧起被薄壁化。引线部12的背面中的被薄壁化的部分成为粗糙面。引线部12的背面中的未被薄壁化的部分成为平滑面。
如图19所示,芯片座11具有位于正面侧的芯片座正面11a、和位于背面侧的芯片座背面11b。在该情况下,芯片座11中的芯片座正面11a、第1芯片座侧面11c和第2芯片座侧面11d分别成为粗糙面。另一方面,芯片座11中的芯片座背面11b为平滑面。
如图19所示,引线部12具有内引线51和端子部53。内引线51位于内侧(芯片座11侧)。端子部53位于外侧(连接条13侧)。内引线51从端子部53向芯片座11侧延伸。在内引线51的正面侧的末端部形成有内部端子。如后所述,该内部端子是经由凸块26与半导体元件21电连接的区域。
内引线51从背面侧通过例如半蚀刻而被薄壁化。内引线51具有内引线正面51a和内引线背面51b。内引线正面51a位于正面侧。在内引线正面51a的一部分形成有内部端子。另外,在内引线51中的朝向芯片座11的面上形成有内引线末端面51c。内引线背面51b位于背面侧。
引线部12的内引线末端面51c的整个区域为粗糙面。另外,虽未图示,但引线部12的沿着长度方向的两侧面也可以成为粗糙面。另一方面,引线部12的内引线51未从正面侧被薄壁化。内引线51的位于正面侧的内引线正面51a的整个区域为粗糙面。另外,引线部12的端子部53未从正面侧被薄壁化。端子部53的位于正面侧的端子部正面53a的整个区域为粗糙面。
此外,本实施方式的引线框10的结构可以与第2实施方式的引线框10的结构相同。
在本实施方式中,“粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
(半导体装置的结构)
接下来,利用图20至图22对本实施方式的半导体装置进行说明。图20至图22是示出本实施方式的半导体装置(倒装芯片型)的图。
如图20和图21所示,半导体装置(半导体封装件)20具备芯片座11、半导体元件21、多个引线部12、多个凸块26和密封树脂23。
其中,半导体元件21搭载在芯片座11上。另外,多个引线部12配置在芯片座11的周围。多个凸块26分别将半导体元件21与芯片座11或引线部12电连接。在该情况下,凸块26构成连接部。另外,凸块26也可以是柱。密封树脂23对芯片座11、引线部12、半导体元件21以及凸块26进行树脂密封。
在芯片座11及引线部12上设置有凸块26。经由该凸块26,半导体元件21与芯片座11及引线部12相互电连接。
凸块(连接部)26例如由铜等导电性良好的金属材料构成,可以具有实心的大致圆柱形状或大致球形状。凸块26的上端分别与半导体元件21的电极21a连接,并且凸块26的下端分别与芯片座11和引线部12连接。另外,也可以不必在芯片座11上设置凸块26。在该情况下,芯片座11和半导体元件21例如也可以通过芯片接合膏等粘接剂相互固定。
图22是示出凸块26的周边的放大剖视图。如图22所示,凸块26也可以包含多个层。例如,凸块26包含位于芯片座11或引线部12侧的第1层26a、及位于半导体元件21侧的第2层26b。第1层26a例如也可以包含锡等金属。第1层26a的高度可以设为1μm以上且10μm以下。第2层26b例如也可以包含铜等金属。第2层26b的高度可以为30μm以上且100μm以下。
此外,作为半导体装置20,不限于倒装芯片型。例如,可以代替凸块26,由连接线构成连接部。在该情况下,连接线可以将半导体元件21与引线部12相互电连接。
此外,本实施方式的半导体装置20的结构可以与第2实施方式的半导体装置20的结构相同。
(引线框的制造方法)
接着,使用图23的(a)-(i)对图18及图19所示的引线框10的制造方法进行说明。图23的(a)-(i)是示出引线框10的制造方法的剖视图(与图19对应的图)。
首先,与第2实施方式(图14的(a)-(e))的情况同样地制作具有芯片座11和位于芯片座11的周围的引线部12的金属基板31(图23的(a)-(e))。
接着,在金属基板31的外周的一部分形成镀层36(图23的(f))。此时,在金属基板31中的除了正面整个区域以外的外周区域形成镀层36。即,镀层36不形成于金属基板31的正面整个区域,而是形成于金属基板31的背面整个区域以及侧面整个区域。更具体而言,镀层36不形成于芯片座11的芯片座正面11a、引线部12的内引线正面51a以及端子部正面53a。另一方面,镀层36形成于芯片座11的芯片座背面11b、第1芯片座侧面11c以及第2芯片座侧面11d。另外,镀层36形成于引线部12的外部端子17、内引线背面51b以及内引线末端面51c。另外,镀层36也可以不形成于连接条13的正面。镀层36也可以形成于连接条13的背面。
此时,如图23的(f)所示,用第1夹具45隔着橡胶衬垫等弹性部件44覆盖金属基板31的正面的整个区域。通过在该状态下对金属基板31实施电镀,由此在金属基板31中的除了正面整个区域以外的区域形成镀层36。镀层36的厚度也可以超过0μm且在2μm以下。作为构成镀层36的金属,例如也可以使用银。镀层36由银镀层构成时,作为电镀用的镀覆液,可以使用以氰化银及***为主成分的银镀覆液。这样,镀层36未形成于金属基板31的正面整个区域,由此能够削减构成镀层36的银等金属的使用量。由此,能够降低引线框10的制造成本。
接着,将在形成粗糙面的区域中存在的一部分镀层36去除。具体而言,使存在于金属基板31的至少背面的镀层36残留,将其他镀层36去除(图23的(g))。具体而言,将镀层36中的存在于金属基板31的侧面的部分去除。由此,芯片座11的第1芯片座侧面11c上及第2芯片座侧面11d上的镀层36被去除。另外,引线部12的内引线末端面51c上及内引线背面51b上的镀层36被去除。
在此期间,如图23的(g)所示,首先在金属基板31的背面配置橡胶衬垫等弹性部件46,隔着弹性部件46在金属基板31的背面侧配置第2夹具47A。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座背面11b和外部端子17上的镀层36残留。
接着,如图23的(h)所示,在金属基板31的背面侧设置支承金属基板31的支承层37。支承层37例如也可以是抗蚀剂层。接着,如图23的(h)所示,通过使金属基板31中未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面。具体而言,芯片座正面11a、第1芯片座侧面11c、第2芯片座侧面11d、内引线正面51a、端子部正面53a、内引线末端面51c以及内引线背面51b分别为粗糙面。在此期间,通过对金属基板31供给微蚀刻液,由此,除了被镀层36覆盖的部分以外,在金属基板31的整体上形成粗糙面。在此,微蚀刻液是指将金属表面稍微溶解而形成微细的凹凸的粗糙面的表面处理剂。例如在使由铜或铜合金构成的金属基板31粗糙化的情况下,可以使用以过氧化氢水和硫酸为主成分的微蚀刻液。
接着,如图23的(i)所示,依次剥离去除支承层37和镀层36,从而得到图18和图19所示的引线框10。
(半导体装置的制造方法)
如图24的(a)-(d)所示,本实施方式的半导体装置20的制造方法能够与第2实施方式的半导体装置20的制造方法大致同样地进行。在该情况下,半导体元件21的各电极21a分别经由凸块26与芯片座11及引线部12电连接。
这样,根据本实施方式,在金属基板31中的除了正面以外的区域形成镀层36(图24的(f))。接着,使存在于金属基板31的背面的镀层36残留,将其他镀层36去除(图24的(g))。之后,在金属基板31中的未被镀层36覆盖的部分形成粗糙面(图24的(h))。这样,没有将用于形成粗糙面的镀层36设置于金属基板31的整面,而是设置于金属基板31中的除了正面以外的区域。由此,能够削减构成镀层36的银等金属的使用量。其结果是,能够降低引线框10的制造成本。
然而,可以想到:在长期使用这样制作的半导体装置20的期间,空气中的水分等会从半导体装置20的背面侧经由密封树脂23与芯片座11或引线部12的界面而侵入。对此,根据本实施方式,引线部12的内引线背面51b与内引线末端面51c成为粗糙面。另外,芯片座11的第1芯片座侧面11c及第2芯片座侧面11d分别成为粗糙面。因此,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图25的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。
(第4实施方式)
接着,参照图26至图29对第4实施方式进行说明。图26至图29是示出第4实施方式的图。图26至图29所示的第4实施方式的不同点主要在于:在芯片座11及引线部12的正面设置有金属层25,其他结构与上述的第3实施方式大致相同。在图26至图29中,对与图8至图17所示的第2实施方式、以及图18至图25所示的第3实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框及半导体装置的结构)
图26是示出本实施方式的引线框10A的剖视图,图27是示出本实施方式的半导体装置20A的剖视图。
在图26所示的引线框10A及图27所示的半导体装置20A中,金属层25位于芯片座11的一部分上和引线部12的一部分上。具体而言,在芯片座11的芯片座正面11a设置有多个用于提高与凸块26的紧密贴合性的金属层25。另外,在引线部12的形成于内引线51的内部端子上,设置有用于提高与凸块26的紧密贴合性的金属层25。
金属层25用于使凸块26与芯片座11及引线部12的连接良好。金属层25例如可以是通过电镀法形成的镀层。金属层25的厚度可以为1μm以上且10μm以下。作为构成这样的镀层的金属,可以使用银、银合金、金、金合金、铂族、铜、铜合金、钯等。根据构成金属层25的金属,在需要基底镀敷的情况下,只要应用镍、铜等公知的材料即可。
如图26及图27所示,引线部12的正面具有作为平滑面的第1正面部分56a和作为粗糙面的第2正面部分56b。第1正面部分56a位于引线部12的内侧(芯片座11侧)端部。在第1正面部分56a上形成有金属层25。第1正面部分56a的整体为平滑面。另外,第1正面部分56a位于内引线正面51a的一部分。
第2正面部分56b与第1正面部分56a及金属层25的外侧(芯片座11的相反侧)相邻。第2正面部分56b与第1正面部分56a及金属层25直接相接。该第2正面部分56b的整体为粗糙面。另外,在引线框10A中,第2正面部分56b优选连续地延伸至引线部12与连接条13的连接部。连接条13的正面可以是粗糙面。另外,第2正面部分56b位于内引线正面51a的一部分和端子部正面53a的一部分。
如图27所示,在半导体装置20A中,凸块26设置在金属层25上。凸块26的上端分别与半导体元件21的电极21a连接,并且凸块26的下端经由金属层25分别与芯片座11和引线部12连接。另外,在芯片座11上也可以不必设置金属层25和凸块26。
在本实施方式中,“粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
(引线框的制造方法)
接着,使用图28的(a)-(j)对图26所示的引线框10A的制造方法进行说明。在图28的(a)-(j)中,对与图23的(a)-(i)所示的结构相同的部分标注相同的标号并省略详细的说明。
首先,与第2实施方式(图14的(a)-(e))的情况同样地制作具有芯片座11、和位于芯片座11的周围的引线部12的金属基板31(图28的(a)-(e))。
接着,在金属基板31中的除了正面的一部分以外的区域形成镀层36(图28的(f))。此时,镀层36形成于金属基板31的正面的一部分、背面整个区域和侧面整个区域。另外,镀层36形成于芯片座11的正面的一部分和引线部12的正面的一部分。更具体而言,镀层36形成于芯片座11的芯片座正面11a中的形成金属层25的区域,不形成于除了形成金属层25的区域以外的区域。另外,镀层36形成于芯片座11的芯片座背面11b、第1芯片座侧面11c以及第2芯片座侧面11d。另外,镀层36形成于引线部12的第1正面部分56a、外部端子17、内引线背面51b以及内引线末端面51c。另一方面,镀层36不形成于引线部12的第2正面部分56b。需要说明的是,镀层36也可以不形成于连接条13的正面,也可以形成于连接条13的背面。
此时,如图28的(f)所示,用第1夹具45A隔着橡胶衬垫等弹性部件44A覆盖金属基板31的正面的一部分。通过在该状态下对金属基板31实施电镀,由此在金属基板31中的除了正面的一部分以外的区域形成镀层36。这样,通过在金属基板31的正面的一部分不形成镀层36,能够削减构成镀层36的银等金属的使用量。由此,能够降低引线框10A的制造成本。另外,镀层36的材料和厚度能够与第3实施方式的情况相同。
接着,将存在于形成粗糙面的区域中的一部分镀层36去除(图28的(g))。此时,使存在于金属基板31的正面的一部分和背面的镀层36去除,并将其他镀层36去除。具体而言,将镀层36中的与金属基板31的第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b对应的部分去除。
在此期间,如图28的(g)所示,首先在金属基板31的正面和背面分别配置弹性部件46,利用第2夹具47B隔着橡胶衬垫等弹性部件46夹持金属基板31。此外,金属基板31的正面侧的弹性部件46覆盖金属基板31的正面侧整个区域。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座正面11a、芯片座背面11b、第1正面部分56a以及外部端子17上的镀层36残存。
接着,与上述的图23的(h)所示的工序大致相同地在金属基板31的背面侧设置支承层37。接着,通过使金属基板31中的未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面(图28的(h))。由此,第1芯片座侧面11c、第2芯片座侧面11d、第2正面部分56b、内引线末端面51c以及内引线背面51b成为粗糙面。
接着,与图23的(i)所示的工序大致同样地依次剥离去除支承层37和镀层36(图28的(i))。
然后,如图28的(j)所示,在金属基板31的正面的一部分上形成金属层25。具体而言,在芯片座11的一部分上及引线部12的一部分上形成金属层25。在该情况下,首先在芯片座11和引线部12上,例如通过光刻法形成未图示的规定图案的电镀用抗蚀剂层。接着,在未被该电镀用抗蚀剂层覆盖的部位,例如通过电镀法形成由镀层构成的金属层25。然后,通过去除电镀用抗蚀剂层,由此得到图26所示的引线框10A。
(半导体装置的制造方法)
本实施方式的半导体装置20A的制造方法能够与图24的(a)-(d)所示的半导体装置20的制造方法大致同样地进行。在该情况下,半导体元件21的各电极21a分别经由凸块26和金属层25与芯片座11和引线部12电连接。
这样,根据本实施方式,在金属基板31中的除了正面的一部分以外的区域形成镀层36(图28的(f))。接着,使存在于金属基板31的正面的一部分和背面的镀层36残留,并将其他镀层36去除(图28的(g))。然后,在金属基板31中的未被镀层36覆盖的部分形成粗糙面(图28的(h))。这样,没有将用于形成粗糙面的镀层36设置于金属基板31的整面,而是设置于金属基板31中的除了正面的一部分以外的区域。由此,能够削减构成镀层36的银等金属的使用量。其结果是,能够降低引线框10的制造成本。
另外,根据本实施方式,与金属层25的外侧相邻的第2正面部分56b成为粗糙面。因此,引线部12的表面与密封树脂23的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从引线部12的表面与密封树脂23的界面向半导体元件21侧侵入(参照图29的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20A的可靠性。
另外,根据本实施方式,引线部12的第2正面部分56b成为粗糙面。由此,能够提高第2正面部分56b与密封树脂23的紧密贴合强度,能够抑制引线部12的表面与密封树脂23相互剥离。
另外,根据本实施方式,在半导体装置20A的背面侧,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图29的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20A的可靠性。
(第5实施方式)
参照图30至图37对第5实施方式进行说明。图30至图37是示出第5实施方式的图。在图30至图37中,对与图8至图29所示的实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框的结构)
首先,利用图30和图31对本实施方式的引线框的概要进行说明。图30及图31是示出本实施方式的引线框的图。
在本说明书中,“外周”是指引线框10(金属基板)中的向外侧露出的部分,是包含“正面”、“侧面”以及“背面”的区域。
如图30及图31所示,引线框10的各封装区域10a具备芯片座11和位于芯片座11的周围的引线部12。其中,引线部12的一部分从背面侧起被薄壁化。引线部12的背面中的被薄壁化的部分成为粗糙面。引线部12的背面中的未被薄壁化的部分成为平滑面。
如图31所示,芯片座11具有位于正面侧的芯片座正面11a和位于背面侧的芯片座背面11b。在芯片座正面11a,如后述那样搭载半导体元件21。芯片座背面11b从半导体装置20(后述)向外侧露出。另外,在芯片座11中的朝向引线部12的一侧形成有第1芯片座侧面11c和第2芯片座侧面11d。第1芯片座侧面11c位于芯片座正面11a侧。第2芯片座侧面11d位于芯片座背面11b侧。在该情况下,芯片座11中的第1芯片座侧面11c和第2芯片座侧面11d分别成为粗糙面。另一方面,芯片座11中的芯片座正面11a和芯片座背面11b分别成为平滑面。
在本实施方式中,“粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
关于粗糙面,也可以通过利用例如以过氧化氢和硫酸为主成分的微蚀刻液对后述的金属基板31的外表面进行粗糙化处理而形成。平滑面也可以是不对后述的金属基板31实施这样的粗糙化处理的未加工的面。此外,在图31中,用粗虚线表示被粗糙化的部分(其他剖视图也同样)。
如图31所示,引线部12具有内引线51和端子部53。内引线51位于内侧(芯片座11侧)。端子部53位于外侧(连接条13侧)。内引线51从端子部53向芯片座11侧延伸。在内引线51的正面侧的末端部形成有内部端子。如后所述,该内部端子是经由凸块26与半导体元件21电连接的区域。在内部端子上设置有用于提高与凸块26的紧密贴合性的金属层25。
内引线51从背面侧通过例如半蚀刻而被薄壁化。内引线51具有内引线正面51a和内引线背面51b。内引线正面51a位于正面侧。在内引线正面51a的一部分形成有内部端子。另外,在内引线51中的朝向芯片座11的面上形成有内引线末端面51c。内引线背面51b位于背面侧。
进而,引线部12的内引线末端面51c的整个区域成为粗糙面。另外,虽未图示,但引线部12的沿着长边方向的两侧面也可以成为粗糙面。另一方面,引线部12的内引线51未从正面侧被薄壁化。内引线51的位于正面侧的内引线正面51a的整个区域为平滑面。另外,引线部12的端子部53未从正面侧被薄壁化。端子部53的位于正面侧的端子部正面53a的整个区域为平滑面。
另外,如图31所示,金属层25位于芯片座11及引线部12上。该金属层25形成在芯片座11的一部分上及引线部12的一部分上。金属层25用于使凸块26与芯片座11及引线部12的连接良好。金属层25例如可以是通过电镀法形成的镀层。金属层25的厚度可以为1μm以上且10μm以下。作为构成这样的镀层的金属,可以使用银、银合金、金、金合金、铂族、铜、铜合金、钯等。作为构成金属层25的金属,在需要基底镀敷的情况下,只要应用镍、铜等公知的材料即可。
此外,本实施方式的引线框10的结构可以与第2实施方式的引线框10的结构相同。
(半导体装置的结构)
接下来,利用图32至图34对本实施方式的半导体装置进行说明。图32至图34是示出本实施方式的半导体装置(倒装芯片型)的图。
如图32和图33所示,半导体装置(半导体封装件)20具备芯片座11、半导体元件21、多个引线部12、多个凸块26和密封树脂23。
其中,半导体元件21搭载在芯片座11上。另外,多个引线部12配置在芯片座11的周围。另外,在芯片座11及引线部12上分别形成有金属层25。在金属层25上设置有凸块26。半导体元件21与芯片座11及引线部12经由该凸块26相互电连接。
密封树脂23的一边(半导体装置20的一边)例如可以为0.2mm以上且16mm以下。
凸块(连接部)26例如由铜等导电性良好的金属材料构成,也可以具有实心的大致圆柱形状或大致球形状。凸块26的上端分别与半导体元件21的电极21a连接,并且凸块26的下端经由金属层25分别与芯片座11和引线部12连接。另外,在芯片座11上也可以不必设置金属层25和凸块26。在该情况下,芯片座11和半导体元件21例如也可以通过芯片接合膏等粘接剂相互固定。
图34是示出凸块26的周边的放大剖视图。如图34所示,凸块26也可以包含多个层。例如,凸块26包含位于金属层25侧的第1层26a和位于半导体元件21侧的第2层26b。第1层26a例如也可以包含锡等金属。第1层26a的高度可以设为1μm以上且10μm以下。第2层26b例如也可以包含铜等金属。第2层26b的高度可以为30μm以上且100μm以下。
此外,关于芯片座11和引线部12的结构,除了不包含于半导体装置20的区域以外,与上述的图30以及图31所示的结构相同,所以这里省略详细的说明。
此外,作为半导体装置20,不限于倒装芯片型。例如,也可以代替凸块26,由连接线构成连接部。在该情况下,连接线也可以将半导体元件21与引线部12相互电连接。
此外,本实施方式的半导体装置20的结构可以与第2实施方式的半导体装置20的结构相同。
(引线框的制造方法)
接着,使用图35的(a)-(j)对图30及图31所示的引线框10的制造方法进行说明。图35的(a)-(j)是示出引线框10的制造方法的剖视图(与图31对应的图)。
首先,与第2实施方式(图14的(a)-(e))的情况同样地制作具有芯片座11和位于芯片座11的周围的引线部12的金属基板31(图35的(a)-(e))。
接着,在金属基板31的周围形成镀层36(图35的(f))。此时,在芯片座11、引线部12和连接条13的整周形成镀层36。镀层36的厚度也可以超过0μm且在2μm以下。作为构成镀层36的金属,例如也可以使用银。在镀层36由银镀层构成时,作为电镀用的镀覆液,可以使用以氰化银及***为主成分的银镀覆液。
接着,将存在于形成粗糙面的区域中的一部分镀层36去除。具体而言,将镀层36中的位于金属基板31的正面和背面以外的部分去除(图35的(g))。由此,芯片座11的第1芯片座侧面11c、芯片座11的第2芯片座侧面11d、引线部12的内引线末端面51c以及引线部12的内引线背面51b上的镀层36被去除。
在此期间,如图35的(g)所示,首先在金属基板31的正面和背面分别配置橡胶衬垫等弹性部件46,利用夹具47C隔着弹性部件46夹持金属基板31。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座正面11a、端子部正面53a、芯片座背面11b、内引线正面51a以及外部端子17上的镀层36残留。
接着,如图35的(h)所示,在金属基板31的背面侧设置支承金属基板31的支承层37。支承层37例如也可以是抗蚀剂层。接着,如图35的(h)所示,通过使金属基板31中的未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面。具体而言,第1芯片座侧面11c、第2芯片座侧面11d、内引线末端面51c以及内引线背面51b为粗糙面。在此期间,通过对金属基板31供给微蚀刻液,由此,除了被镀层36覆盖的部分以外,在金属基板31的整体形成粗糙面。在此,微蚀刻液是指将金属表面稍微溶解而形成微细的凹凸的粗糙面的表面处理剂。例如在使由铜或铜合金构成的金属基板31粗糙化的情况下,也可以使用以过氧化氢水和硫酸为主成分的微蚀刻液。
接着,如图35的(i)所示,依次剥离去除支承层37和镀层36。
之后,如图35的(j)所示,在芯片座11及引线部12上形成金属层25。在该情况下,首先在芯片座11和引线部12上,例如通过光刻法形成未图示的规定图案的电镀用抗蚀剂层。接着,在未被该电镀用抗蚀剂层覆盖的部位,例如通过电镀法形成由镀层构成的金属层25。然后,通过去除电镀用抗蚀剂层,由此得到图30及图31所示的引线框10。
(半导体装置的制造方法)
如图36的(a)-(d)所示,本实施方式的半导体装置20的制造方法能够与第2实施方式的半导体装置20的制造方法大致同样地进行。在该情况下,半导体元件21的各电极21a与芯片座11及引线部12分别经由凸块26及金属层25相互电连接。
然而,可以想到:在长期使用这样制作的半导体装置20的期间,空气中的水分等会从半导体装置20的背面侧经由密封树脂23与芯片座11或引线部12的界面而侵入。对此,根据本实施方式,引线部12的内引线背面51b与内引线末端面51c成为粗糙面。另外,芯片座11的第1芯片座侧面11c及第2芯片座侧面11d分别成为粗糙面。因此,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图37的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。
特别是,在倒装芯片型的半导体装置20中,半导体元件21的电极21a朝向背面侧。因此,在倒装芯片型的半导体装置20中,从半导体装置20的背面到半导体元件21的电极21a的距离容易变短。对此,根据本实施方式,引线部12的背面中的被薄壁化的部分成为粗糙面。由此,能够更有效地抑制水分从密封树脂23与引线部12的界面向半导体元件21侧侵入。
另外,根据本实施方式,引线部12的内引线背面51b和内引线末端面51c成为粗糙面。另外,芯片座11的第1芯片座侧面11c及第2芯片座侧面11d分别成为粗糙面。由此,能够提高芯片座11及引线部12与密封树脂23的紧密贴合强度,能够抑制芯片座11及引线部12与密封树脂23相互剥离。
(第6实施方式)
接着,参照图38至图41对第6实施方式进行说明。图38至图41是示出第6实施方式的图。图38至图41所示的第6实施方式的主要差异点在于:在引线部12的正面形成有粗糙面,其他结构与上述的第5实施方式大致相同。在图38至图41中,对与图8至图37所示的实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框及半导体装置的结构)
图38是示出本实施方式的引线框10A的剖视图,图39是示出本实施方式的半导体装置20A的剖视图。
在图38所示的引线框10A及图39所示的半导体装置20A中,引线部12的正面具有作为平滑面的第1正面部分54a和作为粗糙面的第2正面部分54b。
第1正面部分54a与金属层25的外侧(芯片座11的相反侧)相邻。第1正面部分54a与金属层25直接相接。该第1正面部分54a的整体为平滑面。第1正面部分54a的沿着引线部12的长边方向的长度(X方向上的长度)LA可以为25μm以上且200μm以下,优选为50μm以上且100μm以下。此外,第1正面部分54a位于内引线正面51a的一部分,但不限于此。第1正面部分54a例如也可以位于内引线正面51a的一部分和端子部正面53a的一部分。
第2正面部分54b与第1正面部分54a的外侧相邻。即,第2正面部分54b与第1正面部分54a直接相接。该第2正面部分54b的整体为粗糙面。另外,在引线框10A中,第2正面部分54b优选连续地延伸至引线部12与连接条13的连接部。连接条13的正面可以是粗糙面。另外,第2正面部分54b位于内引线正面51a的一部分和端子部正面53a的一部分,但不限于此。第2正面部分54b也可以位于端子部正面53a的一部分。
在本实施方式中,”粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
(引线框的制造方法)
接着,使用图40的(a)-(j)对图38所示的引线框10A的制造方法进行说明。在图40的(a)-(j)中,对与图35的(a)-(j)所示的结构相同的部分标注相同的标号并省略详细的说明。
首先,与第2实施方式(图14的(a)-(e))的情况同样地制作具有芯片座11和位于芯片座11的周围的引线部12的金属基板31(图40的(a)-(e))。
接着,与上述的图35的(f)所示的工序大致相同地在金属基板31的整周形成镀层36(图40的(f))。
接着,将镀层36中的与金属基板31的第1芯片座侧面11c、第2芯片座侧面11d、第2正面部分54b、内引线末端面51c以及内引线背面51b对应的部分去除(图40的(g))。
在此期间,如图40的(g)所示,首先在金属基板31的正面和背面分别配置橡胶衬垫等弹性部件46,利用夹具47D隔着弹性部件46夹持金属基板31。另外,金属基板31的正面侧的弹性部件46覆盖芯片座正面11a、与第1正面部分54a对应的区域、以及引线部12的设置金属层25的区域。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、第2正面部分54b、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座正面11a、芯片座背面11b、第1正面部分54a以及外部端子17上的镀层36残留。
接着,与上述的图35的(h)所示的工序大致相同地在金属基板31的背面侧设置支承层37。接着,通过使金属基板31中的未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面(图40的(h))。由此,第1芯片座侧面11c、第2芯片座侧面11d、第2正面部分54b、内引线末端面51c以及内引线背面51b成为粗糙面。
接着,与图35的(i)所示的工序大致同样地依次剥离去除支承层37和镀层36(图40的(i))。
然后,与上述的图35的(j)所示的工序大致相同地在芯片座11及引线部12上形成金属层25。这样,能够得到图38所示的引线框10A(图40的(j))。
(半导体装置的制造方法)
本实施方式的半导体装置20A的制造方法能够与图36的(a)-(d)所示的半导体装置20的制造方法大致同样地进行。
根据本实施方式,引线部12的正面中的与金属层25的外侧相邻的第1正面部分54a成为平滑面。由此,在芯片座11上搭载半导体元件21时,能够抑制凸块26所含的锡等沿着第1正面部分54a流出(参照图41的箭头FC)。另一方面,若假设第1正面部分54a为粗糙面,则凸块26所含的锡等由于表面张力而有可能沿着第1正面部分54a流出。
另外,根据本实施方式,与第1正面部分54a的外侧相邻的第2正面部分54b为粗糙面。因此,引线部12的表面与密封树脂23的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从引线部12的表面与密封树脂23的界面向半导体元件21侧侵入(参照图41的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20A的可靠性。
另外,根据本实施方式,引线部12的第2正面部分54b成为粗糙面。由此,能够提高第2正面部分54b与密封树脂23的紧密贴合强度,能够抑制引线部12的表面与密封树脂23相互剥离。
另外,根据本实施方式,在半导体装置20A的背面侧,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图41的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20A的可靠性。
(第7实施方式)
接着,参照图42至图45对第7实施方式进行说明。图42至图45是示出第7实施方式的图。图42至图45所示的第7实施方式的主要差异点在于:在引线部12的正面形成有凹部18,其他结构与上述的第5实施方式大致相同。在图42至图45中,对与图8至图41所示的实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框及半导体装置的结构)
图42是示出本实施方式的引线框10B的剖视图,图43是示出本实施方式的半导体装置20B的剖视图。
在图42所示的引线框10B及图43所示的半导体装置20B中,在引线部12的正面中的、金属层25的外侧(芯片座11的相反侧)形成有凹部18。另外,与凹部18的外侧相邻的部分(第3正面部分54c)成为粗糙面。凹部18的内表面为平滑面。位于凹部18与金属层25之间的部分(第4正面部分54d)成为平滑面。
第4正面部分54d与金属层25的外侧(芯片座11的相反侧)相邻。第4正面部分54d与金属层25直接相接。该第4正面部分54d的整体为平滑面。第4正面部分54d的沿着引线部12的长边方向的长度(X方向上的长度)LB可以为25μm以上且200μm以下,优选为50μm以上且100μm以下。
凹部18与第4正面部分54d的外侧(芯片座11的相反侧)相邻。凹部18与第4正面部分54d直接相接。该凹部18的内表面的整体为平滑面。凹部18的沿着引线部12的长边方向的长度(X方向上的长度)Lc可以为50μm以上且150μm以下,优选可以为75μm以上且100μm以下。凹部18的深度可以为25μm以上且125μm以下,优选为50μm以上且100μm以下。凹部18的平面形状例如可以是圆形、四边形等多边形。凹部18设置于引线部12的宽度方向的一部分。但是不限于此,凹部18也可以遍及引线部12的宽度方向整个区域而设置。
第3正面部分54c与凹部18的外侧(芯片座11的相反侧)相邻。第3正面部分54c与凹部18直接相接。该第3正面部分54c的整体为粗糙面。另外,在引线框10B中,第3正面部分54c优选连续地延伸至引线部12与连接条13的连接部。连接条13的正面可以是粗糙面。
在本实施方式中,“粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
(引线框的制造方法)
接着,使用图44的(a)-(j)对图42所示的引线框10B的制造方法进行说明。在图44的(a)-(j)中,对与图35的(a)-(j)所示的结构相同的部分标注相同的标号并省略详细的说明。
首先,与上述的图35的(a)、(b)所示的工序大致相同地准备金属基板31(图44的(a)),在金属基板31的正反面分别形成感光性抗蚀剂32a、33a(图44的(b))。
接着,与上述图35的(c)所示的工序大致相同地形成具有开口部32b、33b的蚀刻用抗蚀剂层32、33(图44的(c))。另外,此时,在与凹部18对应的区域也形成开口部32b。
接着,与上述的图35的(d)所示的工序大致相同地通过对金属基板31实施蚀刻而形成芯片座11、引线部12及连接条13的外形(图44的(d))。另外,此时在引线部12的正面形成凹部18。接着,与上述的图35的(e)所示的工序大致同样地剥离去除蚀刻用抗蚀剂层32、33(图44的(e))。
接着,与上述的图35的(f)所示的工序大致相同地在金属基板31的整周形成镀层36(图44的(f))。另外,此时在凹部18内也形成镀层36。
接着,将镀层36中的与金属基板31的第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、内引线末端面51c以及内引线背面51b对应的部分去除(图44的(g))。
在此期间,如图44的(g)所示,首先在金属基板31的正面和背面分别配置橡胶衬垫等弹性部件46,利用夹具47E隔着弹性部件46夹持金属基板31。另外,金属基板31的正面侧的弹性部件46覆盖芯片座正面11a、凹部18、与第4正面部分54d对应的区域、以及引线部12的设置金属层25的区域。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座正面11a、芯片座背面11b、凹部18的内表面、第4正面部分54d以及外部端子17上的镀层36残留。
接着,与上述的图35的(h)所示的工序大致相同地在金属基板31的背面侧设置支承层37。接着,通过使金属基板31中的未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面(图44的(h))。由此,第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、内引线末端面51c以及内引线背面51b成为粗糙面。
接着,与图35的(i)所示的工序大致同样地依次剥离去除支承层37和镀层36(图44的(i))。
然后,与上述的图35的(j)所示的工序大致相同地在芯片座11及引线部12上形成金属层25。这样,能够得到图42所示的引线框10B(图44的(j))。
(半导体装置的制造方法)
本实施方式的半导体装置20B的制造方法能够与图36的(a)-(d)所示的半导体装置20的制造方法大致同样地进行。
根据本实施方式,引线部12的正面中的与金属层25的外侧相邻的第4正面部分54d成为平滑面。由此,在芯片座11上搭载半导体元件21时,能够抑制凸块26所含的锡等沿着第4正面部分54d流出(参照图45的箭头FC)。另一方面,若假设第4正面部分54d为粗糙面,则凸块26所含的锡等由于表面张力而有可能沿着第4正面部分54d流出。
另外,根据本实施方式,在引线部12的正面中的、金属层25的外侧形成有凹部18。由此,即使在凸块26所含的锡等沿着第4正面部分54d流出的情况下,也能够通过凹部18来承接流出的锡等。由此,能够抑制流出的锡等到达第3正面部分54c侧。
另外,根据本实施方式,与凹部18的外侧相邻的第3正面部分54c为粗糙面。因此,引线部12的表面与密封树脂23的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从引线部12的表面与密封树脂23的界面向半导体元件21侧侵入(参照图45的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20B的可靠性。
另外,根据本实施方式,引线部12的第3正面部分54c成为粗糙面。由此,能够提高第3正面部分54c与密封树脂23的紧密贴合强度,能够抑制引线部12的表面与密封树脂23相互剥离。
另外,根据本实施方式,在半导体装置20B的背面侧,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图45的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20B的可靠性。
(第8实施方式)
接着,参照图46至图49对第8实施方式进行说明。图46至图49是示出第8实施方式的图。图46至图49所示的第8实施方式的主要差异点在于:凹部18的内表面为粗糙面,其他结构与上述的第7实施方式大致相同。在图46至图49中,对与图8至图45所示的实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框及半导体装置的结构)
图46是示出本实施方式的引线框10C的剖视图,图47是示出本实施方式的半导体装置20C的剖视图。
在图46所示的引线框10C及图47所示的半导体装置20C中,在引线部12的正面中的、金属层25的外侧(芯片座11的相反侧)形成有凹部18。另外,与凹部18的外侧相邻的部分(第3正面部分54c)成为粗糙面。凹部18的内表面的整体为粗糙面。位于凹部18与金属层25之间的部分(第4正面部分54d)成为平滑面。
在本实施方式中,”粗糙面”和“平滑面”的定义及测量方法与第2实施方式的情况相同。
(引线框的制造方法)
接着,使用图48的(a)-(j)对图46所示的引线框10C的制造方法进行说明。在图48的(a)-(j)中,对与图35的(a)-(j)所示的结构相同的部分标注相同的标号并省略详细的说明。
首先,与上述的图35的(a)、(b)所示的工序大致同样地准备金属基板31(图48的(a)),在金属基板31的正面和背面分别形成感光性抗蚀剂32a、33a(图48的(b))。
接着,与上述的图35的(c)所示的工序大致相同地形成具有开口部32b、33b的蚀刻用抗蚀剂层32、33(图48的(c))。另外,此时,在与凹部18对应的区域也形成开口部32b。
接着,与上述的图35的(d)所示的工序大致相同地通过对金属基板31实施蚀刻而形成芯片座11、引线部12及连接条13的外形(图48的(d))。另外,此时在引线部12的正面形成凹部18。接着,与上述的图35的(e)所示的工序大致同样地剥离去除蚀刻用抗蚀剂层32、33(图48的(e))。
接着,与上述的图35的(f)所示的工序大致相同地在金属基板31的整周形成镀层36(图48的(f))。另外,此时在凹部18内也形成镀层36。
接着,将镀层36中的与金属基板31的第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、凹部18、内引线末端面51c以及内引线背面51b对应的部分去除(图48的(g))。
在此期间,如图48的(g)所示,首先在金属基板31的正面和背面分别配置橡胶衬垫等弹性部件46,利用夹具47F隔着弹性部件46夹持金属基板31。另外,金属基板31的正面侧的弹性部件46覆盖芯片座正面11a、与第4正面部分54d对应的区域以及引线部12的设置金属层25的区域。接着,将未被弹性部件46覆盖的部分的镀层36剥离去除。由此,第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、凹部18、内引线末端面51c以及内引线背面51b露出。另一方面,被弹性部件46覆盖的芯片座正面11a、芯片座背面11b、第4正面部分54d以及外部端子17上的镀层36残留。
接着,与上述的图35的(h)所示的工序大致相同地在金属基板31的背面侧设置支承层37。接着,通过使金属基板31中未被镀层36覆盖的部分粗糙化,由此在未被镀层36覆盖的部分形成粗糙面(图48的(h))。由此,第1芯片座侧面11c、第2芯片座侧面11d、第3正面部分54c、凹部18的内表面、内引线末端面51c以及内引线背面51b成为粗糙面。
接着,与图35的(i)所示的工序大致同样地依次剥离去除支承层37和镀层36(图48的(i))。
然后,与上述的图35的(j)所示的工序大致相同地在芯片座11及引线部12上形成金属层25。这样,能够得到图46所示的引线框10C(图48的(j))。
(半导体装置的制造方法)
本实施方式的半导体装置20C的制造方法能够与图36的(a)-(d)所示的半导体装置20的制造方法大致同样地进行。
根据本实施方式,引线部12的正面中的与金属层25的外侧相邻的第4正面部分54d成为平滑面。由此,在芯片座11上搭载半导体元件21时,能够抑制凸块26所含的锡等沿着第4正面部分54d流出(参照图49的箭头FC)。另一方面,若假设第4正面部分54d为粗糙面,则凸块26所含的锡等由于表面张力而有可能沿着第4正面部分54d流出。
另外,根据本实施方式,在引线部12的正面中的、金属层25的外侧形成有凹部18。由此,即使在凸块26所含的锡等沿着第4正面部分54d流出的情况下,也能够通过凹部18来承接流出的锡等。由此,能够抑制流出的锡等到达第3正面部分54c侧。
另外,根据本实施方式,凹部18的内表面和第3正面部分54c成为粗糙面。因此,引线部12的表面与密封树脂23的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从引线部12的表面与密封树脂23的界面向半导体元件21侧侵入(参照图49的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20C的可靠性。
另外,根据本实施方式,凹部18的内表面和第3正面部分54c成为粗糙面。由此,能够提高凹部18及第3正面部分54c与密封树脂23的紧密贴合强度,能够抑制引线部12的表面与密封树脂23相互剥离。
另外,根据本实施方式,在半导体装置20C的背面侧,密封树脂23与芯片座11或引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11或引线部12的界面向半导体元件21侧侵入(参照图49的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20C的可靠性。
(第9实施方式)
参照图50至图57对第9实施方式进行说明。图50至图57是示出第9实施方式的图。在图50至图57中,对与图8至图49所示的实施方式相同的部分标注相同的标号并省略详细的说明。
(引线框的结构)
首先,利用图50和图51对本实施方式的引线框的概要进行说明。图50及图51是示出本实施方式的引线框的图。
如图50和图51所示,引线框10的各封装区域10a具备芯片座11和位于芯片座11周围的引线部12。其中,引线部12的一部分从背面侧起被薄壁化。引线部12的背面中的被薄壁化的部分成为粗糙面。引线部12的背面中的未被薄壁化的部分成为平滑面。
如图51所示,芯片座11具有位于正面侧的芯片座正面11a和位于背面侧的芯片座背面11b。在芯片座正面11a,如后述那样搭载半导体元件21。芯片座背面11b从半导体装置20(后述)向外侧露出。另外,在芯片座11中的朝向引线部12的一侧形成有芯片座侧面11h。芯片座侧面11h在厚度方向(Z方向)上从芯片座正面11a侧延伸到芯片座背面11b侧。在该情况下,芯片座侧面11h成为粗糙面。即,在芯片座侧面11h形成有第3粗糙面R3。另一方面,芯片座背面11b为平滑面。
在本实施方式中,“粗糙面”是指S-ratio为1.10以上的面。“平滑面”是指S-ratio小于1.10的面。粗糙面是比平滑面粗糙的面。另外,“粗糙面”的S-ratio优选为1.10以上且2.30以下。“平滑面”的S-ratio优选为1.00以上且小于1.10。在此,“S-ratio”表示利用光干涉式测量仪将作为测量对象的面分割为多个像素并进行测量而得到的表面积率。具体而言,使用Hitachi High-Tech Science公司制的VertScan,将作为测量对象的面分割为多个像素进行测量,将得到的表面积除以观察面积而算出。
粗糙面也可以通过利用例如微蚀刻液对后述的金属基板31的外表面进行粗糙化处理而形成。作为这样的微蚀刻液,可列举出以硫酸或盐酸为主成分的微蚀刻液(例如后述的第1微蚀刻液)。或者,作为微蚀刻液,也可以使用以过氧化氢和硫酸为主成分的微蚀刻液(例如后述的第2微蚀刻液)。平滑面也可以是不对后述的金属基板31实施这样的粗糙化处理的未加工的面。另外,在图51中,用细虚线表示粗糙度相对光滑的粗糙面(例如后述的第1粗糙面R1)。另外,在图51中,用粗虚线表示粗糙度相对较粗糙的粗糙面(例如后述的第2粗糙面R2、第3粗糙面R3、第4粗糙面R4以及第5粗糙面R5)(其他剖视图也相同)。
芯片座11的芯片座正面11a是如后述那样经由芯片贴装糊剂等粘接剂24与半导体元件21接合的区域(内部端子)。芯片座正面11a也可以是未通过半蚀刻等而被薄壁化的区域。另外,在芯片座正面11a形成有第1粗糙面R1。在此,第1粗糙面R1的粗糙度比后述的引线部12的第2粗糙面R2的粗糙度光滑(不粗糙)。具体而言,第1粗糙面R1的S-ratio可以为1.10以上且小于1.30。
在本实施方式中,第1粗糙面R1遍及芯片座正面11a的整个区域而形成。但是,不限于此,第1粗糙面R1也可以形成于芯片座正面11a的一部分。特别优选的是,第1粗糙面R1形成于芯片座正面11a中的、半导体元件21的搭载区域的外侧周缘。由此,如后所述,能够抑制粘接剂24中的环氧树脂等成分由于芯片座正面11a的毛细管现象而渗出的现象(渗出)。另外,第1粗糙面R1也可以沿着芯片座11的周缘的整个区域形成。在第1粗糙面R1形成于芯片座正面11a的一部分的情况下,第1粗糙面R1以外的部分也可以成为平滑面。或者,芯片座正面11a的除了第1粗糙面R1以外的部分也可以是比第1粗糙面R1的粗糙度大的粗糙面。例如,芯片座正面11a的除了第1粗糙面R1以外的部分的S-ratio也可以为1.30以上且2.30以下。
参照图51,芯片座背面11b例如没有通过半蚀刻而被薄壁化,成为与加工前的金属基板(后述的金属基板31)同样的平滑面。芯片座背面11b在半导体装置20(后述)被制造后从半导体装置20向外侧露出。
各引线部12分别如后述那样经由连接线22与半导体元件21连接,并且在与芯片座11之间隔着空间而配置。多个引线部12沿着连接条13的长边方向互相隔开间隔地配置。各引线部12分别从连接条13伸出。
如图51所示,引线部12具有内引线51和端子部53。内引线51位于内侧(芯片座11侧)。端子部53位于外侧(连接条13侧)。内引线51从端子部53向芯片座11侧延伸。在内引线51的正面侧形成有内部端子。该内部端子是如后述那样经由连接线22与半导体元件21电连接的区域。在内部端子上设置有用于提高与连接线22的紧密贴合性的金属层25。
在本实施方式中,引线部12的背面中的被薄壁化的部分成为粗糙面。具体而言,引线部12的内引线51从背面侧被薄壁化。位于内引线51的背面侧的内引线背面51b的整个区域为粗糙面。即,在内引线背面51b形成有第4粗糙面R4。另一方面,引线部12的背面中的未被薄壁化的部分成为平滑面。具体而言,引线部12的端子部53未从背面侧被薄壁化。位于端子部53的背面侧的外部端子17的整个区域为平滑面。
进而,引线部12的内引线末端面51c的整个区域成为粗糙面。即,在内引线末端面51c形成有第5粗糙面R5。另外,虽未图示,但引线部12的沿着长边方向的两侧面也可以成为粗糙面。另一方面,引线部12的内引线51未从正面侧被薄壁化。另外,引线部12的端子部53未从正面侧被薄壁化。
由内引线51的内引线正面51a和端子部53的端子部正面53a构成了引线正面12a。引线正面12a是未通过半蚀刻等从正面侧被薄壁化的区域。在引线正面12a形成有作为平滑面的区域的平滑面区域S和作为粗糙面的区域的第2粗糙面R2。
平滑面区域S位于引线部12的内侧(芯片座11侧)端部。在平滑面区域S上形成有金属层25。在该情况下,金属层25在俯视时覆盖平滑面区域S的整体。金属层25例如可以是通过电镀法形成的镀层。金属层25的厚度可以为1μm以上且10μm以下。作为构成这样的镀层的金属,可以使用银、银合金、金、金合金、铂族、铜、铜合金、钯等。根据构成金属层25的金属,在需要基底镀敷的情况下,只要应用镍、铜等公知的材料即可。
在该情况下,在各引线部12的引线正面12a分别形成有一个平滑面区域S。但是不限于此,也可以在各引线部12的引线正面12a分别形成多个平滑面区域S。另外,在各引线部12的引线正面12a也可以不形成平滑面区域S。即,各引线部12的引线正面12a的整体也可以成为第2粗糙面R2。
第2粗糙面R2位于平滑面区域S和金属层25的外侧(连接条13侧)。在该情况下,第2粗糙面R2仅设置于比平滑面区域S靠外侧(连接条13侧)的位置。然而,不限于此,第2粗糙面R2也可以设置成在俯视时包围平滑面区域S。引线正面12a也可以仅由平滑面区域S和第2粗糙面R2构成。
在本实施方式中,第2粗糙面R2的粗糙度大于上述的芯片座11的第1粗糙面R1的粗糙度。具体而言,第2粗糙面R2的S-ratio可以为1.30以上且2.30以下。另一方面,如上所述,第1粗糙面R1的S-ratio可以为1.10以上且小于1.30。
上述的芯片座11的第3粗糙面R3的粗糙度也可以大于第1粗糙面R1的粗糙度。第3粗糙面R3的S-ratio可以为1.30以上且2.30以下。另外,引线部12的第4粗糙面R4的粗糙度也可以大于上述的第1粗糙面R1的粗糙度。第4粗糙面R4的S-ratio可以为1.30以上且2.30以下。另外,引线部12的第5粗糙面R5的粗糙度也可以大于上述的第1粗糙面R1的粗糙度。第5粗糙面R5的S-ratio可以为1.30以上且2.30以下。
此外,第2粗糙面R2、第3粗糙面R3、第4粗糙面R4以及第5粗糙面R5的粗糙度的大小关系不限。第2粗糙面R2、第3粗糙面R3、第4粗糙面R4以及第5粗糙面R5的粗糙度可以相互不同,也可以彼此相同。
此外,本实施方式的引线框10的结构可以与第2实施方式的引线框10的结构相同。
(半导体装置的结构)
接下来,利用图52和图53对本实施方式的半导体装置进行说明。图52和图53是示出本实施方式的半导体装置(QFN型)的图。
如图52及图53所示,半导体装置(半导体封装件)20具备芯片座11、半导体元件21、多个引线部12、多个连接线22及密封树脂23。
其中,半导体元件21搭载在芯片座11上。多个连接线22分别将半导体元件21与引线部12的金属层25电连接。在该情况下,连接线22构成为连接部件。密封树脂23对芯片座11、引线部12、半导体元件21及连接线22进行树脂密封。
芯片座11和引线部12由上述引线框10制成。在这种情况下,第1粗糙面R1形成于芯片座11的芯片座正面11a。另外,第2粗糙面R2形成在引线部12的引线正面12a中的比金属层25靠外侧(远离芯片座11的一侧)的位置。引线部12的第2粗糙面R2的粗糙度大于芯片座11的第1粗糙面R1的粗糙度。
另外,在芯片座11的芯片座侧面11h形成有第3粗糙面R3。第3粗糙面R3的粗糙度大于第1粗糙面R1的粗糙度。在芯片座侧面11h紧密贴合有密封树脂23。引线部12的内引线51从背面侧被薄壁化。内引线51的内引线背面51b成为第4粗糙面R4。第4粗糙面R4的粗糙度大于第1粗糙面R1的粗糙度。在内引线背面51b紧密贴合有密封树脂23。另外,在内引线51的内引线末端面51c形成有第5粗糙面R5。第5粗糙面R5的粗糙度大于第1粗糙面R1的粗糙度。在内引线末端面51c紧密贴合有密封树脂23。引线部12的端子部53未从背面侧被薄壁化。位于端子部53的背面的外部端子17为平滑面。外部端子17从密封树脂23向外侧露出。
作为半导体元件21,可以使用以往通常使用的各种半导体元件,没有特别限定,例如可以使用集成电路、大规模集成电路、晶体管、晶闸管、二极管等。该半导体元件21具有分别安装有连接线22的多个电极21a。另外,半导体元件21例如通过芯片贴装糊剂等粘接剂24固定于芯片座11的正面。粘接剂24也可以是包含银膏及环氧树脂等成分的环氧树脂系的粘接剂。
各连接线22例如由金、铜等导电性良好的材料构成。各连接线22各自的一端与半导体元件21的电极21a连接,并且其另一端分别与位于各引线部12上的金属层25连接。作为连接部件,也可以代替连接线22而使用凸块等导电体。在该情况下,能够通过倒装芯片接合剂将半导体元件21与引线部12连接。
作为密封树脂23,能够使用有机硅树脂或环氧树脂等热固化性树脂、或者PPS树脂等热塑性树脂。密封树脂23整体的厚度也可以设为300μm以上且1500μm以下左右。另外,密封树脂23的一边(半导体装置20的一边)例如也可以设为0.2mm以上且20mm以下。此外,在图52中,省略了密封树脂23中的位于比引线部12和半导体元件21靠正面侧的部分的表示。
此外,关于芯片座11及引线部12的结构,除了不包含于半导体装置20的区域以外,与上述的图50及图51所示的结构相同,所以这里省略详细的说明。
(引线框的制造方法)
接着,使用图54的(a)-(e)及图55的(a)-(h)对图50及图51所示的引线框10的制造方法进行说明。图54的(a)-(e)和图55的(a)-(h)是示出引线框10的制造方法的剖视图(与图51对应的图)。
首先,与第2实施方式(图14的(a)-(e))的情况同样地制作具有芯片座11和位于芯片座11的周围的引线部12的金属基板31(图54的(a)-(e))。
接着,在金属基板31的周围形成镀层(覆盖层)36(图55的(a))。此时,镀层36可以形成在芯片座11、引线部12和连接条13的向外侧露出的部分的整体上。镀层36的厚度也可以超过0μm且在2μm以下。作为构成镀层36的金属,例如也可以使用银。在镀层36由银镀层构成时,作为电镀用的镀覆液,可以使用以氰化银及***为主成分的银镀覆液。
接着,将金属基板31中的、在形成第1粗糙面R1的区域中存在的镀层36去除。具体而言,将位于芯片座11的芯片座正面11a的整个区域的镀层36去除(图55的(b))。在该情况下,例如利用夹具分别隔着弹性部件夹持金属基板31中的除了芯片座正面11a以外的正面和背面。接着,可以将未被弹性部件和夹具覆盖的部分的镀层36剥离去除。由此,芯片座正面11a上的镀层36被去除。
接着,通过使金属基板31中的未被镀层36覆盖的部分粗糙化,由此在该部分形成第1粗糙面R1(图55的(c))。具体而言,通过对金属基板31供给第1微蚀刻液,由此在未被镀层36覆盖的芯片座正面11a的整体形成第1粗糙面R1。在此,第1微蚀刻液是指将金属表面略微溶解而形成微细凹凸的第1粗糙面R1的表面处理剂。例如在对由铜或铜合金构成的金属基板31进行粗面化的情况下,作为第1微蚀刻液,可使用以硫酸或盐酸为主成分的微蚀刻液。
接着,将金属基板31中的、在除了引线正面12a的平滑面区域S(形成金属层25的区域)以外区域中存在的镀层36去除。在该情况下,例如利用夹具分别隔着弹性部件夹持金属基板31中的除了平滑面区域S以外的正面及背面。接着,也可以将未被弹性部件和夹具覆盖的部分的镀层36剥离去除。由此,位于芯片座11的芯片座背面11b和芯片座侧面11h的镀层36被去除。另外,在引线部12中,位于引线正面12a的除平滑面区域S以外的部分、内引线背面51b、内引线末端面51c及外部端子17的镀层36被去除。
接着,在金属基板31的正面及背面分别设置保护层37A(图55的(e))。保护层37A例如也可以是抗蚀剂层。正面侧的保护层37A覆盖芯片座11的芯片座正面11a、和引线部12的平滑面区域S上的镀层36。此时,正面侧的保护层37A覆盖芯片座11的第1粗糙面R1的整个区域。另外,正面侧的保护层37A也可以覆盖平滑面区域S上的镀层36的一部分或整个区域。背面侧的保护层37A覆盖芯片座11的芯片座背面11b和引线部12的外部端子17。
接着,通过使金属基板31中的未被镀层36和保护层37A覆盖的部分粗糙化,由此在未被镀层36和保护层37A覆盖的部分形成粗糙面(图55的(f))。具体而言,在引线部12的引线正面12a的一部分形成第2粗糙面R2。第3粗糙面R3形成于芯片座11的芯片座侧面11h。另外,第4粗糙面R4形成于引线部12的内引线背面51b。进而,第5粗糙面R5形成于引线部12的内引线末端面51c。
在此期间,对金属基板31供给第2微蚀刻液。由此,除了被镀层36和保护层37A覆盖的部分以外,在金属基板31的整体形成粗糙面。在此,第2微蚀刻液是指将金属表面稍微溶解而形成微细凹凸的粗糙面的表面处理剂。例如在使由铜或铜合金构成的金属基板31粗糙化的情况下,作为第2微蚀刻液,也可以使用以过氧化氢水和硫酸为主成分的微蚀刻液。第2微蚀刻液可以包含与上述第1微蚀刻液不同的成分。与第1微蚀刻液相比,第2微蚀刻液使金属更粗糙。因此,第2粗糙面R2、第3粗糙面R3、第4粗糙面R4以及第5粗糙面R5分别比第1粗糙面R1粗糙。
接着,将金属基板31中的正面侧的保护层37A和镀层36分别剥离去除(图55的(g))。此时,覆盖引线正面12a的镀层36被去除,平滑面区域S露出。另外,背面侧的保护层37A残留在金属基板31上。
然后,在引线部12的平滑面区域S上形成金属层25(图55的(h))。在该情况下,首先,在除了平滑面区域S以外的芯片座11和引线部12上,例如通过光刻法形成未图示的规定图案的镀覆用的抗蚀剂层。接着,在未被镀覆用的抗蚀剂层覆盖的平滑面区域S中,例如通过电镀法形成由镀覆层构成的金属层25。然后,将镀覆用的抗蚀剂层去除,由此得到图50及图51所示的引线框10。
(半导体装置的制造方法)
接下来,使用图56的(a)-(e)对图52及图53所示的半导体装置20的制造方法进行说明。图56的(a)-(e)是示出半导体装置20的制造方法的剖视图(与图53对应的图)。
首先,通过例如图54的(a)-(e)及图55的(a)-(h)所示的方法制作引线框10(图56的(a))。
接着,在引线框10的芯片座11上搭载半导体元件21。在该情况下,例如使用芯片贴装糊剂等粘接剂24将半导体元件21载置并固定在芯片座11上(图56的(b))。粘接剂24也可以是包含银膏及环氧树脂等成分的环氧树脂系的粘接剂。此时,半导体元件21经由粘接剂24配置在芯片座正面11a的第1粗糙面R1上。另外,第1粗糙面R1沿着半导体元件21和粘接剂24的外周设置。
接着,将半导体元件21的各电极21a与形成于各引线部12的金属层25分别通过连接线(连接部件)22相互电连接(图56的(c))。
接着,通过对引线框10注射成型或传递成型热固化性树脂或热塑性树脂,由此形成密封树脂23(图56的(d))。由此,对芯片座11、引线部12、半导体元件21及连接线22进行树脂密封。
然后,针对每个封装区域10a将引线框10和密封树脂23切断。由此,引线框10按每个半导体装置20被分离,得到图52及图53所示的半导体装置20(图56的(e))。
另外,在像这样制作半导体装置20的期间,执行将粘接剂24加热固化的工序(图56的(b))。具体而言,在将芯片贴装糊剂等粘接剂24涂布于芯片座11、并将半导体元件21搭载于芯片座11后,将粘接剂24加热固化。此时,涂布的粘接剂24中的环氧树脂等成分有可能由于芯片座正面11a的毛细管现象而渗出。将这样的现象也称为渗出或环氧渗出。
与此相对,根据本实施方式,在芯片座11的芯片座正面11a上形成有第1粗糙面R1。与第2粗糙面R2的粗糙度相比,第1粗糙面R1的粗糙度被抑制。由此,能够抑制粘接剂24中的环氧树脂等由于芯片座正面11a的凹凸所引起的毛细管现象而渗出的现象(渗出)(参照图57的箭头E)。另一方面,也可以考虑使粘接剂24的周围的芯片座正面11a为平滑面。但是,如果粘接剂24中的环氧树脂的粘度低,则环氧树脂反而容易沿着作为平滑面的芯片座正面11a流动。因此,在本实施方式中,使芯片座正面11a的粗糙度适度地粗糙到不产生毛细管现象的程度(设为第1粗糙面R1)。由此,无论粘接剂24中的环氧树脂的粘度如何,都能够抑制环氧树脂沿着芯片座正面11a流动。
另外,如果长时间使用这样的半导体装置20,则空气中的水分等有可能从半导体装置20的侧面侧或背面侧侵入。例如,可以想到:水分等会经由密封树脂23与芯片座11或引线部12的界面侵入。
对此,根据本实施方式,在引线部12的引线正面12a形成有第2粗糙面R2。因此,引线正面12a与密封树脂23的界面处的水分的侵入路径的距离变长。由此,可抑制水分从引线正面12a与密封树脂23的界面向半导体元件21侧侵入(参照图57的箭头FA)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。
另外,根据本实施方式,芯片座11的芯片座侧面11h成为第3粗糙面R3。第3粗糙面R3的粗糙度大于第1粗糙面R1的粗糙度。因此,在半导体装置20的背面侧,密封树脂23与芯片座11的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与芯片座11的界面向半导体元件21侧侵入(参照图57的箭头FB)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。进而,能够提高芯片座11与密封树脂23的紧密贴合强度,能够抑制芯片座11与密封树脂23相互剥离。
另外,根据本实施方式,引线部12的内引线背面51b成为第4粗糙面R4。进而,引线部12的内引线末端面51c成为第5粗糙面R5。第4粗糙面R4的粗糙度和第5粗糙面R5的粗糙度分别大于第1粗糙面R1的粗糙度。因此,在半导体装置20的背面侧,密封树脂23与引线部12的界面处的水分的侵入路径的距离变长。由此,能够抑制水分从密封树脂23与引线部12的界面向半导体元件21侧侵入(参照图57的箭头Fc)。其结果是,能够提高长时间使用后的半导体装置20的可靠性。进而,能够提高引线部12与密封树脂23的紧密贴合强度,能够抑制引线部12与密封树脂23相互剥离。
(变形例)
接下来,利用图58对本实施方式的引线框10的变形例进行说明。图58是示出变形例的引线框10的剖视图。在图58中,对与图50至图57所示的方式相同的部分标注相同的标号并省略详细的说明。
在图58中,在引线部12的引线正面12a形成有平滑面区域S和第2粗糙面R2。在该情况下,在平滑面区域S未设置金属层25。因此,平滑面区域S向引线框10的外侧露出。
在制作图58所示的引线框10的情况下,在进行上述的图54的(a)-(e)及图55的(a)-(g)所示的工序之后,不执行形成金属层25的工序(图55的(h))。由此,能够得到图58所示的引线框10。
这样,通过在平滑面区域S不设置金属层25,能够削减引线框10的制造工序。另外,通过不设置由银、银合金、金、金合金、铂族、铜、铜合金、钯等的镀层构成的金属层25,能够削减引线框10的制造成本。另外,在不是通过引线接合将半导体元件21与引线部12连接的方式、而是通过倒装芯片接合剂将半导体元件21与引线部12连接的方式的情况下更加有效。
也可以根据需要适当组合上述各实施方式以及变形例所公开的多个构成要素。或者,也可以从上述各实施方式以及变形例所示的全部构成要素中删除几个构成要素。
Claims (18)
1.一种引线框,其中,
所述引线框具备多个引线部,
所述引线部的上表面的至少一部分和所述引线部的侧壁面是被粗糙化的粗糙面,
所述粗糙面在CIELab颜色空间中的a*值为12~19的范围,所述粗糙面在CIELab颜色空间中的b*值为12~17的范围。
2.一种引线框,其中,
所述引线框具备多个引线部,
所述引线部的上表面的至少一部分和所述引线部的侧壁面是被粗糙化的粗糙面,
所述粗糙面的峰顶点的算术平均曲率Spc为700mm-1以上。
3.根据权利要求2所述的引线框,其中,
所述粗糙面的算术平均高度Sa为0.12μm以上。
4.根据权利要求1或2所述的引线框,其中,
所述引线部的上表面的一部分和所述引线部的侧壁面是所述粗糙面,
在所述引线部的所述上表面中的不是所述粗糙面的面上设置有金属镀层。
5.根据权利要求4所述的引线框,其中,
所述金属镀层包含Ag镀层、Ni镀层、Pd镀层以及Au镀层中的至少一种。
6.根据权利要求1或2所述的引线框,其中,
所述引线部包含从所述引线部的下表面侧被薄壁化的内引线部,
所述内引线部的下表面是所述粗糙面。
7.根据权利要求1或2所述的引线框,其中,
所述引线框还具备搭载半导体元件的芯片座部,
在所述芯片座部的周围配置有所述多个引线部,
所述芯片座部的上表面和所述芯片座部的侧壁面是所述粗糙面。
8.根据权利要求1或2所述的引线框,其中,
所述引线框用于制造半导体装置,所述半导体装置具备至少对所述多个引线部进行密封的密封部,
与所述密封部接触的所述引线部的上表面和所述引线部的侧壁面是被粗糙化的粗糙面。
9.一种引线框的制造方法,其中,
所述引线框的制造方法包含:
金属基板准备工序,准备具有第1面和与该第1面对置的第2面的金属基板;
金属基板加工工序,通过对所述金属基板进行加工而形成多个引线部;以及
粗糙面形成工序,使所述引线部的上表面的至少一部分和所述引线部的侧壁面粗糙化而形成粗糙面,
在所述粗糙面形成工序中,以所述粗糙面在CIELab颜色空间中的a*值成为12~19的范围、在CIELab颜色空间中的b*值成为12~17的范围的方式进行粗糙化。
10.一种引线框的制造方法,其中,
所述引线框的制造方法包含:
金属基板准备工序,准备具有第1面和与该第1面对置的第2面的金属基板;
金属基板加工工序,通过对所述金属基板进行加工而形成多个引线部;以及
粗糙面形成工序,使所述引线部的上表面的至少一部分和所述引线部的侧壁面粗糙化而形成粗糙面,
在所述粗糙面形成工序中,以所述粗糙面的峰顶点的算术平均曲率Spc成为700mm-1以上的方式进行粗糙化。
11.一种引线框,其中,
所述引线框具备:
搭载半导体元件的芯片座;和
位于所述芯片座的周围的引线部,
在所述芯片座的正面或所述引线部的正面形成有平滑面的区域,
以包围所述平滑面的区域的整周的方式存在粗糙面的区域。
12.一种引线框的制造方法,其中,
所述引线框的制造方法具备:
准备金属基板的工序;
通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序;
在所述金属基板的一部分上形成镀层的工序;
在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及
去除所述镀层的工序,
在所述芯片座的正面或所述引线部的正面形成有平滑面的区域,
以包围所述平滑面的区域的整周的方式存在所述粗糙面的区域。
13.一种引线框的制造方法,其中,
所述引线框的制造方法具备:
准备金属基板的工序,所述金属基板具有芯片座和位于所述芯片座的周围的引线部;
在所述金属基板中的除了正面的至少一部分以外的外周形成镀层的工序;
使存在于所述金属基板的至少背面上的镀层残留并将其他镀层去除的工序;
在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及
去除所述镀层的工序。
14.一种引线框,其中,
所述引线框具备:
搭载半导体元件的芯片座;和
位于所述芯片座的周围的引线部,
所述引线部具有从背面侧被薄壁化的内引线,
在所述内引线的正面侧形成有内引线正面,在所述内引线的背面侧形成有内引线背面,在所述内引线中的朝向所述芯片座的面上形成有内引线末端面,
在所述引线部的背面中的未被薄壁化的部分形成有外部端子,
所述内引线正面的至少一部分、所述内引线背面以及所述内引线末端面成为粗糙面,
所述外部端子成为平滑面。
15.一种引线框,其中,
所述引线框具备:
搭载半导体元件的芯片座;和
位于所述芯片座的周围的引线部,
所述引线部的一部分从背面侧被薄壁化,
在所述引线部的背面中,被薄壁化的部分成为粗糙面,未被薄壁化的部分成为平滑面。
16.一种引线框的制造方法,其中,
所述引线框的制造方法具备:
准备金属基板的工序;
通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序,所述引线部的一部分从背面侧被薄壁化;
在所述金属基板的周围形成镀层的工序;
将存在于形成粗糙面的区域中的一部分镀层去除的工序;
在所述金属基板中的未被所述镀层覆盖的部分形成粗糙面的工序;以及
去除所述镀层的工序,
在所述引线部的背面中,被薄壁化的部分成为粗糙面,未被薄壁化的部分成为平滑面。
17.一种引线框,其中,
所述引线框具备:
搭载半导体元件的芯片座;和
位于所述芯片座的周围的引线部,
在所述芯片座的正面的至少一部分形成有第1粗糙面,
在所述引线部的正面的至少一部分形成有第2粗糙面,
所述引线部的所述第2粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
18.一种引线框的制造方法,其中,
所述引线框的制造方法具备:
准备金属基板的工序;
通过对所述金属基板进行蚀刻而形成芯片座和位于所述芯片座的周围的引线部的工序;
在所述芯片座和所述引线部形成覆盖层的工序;
将存在于所述芯片座的正面的至少一部分上的所述覆盖层去除的工序;
在所述芯片座中的未被所述覆盖层覆盖的部分形成第1粗糙面的工序;
将存在于所述引线部的正面的至少一部分上的所述覆盖层去除的工序;以及
在所述引线部中的未被所述覆盖层覆盖的部分形成第2粗糙面的工序,
所述引线部的所述第2粗糙面的粗糙度大于所述芯片座的所述第1粗糙面的粗糙度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410065609.0A CN117766503A (zh) | 2021-09-03 | 2022-09-01 | 引线框及其制造方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-144291 | 2021-09-03 | ||
JP2021-144288 | 2021-09-03 | ||
JP2021-185138 | 2021-11-12 | ||
JP2021-185144 | 2021-11-12 | ||
JP2022058471 | 2022-03-31 | ||
JP2022-058471 | 2022-03-31 | ||
PCT/JP2022/033037 WO2023033126A1 (ja) | 2021-09-03 | 2022-09-01 | リードフレーム及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410065609.0A Division CN117766503A (zh) | 2021-09-03 | 2022-09-01 | 引线框及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116941034A true CN116941034A (zh) | 2023-10-24 |
Family
ID=88386554
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280017475.4A Pending CN116941034A (zh) | 2021-09-03 | 2022-09-01 | 引线框及其制造方法 |
CN202410065609.0A Pending CN117766503A (zh) | 2021-09-03 | 2022-09-01 | 引线框及其制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410065609.0A Pending CN117766503A (zh) | 2021-09-03 | 2022-09-01 | 引线框及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN116941034A (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241735B1 (ko) * | 2008-09-05 | 2013-03-08 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조방법 |
JP5514044B2 (ja) * | 2010-08-31 | 2014-06-04 | 住友化学株式会社 | 防眩フィルムの製造方法および防眩フィルム作製のための金型の製造方法 |
JP6269887B2 (ja) * | 2017-06-29 | 2018-01-31 | 大日本印刷株式会社 | 半導体装置の製造方法、およびリードフレームの製造方法 |
JP6741356B1 (ja) * | 2019-03-22 | 2020-08-19 | 大口マテリアル株式会社 | リードフレーム |
JP6736716B1 (ja) * | 2019-03-22 | 2020-08-05 | 大口マテリアル株式会社 | リードフレーム |
-
2022
- 2022-09-01 CN CN202280017475.4A patent/CN116941034A/zh active Pending
- 2022-09-01 CN CN202410065609.0A patent/CN117766503A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117766503A (zh) | 2024-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
US9431273B2 (en) | Method for manufacturing a resin-encapsulated semiconductor device | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009076658A (ja) | 半導体装置及びその製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
KR20020005745A (ko) | 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법 | |
US20140091446A1 (en) | Semiconductor device employing aluminum alloy lead-frame with anodized aluminum | |
JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2024029078A (ja) | リードフレーム及びその製造方法 | |
JP2021150638A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP2024096387A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
CN116941034A (zh) | 引线框及其制造方法 | |
CN108198761B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
TWI846042B (zh) | 導線框架及其製造方法 | |
TW200901422A (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
CN114695303A (zh) | 引线框架、引线框架的制造方法以及半导体装置 | |
CN210467822U (zh) | 一种双面芯片封装结构 | |
JPH1140720A (ja) | 回路部材および該回路部材を用いた樹脂封止型半導体装置 | |
JP6852358B2 (ja) | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
CN110690191A (zh) | 一种双面芯片封装结构及封装方法 | |
JP4243178B2 (ja) | 半導体装置の製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |