CN116936631B - 一种氮化镓基晶体管的外延结构及制备方法 - Google Patents

一种氮化镓基晶体管的外延结构及制备方法 Download PDF

Info

Publication number
CN116936631B
CN116936631B CN202311188656.6A CN202311188656A CN116936631B CN 116936631 B CN116936631 B CN 116936631B CN 202311188656 A CN202311188656 A CN 202311188656A CN 116936631 B CN116936631 B CN 116936631B
Authority
CN
China
Prior art keywords
layer
sub
algan
doped gan
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311188656.6A
Other languages
English (en)
Other versions
CN116936631A (zh
Inventor
侯合林
谢志文
张铭信
陈铭胜
文国昇
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311188656.6A priority Critical patent/CN116936631B/zh
Publication of CN116936631A publication Critical patent/CN116936631A/zh
Application granted granted Critical
Publication of CN116936631B publication Critical patent/CN116936631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种氮化镓基晶体管的外延结构及制备方法,所述氮化镓基晶体管的外延结构包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层;所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期***替生长的P‑AlGaN层和AlGaO3层,所述第三子层为n‑AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种,提升器件的性能。

Description

一种氮化镓基晶体管的外延结构及制备方法
技术领域
本发明属于半导体技术领域,具体地涉及一种氮化镓基晶体管的外延结构及制备方法。
背景技术
常规AlGaN/GaN异质结构的高电子迁移率晶体管,其外延结构包括衬底、成核层、缓冲层、GaN沟道层、AlN***层、AlGaN势垒层、GaN盖帽层;
GaN材料在异质衬底上生长,存在较大的晶格失配,缓冲层中产生大量的晶格缺陷,而AlGaN/GaN异质结构使外延层位错缺陷进一步增加,这些缺陷会形成漏电通道,GaN沟道层电子较容易沿着漏电通道泄漏至缓冲层,这不仅降低了沟道层的二维电子气浓度,也会引起电流崩塌效应,使GaN沟道层的二维限制特性减弱,二维电子气浓度降低,限制了高频、高功率器件的输出,降低了器件被击穿电压,影响了器件的可靠性,因此为提高器件工作频率和输出功率及可靠性,制备具有高二维电子气浓度且低缓冲层泄漏电流的器件则至关重要。
发明内容
为了解决上述技术问题,本发明提供了一种氮化镓基晶体管的外延结构及制备方法,用于解决沟道层二维电子气浓度低、缓冲层漏电流偏大,器件短沟道效应明显,耐击穿电压能力降低,影响器件可靠性的技术问题。
一方面,该发明提供以下技术方案,一种氮化镓基晶体管的外延结构,包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层;
所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期***替生长的P-AlGaN层和AlGaO3层,所述第三子层为n-AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种。
与现有技术相比,本发明的有益效果是:第一子层的元素掺杂GaN层,可引入深能级电子陷阱,减少注入缓冲层内的电子,提高缓冲层电阻,第二子层周期性结构中P-AlGaN层可耗尽向缓冲层迁移的电子,另一方面Ga2O3与GaN间的晶格失配仅有2.8%,两者间因晶格失配产生的位错较少,但Ga2O3、AlGaO3相对GaN、AlGaN却具有更宽的势垒宽度,因此第一子层的Ga2O3层以及第二子层的AlGaO3可大幅阻断沟道层电子向缓冲层迁移,从而降低缓冲层漏电流,而第二子层中交替生长的P-AlGaN层和AlGaO3目的在于阻断位错延伸至沟道层甚至外延层表面的同时,防止P-AlGaN层的空穴迁移至沟道层,导致沟道层二维电子浓度降低的问题,第三子层(n-AlGaN层)可耗尽从第二子层中的P-AlGaN层向沟道层所渗透的空穴,进一步降低进入到沟道层的空穴数量,保证沟道层高二维电子浓度,n-AlGaN子层逐渐降低的Al组分,可缓解第二子层以及沟道层间的晶格失配,以此制备高质量的沟道层,提升器件的性能。
进一步的,所述P-AlGaN层中Al组分范围为0.2-0.5,所述AlGaO3层中Al组分范围为0.2-0.5,所述n-AlGaN层中Al组分范围为0-0.2,所述n-AlGaN层中Al组分沿所述n-AlGaN层的生长方向逐渐降低。
进一步的,所述半导体层包括依次沉积的GaN沟道层、AlN***层、势垒层及盖帽层。
进一步的,所述缓冲层的厚度范围为1.2μm -2.8μm,所述GaN沟道层的厚度范围为100nm -250nm,所述AlN***层的厚度范围为2nm -5nm,所述势垒层的厚度范围为10nm -40nm,所述盖帽层的厚度范围为5nm -50nm。
进一步的,所述P-AlGaN层和AlGaO3层交替生长周期取值范围为2-6。
另一方面,本发明还提出一种氮化镓基晶体管的外延结构制备方法,所述制备方法包括以下步骤:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积改善层,其中,所述改善层包括第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期***替生长的P-AlGaN层和AlGaO3层,所述第三子层为n-AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种;
在所述改善层上沉积GaN沟道层;
在所述GaN沟道层上沉积AlN***层;
在所述AlN***层上沉积势垒层;
在所述势垒层上沉积盖帽层。
进一步的,所述P-AlGaN层P型掺杂剂为镁或锌,所述n-AlGaN层n型掺杂剂为硅或锗。
进一步的,所述碳掺杂GaN层中碳掺杂浓度范围为1×1018cm-3-1×1019cm-3,所述P-AlGaN层P型掺杂剂镁的掺杂浓度范围为1×1016cm-3-1×1017cm-3,所述n-AlGaN层中n型掺杂剂硅的掺杂浓度范围为1×1014cm-3-1×1015cm-3
进一步的,所述元素掺杂GaN层反应腔温度范围为800℃-1200℃,所述元素掺杂GaN层反应腔压力范围为150 torr -250torr,所述Ga2O3层反应腔压力范围为50 torr -200torr。
附图说明
图1为本发明第一实施例中的氮化镓基晶体管的外延结构的结构示意图。
图2为本发明第二实施例中氮化镓基晶体管的外延结构的制备方法流程图。
主要元件符号说明:1、衬底;2、缓冲层;3、改善层;4、GaN沟道层;5、AlN***层;6、势垒层;7、盖帽层;31、第一子层;32、第二子层;33、第三子层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,所示为本发明第一实施例中的氮化镓基晶体管的外延结构,包括衬底1及依次沉积在所述衬底1上的缓冲层2、改善层3及半导体层;
其中,所述半导体层包括依次沉积的GaN沟道层4、AlN***层5、势垒层6及盖帽层7。从而可知,所述衬底1上依次沉积有缓冲层2、改善层3、GaN沟道层4、AlN***层5、势垒层6及盖帽层7。
所述改善层包括依次沉积在所述缓冲层上的第一子层31、第二子层32及第三子层33;
所述第一子层31包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层32包括周期***替生长的P-AlGaN层和AlGaO3层,所述第三子层33为n-AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种,可以理解的,元素掺杂GaN层掺杂元素为碳,即为碳掺杂GaN层;元素掺杂GaN层掺杂元素为铁,即为铁掺杂GaN层;元素掺杂GaN层掺杂元素为锌,即为锌掺杂GaN层。
具体的,所述元素掺杂GaN层的厚度范围为200nm -1500nm,所述Ga2O3层的厚度范围为100nm -1000nm,所述P-AlGaN层的厚度范围为50nm -500nm,所述AlGaO3层的厚度范围为20nm -200nm,所述n-AlGaN层的厚度范围为100nm -1000nm。可选择的,所述元素掺杂GaN层的厚度为200nm 、400nm 、800nm 、1100nm或者1500nm,所述Ga2O3层的厚度为100nm 、300nm 、600nm 、800nm 或者1000nm,所述P-AlGaN层的厚度为50nm 、100nm 、150nm 、300nm、400nm或者500nm,所述AlGaO3层的厚度为20nm 、60nm 、100nm、130nm、160nm 或者200nm,所述n-AlGaN层的厚度范围为100nm、200nm 、400nm、600nm、800nm 或者1000nm。
具体的,所述P-AlGaN层中Al组分范围为0.2-0.5,所述AlGaO3层中Al组分范围为0.2-0.5,所述n-AlGaN层中Al组分范围为0-0.2,所述n-AlGaN层中Al组分沿所述n-AlGaN层的生长方向逐渐降低。可选择的,所述P-AlGaN层中Al组分为0.2、0.25、0.3、0.35、0.4或者0.5,所述AlGaO3层中Al组分为0.2、0.25、0.3、0.35、0.4或者0.5,所述n-AlGaN层中Al组分沿所述n-AlGaN层的生长方向由0.2逐渐降低至0、或者所述n-AlGaN层中Al组分沿所述n-AlGaN层的生长方向由0.15逐渐降低至0。
具体的,所述缓冲层2的厚度范围为1.2μm -2.8μm,所述GaN沟道层4的厚度范围为100nm -250nm,所述AlN***层5的厚度范围为2nm -5nm,所述势垒层6的厚度范围为10nm -40nm,所述盖帽层7的厚度范围为5nm-50nm。可选择的,所述缓冲层2的厚度为1.2μm、2μm、2.2μm或者2.8μm,所述GaN沟道层4的厚度为100nm、150nm、175nm、200nm或者250nm,所述AlN***层5的厚度为2nm、2.5nm、3.5nm、4nm或者 5nm,所述势垒层6的厚度为10nm 、15nm 、22nm 、30nm、35nm或者40nm,所述盖帽层7的厚度为5nm、15nm、30nm、40nm或者50nm。
所述P-AlGaN层和AlGaO3层交替生长周期取值范围为2-6,可选择的,所述P-AlGaN层和AlGaO3层交替生长周期取值为2、4或者6。
在本实施例中,所述改善层3包括第一子层31、第二子层32、第三子层33;
所述第一子层31为依次沉积在缓冲层2上的碳掺杂GaN层和Ga2O3层,其中,碳掺杂GaN层碳掺杂浓度为6×1018cm-3,碳掺杂GaN层厚度为400nm,Ga2O3层厚度为300nm;
所述第二子层32沉积在第一子层31上,其包括4个周期的交替层叠的Mg掺杂P-AlGaN层和AlGaO3层,其中Mg掺杂浓度为4×1016cm-3;P-AlGaN层厚度为150nm,Al组分为0.25,AlGaO3层厚度为100nm,Al组分为0.35;
所述第三子层33为沉积在第二子层32上的具有Si掺杂的n-AlGaN层,其中Si掺杂浓度为4×1014cm-3,n-AlGaN层厚度为200nm,Al组分可由0.2降低至0;
为了方便后续的测试以及便于理解,在本申请中引入实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九、实验组十以及对照组一;
其中,实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九、实验组十均采用如实施例一所述的氮化镓基晶体管的外延结构,其均包括实施例一中的改善层3,而对照组一则采用现有技术中的晶体管,其结构与实施例一相同,但区别如下:对照组一中采用现有技术中的不设有改善层3。
具体的,实验组一中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组二中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度1×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组三中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度1×1019cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组四中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度1×1016cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组五中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度1×1017cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组六中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值2,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组七中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值6,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,含有第三子层33;
实验组八中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,不含有第一子层31,含有第二子层32,含有第三子层33;
实验组九中的碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,不含有第二子层32,含有第三子层33;
实验组十中的第二子层32(交替层叠的Mg掺杂P-AlGaN层和AlGaO3层)交替生长周期值4,P-AlGaN层Mg掺杂浓度4×1016cm-3,碳掺杂GaN层碳掺杂浓度6×1018cm-3,含有第一子层31,含有第二子层32,不含有第三子层33。
将上述实验组一、实验组二、实验组三、实验组四、实验组五、实验组六、实验组七、实验组八、实验组九以及对照组一的二维电子气浓度及缓冲层2漏电流进行测试,测试结果如表1所示:
由表1可知,实验组一,二维电子气浓度为7.2×1012cm-2,缓冲层2漏电流3.41×10-4A/mm;
实验组二,二维电子气浓度为7.5×1012cm-2,缓冲层2漏电流6.54×10-4A/mm;
实验组三,二维电子气浓度为7.0×1012cm-2,缓冲层2漏电流3.68×10-4A/mm;
实验组四,二维电子气浓度为8.2×1012cm-2,缓冲层2漏电流2.2×10-3A/mm;
实验组五,二维电子气浓度为3.2×1012cm-2,缓冲层2漏电流1.08×10-4A/mm;
实验组六,二维电子气浓度为7.6×1012cm-2,缓冲层2漏电流6.23×10-4A/mm;
实验组七,二维电子气浓度为4.0×1012cm-2,缓冲层2漏电流2.7×10-4A/mm;
实验组八,二维电子气浓度为7.7×1012cm-2,缓冲层2漏电流1.02×10-3A/mm;
实验组九,二维电子气浓度为7.9×1012cm-2,缓冲层2漏电流2.57×10-2A/mm;
实验组十,二维电子气浓度为6.8×1012cm-2,缓冲层2漏电流3.95×10-4A/mm;
对照组一,二维电子气浓度为5.5×1012cm-2,缓冲层2漏电流8.3×10-2A/mm。
由表1可知,根据本发明上述实验例与对比例的实验数据可知,相比于传统的制备方法,采用本发明公开的制备方法制备的晶体管,其提高了沟道层二维电子气浓度,并降低缓冲层2漏电流,提高器件的击穿电压,解决了器件短沟道效应,输出能力低,高频、高功率器件输出被限制的问题。
实施例二
请参阅图2,所示为本发明第二实施例中的一种氮化镓基晶体管的外延结构的制备方法,所述方法包括以下步骤:步骤S01~ S07;
S01:提供一衬底1;
衬底1包括但不限于硅衬底、蓝宝石衬底、碳化硅衬底;作为本发明的一个示例,采用硅衬底作为本示例的外延层生长衬底1。
S02:在所述衬底1上沉积缓冲层2;
所述缓冲层2包括但不限于AlN、AlGaN、GaN中任意一种或其组合,作为本发明的一个示例,缓冲层2为AlGaN缓冲层,N(氮)源可为NH3,Ga(镓)源可为TMGa,Al(铝)源可为TMAl,具体沉积工艺为,反应腔温度可为700℃-1050℃,腔体压力可为80 torr -220torr,生长厚度可为1.2 μm -2.8μm,具体的AlGaN缓冲层厚度可为2.2μm。
S03:在所述缓冲层2上沉积改善层3;
所述改善层3包括第一子层31、第二子层32、第三子层33;
所述第一子层31为依次沉积在缓冲层上的元素掺杂GaN层和Ga2O3层;第二子层32为沉积在第一子层31上的周期***替生长的P-AlGaN层和AlGaO3层;第三子层33为沉积在第二子层32上的n-AlGaN层;
所述第一子层31的元素掺杂GaN层中掺杂元素可为碳、铁、锌元素,作为本发明的一个示例,掺杂元素可为碳,碳掺杂浓度为1×1018cm-3-1×1019cm-3,所述碳掺杂GaN层碳掺杂浓度包括但不限于1×1018cm-3、2×1018cm-3、4×1018cm-3、6×1018cm-3、8×1018cm-3,1×1019cm-3
具体的,沉积第一子层31工艺为,在缓冲层2首先沉积碳掺杂GaN层,向反应腔内通入NH3提供生长所需N(氮)源,通入TMGa(三甲基镓)提供Ga(镓)源,反应腔温度为800-1200℃,反应腔压力可为150-250torr,需要说明的是碳掺杂可引入深能级电子陷阱,减少注入缓冲层2内的电子,提高缓冲层2电阻,从而可提高所在过渡层的电阻降低缓冲层2的漏电流,但过高的碳掺杂会导致器件晶体质量下降,造成器件输出电流下降、出现电流崩塌效应等问题,故本发明优选的生长碳掺杂GaN层的碳掺杂浓度为1×1018cm-3-1×1019cm-3,单层厚度200-1500nm,需要说明的是TMGa(三甲基镓)作为Ga(镓)源所附带碳杂质可使得碳掺杂GaN层更易制备;
进一步的在碳掺杂GaN层上沉积Ga2O3层,将反应腔压力可为50-200torr,停止通入NH3,并切换至通入氧系气体提供O(氧)源,通入TMGa(三甲基镓)提供Ga(镓)源,生长单层厚度为100-1000nm的Ga2O3层,需要说明的是Ga2O3与GaN仅有2.8%的晶格失配,可起到良好的过渡作用,缓解碳掺杂GaN层与第二子层32间的晶格失配,提升第二子层32的晶体质量;
所述第二子层32的P-AlGaN层中P型掺杂剂可为Mg、Zn,作为本发明一个示例,P型掺杂剂可为Mg,Mg掺杂浓度为1×1016cm-3-1×1017cm-3,所述P-AlGaN层Mg掺杂浓度包括但不限于1×1016cm-3、2×1016cm-3、4×1016cm-3、6×1016cm-3、8×1016cm-3,1×1017cm-3
所述第二子层32的P-AlGaN层、AlGaO3层Al组分可为0.2-0.5,做为本发明的一个示例,P-AlGaN层Al组分可为0.25,AlGaO3层Al组分皆可为0.35;
所述第二子层32中P-AlGaN层和AlGaO3层交替生长周期取值范围为2-6,作为本发明的一个示例,P-AlGaN层和AlGaO3层交替生长周期可为4;
具体的,沉积第二子层32工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TMGa(三甲基镓)提供Ga(镓)源,通入TMAl(三甲基铝)提供Al(铝)源,反应腔温度为900℃-1200℃,反应腔压力可为150 torr -250torr,需要说明的是,Mg掺杂P-AlGaN层可消耗向缓冲层2迁移的电子,降低缓冲层2漏电流,但过高的Mg掺杂会使得空穴渗透之沟道层降低沟道层二维电子气浓度,故优选的本发明生长的P-AlGaN层Mg掺杂浓度为1×1016cm-3-1×1017cm-3,单层厚为50 nm -500nm,Al组分为0.25,进一步的在Mg掺杂P-AlGaN层上沉积AlGaO3层,将反应腔压力可为50 torr -200torr,停止通入NH3,并切换至通入氧系气体提供O(氧)源,生长单层厚度为20nm-200nm的AlGaO3层,Al组分为0.35,交替重复上述生长步骤,使得生长的第二子层32为4个周期***替生长的P-AlGaN层和AlGaO3层;需要说明的是第二子层32Al组分过高时,其与碳掺杂GaN层与GaN沟道层4间会产生较大的晶格失配,不利于制备高晶体的外延层,且过高的Al组分会降低P-AlGaN的Mg掺杂效率,而过低Al组分的第二子层32,其势垒高度降低,阻挡沟道层电子向缓冲层2迁移的能力受限,故优选的本发明第二子层32Al组分0.2-0.5,进一步优选的具有Mg掺杂的P-AlGaN层的Al组分为0.25,AlGaO3层的Al组分为0.35;
所述第三子层33的n-AlGaN层中n型掺杂剂可为Si、Ge,作为本发明一个示例,n型掺杂剂可为Si,Si掺杂浓度为1×1014cm-3-1×1015cm-3,所述n-AlGaN层Si掺杂浓度包括但不限于1×1014cm-3、2×1014cm-3、4×1014cm-3、6×1014cm-3、8×1014cm-3,1×1015cm-3
具体的,沉积第三子层33工艺为,向反应腔内通入NH3提供生长所需N(氮)源,通入TMGa(三甲基镓)提供Ga(镓)源,通入TMAl(三甲基铝)提供Al(铝)源,反应腔温度为900℃-1200℃,反应腔压力可为150 torr -250torr,生长的n-AlGaN层Si掺杂浓度为6×1014cm-3,单层厚为100 nm -1000nm,Al组分可由0.2降低至0。
S04:在所述改善层3上沉积GaN沟道层4。
作为本发明的一个示例,GaN沟道层4的具体沉积工艺为,反应腔温度可为700℃-1100℃,反应腔压力可为50 torr -200torr,N(氮)源可为NH3,Ga(镓)源可为TMGa,生长厚度可为100 nm -250nm,具体的作为本发明的一个示例,GaN沟道层4厚度可为175nm。
S05:在所述GaN沟道层4上沉积AlN***层5;
作为本发明的一个示例,N(氮)源可为NH3,Al(铝)源可为TMGa,AlN***层5的具体沉积工艺为,反应腔温度可为650℃-1000℃,反应腔压力可为50 torr -150torr,生长厚度可为2 nm -5nm,具体的AlN***层5厚度可为2.5nm。
S06:在所述AlN***层5上沉积势垒层6;
作为本发明的一个示例,所述势垒层6为AlGaN势垒层, N(氮)源可为NH,Al(铝)源可为TMAl,Ga(镓)源可为TMGa,反应腔温度可为900℃-1200℃,反应腔压力可为100 torr -250torr,AlGaN势垒层生长厚度可为10 nm -40nm,具体的AlGaN势垒层厚度可为22nm。
S07:在所述势垒层6上沉积盖帽层7;
所述盖帽层7为GaN盖帽层, N(氮)源可为NH3,Ga(镓)源可为TEGa,反应腔温度可为700℃-1100℃,反应腔压力可为100 torr -200torr,生长厚度可为5 nm -50nm,具体的GaN盖帽层厚度可为30nm。
综上,本发明上述实施例当中的氮化镓基晶体管的外延结构及制备方法,第一子层31的元素掺杂GaN层,可引入深能级电子陷阱,减少注入缓冲层2内的电子,提高缓冲层2电阻,第二子层32周期性结构中P-AlGaN层可耗尽向缓冲层2迁移的电子,另一方面Ga2O3与GaN间的晶格失配仅有2.8%,两者间因晶格失配产生的位错较少,但Ga2O3、AlGaO3相对GaN、AlGaN却具有更宽的势垒宽度,因此第一子层31的Ga2O3层以及第二子层32的AlGaO3可大幅阻断沟道层电子向缓冲层2迁移,从而降低缓冲层2漏电流,而第二子层32中交替生长的P-AlGaN层和AlGaO3目的在于阻断位错延伸至沟道层甚至外延层表面的同时,防止P-AlGaN层的空穴迁移至沟道层,导致沟道层二维电子浓度降低的问题,第三子层33(n-AlGaN层)可耗尽从第二子层32中的P-AlGaN层向沟道层所渗透的空穴,进一步降低进入到沟道层的空穴数量,保证沟道层高二维电子浓度,n-AlGaN子层逐渐降低的Al组分,可缓解第二子层32以及沟道层间的晶格失配,以此制备高质量的沟道层,提升器件的性能;
进而,本发明可有效提升沟道层二维电子气浓度,降低缓冲层2漏电流,提高器件的击穿电压,并提高了器件的输出能力。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围为的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围为。因此,本发明专利的保护范围为应以所附权利要求为准。

Claims (9)

1.一种氮化镓基晶体管的外延结构,其特征在于,包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层,所述半导体层包括依次沉积的GaN沟道层、AlN***层、势垒层及盖帽层;
所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期***替生长的P-AlGaN层和AlGaO3层,所述第三子层为n-AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种。
2.根据权利要求1所述的氮化镓基晶体管的外延结构,其特征在于,所述元素掺杂GaN层的厚度范围为200nm -1500nm,所述Ga2O3层的厚度范围为100nm -1000nm,所述P-AlGaN层的厚度范围为50nm -500nm,所述AlGaO3层的厚度范围为20nm -200nm,所述n-AlGaN层的厚度范围为100nm -1000nm。
3.根据权利要求1所述的氮化镓基晶体管的外延结构,其特征在于,所述P-AlGaN层中Al组分范围为0.2-0.5,所述AlGaO3层中Al组分范围为0.2-0.5,所述n-AlGaN层中Al组分范围为0-0.2,所述n-AlGaN层中Al组分沿所述n-AlGaN层的生长方向逐渐降低。
4.根据权利要求1所述的氮化镓基晶体管的外延结构,其特征在于,所述缓冲层的厚度范围为1.2μm -2.8μm,所述GaN沟道层的厚度范围为100nm -250nm,所述AlN***层的厚度范围为2nm -5nm,所述势垒层的厚度范围为10nm -40nm,所述盖帽层的厚度范围为5nm -50nm。
5.根据权利要求1所述的氮化镓基晶体管的外延结构,其特征在于,所述P-AlGaN层和AlGaO3层交替生长周期取值范围为2-6。
6.一种如权利要求1-5任一项所述的氮化镓基晶体管的外延结构的制备方法,其特征在于,包括以下步骤:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积改善层,其中,所述改善层包括第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期***替生长的P-AlGaN层和AlGaO3层,所述第三子层为n-AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种;
在所述改善层上沉积GaN沟道层,在所述GaN沟道层上沉积AlN***层,在所述AlN***层上沉积势垒层,在所述势垒层上沉积盖帽层。
7.根据权利要求6所述的氮化镓基晶体管的外延结构的制备方法,其特征在于,所述P-AlGaN层P型掺杂剂为镁或锌,所述n-AlGaN层n型掺杂剂为硅或锗。
8.根据权利要求7所述的氮化镓基晶体管的外延结构的制备方法,其特征在于,所述碳掺杂GaN层中碳掺杂浓度范围为1×1018cm-3-1×1019cm-3,所述P-AlGaN层P型掺杂剂镁的掺杂浓度范围为1×1016cm-3-1×1017cm-3,所述n-AlGaN层中n型掺杂剂硅的掺杂浓度范围为1×1014cm-3-1×1015cm-3
9.根据权利要求6所述的氮化镓基晶体管的外延结构的制备方法,其特征在于,所述元素掺杂GaN层反应腔温度范围为800℃-1200℃,所述元素掺杂GaN层反应腔压力范围为150torr -250torr,所述Ga2O3层反应腔压力范围为50 torr -200torr。
CN202311188656.6A 2023-09-15 2023-09-15 一种氮化镓基晶体管的外延结构及制备方法 Active CN116936631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311188656.6A CN116936631B (zh) 2023-09-15 2023-09-15 一种氮化镓基晶体管的外延结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311188656.6A CN116936631B (zh) 2023-09-15 2023-09-15 一种氮化镓基晶体管的外延结构及制备方法

Publications (2)

Publication Number Publication Date
CN116936631A CN116936631A (zh) 2023-10-24
CN116936631B true CN116936631B (zh) 2023-12-12

Family

ID=88377436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311188656.6A Active CN116936631B (zh) 2023-09-15 2023-09-15 一种氮化镓基晶体管的外延结构及制备方法

Country Status (1)

Country Link
CN (1) CN116936631B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042928A (ja) * 2005-08-04 2007-02-15 National Institute For Materials Science 発光素子
KR20160031751A (ko) * 2014-09-15 2016-03-23 주식회사 유제이엘 반도체 소자
CN110504343A (zh) * 2018-05-18 2019-11-26 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
CN110534557A (zh) * 2019-07-30 2019-12-03 中国科学技术大学 常关型场效应晶体管及其制备方法
CN115842042A (zh) * 2023-02-20 2023-03-24 江苏能华微电子科技发展有限公司 一种外延层结构及其制备方法和应用
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116682910A (zh) * 2023-08-04 2023-09-01 湖北九峰山实验室 一种氮化镓外延片结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624126B2 (en) * 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042928A (ja) * 2005-08-04 2007-02-15 National Institute For Materials Science 発光素子
KR20160031751A (ko) * 2014-09-15 2016-03-23 주식회사 유제이엘 반도체 소자
CN110504343A (zh) * 2018-05-18 2019-11-26 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
CN110534557A (zh) * 2019-07-30 2019-12-03 中国科学技术大学 常关型场效应晶体管及其制备方法
CN115842042A (zh) * 2023-02-20 2023-03-24 江苏能华微电子科技发展有限公司 一种外延层结构及其制备方法和应用
CN116314278A (zh) * 2023-05-22 2023-06-23 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN116682910A (zh) * 2023-08-04 2023-09-01 湖北九峰山实验室 一种氮化镓外延片结构及其制备方法

Also Published As

Publication number Publication date
CN116936631A (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN104810442B (zh) 一种发光二极管外延片及其生长方法
CN114975704B (zh) 一种led外延片及制备方法
CN112216742B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN116053369A (zh) 发光二极管外延片及其制备方法
CN115224171A (zh) 高光效发光二极管外延片及其制备方法、发光二极管
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN114927601B (zh) 一种发光二极管及其制备方法
CN115101585A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116565003A (zh) 一种外延片及其制备方法、高电子迁移率晶体管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN117276440A (zh) 发光二极管外延片及其制备方法、led
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN103872204A (zh) 一种具有循环结构的p型***层及生长方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN116936631B (zh) 一种氮化镓基晶体管的外延结构及制备方法
CN109920883A (zh) 氮化镓基发光二极管外延片及其制造方法
CN107482093B (zh) 一种发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant