CN116932303B - 一种存储测试设备及其测试方法 - Google Patents

Abstract

本发明提供了一种存储测试设备及其测试方法，包括：多功能测试板，多功能测试板上设置中央处理器和调试端口，中央处理器和调试端***替与待测设备电性连接；录制模块，电性连接于待测设备，在中央处理器对待测设备写入预设数据时，录制模块记录写入待测设备的预设数据，并形成第一数据包；电源管理模块，设置在多功能测试板上，且电性连接于待测设备，在写入预设数据的过程中，电源管理模块将待测设备断电；数据抓取模块，在待测设备重新上电后，数据抓取模块从待测设备读出预设数据，形成第二数据包；以及数据对比模块，接收并对比第一数据包和第二数据包，数据对比模块输出数据量差值。本发明能够准确衡量存储设备的存储安全性。

Description

一种存储测试设备及其测试方法

技术领域

本发明涉及存储测试技术领域，特别涉及一种存储测试设备及其测试方法。

背景技术

计算器的内存为非易失性存储器。非易失性存储器在存储进程中发生掉电也不会丢失数据。而非易失性存储器可以直接和中央处理器（Central Processing Unit，CPU）进行数据交换，非易失性存储器也可以通过缓存与中央处理器进行数据交换。其中，缓存是指可以进行高速数据交换的存储器。由于缓存先于内存与中央处理器交换数据，因此缓存的数据交换速率很快。

在缓存的存储进程中发生突然掉电，缓存中的暂存数据会丢失。在异常掉电发生时，不同的存储设备丢失的数据量不同。且对于不同的存储设备，不能确定异常掉电发生前多久写入时间的数据为安全数据。而缓存有关掉电存储的参数会直接影响到存储设备性能，以及对存储设备的调整方式和设计方式。

发明内容

本发明的目的在于提供一种存储测试设备及其测试方法，可以准确衡量存储安全性。

为解决上述技术问题，本发明是通过以下技术方案实现的：

如上所述，本发明提供了一种存储测试设备，包括：

多功能测试板，所述多功能测试板上设置中央处理器和调试端口，所述中央处理器和所述调试端***替与待测设备电性连接；

录制模块，电性连接于所述待测设备，在所述中央处理器对所述待测设备写入预设数据时，所述录制模块记录写入所述待测设备的所述预设数据，并形成第一数据包；

电源管理模块，设置在所述多功能测试板上，且电性连接于所述待测设备，在写入所述预设数据的过程中，所述电源管理模块将所述待测设备断电；

数据抓取模块，在所述待测设备重新上电后，所述数据抓取模块从所述待测设备读出所述预设数据，形成第二数据包；以及

数据对比模块，接收并对比所述第一数据包和所述第二数据包，所述数据对比模块输出数据量差值。

在本发明一实施例中，在所述待测设备断电后，所述待测设备与所述调试端口电性连接，所述电源管理模块对所述待测设备重新上电。

在本发明一实施例中，所述存储测试设备包括时间节点记录模块，所述时间节点记录模块存储第一时间节点和第二时间节点，其中第一时间节点为所述录制模块开始录制的时间点，所述第二时间节点为所述待测设备断电的时间点。

在本发明一实施例中，所述存储测试设备包括统计模块，所述统计模块电性连接于所述数据对比模块和所述时间节点记录模块，所述统计模块中存储多个所述待测设备的所述数据量差值和数据写入时长，其中数据写入时长为所述第一时间节点和所述第二时间节点的间隔时间。

在本发明一实施例中，所述存储测试设备包括插座，所述插座设置在所述多功能测试板上，且所述插座连接于中央处理器、所述调试端口和主机，其中所述待测设备以可插拔方式与所述插座电性连接。

在本发明一实施例中，所述插座的插针与所述主机电性连接，在所述待测设备开启缓存功能后，所述插座与所述中央处理器电性连接，且所述录制模块开始录制，在所述待测设备断电后，所述插座与所述中央处理器浮接连接，且所述插座与调试端口电性连接。

在本发明一实施例中，所述中央处理器包括多个存储单元，所述预设数据存储在所述存储单元中，且多个所述存储单元中的所述预设数据不同，同一所述存储单元中的所述预设数据相同。

在本发明一实施例中，所述预设数据具有预设格式，在所述预设格式中，所述预设数据和所述存储单元的编号相同，且所述预设数据具有尾缀标记。

本发明提供了一种存储测试设备的测试方法，包括以下步骤：

启动待测设备的缓存功能，将预设数据写入待测设备，且录制写入待测设备中的预设数据，形成第一数据包；

在待测设备写入的过程中，将所述待测设备断电；

对待测设备重新上电，并从所述待测设备中读出所述预设数据，形成第二数据包；以及

对比第一数据包和第二数据包，获得并输出数据量差值，作为所述待测设备丢失的数据体量。

在本发明一实施例中，写入所述预设数据的步骤包括：

根据预设格式，生成并存储预设数据，形成待写数据表；

将所述预设数据写入所述待测设备的缓存中；以及

在达到所述待测设备的下刷周期后，将所述预设数据转移至所述待测设备的闪存中。

在本发明一实施例中，所述存储测试设备的测试方法还包括以下步骤：

获取并对比多个所述待测设备的所述数据量差值和数据写入时长；以及

根据所述数据量差值和所述数据写入时长，对所述待测设备的掉电存储性能进行排序。

如上所述，本发明提供了一种存储测试设备及其测试方法，能够在测试板上自动对待测设备进行模拟异常掉电，且能够获取待测设备在异常掉电时丢失的数据量，从而对比出多个待测设备的数据下刷周期。根据本发明提供的存储测试设备及其测试方法，能够高效、准确且以更低成本地筛选出数据存储安全性更高的存储设备。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中待测设备的结构示意图。

图2为本发明一实施例中多功能测试板的结构示意图。

图3为本发明一实施例中主机的结构示意图。

图4为本发明一实施例中中央处理器的结构示意图。

图5为本发明一实施例中待写数据表的结构示意图。

图6为本发明一实施例中时序轴的结构示意图。

图7为本发明一实施例中存储测试设备的测试方法流程图。

图8为本发明一实施例中步骤S10的流程图。

图9为本发明一实施例中步骤S30的流程图。

图中：10、存储测试设备；100、待测设备；101、微处理器；102、缓存；103、闪存；200、多功能测试板；201、电源；202、电源管理模块；203、中央处理器；2033、待写数据表；204、内存；205、调试端口；206、插座；2061、第一端口；2062、第二端口；2063、第三端口；300、主机；301、录制模块；302、数据抓取模块；303、数据对比模块；304、时间节点记录模块；305、统计模块；a、第一时间节点；b、第二时间节点；c、第三时间节点；δD、数据量差值；δt、数据写入时长；T、下刷周期；t、时序轴。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明提供的存储测试设备10能够对存储设备进行参数测试。其中存储设备可以是嵌入式存储器（embedded Multi Media Card，eMMC），以及基于嵌入式存储器形成的存储器。通过半导体制程获得的存储设备，由于工艺误差，即便是同一晶圆上形成的存储设备都不完全相同。因此在存储设备制成后，还需要对存储设备进行测试和调整。而来自不同厂家的存储设备参数差别较大。在不同的应用环境和应用需求下，所使用的存储设备偏重也不同。因此本发明对存储设备进行参数测试，以确定多个存储设备乃至多种存储设备之间的区别，从而便于根据不同的应用要求选取不同的存储设备。在本实施例中，待测设备100包括微处理器101、缓存102和闪存103。其中微处理器101分别和缓存102、闪存103电性连接，缓存102和闪存103电性连接。主机300与微处理器101电性连接，对微处理器101发送指令和数据。微处理器101再控制缓存102和闪存103的存储进程。其中闪存103和微处理器101间的数据传输可以通过缓存102，以提升数据的传输和处理效率。闪存103和微处理器101间也可以直接进行数据传输，以提升数据传输的安全性。在本实施例中，微处理器101为精简指令集计算机（Reduced Instruction Set Computer，RISC），且不限于ARM处理器（Advanced RISC Machine）。缓存102为高速缓冲处理器（Cache），且具体可以是静态随机存取存储器（Static Random-Access Memory，SRAM）。闪存103可以是NAND闪存。在本实施例中，待测设备100具有工作模式和调试模式。

请参阅图1和图2所示，本发明提供了一种存储测试设备10。存储测试设备10包括多功能测试板200和主机300，且存储测试设备10用于测试待测设备100。在本实施例中，多功能测试板200包括电源201、电源管理模块202、中央处理器203、内存204、调试端口205和插座206。其中电源201与电源管理模块202电性连接，通过电源管理模块202可以调控电源201的关闭和启用。且电源管理模块202与中央处理器203和插座206电性连接，管理对中央处理器203和待测设备100的供电。中央处理器203电性连接于内存204。其中内存204为非易失性存储器。调试端口205与插座206连接。其中待测设备100与插座206电性连接。具体的，待测设备100可以是eMMC芯片，将待测设备100插在插座206中，接着通过插针将待测设备100与插座206电性连接。其中插座206的插针电性连接于调试端口205和中央处理器203。因此，通过插座206，能够快速更换待测设备100，以实现对多个待测设备100的高效测试。

请参阅图1和图2所示，在本发明一实施例中，当待测设备100处于工作模式时，中央处理器203与待测设备100电性连接，待测设备100和调试端口205浮接连接，此时中央处理器203和待测设备100之间发生数据交换，从而完成指令和数据的传输。当待测设备100处于调试模式，调试端口205与待测设备100电性连接，中央处理器203和调试端口205浮接连接，此时调试端口205和待测设备100之间发生数据交换，从而完成调试指令的传输。在本实施例中，中央处理器203电性连接于主机300。其中主机300为计算机电脑，测试人员可以通过主机300监控多功能测试板200的测试进程。

请参阅图1和图2所示，在本发明一实施例中，插座206具有第一端口2061、第二端口2062和第三端口2063。其中第一端口2061与中央处理器203电性连接，第二端口2062和调试端口205电性连接，第三端口2063与主机300电性连接。在本实施例中，同一时间第一端口2061和第二端口2062至多导通一个端口，至少一个端口处于浮接状态。在待测设备100上电至发生模拟异常断电时，主机300与第三端口2063电性连接。在待测设备100重新上电后，主机300和第三端口2063处于浮接状态。

请参阅图1至图3和图6所示，在本发明一实施例中，主机300包括录制模块301、数据抓取模块302、数据对比模块303和时间节点记录模块304。其中，录制模块301与第三端口2063电性连接，在中央处理器203对待测设备100传输指令和写入数据时，录制模块301同步获取所述传输指令和所述写入数据，并且录制模块301可以监控中央处理器203和待测设备100间的沟通信息和控制时序。在本实施例中，录制模块301为嵌入式存储器的总线协议分析仪（eMMC Protocol Analyze）。在本实施例中，在本实施例中，数据抓取模块302与闪存103电性连接，且数据抓取模块302可以读出闪存103的存储数据。数据对比模块303与录制模块301和数据抓取模块302电性连接，数据对比模块303能够获取录制模块301和数据抓取模块302的数据包。在本实施例中，录制模块301存储第一数据包，第一数据包为中央处理器203写入待测设备100的全体数据。数据抓取模块302存储第二数据包，第二数据包为闪存103中的部分存储数据。数据对比模块303能够对比第一数据包和第二数据包，并获得第一数据包和第二数据包的数据量差值δD。其中数据量差值δD体现为数据的体量大小。在本实施例中，时间节点记录模块304记录了第一时间节点a、第二时间节点b和第三时间节点c。其中第一时间节点a为录制模块301开始录制的时间节点。第二时间节点b为待测设备100发生模拟异常掉电的时间节点。第三时间节点c为待测设备100重新上电的时间节点。

请参阅图1至图3和图6所示，在本发明一实施例中，主机300包括统计模块305，统计模块305电性连接于数据对比模块303和时间节点记录模块304。其中统计模块305接收数据对比模块303的数据量差值δD，以及时间节点记录模块304中的第一时间节点a和第二时间节点b。统计模块305获取第一时间节点a和第二时间节点b之间的数据写入时长δt。通过更换插座206中的待测设备100，可以获得不同待测设备100的数据写入时长δt和数据量差值δD。

请参阅图2、图4和图5所示，在本发明一实施例中，中央处理器203包括数据生成模块2031和数据写入模块2032，其中数据生成模块2031可以根据数据生成规则生成预设数据。数据写入模块2032与待测设备100和数据生成模块2031电性连接，以将预设数据写入待测设备100中。在本实施例的数据生成规则中，预设数据被划分为多个存储单元，其中不同的存储单元可以按照不同的编号排序，如图5所示的LBA0、LBA1至LBAxxxxxx等等。其中每个存储单元的数据体量相等，且具体为例如512byte。其中存储单元包括多个数据条，且同个存储单元中的数据条相同。如图5所示，存储单元LBA0中的多个数据条都为0000005A，存储单元LBA1中的多个数据条都为0000015A，以此类推。其中，存储单元中的数据条具有预设尾缀标记。且在本实施例中，每个存储单元中的数据条尾缀标记相同。如图5所示，存储单元LBA0、存储单元LBA1至存储单元LBAxxxxxx中的数据条尾缀标记都为5A。需要说明的是，数据条尾缀标记指的是多位数据的最后两位数字。在本发明的其他实施例中，数据条尾缀标记也可以是其他数字，本发明不限定数据条尾缀标记为5A。其中，数据生成模块2031包括待写数据表2033，预设数据可以存储在待写数据表2033中。在待写数据表2033中，存储单元按照编号顺序排列。

请参阅图1至图6所示，在本发明一实施例中，中央处理器203可以通过书生成模块2031不断地生成预设数据。数据写入模块2032从数据生成模块2031中提取预设数据，并将预设数据发送给待测设备100。在本实施例中，经过微处理器101的调控，预设数据首先被存储在缓存102中。待测设备100具有下刷周期T。根据中央处理器203提供的时序，微处理器101按照下刷周期T将缓存102中的全部数据或部分数据转移至闪存103中。需要说明的是，不同待测设备100的下刷周期T不同，且每个下刷周期T内下刷的数据量不同，且不同待测设备100的接口传输速度不同。需要说明的是，在拿到待测设备100时，待测设备100的实际数据存储方式是未知的，实际存储性能也是未知的，需要测试确定待测设备100的实际参数。并且需要说明的是，待测设备100的下刷周期T越短，待测设备100的存储效率下降，而待测设备100的数据掉电丢失风险也下降。为了平衡待测设备100的性能，或是为了妥协加工工艺，同一类待测设备100，例如eMMC芯片，不同厂商提供的待测设备100的参数也是不同的。

请参阅图1至图6所示，在本发明一实施例中，图6显示了时序轴t，其中待写数据表2033中不断生成新的预设数据，数据写入模块2032不断地将预设数据写入缓存102中。其中第一时间节点a为录制模块301开始录制的时间点，也是数据写入模块2032开始对待测设备100写入预设数据的时间点，还是待测设备100开启缓存102的功能的时间点。从第一时间节点a开始，待写数据表2033中的预设数据被转移至缓存102中。从第一时间节点a开始，每当达到下刷周期T，缓存102中的预设数据被转移至闪存103中，直到第二时间节点b。第二时间节点b为待测设备100发生模拟异常断电的时间点。在本实施例中，在第一时间节点a后，第二时间节点b可以是时序轴t上的任一时间点。在第二时间节点b时，缓存102中的预设数据会随掉电丢失。第二时间节点b前一刻，缓存102中的数据量就是数据量差值δD。其中，第一时间节点a和第二时间节点b的数据写入时长δt为数据写入的时间长度。综合数据写入时长δt和数据量差值δD，可以作为待测设备100的掉电参数，并可用于衡量待测设备100的数据存储安全性能。其中，可以通过对比第一数据包和第二数据包的体量，获得数据量差值δD。

请参阅图1至图7所示，本发明提供了一种存储测试设备的测试方法，基于存储测试设备10，能够出测试待测设备100的掉电参数。其中，存储测试设备100的测试方法包括以下步骤。

步骤S10、启动待测设备的缓存功能，将预设数据写入待测设备，且录制写入待测设备中的预设数据，形成第一数据包。

步骤S20、在待测设备写入的过程中，将待测设备断电。

步骤S30、对待测设备重新上电，并从待测设备中读出预设数据，形成第二数据包。

步骤S40、对比第一数据包和第二数据包，获得并输出数据量差值，作为待测设备丢失的数据体量。

步骤S50、获取待测设备的数据写入时长，并统计多个待测设备的数据量差值和数据写入时长。

请参阅图1至图3，以及图7和图8所示，在本发明一实施例中，在步骤S10前，将待测设备100安装至插座206中，此时插座206的第二端口2062启用，第一端口2061处于浮接状态。接着通过电源管理模块202对多功能测试板200上电。在多功能测试板200上电后，通过调试端口205对待测设备100进行固件烧录。其中调试端口205可以与外部的烧录机电性连接，从而实现对待测设备100的固定烧录。在本实施例中，烧录进待测设备100中的固件包括掉电控制固件、预设数据生成固件和监控固件。具体的，在待测设备100的工作模式下，中央处理器203从闪存103中读出并执行上述固件。通过预设数据生成固件，中央处理器203不断生成预设数据。通过掉电控制固件，中央处理器203控制电源管理模块202，将待测设备100断电或上电。通过监控固件，中央处理器203记录写入待测设备100的数据，并将数据发送给录制模块301。在掉电控制固件烧录完成后，执行步骤S10，开启待测设备100的缓存功能。其中步骤S10包括步骤S11至步骤S14。

步骤S11、启动待测设备的缓存功能。

步骤S12、打开录制模块的录制功能。

步骤S13、中央处理器生成预设数据。

步骤S14、将预设数据写入待测设备中，且在写入预设数据的同时，录制写入待测设备的预设数据，形成第一数据包。

请参阅图1至图3，以及图6至图8所示，在本发明一实施例中，在步骤S11中，通过设置待测设备100中的扩展数据寄存器Ext_CSD的cache值，可以调整待测设备100启用或关闭缓存功能。例如，将扩展数据寄存器Ext_CSD的cache值置为高电平1，从而启用待测设备100的缓存功能。需要说明的是，预设数据包括逻辑地址和物理地址。其中物理地址为写入数据在待测设备100中的存储位置。在写入预设数据的同时，在预设数据的逻辑地址和物理地址之间建立地址映射关系，以便于在调取预设数据时，根据地址映射关系找到预设数据的物理地址。其中地址映射关系可以按照链表形式存储，形成地址映射表。其中地址映射表存储在缓存102中。当达到下刷周期T后，地址映射表被部分或全部转移至闪存103中。因此当模拟异常断电时，部分地址映射表可能会因存储在缓存102中而丢失。在本实施例中，启用待测设备100的缓存功能时，预设数据被写入闪存103中，且预设数据的地址映射表存储在缓存102中。在达到下刷周期T时，缓存102中的地址映射表被部分或全部转移至闪存103中。需要说明的是，当地址映射表丢失，则丢失地址映射表对应的预设数据会成为无效数据，不能被读出。且需要说明的是，在关闭待测设备100的缓存功能时，预设数据被写入闪存103中，且预设数据的地址映射表存储在闪存103中。

请参阅图1至图4，以及图7和图8所示，在本发明一实施例中，启用待测设备100的缓存功能后，执行步骤S12。在步骤S12中，录制模块301为eMMC协议分析仪。在中央处理器203运行测试固件时，录制模块301可以获取中央处理器203和待测设备100之间的传输数据和传输指令。在本实施例中，在步S12后，中央处理器203仅对待测设备100传输预设数据和掉电指令，因此第一数据包是纯净的预设数据，无多余的数据掺杂。在录制模块301的录制功能打开后，执行步骤S13，通过数据生成模块2031根据预设格式，自动生成预设数据。并执行步骤S14，将预设数据写入待测设备100中。其中在第一笔预设数据生成后，步骤S13和步骤S14可以同时进行。在步骤S14中，预设数据在写入闪存103的同时，录制模块301同步记录写入闪存103的预设数据。接着执行步骤S20，将待测设备100断电。在本实施例中，在步骤S11中，启用待测设备100的缓存功能的同时，时间节点记录模块304记录第一时间节点。

请参阅图1至图4，以及图6至图8所示，在本发明一实施例中，在步骤S20中，在预设数据的写入进程中，中央处理器203随机对电源管理模块202发送断电指令。在本实施例中，第一时间节点和第二时间节点的间隔大于等于例如5s。需要说明的是，此处随机指的是，断电指令是中央处理器203在随机一个时间点生成的。当生成断电指令后，对于多个待测设备100，断电的时间固定。例如，对于多个待测设备100，在测试开始例如5s后断电。其中测试开始后第5s为中央处理器203随机形成的时间节点。在电源管理模块202接收到断电指令后，停止对待测设备100供电。此处停止供电包括停止对闪存103提供电压VCC，以及停止对微处理器101提供电压VCCQ。在待测设备100掉电后，插座206的第二端口2062启用，第一端口2061处于浮接状态，此时待测设备100连接于调试端口205。待测设备100从工作模式转换为调试模式。在本实施例中，在断电发生的同时，时间节点记录模块304记录第二时间节点。且在本实施例中，对待测设备100断电的同时，录制模块301停止对待测设备100的接收信息进行录制。

请参阅图1至图4，以及图7和图9所示，在本发明一实施例中，在待测设备100转换为调试模式后，执行步骤S30。在步骤S30中，对待测设备100重新上电。具体的，步骤S30包括步骤S31至步骤S35。

步骤S31、判断第一端口是否处于浮接状态。

步骤S32、当第一端口处于浮接状态，中央处理器对电源管理模块发出上电指令。

步骤S33、电源管理模块恢复对待测设备的供电。

步骤S34、数据抓取模块从闪存中读出存储数据。

步骤S35、根据数据格式，从读出的存储数据中筛选出预设数据，形成第二数据包。

请参阅图1至图4，以及图7和图9所示，在本发明一实施例中，在步骤S31中，通过跳线选通第二端口2062。当第二端口2062接通，此时主机300可以通过调试端口205识别待测设备100，并可读出待测设备100中存储的数据资料。当第一端口2061处于浮接状态，且第二端口2062选通，执行步骤S32。在步骤S32中，中央处理器203对电源管理模块202发出上电指令。接着执行步骤S33，电源管理模块202继续对待测设备100供电。当待测设备100重新上电后，此时缓存102中的数据丢失。具体的，部分预设数据的地址映射表丢失，且对应的预设数据变为无效数据。接着执行步骤S34，数据抓取模块302从闪存103中读出存储数据。其中数据抓取模块302可以设置为具有数据读取能力的APP。在本实施例中，存储数据包括待测设备100原先存储的数据，例如设备的出厂数据。存储数据还包括本实施例写入的预设数据。因此在步骤S35中，通过尾缀标记在读出的存储数据中识别出预设数据，并集合预设数据，形成第二数据包。具体的，数据抓取模块302依次读取闪存103的存储块和存储页，直到读出闪存103的全部有效数据。其中读出数据的过程，可以是根据地址映射表读出闪存103中的数据，直到遍历地址映射表。

请参阅图1至图4，以及图7和图9所示，在本发明一实施例中，在步骤S40中，数据对比模块303接收第一数据包和第二数据包，并对比第一数据包和第二数据包的数据体量，计算出数据量差值。具体的，数据对比模块303用第一数据包的大小减去第二数据包的大小，获得数据量差值。例如，第一数据包为例如512byte，第二数据包为例如256byte，则数据量差值为256byte。在步骤S40后，获取待测设备100的数据写入时长。具体的，统计模块305获取第一时间节点和第二时间节点，并计算第一时间节点和第二时间节点的时间间隔，将计算得到的时间间隔作为数据写入时长。

请参阅图1至图4，以及图6至图9所示，在本发明一实施例中，在步骤S50中，在测试完一个待测设备100后，更换插座206中的待测设备100。重新执行本发明提供的测试方法，获得待测设备100的数据写入时长和数据量差值。在本实施例中，可以设置同样的数据写入时长。即控制多个待测设备100开启缓存功能的第一时间节点一致，控制多个待测设备100断电的第二时间节点一致。在本实施例中，时序轴t根据中央处理器203或主机300的时序设置。在本实施例中，在数据写入时长一致的情况下，数据量差值越大，则待测设备100的存储安全性越差。需要说明的是，在下刷速度相差不大的情况下，下刷周期T越大，则缓存102中存储的数据就越多，面临掉电发生时丢失的数据就会越多。且需要说明的是，数据写入时长大于例如5s，而下刷周期为毫秒级别。因此，根据数据量差值，可以对多个待测设备100的数据存储安全性进行排序，并据此选出所需的待测设备100。

本发明提供了一种存储测试设备及其测试方法，其中存储测试设备包括多功能测试板、录制模块、电源管理模块、数据抓取模块和数据对比模块。其中，多功能测试板上设置中央处理器和调试端口，中央处理器和调试端***替与待测设备电性连接；录制模块电性连接于待测设备，在中央处理器对待测设备写入预设数据时，录制模块记录写入待测设备的预设数据，并形成第一数据包；电源管理模块设置在多功能测试板上，且电源管理模块电性连接于待测设备，在写入预设数据的过程中，电源管理模块将待测设备断电；在待测设备重新上电后，数据抓取模块从待测设备读出预设数据，形成第二数据包；数据对比模块接收并对比第一数据包和第二数据包，并输出数据量差值。根据本发明提供的存储测试设备及其测试方法，能够在测试板上自动对待测设备进行模拟异常掉电，且能够获取待测设备在异常掉电时丢失的数据量，从而对比出多个待测设备的数据下刷周期。根据本发明提供的存储测试设备及其测试方法，能够高效、准确且以更低成本地筛选出数据存储安全性更高的存储设备。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种存储测试设备，其特征在于，包括：

多功能测试板，所述多功能测试板上设置中央处理器和调试端口，所述中央处理器和所述调试端***替与待测设备电性连接；

录制模块，电性连接于所述待测设备，在所述中央处理器对所述待测设备写入预设数据时，所述录制模块记录写入所述待测设备的所述预设数据，并形成第一数据包，其中在所述中央处理器对所述待测设备传输指令和写入数据时，所述录制模块同步获取所述传输指令和所述写入数据，并且所述录制模块监控所述中央处理器和所述待测设备间的沟通信息和控制时序；

电源管理模块，设置在所述多功能测试板上，且电性连接于所述待测设备，在写入所述预设数据的过程中，所述电源管理模块将所述待测设备断电；

数据抓取模块，在所述待测设备重新上电后，所述数据抓取模块从所述待测设备读出所述预设数据，形成第二数据包；以及

数据对比模块，接收并对比所述第一数据包和所述第二数据包，所述数据对比模块输出数据量差值；

其中，所述中央处理器包括多个存储单元，所述预设数据存储在所述存储单元中，且多个所述存储单元中的所述预设数据不同，同一所述存储单元中的所述预设数据相同，所述预设数据具有预设格式，在所述预设格式中，所述预设数据和所述存储单元的编号相同，且所述预设数据具有尾缀标记。

2.根据权利要求1所述的一种存储测试设备，其特征在于，在所述待测设备断电后，所述待测设备与所述调试端口电性连接，所述电源管理模块对所述待测设备重新上电。

3.根据权利要求1所述的一种存储测试设备，其特征在于，所述存储测试设备包括时间节点记录模块，所述时间节点记录模块存储第一时间节点和第二时间节点，其中第一时间节点为所述录制模块开始录制的时间点，所述第二时间节点为所述待测设备断电的时间点。

4.根据权利要求3所述的一种存储测试设备，其特征在于，所述存储测试设备包括统计模块，所述统计模块电性连接于所述数据对比模块和所述时间节点记录模块，所述统计模块中存储多个所述待测设备的所述数据量差值和数据写入时长，其中数据写入时长为所述第一时间节点和所述第二时间节点的间隔时间。

5.根据权利要求1所述的一种存储测试设备，其特征在于，所述存储测试设备包括插座，所述插座设置在所述多功能测试板上，且所述插座连接于中央处理器、所述调试端口和主机，其中所述待测设备以可插拔方式与所述插座电性连接。

6.根据权利要求5所述的一种存储测试设备，其特征在于，所述插座的插针与所述主机电性连接，在所述待测设备开启缓存功能后，所述插座与所述中央处理器电性连接，且所述录制模块开始录制，在所述待测设备断电后，所述插座与所述中央处理器浮接连接，且所述插座与调试端口电性连接。

7.一种存储测试设备的测试方法，基于权利要求1所述的一种存储测试设备，其特征在于，包括以下步骤：

启动待测设备的缓存功能，将预设数据写入待测设备，且录制写入待测设备中的预设数据，形成第一数据包，其中在中央处理器对所述待测设备传输指令和写入数据时，同步获取所述传输指令和所述写入数据，并且监控所述中央处理器和所述待测设备间的沟通信息和控制时序，其中所述中央处理器包括多个存储单元，所述预设数据存储在所述存储单元中，且多个所述存储单元中的所述预设数据不同，同一所述存储单元中的所述预设数据相同，所述预设数据具有预设格式，在所述预设格式中，所述预设数据和所述存储单元的编号相同，且所述预设数据具有尾缀标记；

在待测设备写入的过程中，将所述待测设备断电；

对待测设备重新上电，并从所述待测设备中读出所述预设数据，形成第二数据包；以及

对比第一数据包和第二数据包，获得并输出数据量差值，作为所述待测设备丢失的数据体量。

8.根据权利要求7所述的一种存储测试设备的测试方法，其特征在于，写入所述预设数据的步骤包括：

根据预设格式，生成并存储预设数据，形成待写数据表；

将所述预设数据写入所述待测设备的缓存中；以及

在达到所述待测设备的下刷周期后，将所述预设数据转移至所述待测设备的闪存中。

9. 根据权利要求7所述的一种存储测试设备的测试方法，其特征在于，所述存储测试设备的测试方法还包括以下步骤：

获取并对比多个所述待测设备的所述数据量差值和数据写入时长；以及

根据所述数据量差值和所述数据写入时长，对所述待测设备的掉电存储性能进行排序。