CN116930727B - 基于电路板的芯片检测方法 - Google Patents
基于电路板的芯片检测方法 Download PDFInfo
- Publication number
- CN116930727B CN116930727B CN202311196059.8A CN202311196059A CN116930727B CN 116930727 B CN116930727 B CN 116930727B CN 202311196059 A CN202311196059 A CN 202311196059A CN 116930727 B CN116930727 B CN 116930727B
- Authority
- CN
- China
- Prior art keywords
- error
- chip
- circuit board
- storage module
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 52
- 238000012360 testing method Methods 0.000 claims abstract description 83
- 230000007613 environmental effect Effects 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 32
- 230000007246 mechanism Effects 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims 3
- 230000006870 function Effects 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供一种基于电路板的芯片检测方法,错误存储模块在电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息;开始测试之前,测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,并将待测芯片存在缺陷信息发送到错误存储模块;错误位置的记录方式为:第一错误位置坐标存储到错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得;环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态。在电路板上进行以上操作来提高错误信息收集的精确性。
Description
技术领域
本申请涉及芯片检测领域,具体而言,涉及一种基于电路板的芯片检测方法。
背景技术
传统的芯片检测技术,通过构造软件功能测试平台编制综合验证代码,并需按照软件功能测试平台的实现框图进行了原理图和电路板的设计,最终完成了一套能对芯片进行硬件功能测试的***平台。通常情况下通过以下方式构造硬件电路板测试平台:利用外置计算器接口对输入激励的产生和输出响应进行处理;芯片实现核心运行程序;控制寄存器参数实现系数。通过外置计算器将测试需验证的数据输入芯片中,并从输出端口读取对应的输出数据与预设数据进行比对。
现有的针对芯片的硬件检测方案,当出现比对错误时,现有方案无法及时对错误信息进行收集,而错误信息的记录对于芯片使用具备较大的价值,因此需要一套新的机制来提高错误信息收集的精确性。
发明内容
本申请实施例的目的在于提供一种基于电路板的芯片检测方法,用以实现对错误信息收集的技术效果。
本申请实施例提供了一种基于电路板的芯片检测方法,包括:设置在电路板上的错误存储模块、自检模块和待测芯片;其中,多个所述自检模块分别与多个待测芯片连接并进行检测,所述错误存储模块在所述电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息;所述错误类型的判断方式为:在开始测试之前,将测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,所述自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,并将待测芯片存在缺陷信息发送到所述错误存储模块;所述错误位置的记录方式为:将第一错误位置坐标存储到所述错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得;所述环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态。
在上述实现过程中,在电路板上设置有错误存储模块、自检模块和待测芯片,多个所述自检模块分别与多个待测芯片连接进行检测,并将检测结果发送到错误存储模块,错误存储模块在电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息。错误类型的判断方式为:在开始测试之前,将测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,特定算法可以是哈希函数:使用哈希算法将测试电路参数配置和状态映射为一个固定长度的哈希值。在自检模块读取发生错误时的固定值时,将其与预先计算的哈希值进行比较;加密算法:使用对称或非对称加密算法对测试电路参数配置和状态进行加密,生成固定长度的加密值。自检模块在错误发生时读取加密值,并与预先生成的加密值进行比较;循环校验码校验:使用循环冗余校验算法对测试电路参数配置和状态进行校验,生成一个校验码。自检模块在错误发生时计算校验码,并与预先计算的校验码进行比较。测试电路参数配置可以包括检测模式配置、检测环节配置、环境参数配置、***参数配置等等,测试电路状态可以包括测试电路的电流值、电压值等等,自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,检测出现错误的原因是待测芯片自身存在问题,并将待测芯片存在缺陷信息发送到错误存储模块,在待测芯片检测过程中,可能会存在对测试电路参数配置或测试电路状态设置错误,也可能两者同时设置错误,通过第二特定固化值与第一特定固化值比对,可以锁定确认错误类型是否为待测芯片自身因素,减少操作人员的操作流程,提高对待测芯片错误信息的收集效率。错误位置的记录方式为:将第一错误位置坐标存储到所述错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得,第一错误位置为绝对位置,第二错误位置为一系列的相对位置,第二错误位置是以第一错误位置为基准,进行一系列相关运算操作得到的,运算操作可以为相加、相加、相乘、相除、平方运算等等,例如第一错误位置的坐标为第1行第7列,用(X,Y)表示;第二错误位置的坐标为第1行第8列,第二错误位置的坐标可以用(X,Y+1)表示。错误位置可能存在很多个,采用绝对位置和一系列相对位置的方式,可以减少存储容量。环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态,适用于长期保持不变的环境,采用时间段加环境值的方式,例如在X/Y/Z时间段内,温度、辐照等等参数,通过时间段的方式记录,记录直观并且能减少存储容量。
在一种可能的实现方式中,当待测芯片为存储芯片时,所述错误位置的记录顺序为:获取所述错误位置的行列标识坐标,按照先行后列或先列后行的顺序发送到所述错误存储模块。
在上述实现过程中,当待测芯片为存储芯片时,错误位置的记录顺序为:获取错误位置的行列标识坐标,按照先行后列或先列后行的顺序发送到错误存储模块,按照特定的顺序存放错误位置,记录更加准确快速。
在一种可能的实现方式中,当待测芯片为计算芯片时,若计算芯片的输出数据与预设数据不一致,则将计算芯片的计算环节及计算单元结构发送到所述错误存储模块。
在上述实现过程中,计算芯片的比对方式通常为输出数据与预设数据比对,比对不一致时说明待测芯片存在问题,将计算芯片的计算环节及计算单元结构发送到错误存储模块,例如可能计算环节存在问题如流程、算法等,导致数据溢出,以更准确的找到待测芯片的问题。
在一种可能的实现方式中,所述错误类型为待测芯片错误时,设为第一错误类型并编号为1,所述错误类型为测试电路参数配置错误时,设为第二错误类型并编号为0。
在上述实现过程中,将第一错误类型并编号为1,错误类型为测试电路参数配置错误时或者测试电路状态错误时,设为第二错误类型并编号为0,以数字0和1代替两种错误类型,所占存储空间小,便于在电路板上存储。
在一种可能的实现方式中,所述错误类型的检测机制为第一检测机制或第二检测机制,所述第一检测机制为所述自检模块持续对待测芯片检测,所述第二检测机制为待测芯片出现错误时对所述错误类型检测。
在上述实现过程中,错误类型的检测机制分为两种,一种是自检模块持续对待测芯片检测,一种是待测芯片出现错误时对错误类型检测。当发生错误的时候需要确定错误的类型是否为待测芯片本身,第一检测机制为常态化持续运行,第二检测机制只是在出现错误时检测,设置两种检测机制使用更加灵活。
在一种可能的实现方式中,还包括:上位机,与所述错误存储模块连接并进行数据传输。
在上述实现过程中,还存在上位机与错误存储模块连接,并能够进行数据传输,便于在上位机查看以及防止信息丢失。
在一种可能的实现方式中,所述错误存储模块将所述错误位置、所述错误时间、所述错误内容、所述错误类型和所述环境信息整合为第一内容,所述错误存储模块在所述电路板上将第一内容压缩为第二内容,第二内容的存储容量小于第一内容。
在上述实现过程中,错误存储模块在电路板上将错误位置、错误时间、错误内容、错误类型和环境信息全部压缩为第二内容,第二内容的存储容量小于第一内容,以进一步减少存储空间的占用。
在一种可能的实现方式中,测试过程包含第一时间段和第二时间段,第一时间段结束时所述存储模块将第二内容回传到所述上位机,第二时间段不执行回传到所述上位机的操作,第一时间段和第二时间段组成第一时间周期。
在上述实现过程中,测试过程包含第一时间段和第二时间段,第一时间段结束时所述存储模块将第二内容回传到上位机,第二时间段不执行回传到所述上位机的操作,第一时间段和第二时间段组成第一时间周期。通过定期回传到上位机备份,便于查看以及防止信息丢失。
在一种可能的实现方式中,基于电路板的芯片检测方法还包括:上位机,与所述错误存储模块连接,所述错误存储模块在所述电路板上将所述错误位置、所述错误时间、所述错误内容、所述错误类型和所述环境信息压缩并定期回传到所述上位机。
在上述实现过程中,还存在与错误存储模块连接的上位机,错误存储模块在电路板上将错误位置、错误时间、错误内容、错误类型和环境信息全部压缩,以进一步减少存储空间的占用,并定期回传到上位机备份,便于查看以及防止信息丢失。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种基于电路板的芯片检测方法的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
请参考图1,本申请实施例提供了一种基于电路板的芯片检测方法,包括:设置在电路板上的错误存储模块、自检模块和待测芯片;其中,多个自检模块分别与多个待测芯片连接并进行检测,错误存储模块在电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息;错误类型的判断方式为:在开始测试之前,将测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,并将待测芯片存在缺陷信息发送到错误存储模块;错误位置的记录方式为:将第一错误位置坐标存储到错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得;环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态。
在上述实现过程中,在电路板上设置有错误存储模块、自检模块和待测芯片,多个自检模块分别与多个待测芯片连接进行检测,并将检测结果发送到错误存储模块,错误存储模块在电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息。错误类型的判断方式为:在开始测试之前,将测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,特定算法可以是哈希函数:使用哈希算法将测试电路参数配置和状态映射为一个固定长度的哈希值。在自检模块读取发生错误时的固定值时,将其与预先计算的哈希值进行比较;加密算法:使用对称或非对称加密算法对测试电路参数配置和状态进行加密,生成固定长度的加密值。自检模块在错误发生时读取加密值,并与预先生成的加密值进行比较;循环校验码校验:使用循环冗余校验算法对测试电路参数配置和状态进行校验,生成一个校验码。自检模块在错误发生时计算校验码,并与预先计算的校验码进行比较。测试电路参数配置可以包括检测模式配置、检测环节配置、环境参数配置、***参数配置等等,测试电路状态可以包括测试电路的电流值、电压值等等,自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,检测出现错误的原因是待测芯片自身存在问题,并将待测芯片存在缺陷信息发送到错误存储模块,在待测芯片检测过程中,可能会存在对测试电路参数配置或测试电路状态设置错误,也可能两者同时设置错误,通过第二特定固化值与第一特定固化值比对,可以锁定确认错误类型是否为待测芯片自身因素,减少操作人员的操作流程,提高对待测芯片错误信息的收集效率。错误位置的记录方式为:将第一错误位置坐标存储到错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得,第一错误位置为绝对位置,第二错误位置为一系列的相对位置,第二错误位置是以第一错误位置为基准,进行一系列相关运算操作得到的,运算操作可以为相加、相加、相乘、相除、平方运算等等,例如第一错误位置的坐标为第1行第7列,用(X,Y)表示;第二错误位置的坐标为第1行第8列,第二错误位置的坐标可以用(X,Y+1)表示。错误位置可能存在很多个,采用绝对位置和一系列相对位置的方式,可以减少存储容量。环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态,适用于长期保持不变的环境,采用时间段加环境值的方式,例如在X/Y/Z时间段内,温度、辐照等等参数,通过时间段的方式记录,记录直观并且能减少存储容量。
在一种可能的实现方式中,当待测芯片为存储芯片时,错误位置的记录顺序为:获取错误位置的行列标识坐标,按照先行后列或先列后行的顺序发送到错误存储模块。
在上述实现过程中,当待测芯片为存储芯片时,错误位置的记录顺序为:获取错误位置的行列标识坐标,按照先行后列或先列后行的顺序发送到错误存储模块,按照特定的顺序存放错误位置,记录更加准确快速。
在一种可能的实现方式中,当待测芯片为计算芯片时,若计算芯片的输出数据与预设数据不一致,则将计算芯片的计算环节及计算单元结构发送到错误存储模块。
在上述实现过程中,计算芯片的比对方式通常为输出数据与预设数据比对,比对不一致时说明待测芯片存在问题,将计算芯片的计算环节及计算单元结构发送到错误存储模块,例如可能计算环节存在问题如流程、算法等,导致数据溢出,以更准确的找到待测芯片的问题。
在一种可能的实现方式中,错误类型为待测芯片错误时,设为第一错误类型并编号为1,错误类型为测试电路参数配置错误时,设为第二错误类型并编号为0。
在上述实现过程中,将第一错误类型并编号为1,错误类型为测试电路参数配置错误时或者测试电路状态错误时,设为第二错误类型并编号为0,以数字0和1代替两种错误类型,所占存储空间小,便于在电路板上存储。
在一种可能的实现方式中,错误类型的检测机制为第一检测机制或第二检测机制,第一检测机制为自检模块持续对待测芯片检测,第二检测机制为待测芯片出现错误时对错误类型检测。
在上述实现过程中,错误类型的检测机制分为两种,一种是自检模块持续对待测芯片检测,一种是待测芯片出现错误时对错误类型检测。当发生错误的时候需要确定错误的类型是否为待测芯片本身,第一检测机制为常态化持续运行,第二检测机制只是在出现错误时检测,设置两种检测机制使用更加灵活。
在一种可能的实现方式中,还包括:上位机,与错误存储模块连接并进行数据传输。
在上述实现过程中,还存在上位机与错误存储模块连接,并能够进行数据传输,便于在上位机查看以及防止信息丢失。
在一种可能的实现方式中,错误存储模块将错误位置、错误时间、错误内容、错误类型和环境信息整合为第一内容,错误存储模块在电路板上将第一内容压缩为第二内容,第二内容的存储容量小于第一内容。
在上述实现过程中,错误存储模块在电路板上将错误位置、错误时间、错误内容、错误类型和环境信息全部压缩为第二内容,第二内容的存储容量小于第一内容,以进一步减少存储空间的占用。
在一种可能的实现方式中,测试过程包含第一时间段和第二时间段,第一时间段结束时存储模块将第二内容回传到上位机,第二时间段不执行回传到上位机的操作,第一时间段和第二时间段组成第一时间周期。
在上述实现过程中,测试过程包含第一时间段和第二时间段,第一时间段结束时存储模块将第二内容回传到上位机,第二时间段不执行回传到上位机的操作,第一时间段和第二时间段组成第一时间周期。通过定期回传到上位机备份,便于查看以及防止信息丢失。
在一种可能的实现方式中,基于电路板的芯片检测方法还包括:上位机,与错误存储模块连接,错误存储模块在电路板上将错误位置、错误时间、错误内容、错误类型和环境信息压缩并定期回传到上位机。
在上述实现过程中,还存在与错误存储模块连接的上位机,错误存储模块在电路板上将错误位置、错误时间、错误内容、错误类型和环境信息全部压缩,以进一步减少存储空间的占用,并定期回传到上位机备份,便于查看以及防止信息丢失。
Claims (8)
1.一种基于电路板的芯片检测方法,其特征在于,包括:设置在电路板上的错误存储模块、自检模块和待测芯片;其中,
多个所述自检模块分别与多个待测芯片连接并进行检测,所述错误存储模块在所述电路板上记录出现检测错误时的错误位置、错误时间、错误内容、错误类型和环境信息;
所述错误类型的判断方式为:在开始测试之前,将测试电路参数配置和测试电路状态经特定算法生成第一特定固化值,所述自检模块读取发生错误时的第二特定固化值,若第二特定固化值与第一特定固化值一致,则认定测试电路参数配置和测试电路状态正确,并将待测芯片存在缺陷信息发送到所述错误存储模块,测试电路参数配置包括检测模式配置、检测环节配置、环境参数配置、***参数配置中的一者或多者,测试电路状态包括测试电路的电流值、电压值中的一者或多者;
所述错误位置的记录方式为:将第一错误位置坐标存储到所述错误存储模块,第二错误位置坐标在第一错误位置坐标执行相关运算操作所得;
所述环境信息的记录方式为:获取开始测试后各个时间段的测试电路状态。
2.根据权利要求1所述的基于电路板的芯片检测方法,其特征在于,
当待测芯片为存储芯片时,所述错误位置的记录顺序为:获取所述错误位置的行列标识坐标,按照先行后列或先列后行的顺序发送到所述错误存储模块。
3.根据权利要求1所述的基于电路板的芯片检测方法,其特征在于,当待测芯片为计算芯片时,若计算芯片的输出数据与预设数据不一致,则将计算芯片的计算环节及计算单元结构发送到所述错误存储模块。
4.根据权利要求2或3所述的基于电路板的芯片检测方法,其特征在于,所述错误类型为待测芯片错误时,设为第一错误类型并编号为1,所述错误类型为测试电路参数配置错误时,设为第二错误类型并编号为0。
5.根据权利要求2或3所述的基于电路板的芯片检测方法,其特征在于,所述错误类型的检测机制为第一检测机制或第二检测机制,所述第一检测机制为所述自检模块持续对待测芯片检测,所述第二检测机制为待测芯片出现错误时对所述错误类型检测。
6.根据权利要求2或3所述的基于电路板的芯片检测方法,其特征在于,还包括:
上位机,与所述错误存储模块连接并进行数据传输。
7.根据权利要求6所述的基于电路板的芯片检测方法,其特征在于,所述错误存储模块将所述错误位置、所述错误时间、所述错误内容、所述错误类型和所述环境信息整合为第一内容,所述错误存储模块在所述电路板上将第一内容压缩为第二内容,第二内容的存储容量小于第一内容。
8.根据权利要求7所述的基于电路板的芯片检测方法,其特征在于,测试过程包含第一时间段和第二时间段,第一时间段结束时所述存储模块将第二内容回传到所述上位机,第二时间段不执行回传到所述上位机的操作,第一时间段和第二时间段组成第一时间周期。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311196059.8A CN116930727B (zh) | 2023-09-18 | 2023-09-18 | 基于电路板的芯片检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311196059.8A CN116930727B (zh) | 2023-09-18 | 2023-09-18 | 基于电路板的芯片检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116930727A CN116930727A (zh) | 2023-10-24 |
CN116930727B true CN116930727B (zh) | 2023-11-28 |
Family
ID=88380688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311196059.8A Active CN116930727B (zh) | 2023-09-18 | 2023-09-18 | 基于电路板的芯片检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116930727B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117743065B (zh) * | 2024-02-21 | 2024-04-23 | 北京怀美科技有限公司 | 存储器芯片辐照检测方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186743A (ja) * | 1995-12-28 | 1997-07-15 | Ando Electric Co Ltd | 回線試験装置 |
CN1971763A (zh) * | 2006-12-06 | 2007-05-30 | 北京中星微电子有限公司 | 一种只读存储器自检测装置和方法 |
US9250992B1 (en) * | 2013-05-07 | 2016-02-02 | Marvell International Ltd. | Test data reporting during memory testing |
CN111737039A (zh) * | 2020-06-19 | 2020-10-02 | 广东浪潮大数据研究有限公司 | 一种错误信息辅助提取方法、装置、设备及可读存储介质 |
CN112214339A (zh) * | 2020-09-03 | 2021-01-12 | 中国电力科学研究院有限公司 | 一种用于对芯片使用寿命进行测试的方法及*** |
CN113832663A (zh) * | 2021-09-18 | 2021-12-24 | 珠海格力电器股份有限公司 | 控制芯片故障记录方法、装置以及控制芯片故障读取方法 |
CN114676006A (zh) * | 2022-03-18 | 2022-06-28 | 中国电子科技集团公司第二十九研究所 | 基于动态重构的***自检方法、装置、设备及存储介质 |
CN115794472A (zh) * | 2022-12-13 | 2023-03-14 | 深圳曦华科技有限公司 | 芯片的错误收集及错误处理方法、装置及存储介质 |
-
2023
- 2023-09-18 CN CN202311196059.8A patent/CN116930727B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186743A (ja) * | 1995-12-28 | 1997-07-15 | Ando Electric Co Ltd | 回線試験装置 |
CN1971763A (zh) * | 2006-12-06 | 2007-05-30 | 北京中星微电子有限公司 | 一种只读存储器自检测装置和方法 |
US9250992B1 (en) * | 2013-05-07 | 2016-02-02 | Marvell International Ltd. | Test data reporting during memory testing |
CN111737039A (zh) * | 2020-06-19 | 2020-10-02 | 广东浪潮大数据研究有限公司 | 一种错误信息辅助提取方法、装置、设备及可读存储介质 |
CN112214339A (zh) * | 2020-09-03 | 2021-01-12 | 中国电力科学研究院有限公司 | 一种用于对芯片使用寿命进行测试的方法及*** |
CN113832663A (zh) * | 2021-09-18 | 2021-12-24 | 珠海格力电器股份有限公司 | 控制芯片故障记录方法、装置以及控制芯片故障读取方法 |
CN114676006A (zh) * | 2022-03-18 | 2022-06-28 | 中国电子科技集团公司第二十九研究所 | 基于动态重构的***自检方法、装置、设备及存储介质 |
CN115794472A (zh) * | 2022-12-13 | 2023-03-14 | 深圳曦华科技有限公司 | 芯片的错误收集及错误处理方法、装置及存储介质 |
Non-Patent Citations (1)
Title |
---|
SoC软硬件协同技术的FPGA芯片测试新方法;李平;廖永波;阮爱武;李威;李文昌;;电子科技大学学报(第05期);716-720 * |
Also Published As
Publication number | Publication date |
---|---|
CN116930727A (zh) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2449468B1 (en) | System and method of tracking error data within a storage device | |
CN116930727B (zh) | 基于电路板的芯片检测方法 | |
CN111078459B (zh) | 半导体芯片的测试方法、装置及*** | |
US9727411B2 (en) | Method and processor for writing and error tracking in a log subsystem of a file system | |
CN110727597B (zh) | 一种基于日志排查无效代码补全用例的方法 | |
CN112395129A (zh) | 存储校验方法、装置、计算芯片、计算机设备及存储介质 | |
CN112380046B (zh) | 计算结果校验方法、***、装置、设备及存储介质 | |
CN113643746A (zh) | 闪存数据的分析方法、装置、终端设备及存储介质 | |
CN110716843B (zh) | ***故障分析处理方法、装置、存储介质及电子设备 | |
US5822513A (en) | Method and apparatus for detecting stale write data | |
CN110222035A (zh) | 一种基于异或校验与日志恢复的数据库页面高效容错方法 | |
CN112416891B (zh) | 数据检测方法、装置、电子设备及可读存储介质 | |
CN112068781B (zh) | 一种存储器的数据读写方法及相关设备 | |
CN111428280B (zh) | SoC安全芯片密钥信息完整性存储及错误自修复方法 | |
CN114356218A (zh) | Flash存储器的数据纠错方法、设备以及介质 | |
CN114384365A (zh) | 暴露产品薄弱环节测试方案的确定方法、装置和设备 | |
CN113760696A (zh) | 一种程序问题定位方法、装置、电子设备和存储介质 | |
CN112486717A (zh) | 一种磁盘数据一致性校验方法、***、终端及存储介质 | |
WO2018218814A1 (zh) | 脱机交易记录保存方法、计算机设备和存储介质 | |
CN113704028B (zh) | 一种存储器、数据存储方法以及门锁*** | |
CN111552960B (zh) | 一种程序完整性的动态度量方法和装置 | |
CN117079703B (zh) | 用于测试芯片内嵌存储器的方法及装置、电子设备 | |
CN117711475A (zh) | 存储单元的故障检测电路及方法、功能芯片 | |
CN113848497A (zh) | 电池性能测试方法、装置、计算机设备以及存储介质 | |
CN118227610A (zh) | 数据处理的校验方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |