CN116909980B - 拓扑结构的识别装置及服务器 - Google Patents

拓扑结构的识别装置及服务器 Download PDF

Info

Publication number
CN116909980B
CN116909980B CN202311169400.0A CN202311169400A CN116909980B CN 116909980 B CN116909980 B CN 116909980B CN 202311169400 A CN202311169400 A CN 202311169400A CN 116909980 B CN116909980 B CN 116909980B
Authority
CN
China
Prior art keywords
circuit
switching
switch
interface
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311169400.0A
Other languages
English (en)
Other versions
CN116909980A (zh
Inventor
陈重佑
高名铎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202311169400.0A priority Critical patent/CN116909980B/zh
Publication of CN116909980A publication Critical patent/CN116909980A/zh
Application granted granted Critical
Publication of CN116909980B publication Critical patent/CN116909980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及PCIe拓扑结构技术领域，公开了拓扑结构的识别装置及服务器，该识别装置包括：第一开关电路，被配置为与第一交换机的级联接口相连，第二开关电路，被配置为与第二交换机的切换接口相连；第一扩展电路，被配置为与第一处理器的接口相连，第二扩展电路，被配置为与第二处理器的接口相连；第一开关电路与切换接口相连、或不与切换接口相连时，第一开关电路分别输出不同的电平状态；第二开关电路与第一扩展电路相连、或与第二扩展电路相连时，第二开关电路分别输出不同的电平状态。本发明利用两个开关电路的电平状态，即可方便快速地确定当前拓扑结构的模式，可以节省人力资源以及时间成本的消耗。

Description

拓扑结构的识别装置及服务器
技术领域
本发明涉及PCIe拓扑结构技术领域，具体涉及拓扑结构的识别装置及服务器。
背景技术
由于人工智能、大数据、云计算等领域运算需求，各种架构的AI（ArtificialIntelligence，人工智能）服务器得到了广泛的应用。其中CPU+GPU（中央处理器+图形处理器）为AI服务器常见的计算单元组合。
AI服务器应用场景中有三种典型的PCIe（Peripheral Component InterconnectExpress，***设备互联扩展总线）拓扑：平衡模式(Balance Mode)、通用模式(CommonMode)和级联模式(Cascade Mode)，每种拓扑模式对应一种拓扑结构，硬体上通过不同的线缆配置搭配对应的PCIe SW（switch，交换机） FW（Firmware，固件）来实现不同的拓扑结构。
三种PCIe拓扑由于点对点（P2P）带宽、延迟、运算性能或深度学习推理分析能力不尽相同，各有其优缺点，有其对应合适应用场景。因此AI服务器组装生产时需确认PCIe线缆连接关系的正确性，以确保出货时PCIe拓扑符合客户需求。
目前，一般以肉眼方式检查线缆连接方式是否正确，但由于线缆走线在***中错纵复杂，加上需要逐一确认每条线缆，整个过程耗费人力时间成本效率较低。
发明内容
有鉴于此，本发明提供了一种拓扑结构的识别装置及服务器，以解决校验PCIe拓扑是否正确时效率较低的问题。
第一方面，本发明提供了一种拓扑结构的识别装置，包括：第一开关电路、第二开关电路、第一扩展电路和第二扩展电路；
所述第一开关电路被配置为与第一交换机的级联接口相连，所述第二开关电路被配置为与第二交换机的切换接口相连；在级联模式下，所述级联接口与所述第二交换机的切换接口相连；
所述第一扩展电路被配置为与第一处理器的接口相连，所述第二扩展电路被配置为与第二处理器的接口相连；在平衡模式下，所述第二交换机的切换接口与所述第二处理器的接口相连；在通用模式下，所述第二交换机的切换接口与所述第一处理器的接口相连；
所述第一开关电路与所述第二交换机的切换接口相连、或不与所述第二交换机的切换接口相连时，所述第一开关电路分别输出不同的电平状态；
所述第二开关电路与所述第一扩展电路相连、或与所述第二扩展电路相连时，所述第二开关电路分别输出不同的电平状态。
本发明为级联接口和第一切换接口分别设置能够输出电平状态的开关电路，并为两个处理器的接口分别设置扩展电路，使得在不同拓扑模式下，第一开关电路和第二开关电路可以输出不同的电平状态，利用两个开关电路的电平状态，即可方便快速地确定当前拓扑结构的模式。基于该识别装置可以自动识别当前拓扑结构的模式，不需要人为参与，可以节省人力资源以及时间成本的消耗，方便产线人员直接确认线缆位置是否正确，也可以提高生产效率。
在一些可选的实施方式中，所述第一开关电路为有源开关电路或无源开关电路，所述第二开关电路为有源开关电路或无源开关电路；所述第一扩展电路和所述第二扩展电路中的一个为上拉电路，另一个为下拉电路；
所述有源开关电路或所述无源开关电路与上拉电路相连时，所述有源开关电路或所述无源开关电路输出第一电平状态；
所述有源开关电路或所述无源开关电路与下拉电路相连时，所述有源开关电路或所述无源开关电路输出第二电平状态；
所述有源开关电路与所述无源开关电路相连时，所述有源开关电路和所述无源开关电路均输出第一电平状态；
两个所述有源开关电路相连时，两个所述有源开关电路均输出第一电平状态；
两个所述无源开关电路相连时，两个所述无源开关电路均输出第二电平状态；
其中，所述第一电平状态和所述第二电平状态中的一个为高电平，另一个为低电平。
本发明利用上拉电路、下拉电路、有源开关电路和无源开关电路，可以方便地改变开关电路在不同拓扑模式下的电平状态；并且，本实施例中各个电路之间的逻辑关系容易实现，可以基于简单的电路识别出当前拓扑结构为哪种模式。
在一些可选的实施方式中，识别装置还包括：第三扩展电路；
所述第三扩展电路被配置为与第一插槽相连；所述第一插槽挂接在所述第一交换机下，且在平衡模式或通用模式下，所述级联接口与所述第一插槽相连；
所述第一开关电路与所述第二交换机的切换接口相连、或与所述第三扩展电路相连时，所述第一开关电路输出不同的电平状态。
在一些可选的实施方式中，所述第二交换机包括第一切换接口；所述第二开关电路被配置为与所述第一切换接口相连；
在平衡模式下，所述第一切换接口与所述第二处理器的接口相连；在通用模式下，所述第一切换接口与所述第一处理器的接口相连；在级联模式下，所述级联接口与所述第一切换接口相连；
所述第一开关电路与所述第二开关电路相连、或与所述第三扩展电路相连时，所述第一开关电路输出不同的电平状态。
在一些可选的实施方式中，在所述第一开关电路为无源开关电路、所述第二开关电路为有源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路为有源开关电路、所述第二开关电路为无源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路和所述第二开关电路均为有源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路和所述第二开关电路均为无源开关电路的情况下，所述第三扩展电路为上拉电路。
在一些可选的实施方式中，识别装置还包括：第三开关电路；所述第二交换机包括第一切换接口和第二切换接口；
所述第二开关电路被配置为与所述第一切换接口相连；所述第三开关电路被配置为与所述第二切换接口相连；
在平衡模式下，所述第一切换接口与所述第二处理器的接口相连；在通用模式下，所述第一切换接口与所述第一处理器的接口相连；在级联模式下，所述级联接口与所述第二切换接口相连；
所述第一开关电路与所述第三开关电路相连、或与所述第三扩展电路相连时，所述第一开关电路输出不同的电平状态。
在一些可选的实施方式中，在所述第一开关电路和所述第三开关电路均为有源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路为有源开关电路、所述第三开关电路为无源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路为无源开关电路、所述第三开关电路为有源开关电路的情况下，所述第三扩展电路为下拉电路；
在所述第一开关电路和所述第三开关电路均为无源开关电路的情况下，所述第三扩展电路为上拉电路。
本发明利用第一开关电路输出的电平状态和第二开关电路输出的电平状态，可以方便地确定当前拓扑结构的模式，即可以确定当前是平衡模式，通用模式，还是级联模式。
在一些可选的实施方式中，识别装置还包括第三开关电路；所述第二交换机包括第一切换接口和第二切换接口；
所述第二开关电路被配置为与所述第一切换接口相连；所述第三开关电路被配置为与所述第二切换接口相连；在平衡模式下，所述第一切换接口与所述第二处理器的接口相连；在通用模式下，所述第一切换接口与所述第一处理器的接口相连；在级联模式下，所述级联接口与所述第一切换接口或所述第二切换接口相连；
在所述级联接口与所述第一切换接口或所述第二切换接口相连时，所述第一开关电路、所述第二开关电路和所述第三开关电路所输出的三种电平状态，与在平衡模式或通用模式下，所述第一开关电路、所述第二开关电路和所述第三开关电路所输出的三种电平状态，不完全相同。
在一些可选的实施方式中，所述第一开关电路与所述第二开关电路相连、或与所述第三开关电路相连时，所述第一开关电路输出相同的电平状态。
在一些可选的实施方式中，所述第一开关电路为有源开关电路；
或者，所述第一开关电路为无源开关电路，且所述第二开关电路和所述第三开关电路均为有源开关电路。
在一些可选的实施方式中，识别装置还包括：第三扩展电路；所述第三扩展电路为下拉电路；
所述第三扩展电路被配置为与第一插槽相连；所述第一插槽挂接在所述第一交换机下，且在平衡模式或通用模式下，所述级联接口与所述第一插槽相连。
在一些可选的实施方式中，识别装置还包括：第三扩展电路；所述第三扩展电路为上拉电路；
所述第三扩展电路被配置为与第一插槽相连；所述第一插槽挂接在所述第一交换机下，且在平衡模式或通用模式下，所述级联接口与所述第一插槽相连；
所述第一开关电路、所述第二开关电路和所述第三开关电路均为无源开关电路。
本发明提供的拓扑结构的识别装置，不同连接方式的级联模式不影响第一开关电路输出的电平状态，能够识别出当前拓扑结构的模式。
在一些可选的实施方式中，所述第一开关电路与所述第二开关电路相连、或与所述第三开关电路相连时，所述第一开关电路输出不同的电平状态；
并且，所述第三开关电路与所述第一开关电路相连、或不与所述第一开关电路相连时，所述第三开关电路分别输出不同的电平状态。
在一些可选的实施方式中，识别装置还包括：第四扩展电路；所述第四扩展电路被配置为与第二插槽相连；所述第二插槽挂接在所述第二交换机下，且在平衡模式或通用模式下，所述第二切换接口与所述第二插槽相连；
所述第三开关电路与所述第一开关电路相连、或与所述第四扩展电路相连时，所述第三开关电路分别输出不同的电平状态。
在一些可选的实施方式中，识别装置还包括：第三扩展电路；所述第三扩展电路被配置为与第一插槽相连；所述第一插槽挂接在所述第一交换机下，且在平衡模式或通用模式下，所述级联接口与所述第一插槽相连；
所述第三扩展电路为下拉电路；所述第四扩展电路为上拉电路；
所述第一开关电路为无源开关电路，所述第二开关电路为有源开关电路，所述第三开关电路为无源开关电路。
在一些可选的实施方式中，识别装置还包括：第三扩展电路；所述第三扩展电路被配置为与第一插槽相连；所述第一插槽挂接在所述第一交换机下，且在平衡模式或通用模式下，所述级联接口与所述第一插槽相连；
所述第三扩展电路为上拉电路，所述第四扩展电路为下拉电路；
所述第一开关电路为无源开关电路，所述第二开关电路为无源开关电路，所述第三开关电路为有源开关电路。
本发明提供的拓扑结构的识别装置，在不同连接方式的级联模式会影响第一开关电路输出的情况下，结合三个开关电路所输出的三种电平状态，仍然可以识别出当前拓扑结构的模式，并能够确定是平衡模式、通用模式、级联模式1、级联模式2中的哪一种。
在一些可选的实施方式中，所述有源开关电路包括第一晶体管、第一分压电阻和第一限流电阻；
所述第一分压电阻的一端与电源相连，另一端与所述第一晶体管的控制端相连；所述第一限流电阻的一端与电源相连，另一端与所述第一晶体管的第一端相连；所述第一晶体管的第二端接地；
所述第一晶体管的控制端控制所述第一晶体管的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；
所述第一晶体管的第一端被配置为输出电平状态。
在一些可选的实施方式中，所述下拉电路包括接地的下拉电阻；所述第一分压电阻与所述下拉电阻的阻值满足：
VCC1×Rdown/(Rdown+R11)<Vth1；
其中，VCC1表示所述第一分压电阻所接电源的电压值，R11表示所述第一分压电阻的阻值，Rdown表示所述下拉电阻的阻值，Vth1表示所述第一晶体管的导通电压。
在一些可选的实施方式中，所述无源开关电路包括第二晶体管、第二分压电阻和第二限流电阻；
所述第二分压电阻的一端与所述第二晶体管的控制端相连，另一端接地；所述第二限流电阻的一端与电源相连，另一端与所述第二晶体管的第一端相连；所述第二晶体管的第二端接地；
所述第二晶体管的控制端控制所述第二晶体管的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；
所述第二晶体管的第一端被配置为输出电平状态。
在一些可选的实施方式中，所述上拉电路包括与电源相连的上拉电阻；所述第二分压电阻与所述上拉电阻的阻值满足：
VCC2×R21/(Rup+R21)>Vth2；
其中，VCC2表示所述上拉电阻所接电源的电压值，R21表示所述第二分压电阻的阻值，Rup表示所述上拉电阻的阻值，Vth2表示所述第二晶体管的导通电压。
本发明采用结构简单的有源开关电路和无源开关电路，能够保证识别装置整体结构简单，易于实现。
在一些可选的实施方式中，识别装置还包括：控制器；
所述控制器与多个开关电路的输出端相连，被配置为根据所述多个开关电路输出的电平状态，确定当前拓扑结构的模式；
其中，所述多个开关电路包括所述第一开关电路和所述第二开关电路。
第二方面，本发明提供了一种服务器，包括：第一处理器、第二处理器、第一交换机、第二交换机和第一方面所述的任意一种识别装置。
在一些可选的实施方式中，服务器还包括：基板管理控制器；所述基板管理控制器与所述识别装置的控制器相连，获取所述控制器所确定的当前拓扑结构的模式。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了平衡模式的一种拓扑结构的示意图；
图2示出了通用模式的一种拓扑结构的示意图；
图3示出了级联模式的一种拓扑结构的示意图；
图4示出了级联模式的另一种拓扑结构的示意图；
图5是本发明实施例1中一种拓扑结构的识别装置的结构示意图；
图6是本发明实施例2中一种拓扑结构的识别装置的结构示意图；
图7是本发明实施例3中一种拓扑结构的识别装置的结构示意图；
图8是本发明实施例3中另一种拓扑结构的识别装置的结构示意图；
图9是本发明实施例4中一种拓扑结构的识别装置的结构示意图；
图10是本发明实施例4中另一种拓扑结构的识别装置的结构示意图；
图11是本发明实施例4中再一种拓扑结构的识别装置的结构示意图；
图12是本发明实施例5中拓扑结构的识别装置的一种连接方式示意图；
图13是本发明实施例5中拓扑结构的识别装置的另一种连接方式示意图；
图14是本发明实施例5中另一种拓扑结构的识别装置的结构示意图；
图15是本发明实施例6中一种拓扑结构的识别装置的结构示意图；
图16是本发明实施例7中一种拓扑结构的识别装置的结构示意图；
图17是本发明实施例8中一种拓扑结构的识别装置的结构示意图；
图18是本发明实施例9中一种拓扑结构的识别装置的结构示意图；
图19是本发明实施例10中一种拓扑结构的识别装置的结构示意图；
图20是本发明实施例11中一种拓扑结构的识别装置的结构示意图；
图21是本发明实施例中拓扑结构的识别装置的结构示意图。
附图标记说明：
110、第一开关电路；120、第二开关电路；130、第三开关电路；210、第一扩展电路；220、第二扩展电路；230、第三扩展电路；240、第四扩展电路；300、控制器；S5、级联接口；S1、第一切换接口；S0、第二切换接口；CPU0、第一处理器；CPU1、第二处理器；SW_A、第一交换机；SW_B、第二交换机；SLOT4、第一插槽；SLOT6、第二插槽；Q1、第一晶体管；R11、第一分压电阻；R12、第一限流电阻；Q2、第二晶体管；R21、第二分压电阻；R22、第二限流电阻。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
三种典型的PCIe拓扑结构可参见图1至图3所示。
图1示出了平衡模式的一种拓扑结构。在平衡模式下，将GPU平均分配到各个CPU，CPU之间通过跨超级通道互联（UPI，Ultra Path Interconnect）通信。如图1所示，一个中央处理器CPU0的PCIe接口（PE0）与交换机SW_A的一个PCIe接口（S6）相连，且该交换机SW_A的其他四个PCIe接口分别与四个图像处理器GPU0、GPU1、GPU2、GPU3的插槽（SLOT）相连，即SLOT0、SLOT1、SLOT2、SLOT3。类似地，另一个中央处理器CPU1的PCIe接口（PE0）与交换机SW_B的一个PCIe接口（S1）相连，且该交换机SW_B的其他四个PCIe接口分别与四个图像处理器GPU6、GPU7、GPU8、GPU9的插槽相连，即SLOT8、SLOT9、SLOT10、SLOT11。
在更换PCIe拓扑时，与GPU相连的PCIe接口一般是固定不变的，通过配置其他PCIe接口的连接方式，可以更改为其他PCIe拓扑。
图2示出了通用模式的一种拓扑结构。在通用模式下，不同的SW（交换机）连接同一个CPU。如图2所示，将交换机SW_B连接CPU1的PCIe接口（PE0）的PCIe接口（S1），改为连接CPU0的PCIe接口（PE2），则两个交换机SW_A和SW_B均连接同一个CPU0，可以从平衡模式更换为通用模式。
图3示出了级联模式的一种拓扑结构。在级联模式下，交换机之间为级联拓扑，例如，交换机SW_A与SW_B级联。如图3所示，将交换机SW_B的PCIe接口（S1），与交换机SW_A中用于实现级联的PCIe接口（S5）相连，即可更换为级联模式。其中，在平衡模式或通用模式下，交换机SW_A中用于实现级联的PCIe接口（S5）可以挂接其他设备；如图1或图2所示，该用于实现级联的PCIe接口（S5）可以与图形处理器（GPU4）或AIC设备（AIC0）的插槽SLOT4相连。
图4示出了级联模式的另一种拓扑结构。在级联模式下，交换机之间为级联拓扑，例如，交换机SW_A与SW_B级联。如图4所示，第二交换机SW_B的第二切换接口S0，与第一交换机SW_A中用于实现级联的级联接口S5相连；并且，第二交换机SW_B的第一切换接口S1不能连接处理器CPU0或CPU1，一般情况下，为能够有效利用接口资源，该第一切换接口S1会连接原本与第二切换接口S0相连的第二插槽SLOT6，从而实现级联模式。
在需要切换至级联模式时，如图3所示，级联接口S5可以连接第一切换接口S1，或者，如图4所示，级联接口S5也可以连接第二切换接口S0；一般情况下，基于就近原则选择与级联接口S5相连的切换接口。例如，若级联接口S5与第二切换接口S0更近，则在需要切换至级联模式时，可以采用图4所示的拓扑结构，即级联接口S5与第二切换接口S0相连。为方便后续描述，将图3所示的级联模式称为“级联模式1”，将图4所示的级联模式称为“级联模式2”。
可以理解，在实际情况中，可以只使用平衡模式、通用模式和级联模式1这三种模式；或者，也可以只使用平衡模式、通用模式和级联模式2这三种模式；或者，也可以使用平衡模式、通用模式、级联模式1、级联模式2这四种模式，在需要级联时，从级联模式1、级联模式2中择一使用即可。
基于上述几种PCIe拓扑结构的区别，本发明实施例提供了一种拓扑结构的识别装置，为部分PCIe接口设置相应的电路结构，在不同模式的线缆配置下，该识别装置可以输出不同的高低电平状态，从而能够识别出当前所采用的PCIe拓扑结构是哪一种模式。
为方便描述，首先对本发明实施例所涉及的部分概念进行解释说明。
第一处理器、第二处理器：三种PCIe拓扑结构涉及至少两个中央处理器（CPU），将其中一个中央处理器称为第一处理器，将另一个中央处理器称为第二处理器。如图1至图3所示，以CPU0表示第一处理器，以CPU1表示第二处理器。
第一交换机、第二交换机：三种PCIe拓扑结构涉及至少两个交换机（Switch），将其中一个交换机称为第一交换机，将另一个交换机称为第二交换机。如图1至图3所示，以SW_A表示第一交换机，以SW_B表示第二交换机。
级联接口：第一交换机具有多个PCIe接口；在级联模式下，第一交换机中的某个PCIe接口，与第二交换机的PCIe接口相连，以实现第一交换机与第二交换机的级联；为方便描述，将第一交换机的该PCIe接口称为级联接口。可以理解，该级联接口是一种PCIe接口。
例如，参见图3所示，在级联模式下，第一交换机SW_A的PCIe接口S5与第二交换机的PCIe接口S1相连；参见图1和图2所示，在平衡模式或通用模式下，第一交换机SW_A的PCIe接口S5不进行级联，其与插槽SLOT4相连。故该PCIe接口S5即为级联接口，后续以S5表示级联接口。
第一切换接口：第二交换机也具有多个PCIe接口；在平衡模式、通用模式下，第二交换机中的某个PCIe接口，分别与第二处理器、第一处理器的PCIe接口相连；第二交换机的该PCIe接口用于实现拓扑结构切换，其是一种切换接口；为方便描述，将第二交换机的该PCIe接口称为第一切换接口。可以理解，该第一切换接口也是一种PCIe接口。
例如，参见图1和图2所示，在平衡模式下，第二交换机SW_B的PCIe接口S1与第二处理器CPU1的PCIe接口相连，在通用模式下，第二交换机SW_B的PCIe接口S1与第一处理器CPU0的PCIe接口相连，故该PCIe接口S1是第一切换接口，后续以S1表示第一切换接口。
第一插槽：第一交换机通过多个PCIe接口，可以实现与多个PCIe设备进行通信，这些PCIe设备挂接在第一交换机下；在平衡模式或通用模式下，第一交换机的级联接口也可与某个PCIe设备之间进行通信。其中，PCIe设备设有与交换机进行通信的插槽，本实施例将与级联接口相连的插槽，称为第一插槽。可以理解，该第一插槽也是一种PCIe接口。
例如，参见图1和图2所示，在平衡模式或通用模式下，第一交换机SW_A的级联接口S5与插槽SLOT4相连，以实现与GPU4或AIC0通信，该插槽SLOT4为上述的第一插槽，后续也以SLOT4表示第一插槽。
第二切换接口：除第一切换接口之外，在切换不同模式时，第二交换机中的另一个PCIe接口的连接方式也可能会发生变化，以实现模式切换；将该PCIe接口称为第二切换接口。例如，图1至图4中，第二交换机SW_B的PCIe接口S0可以是第二切换接口。如图4所示，在切换至级联模式时，第一交换机SW_A可以与第二切换接口S0相连，以切换至级联模式。
第二插槽：对于挂接在第二交换机的PCIe设备，其中某个PCIe设备的插槽可以与第二切换接口通信，将该PCIe设备的插槽称为第二插槽。例如，参见图1至图3所示，插槽SLOT6可以与第二切换接口S0通信，故该插槽SLOT6为第二插槽。可以理解，第二切换接口、第二插槽也均是一种PCIe接口。
实施例1
根据本发明实施例1，提供了一种拓扑结构的识别装置实施例，图5是根据本发明实施例1的拓扑结构的识别装置的结构示意图，如图5所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220。
第一开关电路110被配置为与第一交换机SW_A的级联接口S5相连，第二开关电路120被配置为与第二交换机SW_B的第一切换接口S1相连；在级联模式下，级联接口S5与第二交换机SW_B的切换接口相连。例如，如图5所示，在级联模式1下，级联接口S5与第二交换机SW_B的第一切换接口S1相连；相应地，第二开关电路120也与该第一切换接口S1相连。
第一扩展电路210被配置为与第一处理器CPU0的接口相连，第二扩展电路220被配置为与第二处理器CPU1的接口相连；在平衡模式下，第二交换机SW_B的切换接口与第二处理器CPU1的接口相连；在通用模式下，第二交换机SW_B的切换接口与第一处理器CPU0的接口相连。
例如，上述第二交换机SW_B的切换接口可以是第一切换接口S1。参见图5所示，SW_A S5表示第一交换机SW_A的级联接口S5，SW_B S1表示第二交换机SW_B的第一切换接口S1；CPU0_PE2表示第一处理器CPU0的接口，CPU1_PE0表示第二处理器CPU1的接口。其中，该第一开关电路110能够与级联接口S5相连，第二开关电路120能够与第一切换接口S1相连；第一扩展电路210能够与接口CPU0_PE2相连，第二扩展电路220能够与接口CPU1_PE0相连。
图5示出了在平衡模式、通用模式、级联模式1下，各个接口（包括级联接口S5、第一切换接口S1等）的连接方式，这些连接方式与图1至图3所示的连接方式一一对应。
在平衡模式下，如图1和图5所示，第一切换接口S1与第二处理器CPU1的接口CPU1_PE0相连，级联接口S5与第一插槽SLOT4相连，第二切换接口S0与第二插槽SLOT6相连。
在通用模式下，如图2和图5所示，第一切换接口S1与第一处理器CPU0的接口CPU0_PE2，级联接口S5与第一插槽SLOT4相连，第二切换接口S0与第二插槽SLOT6相连。
在级联模式1下，如图3和图5所示，第一切换接口S1与级联接口S5相连，第二切换接口S0与第二插槽SLOT6相连。
本实施例中，为部分PCIe接口设置了开关电路（例如，第一开关电路110、第二开关电路120）或扩展电路（例如，第一扩展电路210、第二扩展电路220），当两个PCIe接口相连时，可以使得本实施例所设置的两个电路分别相连。
具体地，如图5所示，若第一切换接口S1与第一处理器的接口CPU0_PE2相连，则可实现第二开关电路120与第一扩展电路210相连。若第一切换接口S1与第二处理器的接口CPU1_PE0相连，则可实现第二开关电路120与第二扩展电路220相连。若第一切换接口S1与级联接口S5相连，则可实现第二开关电路120与第一开关电路110相连。
例如，PCIe接口具有多个引脚，可以使用其中空闲的引脚，将本实施例所设置的电路与相应PCIe接口的空闲引脚相连；在两个PCIe接口相连时，这两个PCIe接口的空闲引脚相连，从而连接本实施例所设置的两个电路。可以理解，第一开关电路110与级联接口S5的空闲引脚相连，第二开关电路120与第一切换接口S1的空闲引脚相连，第一扩展电路210与第一处理器接口CPU0_PE2的空闲引脚相连，第二扩展电路220与第二处理器CPU1的接口CPU1_PE0的空闲引脚相连。这些空闲引脚对应同一标号。
本实施例中，第一开关电路110和第二开关电路120均是一种开关电路，其中设有能够导通或关断的开关，通过控制开关是导通还是关断，从而可以输出不同的电平状态。例如，开关导通时，开关电路输出高电平；开关关断时，开关电路输出低电平；或者，开关导通时，开关电路输出低电平；开关关断时，开关电路输出高电平。
其中，第一开关电路110与第二交换机SW_B的切换接口相连、或不与第二交换机SW_B的切换接口相连时，第一开关电路110分别输出不同的电平状态，即电平状态1不同。其中，若该第二交换机SW_B的切换接口为第一切换接口S1，且第二开关电路120与该第一切换接口S1相连，则第一开关电路110与第二开关电路120相连时，第一开关电路110输出一种电平状态；第一开关电路110不与第二开关电路120相连时，第一开关电路110输出另一种电平状态。
具体地，如图5所示，在级联模式1下，级联接口S5与第一切换接口S1相连，即第一开关电路110与第二开关电路120相连；而在平衡模式或通用模式下，级联接口S5不与第一切换接口S1相连，例如，级联接口S5不连接其他的PCIe接口，或者，级联接口S5与第一插槽SLOT4相连，此时第一开关电路110不与第二开关电路120相连。在这两种情况下，第一开关电路110输出不同的电平状态，故基于第一开关电路110所输出的电平状态，可以确定当前的拓扑模式是否为级联模式。
此外，第二开关电路120与第一扩展电路210相连、或与第二扩展电路220相连时，第二开关电路120分别输出不同的电平状态，即电平状态2不同。具体地，第二开关电路120与第一扩展电路210相连时，第二开关电路120输出一种电平状态；第二开关电路120与第二扩展电路220相连时，第二开关电路120输出另一种电平状态。
具体地，以第二开关电路120连接第一切换接口S1为例，如图5所示，在平衡模式下，第一切换接口S1与接口CPU1_PE0，即第二开关电路120与第二扩展电路220相连；而在通用模式下，第一切换接口S1与接口CPU0_PE2相连，即第二开关电路120与第一扩展电路210相连。在这两种情况下，第二开关电路120输出不同的电平状态，故基于第二开关电路120输出的电平状态即可区分平衡模式和通用模式。例如，若基于第一开关电路110所输出的电平状态，确定当前不是级联模式，即当前为平衡模式或通用模式，则可基于第二开关电路120输出的电平状态进行区分。
其中，电平状态分为高电平和低电平，基于开关电路（例如，第一开关电路110、第二开关电路120）所输出电平的高低，即可确定其输出的是哪一种电平状态。
本实施例提供的拓扑结构的识别装置，为级联接口S5和切换接口（例如，第一切换接口S1）分别设置能够输出电平状态的开关电路，并为两个处理器的接口分别设置扩展电路，使得在不同拓扑模式下，第一开关电路和第二开关电路可以输出不同的电平状态，利用两个开关电路的电平状态，即可方便快速地确定当前拓扑结构的模式。基于该识别装置可以自动识别当前拓扑结构的模式，不需要人为参与，可以节省人力资源以及时间成本的消耗，方便产线人员直接确认线缆位置是否正确，也可以提高生产效率。
实施例2
根据本发明实施例2，提供了一种拓扑结构的识别装置实施例，图6是根据本发明实施例2的拓扑结构的识别装置的结构示意图，如图6所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220。其中，第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220的工作原理可参见图5所示的实施例1的描述，此处不做赘述。
本实施例中，第一扩展电路210和第二扩展电路220中的一个为上拉电路，另一个为下拉电路。例如，第一扩展电路210是上拉电路，第二扩展电路220是下拉电路；或者，第一扩展电路210是下拉电路，第二扩展电路220是上拉电路。通过将第一扩展电路210和第二扩展电路220设置为不同的电路结构，使得第二开关电路120与第一扩展电路210或第二扩展电路220相连时，能够分别输出不同的电平状态。
其中，上拉电路的主要作用是提供一个高电平；该上拉电路主要包括与电源相连的上拉电阻。如图6所示，第一扩展电路210为上拉电路，其中的电阻R1即为上拉电阻，电源VCC可以提供所需的电压。
下拉电路的主要作用是提供一个低电平；该下拉电路主要包括接地的下拉电阻。如图6所示，第二扩展电路220为下拉电路，其中的电阻R2即为下拉电阻，该电阻R2接地。
并且，本实施例中，第一开关电路110为有源开关电路或无源开关电路，第二开关电路120为有源开关电路或无源开关电路。例如，第一开关电路110和第二开关电路120中的一个为有源开关电路，另一个为无源开关电路；或者，第一开关电路110和第二开关电路120均为有源开关电路或无源开关电路。
其中，有源开关电路指的是内部含有电源的开关电路，本实施例中，有源开关电路具体指的是内部含有能够控制开关通断的电源的开关电路；相应地，无源开关电路指的是内部不含有电源的开关电路，本实施例中，无源开关电路具体指的是内部不含有能够控制开关通断的电源的开关电路，若要改变无源开关电路输出的电平状态，需要外接其他电源。
其中，无论是有源开关电路，还是无源开关电路，其与上拉电路或下拉电路相连时，均能输出不同的电平状态。本实施例中，以第一电平状态和第二电平状态分别表示不同的电平状态。可以理解，第一电平状态和第二电平状态中的一个为高电平，另一个为低电平。
具体地，有源开关电路或无源开关电路与上拉电路相连时，有源开关电路或无源开关电路输出第一电平状态；有源开关电路或无源开关电路与下拉电路相连时，有源开关电路或无源开关电路输出第二电平状态。即，开关电路与扩展电路相连时，开关电路具体输出哪一种电平状态，与开关电路是有源开关电路还是无源开关电路无关。
例如，无论第二开关电路120是有源开关电路，还是无源开关电路，当第二开关电路120与上拉电路（例如第一扩展电路210）相连时，其均输出第一电平状态；当第二开关电路120与下拉电路（例如第二扩展电路220）相连时，其均输出第二电平状态。
此外，当两个开关电路互联时，例如第一开关电路110与第二开关电路120相连时，两个开关电路输出相同的电平状态。
具体地，有源开关电路与无源开关电路相连时，有源开关电路和无源开关电路均输出第一电平状态；两个有源开关电路相连时，两个有源开关电路均输出第一电平状态；两个无源开关电路相连时，两个无源开关电路均输出第二电平状态。
本实施例中，有源开关电路内部的电源，与上拉电路中的电源，可以起到类似的控制效果。当有源开关电路与无源开关电路或另一个有源开关电路相连时，与接入上拉电路相似，此时输出第一电平状态。当两个无源开关电路相连时，与无源开关电路接入下拉电路相似，此时输出第二电平状态。
例如，在级联模式1下，级联接口S5和第一切换接口S1相连，则第一开关电路110与第二开关电路120相连。此时，第一开关电路110与第二开关电路120输出的电平状态相同；若二者中存在有源开关电源，则二者均输出第一电平状态；若二者均是无源开关电路，则二者均输出第二电平状态。
本实施例提供的拓扑结构的识别装置，利用上拉电路、下拉电路、有源开关电路和无源开关电路，可以方便地改变开关电路在不同拓扑模式下的电平状态；并且，本实施例中各个电路之间的逻辑关系容易实现，可以基于简单的电路识别出当前拓扑结构为哪种模式。
在一些可选的实施方式中，参见图6所示，该有源开关电路包括第一晶体管Q1、第一分压电阻R11和第一限流电阻R12。图6以第二开关电路120是有源开关电路为例示出。
其中，第一分压电阻R11的一端与电源相连，另一端与第一晶体管Q1的控制端相连；第一限流电阻R12的一端与电源相连，另一端与第一晶体管Q1的第一端相连；第一晶体管Q1的第二端接地；第一晶体管Q1的控制端控制第一晶体管Q1的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；第一晶体管Q1的第一端被配置为输出电平状态。
本实施例中，第一晶体管Q1为一种晶体管，其具有三端，其中一端为用于控制晶体管是否导通的控制端，另外两端接入电路回路，以改变电路回路的工作状态。例如，第一晶体管Q1可以是三极管或场效应管（MOS）；其中，在第一晶体管Q1为三极管的情况下，三极管的基极为晶体管的控制端，三极管的集电极、发射极为晶体管的第一端、第二端；在第一晶体管Q1为场效应管的情况下，场效应管的栅极为晶体管的控制端，场效应管的源极、漏极为晶体管的第一端、第二端。如图6所示，第一晶体管Q1为NMOS，其漏极与第一限流电阻R12相连，源极接地。
并且，第一晶体管Q1的控制端能够与交换机的接口相连，换句话说，有源开关电路连接某交换机的接口，具体指的是其第一晶体管Q1的控制端与该交换机的接口相连。如图6所示，第二开关电路120为有源开关电路，通过将其第一晶体管Q1的控制端接入第一切换接口S1，即可实现第二开关电路120与第一切换接口S1相连。
本实施例中，第一晶体管Q1的控制端连接交换机的接口，例如级联接口S5、第一切换接口S1等，在交换机的接口与其他接口相连时，可以改变第一晶体管Q1控制端的电压大小，从而使得第一晶体管Q1导通或关断。其中，与第一晶体管Q1的控制端相连的第一分压电阻R11，可以起到分压作用，从而使得第一晶体管Q1的控制端接入不同电路（例如上拉电路、下拉电路等）时，控制端的电压大小不同，从而使得第一晶体管Q1导通或关断。
第一限流电阻R12可以起到一定的保护作用，使得有源开关电路能够正常输出电平状态。如图6所示，在第一晶体管Q1导通的情况下，在第一限流电阻R12的作用下，第一晶体管Q1的第一端接地，其输出的电平状态为低电平；在第一晶体管Q1关断的情况下，第一限流电阻R12相当于上拉电阻，可以拉高第一晶体管Q1第一端的电压，使得第一晶体管Q1第一端输出的电平状态为高电平。
本实施例中，基于第一晶体管Q1、第一分压电阻R11和第一限流电阻R12可以构建结构简单的有源开关电路，保证识别装置整体结构简单，易于实现。
可选地，有源开关电路与上拉电路相连时，可以使得第一晶体管Q1导通；相应地，有源开关电路与下拉电路相连时，需要使得第一晶体管Q1关断，即第一晶体管Q1控制端的电压需要小于第一晶体管Q1的导通电压Vth1。具体地，下拉电路包括接地的下拉电阻；第一分压电阻R11与下拉电阻的阻值满足：
VCC1×Rdown/(Rdown+R11)<Vth1；
其中，VCC1表示第一分压电阻R11所接电源的电压值，R11表示第一分压电阻R11的阻值，Rdown表示下拉电阻的阻值，Vth1表示第一晶体管Q1的导通电压。
本实施例中，有源开关电路与下拉电路相连时，有源开关电路的第一分压电阻R11与下拉电路的下拉电阻形成分压电路，二者之间的电压即为第一晶体管Q1控制端的电压，该电压为VCC1×Rdown/(Rdown+R11)，选取合适阻值的电阻作为第一分压电阻R11和下拉电阻，即可使得控制端的电压小于第一晶体管Q1的导通电压Vth1。例如，第一分压电阻R11所接的电源电压为3.3V，即VCC1=3.3V，设定第一分压电阻R11的阻值为1000欧姆，下拉电阻的阻值为100欧姆，则在有源开关电路与下拉电路相连时，第一晶体管Q1控制端的电压约为0.3V，其小于第一晶体管Q1的导通电压Vth1（例如，导通电压Vth1一般不小于0.7V），可以满足需求。
在一些可选的实施方式中，参见图6所示，无源开关电路包括第二晶体管Q2、第二分压电阻R21和第二限流电阻R22。图6以第一开关电路110是无源开关电路为例示出。
其中，第二分压电阻R21的一端与第二晶体管Q2的控制端相连，另一端接地；第二限流电阻R22的一端与电源相连，另一端与第二晶体管Q2的第一端相连；第二晶体管Q2的第二端接地；第二晶体管Q2的控制端控制第二晶体管Q2的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；第二晶体管Q2的第一端被配置为输出电平状态。
本实施例中，该第二晶体管Q2与第一晶体管Q1相似，该第二晶体管Q2可以是三极管或场效应管（MOS）；其中，在第二晶体管Q2为三极管的情况下，三极管的基极为晶体管的控制端，三极管的集电极、发射极为晶体管的第一端、第二端；在第二晶体管Q2为场效应管的情况下，场效应管的栅极为晶体管的控制端，场效应管的源极、漏极为晶体管的第一端、第二端。为保证有源开关电路与无源开关电路相连时，二者输出相同的电平状态，第一晶体管Q1与第二晶体管Q2可以是同类型的晶体管，即二者均为三极管，或者均为场效应管。
并且，第二晶体管Q2的控制端能够与交换机的接口相连，换句话说，无源开关电路连接某交换机的接口，具体指的是其第二晶体管Q2的控制端与该交换机的接口相连。如图6所示，第一开关电路110为无源开关电路，通过将其第二晶体管Q2的控制端接入级联接口S5，即可实现第一开关电路110与级联接口S5相连。
本实施例中，第二晶体管Q2的控制端连接交换机的接口，例如级联接口S5、第一切换接口S1等，在交换机的接口与其他接口相连时，可以改变第二晶体管Q2控制端的电压大小，从而使得第二晶体管Q2导通或关断。其中，与第二晶体管Q2的控制端相连的第二分压电阻R21，可以起到分压作用，从而使得第二晶体管Q2的控制端接入不同电路（例如上拉电路、下拉电路等）时，控制端的电压大小不同，从而使得第二晶体管Q2导通或关断。
此外，第二限流电阻R22与上述第一限流电阻R12的工作原理相似，此处不做赘述。
本实施例中，基于第二晶体管Q2、第二分压电阻R21和第二限流电阻R22可以构建结构简单的无源开关电路，保证识别装置整体结构简单，易于实现。
可选地，无源开关电路与下拉电路相连时，由于第二晶体管Q2的控制端未接入电源，故第二晶体管Q2关断；相应地，无源开关电路与上拉电路相连时，需要使得第二晶体管Q2导通，即第二晶体管Q2控制端的电压需要大于第二晶体管Q2的导通电压Vth2。具体地，上拉电路包括与电源相连的上拉电阻；第二分压电阻R21与上拉电阻的阻值满足：
VCC2×R21/(Rup+R21)>Vth2；
其中，VCC2表示上拉电阻所接电源的电压值，R21表示第二分压电阻R21的阻值，Rup表示上拉电阻的阻值，Vth2表示第二晶体管Q2的导通电压。
本实施例中，无源开关电路与上拉电路相连时，上拉电路的上拉电阻与无源开关电路的第二分压电阻R21形成分压电路，二者之间的电压即为第二晶体管Q2控制端的电压，该电压为VCC2×R21/(Rup+R21)，选取合适阻值的电阻作为第二分压电阻R21和上拉电阻，即可使得控制端的电压大于第二晶体管Q2的导通电压Vth2。例如，上拉电阻所接的电源电压为3.3V，即VCC2=3.3V，设定第二分压电阻R21和上拉电阻的阻值均为1000欧姆，则在无源开关电路与上拉电路相连时，第二晶体管Q2控制端的电压约为1.65V，其能够大于第二晶体管Q2的导通电压Vth2，可以满足需求。
此外可选地，为使得有源开关电路与无源开关电路相连时，第一晶体管Q1与第二晶体管Q2均能导通，可以设置具有合适阻值的第一分压电阻R11、第二分压电阻R21；例如，第一分压电阻R11与第二分压电阻R21的阻值相同，或者，第一分压电阻R11的阻值小于第二分压电阻R21的阻值。
实施例3
根据本发明实施例3，提供了一种拓扑结构的识别装置实施例，图7是根据本发明实施例3的拓扑结构的识别装置的结构示意图，如图7所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220；并且，该识别装置还包括：第三扩展电路230。
如图7所示，第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。并且，第一开关电路110与第二开关电路120相连、或与第三扩展电路230相连时，第一开关电路110输出不同的电平状态。
为了尽可能提高交换机PCIe接口的利用率，一般不会闲置交换机的PCIe接口；例如，参见图7所示，在平衡模式或通用模式下，级联接口S5可以与挂接在第一交换机SW_A下的第一插槽SLOT4相连；在级联模式下，级联接口S5不与该第一插槽SLOT4相连，而是与第二交换机SW_B的切换接口相连，例如与第一切换接口S1相连。本实施例中，通过为第一插槽SLOT4设置第三扩展电路230，使得在平衡模式或通用模式下，第一开关电路110能够与第三扩展电路230相连，以使得第一开关电路110能够输出合适的电平状态。
具体地，在级联模式下，级联接口S5可以与第一切换接口S1相连，即该级联模式为上述的级联模式1，在这种情况下，第一开关电路110与第二开关电路120相连、或与第三扩展电路230相连时，第一开关电路110输出不同的电平状态。即，第一开关电路110与第二开关电路120相连时，第一开关电路110输出一种电平状态；第一开关电路110与第三扩展电路230相连时，第一开关电路110输出另一种电平状态。
如图7所示，在级联模式1下，级联接口S5与第一切换接口S1相连，即第一开关电路110与第二开关电路120相连；而在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。在这两种情况下，第一开关电路110输出不同的电平状态，故基于第一开关电路110所输出的电平状态，可以确定当前的拓扑模式是否为级联模式。
本实施例中，通过为第一插槽SLOT4设置第三扩展电路230，方便实现第一开关电路110在不同模式下输出不同的电平状态，以能够确定当前拓扑结构是否为级联模式。
在一些可选的实施方式中，第一开关电路110、第二开关电路120可以为有源开关电路或无源开关电路，共四种情况，在每种情况下，选取合适的第三扩展电路230，即能够识别出拓扑模式。
第一种情况：在第一开关电路110为无源开关电路、第二开关电路120为有源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，参见图6所示，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即无源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。以图6所示结构为例，第二晶体管Q2关断，该第一开关电路110输出高电平，即电平状态1为高电平。
在级联模式1下，第一开关电路110与第二开关电路120相连，即无源开关电路与有源开关电路相连，第一开关电路110与第二开关电路120均输出第一电平状态。以图6所示结构为例，第二晶体管Q2导通，该第一开关电路110输出低电平，即电平状态1为低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式1。
第二种情况：在第一开关电路110为有源开关电路、第二开关电路120为无源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即有源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。例如，若有源开关电路和无源开关电路的结构如图6所示，则该第一开关电路110输出高电平。
在级联模式1下，第一开关电路110与第二开关电路120相连，即无源开关电路与有源开关电路相连，第一开关电路110与第二开关电路120均输出第一电平状态。例如，若有源开关电路和无源开关电路的结构如图6所示，该第一开关电路110输出低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式1。
第三种情况：在第一开关电路110和第二开关电路120均为有源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即有源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。例如，若有源开关电路的结构如图6所示，则该第一开关电路110输出高电平。
在级联模式1下，第一开关电路110与第二开关电路120相连，即有源开关电路与有源开关电路相连，第一开关电路110与第二开关电路120均输出第一电平状态。例如，若有源开关电路的结构如图6所示，该第一开关电路110输出低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式1。
第四种情况：在第一开关电路110和第二开关电路120均为无源开关电路的情况下，第三扩展电路230为上拉电路。
具体地，参见图8所示，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即无源开关电路与上拉电路相连，该第一开关电路110输出第一电平状态。以图8所示结构为例，第二晶体管Q2导通，该第一开关电路110输出低电平，即电平状态1为低电平。
在级联模式1下，第一开关电路110与第二开关电路120相连，即无源开关电路与无源开关电路相连，第一开关电路110与第二开关电路120均输出第二电平状态。以图8所示结构为例，第二晶体管Q2关断，该第一开关电路110输出高电平，即电平状态1为高电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式1。
图6和图8中，以第一扩展电路210为上拉电路，第二扩展电路220为下拉电路为例示出。在第一扩展电路210为下拉电路，第二扩展电路220为上拉电路的情况下，其虽然会影响第二开关电路120在平衡模式或通用模式下具体输出何种电平状态，但在平衡模式或通用模式下，第二开关电路120仍然可以输出不同的电平状态，即仍然可以识别平衡模式或通用模式，本实施例对此不做详述。
本实施例中，在切换至级联模式时，将第一交换机SW_A的级联接口S5切换至连接第二交换机SW_B的第一切换接口S1，即在级联模式1下，级联接口S5与第一切换接口S1相连。在这种情况下，利用两个开关电路（所输出的电平状态，即第一开关电路110输出的电平状态1和第二开关电路120输出的电平状态2，可以方便地确定当前拓扑结构的模式，即可以确定当前是平衡模式，通用模式，还是级联模式1。
实施例4
根据本发明实施例4，提供了一种拓扑结构的识别装置实施例，图9是根据本发明实施例4的拓扑结构的识别装置的结构示意图，如图9所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220；并且，该识别装置还包括：第三扩展电路230和第三开关电路130。
如图9所示，第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。第三开关电路130被配置为与第二交换机SW_B的第二切换接口S0相连；在级联模式下，级联接口S5与第二切换接口S0相连，即第一开关电路110与第三开关电路130相连，该级联模式为上述的级联模式2。并且，第一开关电路110与第三开关电路130相连、或与第三扩展电路230相连时，第一开关电路110输出不同的电平状态。
为了尽可能提高交换机PCIe接口的利用率，一般不会闲置交换机的PCIe接口；例如，参见图9所示，在平衡模式或通用模式下，级联接口S5可以与挂接在第一交换机SW_A下的第一插槽SLOT4相连；在级联模式2下，级联接口S5不与该第一插槽SLOT4相连，而是与第二交换机SW_B的切换接口相连，例如与第二切换接口S2相连。本实施例中，通过为第一插槽SLOT4设置第三扩展电路230，使得在平衡模式或通用模式下，第一开关电路110能够与第三扩展电路230相连，以使得第一开关电路110能够输出合适的电平状态。
具体地，在级联模式2下，级联接口S5可以与第二切换接口S0相连，第一开关电路110与第三开关电路130相连、或与第三扩展电路230相连时，第一开关电路110输出不同的电平状态。即，第一开关电路110与第三开关电路130相连时，第一开关电路110输出一种电平状态；第一开关电路110与第三扩展电路230相连时，第一开关电路110输出另一种电平状态。
如图9所示，在级联模式2下，级联接口S5与第二切换接口S0相连，即第一开关电路110与第三开关电路130相连；而在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。在这两种情况下，第一开关电路110输出不同的电平状态，故基于第一开关电路110所输出的电平状态，可以确定当前的拓扑模式是否为级联模式2。
本实施例中，通过为第一插槽SLOT4设置第三扩展电路230，方便实现第一开关电路110在不同模式下输出不同的电平状态，以能够确定当前拓扑结构是否为级联模式2。
在一些可选的实施方式中，能够与第二开关电路120相连的第一扩展电路210、第二扩展电路220中的一个是上拉电路，另一个是下拉电路，故无论该第二开关电路120是有源开关电路还是无源开关电路，该第二开关电路120输出的电平状态均能够用于区分平衡模式和通用模式。并且，第一开关电路110、第三开关电路130也可以为有源开关电路或无源开关电路，共四种情况，在每种情况下，选取合适的第三扩展电路230，即能够识别出拓扑模式。
第一种情况：在第一开关电路110为无源开关电路、第三开关电路130为有源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，参见图10所示，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即无源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。以图10所示结构为例，第二晶体管Q2关断，该第一开关电路110输出高电平，即电平状态1为高电平。
在级联模式2下，第一开关电路110与第三开关电路130相连，即无源开关电路与有源开关电路相连，第一开关电路110与第三开关电路130均输出第一电平状态。以图10所示结构为例，第二晶体管Q2导通，该第一开关电路110输出低电平，即电平状态1为低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式2。
第二种情况：在第一开关电路110为有源开关电路、第三开关电路130为无源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即有源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。例如，若有源开关电路和无源开关电路的结构如图10所示，则该第一开关电路110输出高电平。
在级联模式2下，第一开关电路110与第三开关电路130相连，即无源开关电路与有源开关电路相连，第一开关电路110与第三开关电路130均输出第一电平状态。例如，若有源开关电路和无源开关电路的结构如图10所示，该第一开关电路110输出低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式2。
第三种情况：在第一开关电路110和第三开关电路130均为有源开关电路的情况下，第三扩展电路230为下拉电路。
具体地，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即有源开关电路与下拉电路相连，该第一开关电路110输出第二电平状态。例如，若有源开关电路的结构如图10所示，则该第一开关电路110输出高电平。
在级联模式2下，第一开关电路110与第三开关电路130相连，即有源开关电路与有源开关电路相连，第一开关电路110与第三开关电路130均输出第一电平状态。例如，若有源开关电路的结构如图10所示，该第一开关电路110输出低电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式2。
第四种情况：在第一开关电路110和第三开关电路130均为无源开关电路的情况下，第三扩展电路230为上拉电路。
具体地，参见图11所示，在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连，即第一开关电路110与第三扩展电路230相连，即无源开关电路与上拉电路相连，该第一开关电路110输出第一电平状态。以图11所示结构为例，第二晶体管Q2导通，该第一开关电路110输出低电平，即电平状态1为低电平。
在级联模式2下，第一开关电路110与第三开关电路130相连，即无源开关电路与无源开关电路相连，第一开关电路110与第三开关电路130均输出第二电平状态。以图11所示结构为例，第二晶体管Q2关断，该第一开关电路110输出高电平，即电平状态1为高电平。因此，第一开关电路110所输出的电平状态可以表示当前拓扑结构是否为级联模式2。
图10和图11中，第二开关电路120为无源开关电路，并且第一扩展电路210为上拉电路，第二扩展电路220为下拉电路。在第一扩展电路210为下拉电路，第二扩展电路220为上拉电路的情况下，其虽然会影响第二开关电路120在平衡模式或通用模式下具体输出何种电平状态，但在平衡模式或通用模式下，第二开关电路120仍然可以输出不同的电平状态，即仍然可以识别平衡模式或通用模式，本实施例对此不做详述。
本实施例中，在切换至级联模式时，将第一交换机SW_A的级联接口S5切换至连接第二交换机SW_B的第二切换接口S0，即在级联模式2下，级联接口S5与第二切换接口S0相连。在这种情况下，利用两个开关电路（所输出的电平状态，即第一开关电路110输出的电平状态1和第二开关电路120输出的电平状态2，可以方便地确定当前拓扑结构的模式，即可以确定当前是平衡模式，通用模式，还是级联模式2。
需要说明的是，在需要识别当前拓扑结构的模式时，虽然三个开关电路均可输出相应的电平状态，但可以只利用其中两个开关电路的电平状态，即可识别出当前平衡模式，通用模式，还是级联模式2，故可以不关注第三开关电路130输出的电平状态3。并且，可以理解，本实施例中以统一的附图标记表示有源开关电路（或无源开关电路）中的晶体管和电阻等，但不同开关电路可以使用相同规格的晶体管、电阻，也可使用规格不完全相同的晶体管、电阻，本实施例对此不做限定。如图10或图11所示，第一开关电路110和第二开关电路120均为无源开关电路，其均具有第二分压电阻R21，第一开关电路110中的第二分压电阻R21，与第二开关电路120中的第二分压电阻R21，阻值可以相同，也可以不同，具体可基于实际情况而定。
为了能够确定当前拓扑结构对应图1的平衡模式、图2的通用模式、图3的级联模式1、图4的级联模式2中的哪种模式，本发明实施例提供的拓扑结构的识别装置还设有第三开关电路，通过电路互相配合或引入更多的电平状态，以能够在用户可能使用级联模式1和级联模式2的情况下，区分出平衡模式、通用模式和级联模式。
实施例5
根据本发明实施例5，提供了一种拓扑结构的识别装置实施例，图12和图13是根据本发明实施例5的拓扑结构的识别装置的结构示意图，如图12和图13所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210和第二扩展电路220；并且，其还包括第三开关电路130。其中，图12示出了平衡模式、通用模式、级联模式1下的连接方式，图13示出了平衡模式、通用模式、级联模式2下的连接方式；可以理解，在图12和图13中，平衡模式、通用模式的连接方式均相同。
其中，第三开关电路130被配置为与第二交换机SW_B的第二切换接口S0相连；在级联模式下，级联接口S5与第一切换接口S1或第二切换接口S0相连。如图12所示，级联接口S5与第一切换接口S1相连；或者，如图13所示，级联接口S5与第二切换接口S0相连。
在级联接口S5与第一切换接口S1或第二切换接口S0相连时，第一开关电路110、第二开关电路120和第三开关电路130所输出的三种电平状态，与在平衡模式或通用模式下，第一开关电路110、第二开关电路120和第三开关电路130所输出的三种电平状态，不完全相同。
本实施例中，可以第一开关电路110、第二开关电路120和第三开关电路130可以输出三种电平状态，即电平状态1、电平状态2和电平状态3，可以基于这三种电平状态来确定当前拓扑结构具体为哪一种模式。其中，所输出的三种电平状态，在不同模式下，即在平衡模式、通用模式、级联模式1、级联模式2四种拓扑模式下，不完全相同，从而可以区分这四种拓扑模式，无论级联接口S5通过与第一切换接口S1相连实现级联，还是通过与第二切换接口S0相连实现级联，均能够正确识别出当前的拓扑模式。
在一些可选的实施方式中，第一开关电路110与第二开关电路120相连、或与第三开关电路130相连时，第一开关电路110输出相同的电平状态。即，第一开关电路110与第二开关电路120相连时所输出的电平状态，以及其与第三开关电路130相连时所输出的电平状态，二者相同，即电平状态3相同。
本实施例中，在级联模式1下，如图12所示，级联接口S5与第一切换接口S1相连，则第一开关电路110与第二开关电路120相连，第一开关电路110可以输出一种电平状态。在级联模式2下，如图13所示，级联接口S5与第二切换接口S0相连，则第一开关电路110与第三开关电路130相连，第一开关电路110也可以输出一种电平状态。若在级联模式1、级联模式2下，第一开关电路110输出相同的电平状态，且在平衡模式或通用模式下，第一开关电路110所输出的电平状态与在级联模式（如级联模式1）下其输出的电平状态不同，故在这种情况下，基于第一开关电路110输出的电平状态，即可确定当前的拓扑模式是否是级联模式，不需要区分级联模式1或级联模式2。
可以理解，由于在级联模式1、级联模式2下，第一开关电路110输出相同的电平状态，即级联接口S5无论连接第一切换接口S1，还是连接第二切换接口S0，不影响第一开关电路110输出的电平状态，故此时也可以只基于第一开关电路110输出的电平状态1和第二开关电路120输出的电平状态2来确定当前拓扑结构的拓扑模式，即可以不使用第三开关电路130输出的电平状态3。当然，在有需要的情况下，也可使用该第三开关电路130输出的电平状态3，以在级联模式时，能够区分级联模式1和级联模式2。
或者，在一些可选的实施方式中，第一开关电路110与第二开关电路120相连、或与第三开关电路130相连时，第一开关电路110输出不同的电平状态。即，第一开关电路110与第二开关电路120相连时输出一种电平状态，第一开关电路110与第三开关电路130相连时输出另一种电平状态，即电平状态3不同。
可以理解，在这种情况下，第一开关电路110与第三开关电路130相连时，即在级联模式2下，第一开关电路110输出的电平状态，与在平衡模式或通用模式中的一种模式下，第一开关电路110输出的电平状态相同，导致难以识别拓扑模式。本实施例中，选择合适的第三开关电路130，该第三开关电路130与第一开关电路110相连、或不与第一开关电路110相连时，第三开关电路130分别输出不同的电平状态，以能够识别出级联模式2。
在级联模式2下，第二切换接口S0与级联接口S5相连，即第三开关电路130与第一开关电路110相连，此时第三开关电路130输出一种电平状态。而在平衡模式、通用模式或级联模式1下，第二切换接口S0不与级联接口S5相连，例如，如图12所示，第二切换接口S0与第二插槽SLOT6相连，此时第三开关电路130不与第一开关电路110相连，并输出另一种电平状态。因此，通过第三开关电路130输出的电平状态3，可以确定当前的拓扑模式是否是级联模式2。若不是级联模式2，则如上所述，基于第一开关电路110和第二开关电路120可以识别出当前拓扑模式是平衡模式、通用模式、级联模式1中的哪一种。
本实施例中，即使不同的级联模式（即级联模式1和级联模式2）会影响第一开关电路110的电平状态，但结合三个开关电路（即第一开关电路110、第二开关电路120、第三开关电路130）所输出的三个电平状态，也能够准确识别出当前拓扑模式是平衡模式、通用模式、级联模式1、级联模式2四种模式中的哪一种。
可选地，参见图14所示，该识别装置还可以包括第三扩展电路230和/或第四扩展电路240。其中，第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。第四扩展电路240被配置为与第二插槽SLOT6相连；第二插槽SLOT6挂接在第二交换机SW_B下，且在平衡模式或通用模式下，第二切换接口S0与第二插槽SLOT6相连。图14未示出级联模式2下线缆的连接方式。
通过为第一插槽SLOT4、第二插槽SLOT6设置扩展电路，可以基于合适的扩展电路使得开关电路与第三扩展电路230或第四扩展电路240相连时，开关电路能够输出所需的电平状态。
实施例6
根据本发明实施例6，提供了一种拓扑结构的识别装置实施例，图15是根据本发明实施例6的拓扑结构的识别装置的结构示意图，如图15所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210、第二扩展电路220和第三开关电路130。并且，第一开关电路110与第二开关电路120相连、或与第三开关电路130相连时，第一开关电路110输出相同的电平状态。
其中，如图15所示，第一开关电路110为无源开关电路，且第二开关电路120和第三开关电路130均为有源开关电路。
本实施例中，在级联模式1下，级联接口S5与第一切换接口S1相连，即第一开关电路110与第二开关电路120相连，即无源开关电路与有源开关电路相连，故第一开关电路110与第二开关电路120均输出第一电平状态。以图15所示结构为例，第一开关电路110与第二开关电路120均输出低电平。在级联模式2下，级联接口S5与第二切换接口S0相连，即第一开关电路110与第三开关电路130相连，此时也是无源开关电路与有源开关电路相连，故第一开关电路110与第三开关电路130仍然均输出第一电平状态。以图15所示结构为例，第一开关电路110与第二开关电路120均输出低电平。因此，在级联模式1或级联模式2下，第一开关电路110输出的电平状态均是第一电平状态。
其中，为能够在平衡模式或通用模式下，第一开关电路110输出第二电平状态，可以为第一插槽SLOT4设置第三扩展电路230，且该第三扩展电路230为下拉电路。第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。
以图15所示结构为例。在平衡模式下，第一开关电路110的第二晶体管Q2关断，其输出的电平状态1为高电平；第二开关电路120的第一晶体管Q1关断，其输出的电平状态2为高电平。在通用模式下，第一开关电路110输出的电平状态1不变，仍然为高电平；第二开关电路120的第一晶体管Q1导通，其输出的电平状态2为低电平。在级联模式1下，第一开关电路110的第二晶体管Q2和第二开关电路120的第一晶体管Q1均导通，故电平状态1和电平状态2均为低电平。在级联模式2下（图15未示出级联模式2的连接方式），第一开关电路110的第二晶体管Q2和第三开关电路130的第一晶体管Q1均导通，故电平状态1和电平状态3均为低电平。
以1表示高电平，以0表示低电平，四种模式下三种电平状态可参见下表1所示。其中，“——”表示不需要关注的电平状态，其可以为高电平，也可以为低电平。
表1
可以理解，若第一扩展电路210为下拉电路，第二扩展电路220为上拉电路，此时只影响电平状态2，即在平衡模式下，电平状态2为低电平，在通用模式下，电平状态2为高电平，通过三种电平状态，仍然可以确定当前拓扑结构的模式。后续对此不做赘述。
其中，开关电路与扩展电路与PCIe接口的空闲引脚相连，以实现与相应接口的连接；并且，PCIe接口的引脚分为A、B两侧，且两个PCIe接口相连时，一个PCIe接口的A侧引脚会与另一个PCIe接口的B侧引脚相连。本实施例中，PCIe接口的27号引脚为空闲引脚，故将开关电路、扩展电路与相应接口的27号引脚相连；并且，将A侧（A side）的27号引脚标记为A27，将B侧（B side）的27号引脚标记为B27。通过与引脚A27或引脚B27相连，可以将开关电路、扩展电路接入相应的PCIe接口，并在两个PCIe接口相连时，可以实现开关电路、扩展电路之间的连接。
如图15所示，第一扩展电路210和第二扩展电路220均接入引脚A27。第二开关电路120接入第一切换接口S1的引脚B27，从而可以实现第二开关电路120连接第一扩展电路210或第二扩展电路220；第一开关电路110接入级联接口S5的引脚A27，且第三开关电路130接入第二切换接口S0的引脚B27，从而在级联模式1或级联模式2下，第一开关电路110能够分别连接第二开关电路120、第三开关电路130。相应地，第三扩展电路230接入第一插槽SLOT4的引脚B27；若存在第四扩展电路，则该第四扩展电路接入第二插槽SLOT6的引脚A27。
本实施例提供的拓扑结构的识别装置，不同连接方式的级联模式不影响第一开关电路110输出的电平状态，能够识别出当前拓扑结构的模式。
实施例7
根据本发明实施例7，提供了一种拓扑结构的识别装置实施例，图16是根据本发明实施例7的拓扑结构的识别装置的结构示意图，如图16所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210、第二扩展电路220和第三开关电路130。并且，第一开关电路110与第二开关电路120相连、或与第三开关电路130相连时，第一开关电路110输出相同的电平状态。
其中，如图16所示，第一开关电路110为有源开关电路。第二开关电路120、第三开关电路130可以是有源开关电路，也可以是无源开关电路，本实施例对此不做限定。图16中，以第二开关电路120、第三开关电路130均是无源开关电路为例示出。
本实施例中，若第一开关电路110为有源开关电路，无论第二开关电路120、第三开关电路130是哪种开关电路，该有源开关电路均输出第一电平状态，故可以使得在级联模式1或级联模式2下，第一开关电路110输出的电平状态相同，均是第一电平状态。例如，以图16所示结构为例，有源开关电路与有源开关电路或无源开关电路相连时，其中的晶体管（包括第一晶体管Q1、第二晶体管Q2）均导通，故第一开关电路110输出的电平状态1为低电平。
其中，为能够在平衡模式或通用模式下，第一开关电路110输出第二电平状态，可以为第一插槽SLOT4设置第三扩展电路230，且该第三扩展电路230为下拉电路。第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。
以图16所示结构为例。在平衡模式下，第一开关电路110的第一晶体管Q1关断，其输出的电平状态1为高电平；第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平。在通用模式下，第一开关电路110输出的电平状态1不变，仍然为高电平；第二开关电路120的第二晶体管Q2导通，其输出的电平状态2为低电平。在级联模式1下，第一开关电路110的第一晶体管Q1和第二开关电路120的第二晶体管Q2均导通，故电平状态1和电平状态2均为低电平。在级联模式2下（图16未示出级联模式2的连接方式），第一开关电路110的第一晶体管Q1和第三开关电路130的第二晶体管Q2均导通，故电平状态1和电平状态3均为低电平。
在四种模式下，三种电平状态的具体情况与实施例6所示的情况相同，具体可参见上述表1。
本实施例提供的拓扑结构的识别装置，不同连接方式的级联模式不影响第一开关电路110输出的电平状态，能够识别出当前拓扑结构的模式。
实施例8
根据本发明实施例8，提供了一种拓扑结构的识别装置实施例，图17是根据本发明实施例8的拓扑结构的识别装置的结构示意图，如图17所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第一扩展电路210、第二扩展电路220和第三开关电路130。并且，第一开关电路110与第二开关电路120相连、或与第三开关电路130相连时，第一开关电路110输出相同的电平状态。
其中，第一开关电路110、第二开关电路120和第三开关电路130均为无源开关电路。第一开关电路110与第二开关电路120或第三开关电路130相连时，第一开关电路110均输出第二电平状态。例如，以图17所示结构为例，无源开关电路或无源开关电路相连时，其中的第二晶体管Q2均关断，故第一开关电路110输出的电平状态1为高电平。
并且，为能够在平衡模式或通用模式下，第一开关电路110输出第一电平状态，可以为第一插槽SLOT4设置第三扩展电路230，且该第三扩展电路230为上拉电路。其中，第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。
参见图17所示。在平衡模式下，第一开关电路110的第二晶体管Q2导通，其输出的电平状态1为低电平；第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平。在通用模式下，第一开关电路110输出的电平状态1不变，仍然为低电平；第二开关电路120的第二晶体管Q2导通，其输出的电平状态2为低电平。在级联模式1下，第一开关电路110的第二晶体管Q2和第二开关电路120的第二晶体管Q2均关断，故电平状态1和电平状态2均为高电平。在级联模式2下（图17未示出级联模式2的连接方式），第一开关电路110的第二晶体管Q2和第三开关电路130的第二晶体管Q2均关断，故电平状态1和电平状态3均为高电平。
以1表示高电平，以0表示低电平，四种模式下三种电平状态可参见下表2所示。其中，“——”表示不需要关注的电平状态，其可以为高电平，也可以为低电平。
表2
本实施例提供的拓扑结构的识别装置，不同连接方式的级联模式不影响第一开关电路110输出的电平状态，能够识别出当前拓扑结构的模式。
实施例9
根据本发明实施例9，提供了一种拓扑结构的识别装置实施例，图18是根据本发明实施例9的拓扑结构的识别装置的结构示意图，如图18所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第三开关电路130、第一扩展电路210、第二扩展电路220。其中，在级联模式1或级联模式2下，第一开关电路110输出不同的电平状态，且第三开关电路130也输出不同的电平状态。
并且，如图18所示，该识别装置还包括：第四扩展电路240；第四扩展电路240被配置为与第二插槽SLOT6相连；第二插槽SLOT6挂接在第二交换机SW_B下，且在平衡模式或通用模式下，第二切换接口S0与第二插槽SLOT6相连。其中，第三开关电路130与第一开关电路110相连、或与第四扩展电路240相连时，第三开关电路130分别输出不同的电平状态。
本实施例中，在级联模式2下，级联接口S5与第二切换接口S0相连，即第三开关电路130与第一开关电路110相连；在平衡模式、通用模式或级联模式2下，该第二切换接口S0与第二插槽SLOT6相连，即第三开关电路130与第四扩展电路240相连。在这两种情况下，第三开关电路130输出不同的电平状态，从而可以基于第三开关电路130输出的电平状态，确定当前拓扑结构的模式是否是级联模式2；进而在不是级联模式2的情况下，基于第一开关电路110、第二开关电路120输出的电平状态，以能够确定当前拓扑结构是平衡模式、通用模式、级联模式1中的哪一种。
具体地，参见图18所示，该识别装置还包括：第三扩展电路230；第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。其中，第三扩展电路230为下拉电路，第四扩展电路240为上拉电路。第一开关电路110为无源开关电路，第二开关电路120为有源开关电路，第三开关电路130为无源开关电路。其中，采用下拉电路作为第三扩展电路，可以使得第一开关电路110在级联模式1与平衡模式或通用模式下能够输出不同的电平状态，具体可参见上述实施例3中所示的第一种情况。
如图18所示，在平衡模式下，第一开关电路110的第二晶体管Q2关断，其输出的电平状态1为高电平；第二开关电路120的第一晶体管Q1关断，其输出的电平状态2为高电平。在通用模式下，第一开关电路110输出的电平状态1不变，仍然为高电平；第二开关电路120的第一晶体管Q1导通，其输出的电平状态2为低电平。在级联模式1下，第一开关电路110的第二晶体管Q2和第二开关电路120的第一晶体管Q1均导通，故电平状态1和电平状态2均为低电平。在级联模式2下（图18未示出级联模式2的连接方式），第一开关电路110的第二晶体管Q2和第三开关电路130的第二晶体管Q2均关断，故电平状态1和电平状态3均为高电平。
并且，在级联模式2下，第二开关电路120与第四扩展电路240相连，故第二开关电路120的第一晶体管Q1导通，其输出的电平状态2为低电平。为了能够区分通用模式和级联模式2，需要第三开关电路130在通用模式或级联模式2下，输出不同的电平状态。本实施例中，由于第四扩展电路240为上拉电路，故在通用模式下，第三开关电路130与该第四扩展电路240相连，第三开关电路130的第二晶体管Q2导通，其输出的电平状态3为低电平，不同于其在级联模式2下输出的高电平，从而能够区分通用模式和级联模式2。
以1表示高电平，以0表示低电平，四种模式下三种电平状态可参见下表3所示。其中，“——”表示不需要关注的电平状态，其可以为高电平，也可以为低电平；基于图18所示的结构可知，平衡模式、通用模式或级联模式1下，电平状态3保持不变，故下表1中，平衡模式或级联模式1下，电平状态3也为低电平。
表3
本实施例提供的拓扑结构的识别装置，在不同连接方式的级联模式会影响第一开关电路110输出的情况下，结合三个开关电路所输出的三种电平状态，仍然可以识别出当前拓扑结构的模式，并能够确定是平衡模式、通用模式、级联模式1、级联模式2中的哪一种。
实施例10
根据本发明实施例10，提供了一种拓扑结构的识别装置实施例，图19是根据本发明实施例10的拓扑结构的识别装置的结构示意图，如图19所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第三开关电路130、第一扩展电路210、第二扩展电路220。其中，在级联模式1或级联模式2下，第一开关电路110输出不同的电平状态，且第三开关电路130也输出不同的电平状态。
并且，如图19所示，该识别装置还包括：第四扩展电路240；第四扩展电路240被配置为与第二插槽SLOT6相连；第二插槽SLOT6挂接在第二交换机SW_B下，且在平衡模式或通用模式下，第二切换接口S0与第二插槽SLOT6相连。其中，第三开关电路130与第一开关电路110相连、或与第四扩展电路240相连时，第三开关电路130分别输出不同的电平状态。
本实施例中，在级联模式2下，级联接口S5与第二切换接口S0相连，即第三开关电路130与第一开关电路110相连；在平衡模式、通用模式或级联模式2下，该第二切换接口S0与第二插槽SLOT6相连，即第三开关电路130与第四扩展电路240相连。在这两种情况下，第三开关电路130输出不同的电平状态，从而可以基于第三开关电路130输出的电平状态，确定当前拓扑结构的模式是否是级联模式2；进而在不是级联模式2的情况下，基于第一开关电路110、第二开关电路120输出的电平状态，以能够确定当前拓扑结构是平衡模式、通用模式、级联模式1中的哪一种。
具体地，参见图19所示，该识别装置还包括：第三扩展电路230；第三扩展电路230被配置为与第一插槽SLOT4相连；第一插槽SLOT4挂接在第一交换机SW_A下，且在平衡模式或通用模式下，级联接口S5与第一插槽SLOT4相连。其中，第三扩展电路230为上拉电路，第四扩展电路240为下拉电路。第一开关电路110为无源开关电路，第二开关电路120为无源开关电路，第三开关电路130为有源开关电路。其中，采用上拉电路作为第三扩展电路，可以使得第一开关电路110在级联模式1与平衡模式或通用模式下能够输出不同的电平状态，具体可参见上述实施例3中所示的第四种情况。
如图19所示，在平衡模式下，第一开关电路110的第二晶体管Q2导通，其输出的电平状态1为低电平；第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平。在通用模式下，第一开关电路110输出的电平状态1不变，仍然为低电平；第二开关电路120的第二晶体管Q2导通，其输出的电平状态2为低电平。在级联模式1下，第一开关电路110的第二晶体管Q2和第二开关电路120的第二晶体管Q2均关断，故电平状态1和电平状态2均为高电平。在级联模式2下（图19未示出级联模式2的连接方式），第一开关电路110的第二晶体管Q2和第三开关电路130的第一晶体管Q1均导通，故电平状态1和电平状态3均为低电平。
并且，在级联模式2下，第二开关电路120与第四扩展电路240相连，故第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平。为了能够区分平衡模式和级联模式2，需要第三开关电路130在平衡模式或级联模式2下，输出不同的电平状态。本实施例中，由于第四扩展电路240为下拉电路，故在平衡模式下，第三开关电路130与该第四扩展电路240相连，第三开关电路130的第一晶体管Q1关断，其输出的电平状态3为高电平，不同于其在级联模式2下输出的低电平，从而能够区分平衡模式和级联模式2。
以1表示高电平，以0表示低电平，四种模式下三种电平状态可参见下表4所示。其中，“——”表示不需要关注的电平状态，其可以为高电平，也可以为低电平；基于图19所示的结构可知，平衡模式、通用模式或级联模式1下，电平状态3保持不变，故下表1中，通用模式或级联模式1下，电平状态3也为高电平。
表4
本实施例提供的拓扑结构的识别装置，在不同连接方式的级联模式会影响第一开关电路110输出的情况下，结合三个开关电路所输出的三种电平状态，仍然可以识别出当前拓扑结构的模式，并能够确定是平衡模式、通用模式、级联模式1、级联模式2中的哪一种。
实施例11
根据本发明实施例11，提供了一种拓扑结构的识别装置实施例，该识别装置能够识别出当前拓扑结构为平衡模式、通用模式、级联模式2中的哪一种，即该识别装置可以不识别级联模式1。图20是根据本发明实施例11的拓扑结构的识别装置的结构示意图，如图20所示，该拓扑结构的识别装置包括：第一开关电路110、第二开关电路120、第三开关电路130、第一扩展电路210、第二扩展电路220、第三扩展电路230和第四扩展电路240。
如图20所示，第一开关电路110为无源开关电路，第二开关电路120为无源开关电路，第三开关电路130为有源开关电路；第一扩展电路210为上拉电路，第二扩展电路220为下拉电路，并且，第三扩展电路230和第四扩展电路240均为下拉电路。
在平衡模式下，第一开关电路110的第二晶体管Q2关断，其输出的电平状态1为高电平；第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平；并且，第三开关电路130连接第二切换接口S0的引脚A27，而第二插槽SLOT6的引脚B27悬空，故第二开关电路120的第一晶体管Q1导通，其输出的电平状态3为低电平。
在通用模式下，第一开关电路110输出的电平状态1不变，仍然为高电平；第二开关电路120的第二晶体管Q2导通，其输出的电平状态2为低电平；第三开关电路130输出的电平状态3也不变，仍然为低电平。
在级联模式2下，第一开关电路110的第二晶体管Q2和第三开关电路130的第一晶体管Q1均导通，故电平状态1和电平状态3均为低电平。第二开关电路120与第二插槽SLOT6的引脚A27相连，第二开关电路120的第二晶体管Q2关断，其输出的电平状态为高电平。
并且，在级联模式2下，第二开关电路120与第四扩展电路240相连，故第二开关电路120的第二晶体管Q2关断，其输出的电平状态2为高电平。为了能够区分平衡模式和级联模式2，需要第三开关电路130在平衡模式或级联模式2下，输出不同的电平状态。本实施例中，由于第四扩展电路240为下拉电路，故在平衡模式下，第三开关电路130与该第四扩展电路240相连，第三开关电路130的第一晶体管Q1关断，其输出的电平状态3为高电平，不同于其在级联模式2下输出的低电平，从而能够区分平衡模式和级联模式2。
以1表示高电平，以0表示低电平，三种模式下的三种电平状态可参见下表5所示。
表5
本实施例提供的拓扑结构的识别装置，结合三个开关电路所输出的三种电平状态，可以识别出当前拓扑结构的模式，并能够确定是平衡模式、通用模式、级联模式2中的哪一种。
根据本发明实施例，提供了一种拓扑结构的识别装置实施例，该识别装置可以包括上述任一实施例所提供的识别装置中的电路，例如第一开关电路110、第二开关电路120、第一扩展电路210、第二扩展电路220等；并且，该识别装置还包括控制器300。图21是根据本发明实施例的拓扑结构的识别装置的结构示意图。
其中，该控制器300与多个开关电路的输出端相连，被配置为根据多个开关电路输出的电平状态，确定当前拓扑结构的模式。其中，多个开关电路包括第一开关电路110和第二开关电路120；或者，该多个开关电路还可以进一步包括第三开关电路130。控制器300采集到电平状态1和电平状态2，或者采集到电平状态1、电平状态2和电平状态3，通过这些电平状态所表示的高低电平，即可确定当前拓扑结构的模式。该控制器300具体可以是具有逻辑功能的芯片，例如CPLD（Complex Programmable Logic Device，复杂可程化逻辑装置）、FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）等。
基于同样的发明构思，本发明实施例还提供一种服务器，该服务器具体可以是AI服务器。如图21所示，该服务器包括：第一处理器CPU0、第二处理器CPU1、第一交换机SW_A、第二交换机SW_B以及上述任一实施例提供的识别装置。
如图21所示，第一处理器CPU0和第二处理器CPU1位于主板（MB）处，第一交换机SW_A和第二交换机SW_B位于交换机板（SW Board）处；并且，可以将第一扩展电路210、第二扩展电路220设置在主板上，第一开关电路110、第二开关电路120设置在交换机板上。类似地，第三开关电路130、第三扩展电路230、第四扩展电路240等也可以设置在交换机板上。基于该识别装置所输出的多个电平状态，即可确定服务器中处理器和交换机之间的连接方式，即可以确定拓扑结构的模式。
可选地，该服务器还包括：基板管理控制器（BMC，Baseboard ManagementController），该基板管理控制器与识别装置的控制器300相连，获取控制器300所确定的当前拓扑结构的模式。如图21所示，控制器300与BMC之间通过接口J122实现通信；例如，该接口J122可以是I2C（Inter-Integrated Circuit，两线式串行总线）接口。
如图21所示，在处理器与交换机之间的线缆***后，识别装置可以输出相应的电平状态，使得控制器300能够基于这些电平状态确定服务器的PCIe拓扑，并通过I2C通知BMC，使得产线人员可以透过BMC的网页得知服务器当前的PCIe拓扑。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (23)

1.一种拓扑结构的识别装置，其特征在于，包括：第一开关电路（110）、第二开关电路（120）、第一扩展电路（210）和第二扩展电路（220）；其中，所述第一开关电路（110）为有源开关电路或无源开关电路，所述第二开关电路（120）为有源开关电路或无源开关电路；所述第一扩展电路（210）和所述第二扩展电路（220）中的一个为上拉电路，另一个为下拉电路；
所述第一开关电路（110）被配置为与第一交换机（SW_A）的级联接口（S5）相连，所述第二开关电路（120）被配置为与第二交换机（SW_B）的切换接口相连；在级联模式下，所述级联接口（S5）与所述第二交换机（SW_B）的切换接口相连；
所述第一扩展电路（210）被配置为与第一处理器（CPU0）的接口相连，所述第二扩展电路（220）被配置为与第二处理器（CPU1）的接口相连；在平衡模式下，所述第二交换机（SW_B）的切换接口与所述第二处理器（CPU1）的接口相连；在通用模式下，所述第二交换机（SW_B）的切换接口与所述第一处理器（CPU0）的接口相连；
所述第一开关电路（110）与所述第二交换机（SW_B）的切换接口相连、或不与所述第二交换机（SW_B）的切换接口相连时，所述第一开关电路（110）分别输出不同的电平状态；
所述第二开关电路（120）与所述第一扩展电路（210）相连、或与所述第二扩展电路（220）相连时，所述第二开关电路（120）分别输出不同的电平状态。
2.根据权利要求1所述的识别装置，其特征在于，
所述有源开关电路或所述无源开关电路与上拉电路相连时，所述有源开关电路或所述无源开关电路输出第一电平状态；
所述有源开关电路或所述无源开关电路与下拉电路相连时，所述有源开关电路或所述无源开关电路输出第二电平状态；
所述有源开关电路与所述无源开关电路相连时，所述有源开关电路和所述无源开关电路均输出第一电平状态；
两个所述有源开关电路相连时，两个所述有源开关电路均输出第一电平状态；
两个所述无源开关电路相连时，两个所述无源开关电路均输出第二电平状态；
其中，所述第一电平状态和所述第二电平状态中的一个为高电平，另一个为低电平。
3.根据权利要求2所述的识别装置，其特征在于，还包括：第三扩展电路（230）；
所述第三扩展电路（230）被配置为与第一插槽（SLOT4）相连；所述第一插槽（SLOT4）挂接在所述第一交换机（SW_A）下，且在平衡模式或通用模式下，所述级联接口（S5）与所述第一插槽（SLOT4）相连；
所述第一开关电路（110）与所述第二交换机（SW_B）的切换接口相连、或与所述第三扩展电路（230）相连时，所述第一开关电路（110）输出不同的电平状态。
4.根据权利要求3所述的识别装置，其特征在于，所述第二交换机（SW_B）包括第一切换接口（S1）；所述第二开关电路（120）被配置为与所述第一切换接口（S1）相连；
在平衡模式下，所述第一切换接口（S1）与所述第二处理器（CPU1）的接口相连；在通用模式下，所述第一切换接口（S1）与所述第一处理器（CPU0）的接口相连；在级联模式下，所述级联接口（S5）与所述第一切换接口（S1）相连；
所述第一开关电路（110）与所述第二开关电路（120）相连、或与所述第三扩展电路（230）相连时，所述第一开关电路（110）输出不同的电平状态。
5.根据权利要求4所述的识别装置，其特征在于，
在所述第一开关电路（110）为无源开关电路、所述第二开关电路（120）为有源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）为有源开关电路、所述第二开关电路（120）为无源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）和所述第二开关电路（120）均为有源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）和所述第二开关电路（120）均为无源开关电路的情况下，所述第三扩展电路（230）为上拉电路。
6.根据权利要求3所述的识别装置，其特征在于，还包括：第三开关电路（130）；所述第二交换机（SW_B）包括第一切换接口（S1）和第二切换接口（S0）；
所述第二开关电路（120）被配置为与所述第一切换接口（S1）相连；所述第三开关电路（130）被配置为与所述第二切换接口（S0）相连；
在平衡模式下，所述第一切换接口（S1）与所述第二处理器（CPU1）的接口相连；在通用模式下，所述第一切换接口（S1）与所述第一处理器（CPU0）的接口相连；在级联模式下，所述级联接口（S5）与所述第二切换接口（S0）相连；
所述第一开关电路（110）与所述第三开关电路（130）相连、或与所述第三扩展电路（230）相连时，所述第一开关电路（110）输出不同的电平状态。
7.根据权利要求6所述的识别装置，其特征在于，
在所述第一开关电路（110）和所述第三开关电路（130）均为有源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）为有源开关电路、所述第三开关电路（130）为无源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）为无源开关电路、所述第三开关电路（130）为有源开关电路的情况下，所述第三扩展电路（230）为下拉电路；
在所述第一开关电路（110）和所述第三开关电路（130）均为无源开关电路的情况下，所述第三扩展电路（230）为上拉电路。
8.根据权利要求2所述的识别装置，其特征在于，还包括第三开关电路（130）；所述第二交换机（SW_B）包括第一切换接口（S1）和第二切换接口（S0）；
所述第二开关电路（120）被配置为与所述第一切换接口（S1）相连；所述第三开关电路（130）被配置为与所述第二切换接口（S0）相连；在平衡模式下，所述第一切换接口（S1）与所述第二处理器（CPU1）的接口相连；在通用模式下，所述第一切换接口（S1）与所述第一处理器（CPU0）的接口相连；在级联模式下，所述级联接口（S5）与所述第一切换接口（S1）或所述第二切换接口（S0）相连；
在所述级联接口（S5）与所述第一切换接口（S1）或所述第二切换接口（S0）相连时，所述第一开关电路（110）、所述第二开关电路（120）和所述第三开关电路（130）所输出的三种电平状态，与在平衡模式或通用模式下，所述第一开关电路（110）、所述第二开关电路（120）和所述第三开关电路（130）所输出的三种电平状态，不完全相同。
9.根据权利要求8所述的识别装置，其特征在于，所述第一开关电路（110）与所述第二开关电路（120）相连、或与所述第三开关电路（130）相连时，所述第一开关电路（110）输出相同的电平状态。
10.根据权利要求9所述的识别装置，其特征在于，
所述第一开关电路（110）为有源开关电路；
或者，所述第一开关电路（110）为无源开关电路，且所述第二开关电路（120）和所述第三开关电路（130）均为有源开关电路。
11.根据权利要求10所述的识别装置，其特征在于，还包括：第三扩展电路（230）；所述第三扩展电路（230）为下拉电路；
所述第三扩展电路（230）被配置为与第一插槽（SLOT4）相连；所述第一插槽（SLOT4）挂接在所述第一交换机（SW_A）下，且在平衡模式或通用模式下，所述级联接口（S5）与所述第一插槽（SLOT4）相连。
12.根据权利要求9所述的识别装置，其特征在于，还包括：第三扩展电路（230）；所述第三扩展电路（230）为上拉电路；
所述第三扩展电路（230）被配置为与第一插槽（SLOT4）相连；所述第一插槽（SLOT4）挂接在所述第一交换机（SW_A）下，且在平衡模式或通用模式下，所述级联接口（S5）与所述第一插槽（SLOT4）相连；
所述第一开关电路（110）、所述第二开关电路（120）和所述第三开关电路（130）均为无源开关电路。
13.根据权利要求8所述的识别装置，其特征在于，所述第一开关电路（110）与所述第二开关电路（120）相连、或与所述第三开关电路（130）相连时，所述第一开关电路（110）输出不同的电平状态；
并且，所述第三开关电路（130）与所述第一开关电路（110）相连、或不与所述第一开关电路（110）相连时，所述第三开关电路（130）分别输出不同的电平状态。
14.根据权利要求13所述的识别装置，其特征在于，还包括：第四扩展电路（240）；所述第四扩展电路（240）被配置为与第二插槽（SLOT6）相连；所述第二插槽（SLOT6）挂接在所述第二交换机（SW_B）下，且在平衡模式或通用模式下，所述第二切换接口（S0）与所述第二插槽（SLOT6）相连；
所述第三开关电路（130）与所述第一开关电路（110）相连、或与所述第四扩展电路（240）相连时，所述第三开关电路（130）分别输出不同的电平状态。
15.根据权利要求14所述的识别装置，其特征在于，还包括：第三扩展电路（230）；所述第三扩展电路（230）被配置为与第一插槽（SLOT4）相连；所述第一插槽（SLOT4）挂接在所述第一交换机（SW_A）下，且在平衡模式或通用模式下，所述级联接口（S5）与所述第一插槽（SLOT4）相连；
所述第三扩展电路（230）为下拉电路；所述第四扩展电路（240）为上拉电路；
所述第一开关电路（110）为无源开关电路，所述第二开关电路（120）为有源开关电路，所述第三开关电路（130）为无源开关电路。
16.根据权利要求14所述的识别装置，其特征在于，还包括：第三扩展电路（230）；所述第三扩展电路（230）被配置为与第一插槽（SLOT4）相连；所述第一插槽（SLOT4）挂接在所述第一交换机（SW_A）下，且在平衡模式或通用模式下，所述级联接口（S5）与所述第一插槽（SLOT4）相连；
所述第三扩展电路（230）为上拉电路，所述第四扩展电路（240）为下拉电路；
所述第一开关电路（110）为无源开关电路，所述第二开关电路（120）为无源开关电路，所述第三开关电路（130）为有源开关电路。
17.根据权利要求2至16中任意一项所述的识别装置，其特征在于，所述有源开关电路包括第一晶体管（Q1）、第一分压电阻（R11）和第一限流电阻（R12）；
所述第一分压电阻（R11）的一端与电源相连，另一端与所述第一晶体管（Q1）的控制端相连；所述第一限流电阻（R12）的一端与电源相连，另一端与所述第一晶体管（Q1）的第一端相连；所述第一晶体管（Q1）的第二端接地；
所述第一晶体管（Q1）的控制端控制所述第一晶体管（Q1）的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；
所述第一晶体管（Q1）的第一端被配置为输出电平状态。
18.根据权利要求17所述的识别装置，其特征在于，所述下拉电路包括接地的下拉电阻；所述第一分压电阻（R11）与所述下拉电阻的阻值满足：
VCC1×Rdown/(Rdown+R11)<Vth1；
其中，VCC1表示所述第一分压电阻（R11）所接电源的电压值，R11表示所述第一分压电阻（R11）的阻值，Rdown表示所述下拉电阻的阻值，Vth1表示所述第一晶体管（Q1）的导通电压。
19.根据权利要求2至16中任意一项所述的识别装置，其特征在于，所述无源开关电路包括第二晶体管（Q2）、第二分压电阻（R21）和第二限流电阻（R22）；
所述第二分压电阻（R21）的一端与所述第二晶体管（Q2）的控制端相连，另一端接地；所述第二限流电阻（R22）的一端与电源相连，另一端与所述第二晶体管（Q2）的第一端相连；所述第二晶体管（Q2）的第二端接地；
所述第二晶体管（Q2）的控制端控制所述第二晶体管（Q2）的第一端与第二端之间是否导通，并被配置为与交换机的接口相连；
所述第二晶体管（Q2）的第一端被配置为输出电平状态。
20.根据权利要求19所述的识别装置，其特征在于，所述上拉电路包括与电源相连的上拉电阻；所述第二分压电阻（R21）与所述上拉电阻的阻值满足：
VCC2×R21/(Rup+R21)>Vth2；
其中，VCC2表示所述上拉电阻所接电源的电压值，R21表示所述第二分压电阻（R21）的阻值，Rup表示所述上拉电阻的阻值，Vth2表示所述第二晶体管（Q2）的导通电压。
21.根据权利要求1所述的识别装置，其特征在于，还包括：控制器（300）；
所述控制器（300）与多个开关电路的输出端相连，被配置为根据所述多个开关电路输出的电平状态，确定当前拓扑结构的模式；
其中，所述多个开关电路包括所述第一开关电路（110）和所述第二开关电路（120）。
22.一种服务器，其特征在于，包括：第一处理器（CPU0）、第二处理器（CPU1）、第一交换机（SW_A）、第二交换机（SW_B）和如权利要求1至21任意一项所述的识别装置。
23.根据权利要求22所述的服务器，其特征在于，还包括：基板管理控制器；
所述基板管理控制器与所述识别装置的控制器（300）相连，获取所述控制器（300）所确定的当前拓扑结构的模式。
CN202311169400.0A 2023-09-12 2023-09-12 拓扑结构的识别装置及服务器 Active CN116909980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311169400.0A CN116909980B (zh) 2023-09-12 2023-09-12 拓扑结构的识别装置及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311169400.0A CN116909980B (zh) 2023-09-12 2023-09-12 拓扑结构的识别装置及服务器

Publications (2)

Publication Number Publication Date
CN116909980A CN116909980A (zh) 2023-10-20
CN116909980B true CN116909980B (zh) 2024-01-23

Family

ID=88368120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311169400.0A Active CN116909980B (zh) 2023-09-12 2023-09-12 拓扑结构的识别装置及服务器

Country Status (1)

Country Link
CN (1) CN116909980B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845970A (zh) * 2018-05-30 2018-11-20 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法
CN111555628A (zh) * 2020-05-13 2020-08-18 西安矽力杰半导体技术有限公司 电路拓扑识别电路及识别方法
CN112181888A (zh) * 2020-08-28 2021-01-05 苏州浪潮智能科技有限公司 一种cpu拓扑装置、电子设备及拓扑切换方法
CN115954702A (zh) * 2023-03-10 2023-04-11 苏州浪潮智能科技有限公司 接口、功能线及服务器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845970A (zh) * 2018-05-30 2018-11-20 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法
WO2019227837A1 (zh) * 2018-05-30 2019-12-05 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法
CN111555628A (zh) * 2020-05-13 2020-08-18 西安矽力杰半导体技术有限公司 电路拓扑识别电路及识别方法
CN112181888A (zh) * 2020-08-28 2021-01-05 苏州浪潮智能科技有限公司 一种cpu拓扑装置、电子设备及拓扑切换方法
CN115954702A (zh) * 2023-03-10 2023-04-11 苏州浪潮智能科技有限公司 接口、功能线及服务器

Also Published As

Publication number Publication date
CN116909980A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US10838816B2 (en) Detecting and sparing of optical PCIE cable channel attached IO drawer
TWI621022B (zh) 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換
US8484399B2 (en) System and method for configuring expansion bus links to generate a double-bandwidth link slot
US10528509B2 (en) Expansion bus devices comprising retimer switches
CN107179804A (zh) 机柜装置
US7933264B2 (en) Serial multiplexer module for server management
CN116909980B (zh) 拓扑结构的识别装置及服务器
CN112069106B (zh) 一种基于fpga的多路服务器peci链路控制***
CN101853232B (zh) 扩展适配卡
CN114020669B (zh) 一种基于cpld的i2c链路***及服务器
CN208061189U (zh) Ops转接板及电子设备
CN113434445B (zh) 一种i3c访问dimm的管理***和服务器
CN112131060A (zh) 一种检测线缆全链路连通性的方法、***、设备及介质
CN113568847A (zh) 一种网卡与处理器的互联装置及服务器
US10585831B2 (en) PCIe connectors
CN118069563A (zh) 一种拓扑配置方法、装置及电子设备
US8924602B2 (en) Rack server with a ground element having a plurality of protrusions for interconnecting a plurality of power supply backplanes
TWI771053B (zh) 伺服器
CN218768139U (zh) 一种基于vpx的嵌入式计算装置
TWI658367B (zh) 硬體資源擴充系統
CN214586453U (zh) 一种兼容usb和i2c的电路及装置
US20190064897A1 (en) Image processing device, image processing system, and control method of image processing device
CN115712528A (zh) 电路板、计算设备和板卡检测方法
CN114281727A (zh) 一种8路服务器读取节点信息的方法、装置及存储介质
CN111506179A (zh) 多主机适配器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant