CN116895680A - 布线基板及包括布线基板的显示设备 - Google Patents

布线基板及包括布线基板的显示设备 Download PDF

Info

Publication number
CN116895680A
CN116895680A CN202310332473.0A CN202310332473A CN116895680A CN 116895680 A CN116895680 A CN 116895680A CN 202310332473 A CN202310332473 A CN 202310332473A CN 116895680 A CN116895680 A CN 116895680A
Authority
CN
China
Prior art keywords
electrode
layer
disposed
display device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310332473.0A
Other languages
English (en)
Inventor
李东敏
成炫阿
金荣绿
朴俊龙
申铉亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116895680A publication Critical patent/CN116895680A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了布线基板和包括布线基板的显示设备。显示设备包括：第一基板，包括显示区域和设置在显示区域的一侧上的焊盘区域；以及多个导电层，包括在第一基板上设置在显示区域和焊盘区域中的多个布线和导电图案，其中，导电层中的至少一个包括铜铟合金，并且包括具有等于或小于约140nm的晶粒尺寸的金属层。

Description

布线基板及包括布线基板的显示设备
技术领域
本公开涉及布线基板及包括布线基板的显示设备。
背景技术
随着多媒体技术的发展，显示设备的重要性已稳定地增加。响应于此，已经使用了各种类型的显示设备，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
作为用于显示显示设备的图像的设备，存在包括发光元件的自发光显示设备。自发光显示设备包括使用有机材料作为发光材料的有机发光显示设备、使用无机材料作为发光材料的无机发光显示设备等。
应当理解，此背景技术部分部分地旨在为理解该技术提供有用的背景。然而，此背景技术部分还可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或理解的部分的思想、概念或认识。
发明内容
本公开的方面提供了布线基板以及包括布线基板的显示设备，其中，在布线基板中，布线具有平滑的表面和改善的平直度。
然而，本公开的方面不限于本文所阐述的方面。通过参考以下给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，具有显示区域和设置在显示区域的一侧上的焊盘区域的显示设备可以包括导电层，导电层可以包括在基板上设置在显示区域和焊盘区域中的布线和导电图案，其中导电层中的至少一个可以包括铜铟合金并且可以包括具有等于或小于约140nm的晶粒尺寸的金属层。
在实施方式中，金属层可以具有等于或小于约2.3μΩcm的电阻率。
在实施方式中，金属层可以具有等于或小于约1at％的铟含量。
在实施方式中，金属层可以具有等于或小于约0.4at％的铟含量。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度以及在约0.02Ω/□至约0.03Ω/□的范围内的薄层电阻值。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度以及在约0.06Ω/□至约0.08Ω/□的范围内的薄层电阻值。
在实施方式中，金属层可以具有等于或小于约0.195μm的线边缘粗糙度。
在实施方式中，显示设备还可以包括在显示区域中设置在导电层上的通孔层，其中导电层可以包括：第一导电层，包括设置在显示区域中的下金属层和设置在焊盘区域中的第一焊盘布线；第二导电层，包括在第一导电层上设置在显示区域中的栅电极和设置在焊盘区域中的第二焊盘布线；以及第三导电层，包括在第二导电层上设置在显示区域中的第一导电图案和设置在焊盘区域中的焊盘电极下层，并且显示设备还可以包括在焊盘区域中设置在焊盘电极下层上的焊盘电极上层以及设置在焊盘电极上层上的焊盘电极覆盖层。
在实施方式中，显示设备还可以包括设置在第一导电层和第二导电层之间的第一栅极绝缘层、设置在第二导电层和第三导电层之间的第一层间绝缘层以及设置在第三导电层上的第一钝化层，其中第一栅极绝缘层、第一层间绝缘层和第一钝化层中的每个包含无机绝缘材料。
在实施方式中，导电层还可以包括设置在第三导电层上并且包括第一电压线和第二电压线的第四导电层，显示设备还可以包括设置在第一钝化层上的第二层间绝缘层以及设置在第四导电层上的第二钝化层。
在实施方式中，显示设备还可以包括：第一电极和第二电极，在显示区域中设置在通孔层上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，在第一绝缘层上设置在彼此间隔开的第一电极和第二电极上；第一连接电极，设置在第一电极上并且与发光元件电接触；以及第二连接电极，设置在第二电极上并且与发光元件电接触，其中通孔层可以包括暴露第二钝化层的顶表面的一部分的沟槽，第一电极和第二电极的至少一部分可以在沟槽中直接设置在第二钝化层上，并且发光元件可以设置在沟槽中。
在实施方式中，焊盘电极上层、第一电极和第二电极可以包含相同的材料，并且焊盘电极覆盖层、第一连接电极和第二连接电极可以包含相同的材料。
根据本公开的实施方式，布线基板可以包括导电层和至少一个绝缘层，导电层包括设置在基板上的布线和导电图案，至少一个绝缘层设置在导电层之间，其中导电层中的至少一个可以包含铜铟合金并且可以包括金属层，金属层具有等于或小于约140nm的晶粒尺寸和等于或小于约2.3μΩcm的电阻率。
在实施方式中，金属层可以具有等于或小于约1at％的铟含量。
在实施方式中，金属层可以具有等于或小于约0.4at％的铟含量。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度以及在约0.02Ω/□至约0.03Ω/□的范围内的薄层电阻值。
在实施方式中，金属层可以具有在约至约/>的范围内的厚度以及在约0.06Ω/□至约0.08Ω/□的范围内的薄层电阻值。
在实施方式中，金属层可以具有等于或小于约0.195μm的线边缘粗糙度。
在根据一个实施方式的布线基板中，导电层的布线和导电图案包含具有小晶粒尺寸的铜-铟合金，并且因此可以具有平滑的表面和改善的平直度。
根据一个实施方式的显示设备可以包括布线基板并且具有低电阻率值，从而防止布线之间的短路和烧毁缺陷。
应当理解，以上实施方式仅以一般和解释性的意义来描述，而不是出于限制的目的，并且本公开不限于以上描述的实施方式。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加清楚，在附图中：
图1是根据一个实施方式的显示设备的示意性平面图；
图2是示出根据一个实施方式的包括在显示设备中的多个布线的布置的示意性平面图；
图3是根据一个实施方式的子像素的等效电路的示意图；
图4是示出根据一个实施方式的显示设备的一个像素的示意性平面图；
图5是沿图4的线E1-E1’截取的示意性剖视图；
图6是沿图4的线E2-E2’截取的示意性剖视图；
图7是根据一个实施方式的发光元件的示意图；
图8是示出根据一个实施方式的设置在显示设备的布线基板中的焊盘电极和多个布线以及由导电图案形成的第一晶体管的示意性剖视图；
图9是图8的部分A的放大视图；
图10A至图14C示出了扫描电子显微镜(SEM)和聚焦离子束(FIB)的显示了导电层的布线或导电图案的图像；
图15是示出根据一个实施方式的根据导电层的线边缘粗糙度(LER)值的布线的电压限制值的曲线图；
图16是示出根据另一实施方式的显示设备的一部分的示意性剖视图；
图17是示出根据又一实施方式的显示设备的一部分的示意性剖视图；
图18是示出根据又一实施方式的显示设备的一部分的示意性剖视图；
图19是示出根据另一实施方式的显示设备的子像素的示意性平面图；
图20是沿图19中的线E3-E3’截取的示意性剖视图；
图21是沿图19中的线E4-E4’截取的示意性剖视图；
图22是示出根据又一实施方式的显示设备的子像素的示意性平面图；
图23是沿图22的线E5-E5’截取的示意性剖视图；
图24是沿图22的线E6-E6’截取的示意性剖视图；以及
图25是沿图22的线E7-E7’截取的示意性剖视图。
具体实施方式
现在将参考附图在下文中更全面地描述本公开，在附图中示出了实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员完全传达本公开的范围。
在附图中，为了易于描述和清楚起见，可夸大元件的尺寸、厚度、比率和尺寸。全文中，相同的标号表示相同的元件。
在描述中，将会理解，当元件(或区、层、部分等)被称为在另一元件“上”、“连接到”或“联接到”另一元件时，其可以直接在另一元件上、直接连接到或直接联接到另一元件，或者在它们之间可以存在一个或更多个居间的元件。在类似的意义上，当元件(或区、层、部分等)被描述为“覆盖”另一元件时，其可以直接覆盖另一元件，或者在它们之间可以存在一个或更多个居间的元件。
在描述中，当元件“直接在”另一元件“上”、“直接连接到”或“直接联接到”另一元件时，不存在居间的元件。例如，“直接在……上”可以意指设置了两个层或两个元件而在它们之间没有附加元件(诸如，粘合元件)。
如本文中所使用的，除非上下文另有明确说明，否则以单数使用的表述(诸如，“一个”、“一”和“该”)也旨在包括复数形式。
如本文中所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何和所有组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
出于本公开的目的，短语“A和B中的至少一个”可以被解释为仅A、仅B，或者A和B的任何组合。此外，“X、Y和Z中的至少一个”以及“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合。
应当理解，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，第一元件可以被称为第二元件。类似地，在不背离本公开的范围的情况下，第二元件可以被称为第一元件。
为了易于描述，本文中可以使用空间相对术语“在……下方”、“在……之下”、“下部”、“在……上方”、“上部”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。应当理解，除了附图中所描绘的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。例如，在附图中所示的设备被翻转的情况下，定位在另一设备“下方”或“之下”的设备可以被放置在另一设备“上方”。因此，说明性术语“下方”可以包括下部位置和上部位置二者。设备也可以在其它方向上定向，并且因此可以根据定向来不同地解释空间相对术语。
如本文中所使用的，术语“约”或“近似”包括所陈述的值并且意指在由本领域普通技术人员考虑到所讨论的测量和与阐述量的测量相关的误差(即，测量***的限制)而确定的阐述值的可接受的偏差范围内。例如，“约”可以意指在所陈述的值的一个或更多个标准偏差内，或者在所陈述的值的±20％、±10％或±5％内。
应当理解，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”、“包括(including)”、“具有(have)”、“具有(having)”、“包含(contains)”、“包含(containing)”等旨在指定在本公开中存在所陈述的特征、整体、步骤、操作、元件、组件或其组合，但是不排除存在或添加一个或更多个其它特征、整数、步骤、操作、元件、组件或其组合。
除非在本文中另外定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且除非在说明书中清楚地定义，否则不应当以理想的或过于正式的意义进行解释。
本公开的各种实施方式的特征中的每个可以部分地组合或整体地彼此组合，并且技术上各种互锁和驱动是可能的。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
在下文中，将参考附图详细描述说明性实施方式。
图1是根据一个实施方式的显示设备的示意性平面图。
参考图1，显示设备10显示运动图像或静止图像。显示设备10可以指提供显示屏幕的任何电子设备。显示设备10的示例可以包括提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、摄像机等。
显示设备10包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，将描述无机发光二极管显示面板可以用作显示面板的情况，但是本公开不限于此，并且可以在技术精神的相同范围内应用其它显示面板。
可以对显示设备10的形状进行各种修改。例如，显示设备10可以具有诸如正方形形状、在水平方向上伸长的矩形形状、在垂直方向上伸长的矩形形状、具有圆化拐角(顶点)的四边形形状、另一多边形形状和圆形形状的形状。显示设备10的显示区域DPA的形状也可以类似于显示设备10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示设备10。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示画面的区域，并且非显示区域NDA可以是不显示画面的区域。显示区域DPA也可以被称为有源区，并且非显示区域NDA也可以被称为非有源区。显示区域DPA可以基本上占据显示设备10的中央。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是矩形或正方形形状。然而，本公开不限于此，并且其可以是其中每一侧相对于一个方向倾斜的菱形形状。像素PX可以以条型或岛型布置。像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的布线或电路驱动器可以设置在非显示区域NDA中，或者可以在显示设备10上安装外部设备。
图2是示出根据一个实施方式的包括在显示设备中的布线的布置的示意性平面图。
参考图2，显示设备10可以包括布线。显示设备10可以包括扫描线SL(SL1、SL2和SL3)、数据线DTL(DTL1、DTL2和DTL3)、初始化电压线VIL以及电压线VL(VL1、VL2、VL3和VL4)。尽管在附图中未示出，但是在显示设备10中还可以提供其它布线。
第一扫描线SL1和第二扫描线SL2可以设置成在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2可以设置成彼此相邻，并且可以设置成在第二方向DR2上与不同的第一扫描线SL1和第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以连接到与扫描驱动器(未示出)连接的扫描线焊盘WPD_SC。第一扫描线SL1和第二扫描线SL2可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第三扫描线SL3可以设置成在第二方向DR2上延伸，并且可以设置成在第一方向DR1上与另一第三扫描线SL3间隔开。一个第三扫描线SL3可以连接到一个或更多个第一扫描线SL1或者一个或更多个第二扫描线SL2。在一个实施方式中，第一扫描线SL1和第二扫描线SL2可以形成为设置在与第三扫描线SL3不同的层上的导电层。扫描线SL可以在显示区域DPA的整个表面中具有网状结构，但是不限于此。
数据线DTL可以设置成在第一方向DR1上延伸。数据线DTL包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且第一数据线DTL1、第二数据线DTL2和第三数据线DTL3中的每三个形成一组并且可以彼此相邻地布置。数据线DTL1、DTL2和DTL3中的每个可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。然而，本公开不限于此，并且数据线DTL可以在稍后将描述的第一电压线VL1和第二电压线VL2之间以相等的间隔彼此间隔开。
初始化电压线VIL可以设置成在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL与第一扫描线SL1和第二扫描线SL2之间。初始化电压线VIL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以设置成在第一方向DR1上延伸，并且第三电压线VL3和第四电压线VL4可以设置成在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以在第二方向DR2上交替地设置，并且第三电压线VL3和第四电压线VL4可以在第一方向DR1上交替地设置。第一电压线VL1和第二电压线VL2可以设置成在第一方向DR1上延伸以穿过显示区域DPA，并且对于第三电压线VL3和第四电压线VL4，布线中的一些可以设置在显示区域DPA中，并且布线中的其它布线可以设置在非显示区域NDA中，非显示区域NDA定位在显示区域DPA的在第一方向DR1上的两侧上。第一电压线VL1和第二电压线VL2可以形成为设置在与第三电压线VL3和第四电压线VL4不同的层上的导电层。第一电压线VL1可以连接到至少一个第三电压线VL3，第二电压线VL2可以连接到至少一个第四电压线VL4，并且电压线VL可以在整个显示区域DPA中具有网状结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在一个实施方式中，线焊盘WPD中的每个可以设置在定位在下侧上的焊盘区域PDA中，下侧可以是显示区域DPA的在第一方向DR1上的另一侧。第一扫描线SL1和第二扫描线SL2可以连接到设置在焊盘区域PDA中的扫描线焊盘WPD_SC，并且数据线DTL可以分别连接到彼此不同的数据线焊盘WPD_DT。初始化电压线VIL可以连接到初始化线焊盘WPD_Vint，第一电压线VL1可以连接到第一电压线焊盘WPD_VL1，第二电压线VL2可以连接到第二电压线焊盘WPD_VL2。外部设备可以安装在线焊盘WPD上。外部设备可以通过应用各向异性导电膜，超声接合等安装在线焊盘WPD上。附图举例说明了线焊盘WPD中的每个可以设置在设置于显示区域DPA的下侧上的焊盘区域PDA中，但是不限于此。线焊盘WPD中的一些可以设置在显示区域DPA的上侧上或左侧或右侧上的任何一个区域中。
显示设备10的每个像素PX或子像素SPXn(n是1到3的整数)包括像素驱动电路。以上描述的布线可以穿过每个像素PX或每个像素PX的附近，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。可以对每个像素驱动电路的晶体管和电容器的数量进行各种修改。根据一个实施方式，在显示设备10的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，3T1C结构的像素驱动电路将被作为示例描述，但是本公开不限于此，并且可以应用各种其它修改结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是根据一个实施方式的子像素的等效电路的示意图。
参考图3，根据一个实施方式的显示设备10的每个子像素SPXn除了发光二极管EL之外还包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL通过通过第一晶体管T1提供的电流而发射光。发光二极管EL包括第一电极、第二电极以及设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传输的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且发光二极管EL的另一端可以连接到第二电压线VL2，其中第二电压线VL2被提供比第一电压线VL1的高电位电压(下文中，第一电力电压)低的低电位电压(下文中，第二电力电压)。
第一晶体管T1根据栅电极和源电极之间的电压差调节从第一电压线VL1流向发光二极管EL的电流，其中第一电压线VL1可以被提供第一电力电压。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到可以被施加第一电力电压的第一电压线VL1。
第二晶体管T2可以由第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3可以由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光二极管EL的一端或连接到第一晶体管T1的源电极。
在一个实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于以上描述的那些，并且晶体管T1、T2和T3中的每个的源电极和漏电极可以相反。此外，晶体管T1、T2和T3中的每个可以由薄膜晶体管形成。在图3中，晶体管T1、T2和T3中的每个已经被描述为由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但是不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。在其它实施方式中，晶体管T1、T2和T3中的一些可以由N型MOSFET形成，并且晶体管T1、T2和T3中的其它晶体管可以由P型MOSFET形成。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅电压和源电压之间的差电压。
在下文中，将进一步参考其它附图详细描述根据一个实施方式的显示设备10的一个像素PX的结构。
图4是示出根据一个实施方式的显示设备的一个像素的示意性平面图。图4示出了设置在显示设备10的一个像素PX中的电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)的平面布置。
参考图4，显示设备10的像素PX中的每个可以包括子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个实施方式中，子像素SPXn中的每个可以发射蓝光。尽管在附图中示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示设备10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中发光元件ED可以设置成发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ED的区和由于从发光元件ED发射的光未到达该区而不发射光的区。
发射区域EMA可以包括其中可以设置发光元件ED的区以及与发光元件ED相邻的可以发射从发光元件ED发射的光的区。例如，发射区域EMA还可以包括其中从发光元件ED发射的光可以被另一构件反射或折射并发射的区。发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以形成为包括可以设置发光元件ED的区域和与发光元件ED相邻的区域。
尽管在附图中示出子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区SA。相应子像素SPXn的子区SA可以设置在发射区域EMA的下侧上，发射区域EMA的下侧可以是在第一方向DR1上的另一侧。发射区域EMA和子区SA可以沿第一方向DR1交替地布置，并且子区SA可以设置于在第一方向DR1上彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区SA可以在第一方向DR1上交替地布置，并且发射区域EMA和子区SA中的每个可以在第二方向DR2上重复地布置。然而，本公开不限于此，并且像素PX中的发射区域EMA和子区SA的布置可以不同于图4中所示的布置。
从子区SA可以不发射光，因为发光元件ED可以不设置在子区SA中，而是设置在每个子像素SPXn中的电极RME可以部分地设置在子区SA中。设置在不同子像素SPXn中的电极RME可以设置成在子区SA的分离部分ROP处分离。
设置在每个像素PX上并且连接到发光元件ED的电路层的电路元件和布线中的每个可以连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。然而，布线和电路元件可以不设置成与由每个子像素SPXn或发射区域EMA占据的区域对应，并且可以设置成与一个像素PX内的发射区域EMA的位置无关。
堤层BNL可以设置成围绕子像素SPXn、发射区域EMA和子区SA。堤层BNL可以设置于在第一方向DR1和第二方向DR2上相邻的子像素SPXn之间的边界处，并且还可以设置在发射区域EMA和子区SA之间的边界处。显示设备10的子像素SPXn、发射区域EMA和子区SA可以是由堤层BNL的布置所界定的区域。子像素SPXn、发射区域EMA和子区SA之间的间隙可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以遍及显示区域DPA的整个表面以栅格图案布置。堤层BNL可以沿子像素SPXn之间的边界设置以界定邻近的子像素SPXn。堤层BNL还可以布置成围绕针对每个子像素SPXn设置的发射区域EMA和子区SA，以将它们彼此界定开。
图5是沿图4的线E1-E1’截取的示意性剖视图。图6是沿图4的线E2-E2’截取的示意性剖视图。图5示出了跨过发光元件ED的两端以及设置在第一子像素SPX1中的电极接触孔CTD和CTS的截面，以及图6示出了跨过发光元件ED的两端以及设置在第一子像素SPX1中的接触部分CT1和CT2的截面。
结合图4参考图5和图6，显示设备10可以包括布线基板101，布线基板101包括第一基板SUB以及设置在第一基板SUB上的半导体层、导电层和绝缘层。此外，显示设备10可以包括可以设置在布线基板101上的电极RME(RME1和RME2)、发光元件ED以及连接电极CNE(CNE1和CNE2)。布线基板101的半导体层、导电层和绝缘层可以各自构成显示设备10的电路层。
第一基板SUB可以是绝缘基板。第一基板SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一基板SUB可以是刚性基板，但是也可以是可以弯曲、折叠或卷曲的柔性基板。第一基板SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区SA。
第一导电层可以设置在第一基板SUB上。第一导电层包括下金属层BML，下金属层BML可以设置成与第一晶体管T1的第一有源层ACT1重叠。下金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，可以省略下金属层BML。
缓冲层BL可以设置在下金属层BML和第一基板SUB上。缓冲层BL可以形成在第一基板SUB上，以保护像素PX的晶体管不受渗透穿过第一基板SUB(其易受湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别与第二导电层的第一栅电极G1和第二栅电极G2部分地重叠，这将在稍后进行描述。
半导体层可以包括单晶硅、氧化物半导体等。在另一实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了一个第一晶体管T1设置在显示设备10的子像素SPXn中，但是本公开不限于此，并且显示设备10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以不设置在焊盘区域PDA中。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘膜。尽管在附图中示出了第一栅极绝缘层GI设置在整个缓冲层BL上，但是本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以与第二导电层的栅电极G1和G2一起图案化(稍后将进行描述)，以部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在可以是厚度方向的第三方向DR3上与第一有源层ACT1的沟道区重叠，并且第二栅电极G2可以设置成在可以是厚度方向的第三方向DR3上与第二有源层ACT2的沟道区重叠。尽管附图中未示出，但是第二导电层还可以包括存储电容器(参考图3中的Cst)的一个电极。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括可以设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1以及第二晶体管T2的第二源电极S2和第二漏电极D2。尽管在附图中未示出，但是第三导电层还可以包括存储电容器的另一电极。
第一电压线VL1可以被施加传输到第一电极RME1的高电位电压(或第一电力电压)，并且第二电压线VL2可以被施加传输到第二电极RME2的低电位电压(或第二电力电压)。第一电压线VL1的一部分可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到稍后将描述的第二电极RME2。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过另一接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到第一电极RME1或稍后将描述的第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传输到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以是参考图3描述的开关晶体管中的任何一个。第二晶体管T2可以将从图3的数据线DTL施加的信号传输到第一晶体管T1，或者可以将从图3的初始化电压线VIL施加的信号传输到存储电容器的另一电极。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘层，并且可以保护第三导电层。
以上描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过堆叠形成的双层或者通过交替地堆叠包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包含上述绝缘材料的单个无机层。此外，在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
通孔层VIA可以在显示区域DPA中设置在第三导电层上。通孔层VIA可以包含有机绝缘材料(例如，聚酰亚胺(PI))，并且可以补偿由设置在其下方的导电层形成的台阶部分，以使顶表面平坦化。然而，在一些实施方式中，可以省略通孔层VIA。
显示设备10可以包括堤图案BP1和BP2、电极RME(RME1和RME2)、堤层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)作为设置在布线基板101的通孔层VIA上的显示元件层。此外，显示设备10可以包括设置在布线基板101上的绝缘层PAS1、PAS2和PAS3。
堤图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤图案BP1和BP2可以在第二方向DR2上具有宽度(例如，预定的或可选择的宽度)，并且可以具有在第一方向DR1上延伸的形状。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以相对于发射区域EMA的中央设置在左侧上，左侧可以是在第二方向DR2上的一侧，并且第二堤图案BP2可以在与第一堤图案BP1间隔开的同时相对于发射区域EMA的中央设置在右侧上，右侧可以是在第二方向DR2上的另一侧。第一堤图案BP1和第二堤图案BP2可以沿第二方向DR2交替地设置，并且可以以岛状图案设置在显示区域DPA中。发光元件ED可以布置在第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2在第一方向DR1上的长度可以相同，并且可以小于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的在第二方向DR2上延伸的部分间隔开。然而，本公开不限于此，且堤图案BP1和BP2可以与堤层BNL集成，或者可以与堤层BNL的在第二方向DR2上延伸的部分部分地重叠。堤图案BP1和BP2在第一方向DR1上的长度可以大于或等于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2在第二方向DR2上的宽度可以相同。然而，本公开不限于此，并且它们可以具有不同的宽度。例如，一个堤图案可以具有比另一堤图案大的宽度，并且具有更大宽度的堤图案可以跨过在第二方向DR2上相邻的不同子像素SPXn的发射区域EMA设置。在跨过发射区域EMA设置的堤图案中，堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二堤图案BP2重叠。尽管在附图中示出了针对每个子像素SPXn设置具有相同宽度的两个堤图案BP1和BP2，但是本公开不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
堤图案BP1和BP2可以设置在通孔层VIA上。例如，堤图案BP1和BP2中的每个可以直接设置在通孔层VIA上，并且可以具有其中堤图案BP1和BP2中的每个的至少一部分从通孔层VIA的顶表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜的或曲形的侧表面，并且从发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射，并且在通孔层VIA的向上方向上发射。与附图中所示的示例不同，堤图案BP1和BP2可以具有半圆或半椭圆的形状，其外表面在剖视图中是曲形的。堤图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是不限于此。
电极RME(RME1和RME2)具有在一个方向上延伸的形状，并且可以针对每个子像素SPXn设置。电极RME1和RME2可以在第一方向DR1上延伸，以跨过子像素SPXn的发射区域EMA和子区SA设置，并且可以设置成在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED。然而，本公开不限于此，并且电极RME可以不电连接到发光元件ED。
显示设备10可以包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1可以相对于发射区域EMA的中央定位在左侧上，并且第二电极RME2可以相对于发射区域EMA的中央定位在右侧上，同时在第二方向DR2上与第一电极RME1间隔开。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以遍及堤层BNL部分地布置在相应的子像素SPXn和子区SA中。不同的子像素SPXn的第一电极RME1和第二电极RME2可以相对于定位在一个子像素SPXn的子区SA中的分离部分ROP分离。
尽管在附图中针对每个子像素SPXn示出了两个电极RME具有在第一方向DR1上延伸的形状，但是本公开不限于此。可以设置更多数量的电极RME，或者电极RME可以部分地弯曲并且根据位置具有不同的宽度。
第一电极RME1和第二电极RME2可以至少布置在堤图案BP1和BP2的倾斜表面上。在一个实施方式中，电极RME的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2的在第二方向DR2上测量的宽度，并且第一电极RME1和第二电极RME2之间在第二方向DR2上的间隙可以小于堤图案BP1和BP2之间的间隙。第一电极RME1和第二电极RME2的至少一部分可以直接布置在通孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在相同的平面上。
设置在堤图案BP1和BP2之间的发光元件ED可以朝向两端发射光，并且发射的光可以朝向设置在堤图案BP1和BP2上的电极RME引导。电极RME可以具有其中电极RME的设置在堤图案BP1和BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以布置成覆盖堤图案BP1和BP2的至少一个侧表面，并且可以反射从发光元件ED发射的光。
电极RME可以在与发射区域EMA和子区SA之间的堤层BNL重叠的部分处通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在其中堤层BNL和第一电极RME1重叠的区域中，并且第二电极接触孔CTS可以形成在其中堤层BNL和第二电极RME2重叠的区域中。第一电极RME1可以通过穿过通孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿过通孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，使得第一电力电压可以施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二电极RME2。然而，本公开不限于此。在另一实施方式中，电极RME1和RME2可以分别不电连接到第三导电层的电压线VL1和VL2，并且稍后将描述的连接电极CNE可以直接连接到第三导电层。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包含诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包含包括铝(Al)、镍(Ni)、镧(La)等的合金。在其它实施方式中，电极RME可以具有其中诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层以及合金可以堆叠的结构。在一些实施方式中，电极RME可以形成为通过堆叠由包括铝(Al)和钛(Ti)、钼(Mo)和铌(Nb)的合金制成的至少一个金属层而形成的双层或多层。
本公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每个可以具有其中至少一个透明导电材料和至少一个具有高反射率的金属层可以堆叠的结构，或者可以形成为包括它们的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在第一基板SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在通孔层VIA和电极RME上。第一绝缘层PAS1可以保护电极RME并且使电极RME彼此不同地绝缘。第一绝缘层PAS1可以设置成在可以形成堤层BNL之前覆盖电极RME，使得可以防止在形成堤层BNL的工艺中电极RME被损坏。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶部分，使得第一绝缘层PAS1的顶表面可以于在第二方向DR2上间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在形成有台阶部分的第一绝缘层PAS1的顶表面上，并且因此可以在发光元件ED和第一绝缘层PAS1之间保留空间。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。堤层BNL可以围绕并界定每个子像素SPXn的发射区域EMA和子区SA，并且可以围绕显示区域DPA的最外部分并界定显示区域DPA和非显示区域NDA。堤层BNL可以设置在整个显示区域DPA中以形成栅格图案，并且在显示区域DPA中由堤层BNL暴露的区可以是发射区域EMA和子区SA。
与堤图案BP1和BP2类似，堤层BNL可以具有一定的高度。在一些实施方式中，堤层BNL的顶表面可以高于堤图案BP1和BP2的顶表面，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。在显示设备10的制造工艺期间，堤层BNL可以防止在喷墨印刷工艺中油墨溢出到相邻的子像素SPXn。与堤图案BP1和BP2类似，堤层BNL可以包含诸如聚酰亚胺的有机绝缘材料。
发光元件ED可以布置在发射区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以布置成在第一方向DR1上彼此间隔开。在一个实施方式中，发光元件ED可以具有在一个方向上延伸的形状，并且其两端可以设置在不同的电极RME上。发光元件ED的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的间隙。发光元件ED的延伸方向可以基本上垂直于电极RME延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED可以在第二方向DR2上或在与第二方向DR2倾斜的方向上延伸。
发光元件ED可以布置在第一绝缘层PAS1上。发光元件ED可以具有在一个方向上延伸的形状，并且可以设置成使得发光元件ED延伸的一个方向可以平行于第一基板SUB的顶表面。如稍后将描述的，发光元件ED可以包括沿发光元件ED延伸的一个方向布置的半导体层，并且半导体层可以沿与第一基板SUB的顶表面平行的方向依次布置。然而，本公开不限于此，并且在发光元件ED具有另一结构的情况下，半导体层可以在垂直于第一基板SUB的方向上布置。
设置在每个子像素SPXn中的发光元件ED可以根据构成半导体层的材料而发射不同波长带的光。然而，本公开不限于此，并且布置在每个子像素SPXn中的发光元件ED可以包括相同材料的半导体层并且发射相同颜色的光。
发光元件ED可以在与连接电极CNE(CNE1和CNE2)接触的同时电连接到电极RME和在通孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括设置在发光元件ED上同时在堤图案BP1和BP2之间在第一方向DR1上延伸的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。在平面图中，图案部分可以在每个子像素SPXn中形成线型或岛状图案。第二绝缘层PAS2的图案部分可以在显示设备10的制造工艺中保护发光元件ED并固定发光元件ED。此外，第二绝缘层PAS2可以设置成填充发光元件ED和在发光元件ED下方的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤层BNL上和子区SA中。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。连接电极CNE可以具有在一个方向上延伸的形状，并且可以设置成彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以电连接到第三导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以跨过发射区域EMA和子区SA设置在堤层BNL之上。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以跨过发射区域EMA和子区SA设置在堤层BNL之上。第一连接电极CNE1和第二连接电极CNE2中的每个可以与发光元件ED接触，并且可以电连接到设置在其下方的电极RME或导电层。
例如，第一连接电极CNE1和第二连接电极CNE2可以设置在第二绝缘层PAS2的侧表面上并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠并且可以与发光元件ED的一端接触。第二连接电极CNE2可以与第二电极RME2部分地重叠并且可以与发光元件ED的另一端接触。连接电极CNE可以跨过发射区域EMA和子区SA设置。连接电极CNE可以在设置在发射区域EMA中的部分处与发光元件ED接触，并且可以在设置在子区SA中的部分处电连接到第三导电层。
根据一个实施方式，在显示设备10中，连接电极CNE可以通过设置在子区SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1接触。第二连接电极CNE2可以在子区SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2接触。连接电极CNE中的每个可以通过电极RME中的每个电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1，使得第一电力电压可以施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二连接电极CNE2。每个连接电极CNE可以在发射区域EMA中与发光元件ED接触，以将电力电压传输到发光元件ED。
然而，本公开不限于此。在一些实施方式中，连接电极CNE可以与第三导电层直接接触，并且可以通过不同于电极RME的图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以被发射。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在整个第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。除了可以设置第一连接电极CNE1的区之外，第三绝缘层PAS3可以设置在整个通孔层VIA上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2绝缘，以防止它们之间的直接接触。
尽管在附图中未示出，但是第三绝缘层PAS3和第一连接电极CNE1上还可以设置有另一绝缘层。该另一绝缘层可以用于保护设置在第一基板SUB上的构件免受外部环境的影响。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包含无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可以包含无机绝缘材料，并且第二绝缘层PAS2可以包含有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以具有其中绝缘层可以交替地或重复堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的任何一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料或不同的材料制成。在其它实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些可以由相同的材料制成，并且第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些可以由不同的材料制成。
图7是根据一个实施方式的发光元件的示意图。
参考图7，发光元件ED可以是发光二极管。发光元件ED可以是具有纳米或微米尺寸的无机发光二极管，并且可以由无机材料制成。在彼此面对的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据一个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有多边形棱镜形状(诸如，规则的立方体、矩形的平行六面体和六边形棱镜)，或者可以具有各种形状(诸如，在一个方向上伸长并且具有部分地倾斜的外表面的形状)。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电力源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Se、Sn等。
第二半导体层32可以设置在第一半导体层31上，且发光层36在第一半导体层31与第二半导体层32之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中示出了第一半导体层31和第二半导体层32配置为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或者设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种，并且设置在第二半导体层32和发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，可以交替地堆叠量子层和阱层。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号来通过电子-空穴对的耦合发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。在发光层36具有其中量子层和阱层交替地堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，并且可以根据所发射的光的波长带而包括其它III-V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，但是在一些情况下发光层36也可以发射红色或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示设备10中，在发光元件ED电连接到电极或连接电极的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置成围绕以上描述的半导体层和电极层的外表面。例如，绝缘膜38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的在纵向方向上的两端。此外，在剖视图中，绝缘膜38可以具有顶表面，该顶表面可以在与发光元件ED的至少一端相邻的区中是圆化的。
绝缘膜38可以包括具有绝缘性质的材料(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)或钛氧化物(TiOx))中的至少一种。在附图中示出了绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以形成为具有堆叠在其中的层的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止在被传输电信号的电极与发光元件ED直接接触的情况下可能在发光层36处发生的电短路。绝缘膜38可以防止发光元件ED的发光效率降低。
此外，绝缘膜38可以具有可以进行表面处理的外表面。发光元件ED可以以喷射其中发光元件ED可以分散在电极上的油墨的方式对准。这里，绝缘膜38的表面可以被处理成具有疏水性质或亲水性质，以便将发光元件ED在油墨中保持在分散状态而不与其它相邻发光元件ED聚集。
图8是示出根据一个实施方式的设置在显示设备的布线基板中的焊盘电极和布线以及由导电图案形成的第一晶体管的示意性剖视图。
图9是图8的部分A的放大视图。图8和图9示出了设置在显示设备10的显示区域DPA中的第一晶体管T1以及设置在显示设备10的焊盘区域PDA中的焊盘布线PW1和PW2及焊盘电极PAD。图8和图9详细示出了包括在布线基板101中的导电层的结构。
结合图5和图6参考图8和图9，根据一个实施方式的显示设备10可以包括设置在焊盘区域PDA中的焊盘布线PW1和PW2、焊盘电极PAD以及焊盘电极覆盖层PDC。焊盘布线PW1和PW2以及焊盘电极PAD的焊盘电极基础层PAD_L(也称为“焊盘电极下层PAD_L”)可以形成为布线基板101的第一导电层至第三导电层。
例如，焊盘布线PW1和PW2可以包括第一焊盘布线PW1和第二焊盘布线PW2。第一焊盘布线PW1可以直接设置在第一基板SUB上，并且第二焊盘布线PW2可以直接设置在缓冲层BL上。第一焊盘布线PW1可以在布线基板101的焊盘区域PDA中形成为第一导电层，并且第二焊盘布线PW2可以在布线基板101的焊盘区域PDA中形成为第二导电层。
第一焊盘布线PW1可以与显示区域DPA中的下金属层BML一起形成(例如，同时形成)，并且可以包含相同的材料。第二焊盘布线PW2可以与显示区域DPA中的栅电极G1和G2一起形成，并且可以包含相同的材料。尽管在附图中示出了第一焊盘布线PW1和第二焊盘布线PW2在厚度方向上彼此重叠，但是本公开不限于此。在一些实施方式中，第一焊盘布线PW1和第二焊盘布线PW2中的每个可以电连接到设置在显示区域DPA中的第一导电层至第三导电层的布线中的任何一个，并且第一焊盘布线PW1和第二焊盘布线PW2中的至少一个可以电连接到设置在其上的焊盘电极PAD。
焊盘电极PAD可以设置在布线基板101的焊盘区域PDA中，并且可以连接到以上描述的线焊盘WPD中的任何一个。尽管附图中未示出，但是焊盘电极PAD可以电连接到设置在显示区域DPA中的布线中的任何一个，并且从线焊盘WPD施加的电信号可以通过焊盘电极PAD传输到显示区域DPA中的布线。
焊盘电极PAD可以包括焊盘电极基础层PAD_L和设置在焊盘电极基础层PAD_L上的焊盘电极上层PAD_U。焊盘电极基础层PAD_L可以直接设置在第一层间绝缘层IL1上，并且焊盘电极上层PAD_U可以直接设置在第一钝化层PV1上。布线基板101的通孔层VIA可以设置在显示区域DPA中，并且可以不设置在焊盘区域PDA中。焊盘电极基础层PAD_L可以形成为第三导电层，并且可以与显示区域DPA中的第一导电图案CDP1一起形成，并且包含相同的材料。
在焊盘区域PDA中，可以暴露第一钝化层PV1，而不在第一钝化层PV1上设置通孔层VIA。焊盘电极上层PAD_U可以与显示区域DPA中的电极RME一起形成，并且可以包含相同的材料。设置在焊盘区域PDA中的第一绝缘层PAS1可以直接设置在焊盘电极上层PAD_U和第一钝化层PV1上，并且第二绝缘层PAS2和第三绝缘层PAS3可以依次设置在第一绝缘层PAS1上。
焊盘电极覆盖层PDC可以在布线基板101的焊盘区域PDA中设置在第三绝缘层PAS3上。焊盘电极覆盖层PDC可以与显示区域DPA中的连接电极CNE中的任何一个一起形成，并且可以包含相同的材料。焊盘电极覆盖层PDC可以通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的接触孔与焊盘电极上层PAD_U直接接触，并且可以电连接到焊盘电极上层PAD_U。焊盘电极覆盖层PDC可以设置在焊盘电极PAD上并且电连接到焊盘电极PAD，同时保护焊盘电极PAD。以上描述的线焊盘WPD可以设置在焊盘电极覆盖层PDC上。
根据一个实施方式，显示设备10的布线基板101可以包括金属层ML，其中第一导电层至第三导电层的布线和导电图案中的至少一个可以由铜(Cu)合金制成。例如，第一导电层的第一焊盘布线PW1和下金属层BML可以包括由Cu合金制成的金属层ML。第二导电层的第一栅电极G1和第二焊盘布线PW2以及第三导电层的第一导电图案CDP1、第一电压线VL1和焊盘电极基础层PAD_L也可以各自包括由Cu合金制成的金属层ML。布线基板101的第一导电层至第三导电层中的布线和导电图案中的每个可以包括由Cu合金制成的金属层ML。在其它实施方式中，第一导电层至第三导电层中的任何一个或更多个中的布线或导电图案可以包括由Cu合金制成的金属层ML，并且其它导电层可以不包括由Cu合金制成的金属层ML。金属层ML可以直接设置在第一基板SUB、第一栅极绝缘层GI或第一层间绝缘层IL1上。金属层ML的底表面可以与第一基板SUB、第一栅极绝缘层GI或第一层间绝缘层IL1的顶表面接触。
根据一个实施方式，包括在显示设备10的布线基板101中的导电层的金属层ML可以包含Cu合金并且可以具有等于或小于约140nm的晶粒尺寸和等于或小于约2.3μΩcm的电阻率。
布线基板101的导电层中的每个可以通过沉积金属层ML的金属材料并图案化金属材料来形成。在实施方式中，布线基板101的导电层中的每个可以通过使用基于非过氧化物的蚀刻剂组合物的蚀刻工艺来图案化。在布线基板101的导电层被基于非过氧化物的蚀刻剂组合物蚀刻的情况下，导电层的金属层可以具有在晶粒内部和晶粒边界之间针对蚀刻剂组合物的蚀刻速率的差异。因此，导电层的布线或导电图案可以沿材料的晶粒边界图案化。
在根据一个实施方式的布线基板101中，在导电层的布线或导电图案包含Cu合金的情况下，晶粒尺寸可以等于或小于约140nm，并且通过沿晶粒的边界具有小的粗糙度，蚀刻表面可以形成为平滑的。例如，布线基板101的导电层之中在一个方向上延伸的布线可以具有通过蚀刻剂组合物图案化的平滑侧表面，使得可以提高布线的平直度。
包括在布线基板101的导电层中的布线和导电图案可以具有通过蚀刻剂组合物图案化的倾斜侧表面，并且导电层的侧表面可以相对于其下方的层的顶表面具有锥度角。导电层的布线或导电图案可以具有平滑的蚀刻表面，因为金属层ML具有小尺寸的晶粒。因此，在布线基板101中，可以减小在设置在导电层中的每个上的绝缘层(例如，设置在第一导电层上的缓冲层BL)中可能出现的台阶覆盖缺陷。根据一个实施方式的布线基板101可以具有平滑表面，该表面具有改善的导电层的布线或导电图案的平直度以及改善的坡面的粗糙度，并且可以具有低电阻率值，从而防止在布线中可能出现的短路和烧毁缺陷。
根据一个实施方式，包括在布线基板101中的布线和导电图案中的至少一个的金属层ML可以包含铜铟(Cu-In)合金，以具有等于或小于约140nm的晶粒尺寸。包含Cu-In合金的金属层ML可以具有等于或小于约1at％的铟(In)含量。例如，包含Cu-In合金的金属层ML可以具有等于或小于约0.4at％的铟(In)含量。铜合金中包含的杂质金属可以穿透铜的晶界以抑制铜晶粒的生长。因此，包含铜作为主要成分且还包含一定含量的其它杂质金属的铜合金可以具有比纯铜金属的晶粒尺寸小的晶粒尺寸。在其中金属层ML可以由Cu-In合金制成的实施方式中，由于杂质金属的含量等于或小于约1at％，所以晶粒尺寸可以等于或小于约140nm，并且电阻率值可以等于或小于约2.73μΩcm，优选地，等于或小于约2.3μΩcm。例如，杂质金属的含量可以等于或小于约0.4at％。
根据一个实施方式，包含铟(In)作为杂质的Cu合金可以根据杂质的含量而具有不同的电阻率值。包含杂质的铜合金可以具有随着杂质含量降低而显著降低的电阻率值。例如，在Cu-In合金具有等于或小于约1at％的杂质含量的情况下，包含铟(In)作为杂质的Cu-In合金可以具有等于或小于约2.3μΩcm的电阻率值。例如，包含铟(In)作为杂质的Cu-In合金可以具有等于或小于约0.4at％的杂质含量。
在一个实施方式中，金属层ML可以包含Cu-In合金，以具有等于或小于约2.3μΩcm的电阻率值和等于或小于约140nm的晶粒尺寸。布线基板101可以具有良好的布线平直度，因为每个导电层的金属层ML包含Cu-In合金。
图10A至图14C示出了扫描电子显微镜(SEM)和聚焦离子束(FIB)的显示了导电层的布线或导电图案的图像。图10A至图10C示出了显示了包括钛(Ti)/铜(Cu)双膜并且具有的厚度的金属层的表面和边缘的扫描电子显微镜图像以及显示了金属层的边缘的截面的聚焦离子束图像。图11A至图11C示出了显示了包含铜(Cu)且具有/>的厚度的金属层的表面和边缘的扫描电子显微镜图像以及显示了金属层的边缘的截面的聚焦离子束图像。图12A至图12C示出了显示了包含具有1at％的铟含量的Cu-In合金且具有的厚度的金属层的表面和边缘的扫描电子显微镜图像以及显示了金属层的边缘的截面的聚焦离子束图像。图13A至图13C示出了包含具有0.4at％的铟含量的Cu-In合金且具有/>的厚度的金属层的表面和边缘的扫描电子显微镜图像以及显示了金属层的边缘的截面的聚焦离子束图像。图14A至图14C示出了包含具有0.2at％的铟含量的Cu-In合金且具有/>的厚度的金属层的表面和边缘的扫描电子显微镜图像以及显示了金属层的边缘的截面的聚焦离子束图像。
在图10A、图11A、图12A、图13A和图14A中，显示了每个金属层的表面的图像显示了金属层布线的顶部处的晶粒尺寸。在图10B、图11B、图12B、图13B和图14B中，显示了每个金属层的边缘的图像显示了金属层布线的顶部处金属层布线的平直度。图10B、图11B、图12B、图13B和图14B显示了金属层布线的线边缘粗糙度(LER)值。在图10C、图11C、图12C、图13C和图14C中，显示了每个金属层的边缘的截面的图像显示了金属层布线的坡面粗糙度。金属层布线的平直度可以通过布线的倾斜侧表面(即，沿布线的延伸方向倾斜的侧表面)的轮廓来确定。
参考图10A、图11A、图12A、图13A和图14A，包含铜(Cu)的金属层的晶粒尺寸为约194nm，并且包含Ti/Cu双膜的金属层的铜(Cu)晶粒尺寸为约200nm。另一方面，包含Cu-In合金的金属层的晶粒尺寸在铟含量为1at％的情况下为约100nm，在铟含量为0.4at％的情况下为约120nm，并且在铟含量为0.2at％的情况下为约130nm。
由此可以看出，包含铟(In)作为杂质的Cu-In合金的晶粒尺寸可以小于纯Cu或Ti/Cu双膜的晶粒尺寸。
可以看出，由包含Cu-In合金的金属层制成的布线比由包含纯Cu或Ti/Cu双膜的金属层制成的布线具有更平滑的侧表面，从而具有改善的平直度。此外，可以看出，包含Cu-In合金的金属层的坡面粗糙度已经得到改善，因为可以平滑地形成坡面。
在形成每个金属层布线之后，在350℃下执行热处理1小时并测量电阻率。包含铜(Cu)的金属层的电阻率为约1.95μΩcm，并且包括Ti/Cu双膜的金属层的电阻率为约2.03μΩcm。另一方面，包含Cu-In合金的金属层的电阻率在铟含量为1at％的情况下为约2.73μΩcm，在铟含量为0.4at％时为约2.3μΩcm，并且在铟含量为0.2at％时为约2.09μΩcm。由此可以看出，在铟(In)可以作为杂质被包含而不是纯Cu或Ti/Cu双膜的情况下，铟含量可以等于或小于约0.4at％，并且电阻率可以等于或小于约2.3μΩcm。
在根据一个实施方式的显示设备10和布线基板101中，导电层的布线或导电图案可以具有平滑表面、改善的坡面粗糙度和改善的布线平直度，并且可以防止在布线中可能出现的短路和烧毁缺陷。
根据一个实施方式，布线基板101的金属层ML可以包含Cu-In合金以具有等于或小于约140nm的晶粒尺寸、等于或小于约2.3μΩcm的电阻率以及等于或小于约0.195μm的线边缘粗糙度(LER)值。金属层ML可以具有小的晶粒尺寸，并且LER值也可以减小。因此，金属层ML可以具有平滑的表面和改善的布线平直度，以防止在布线中可能发生的短路和烧毁缺陷，并且施加到布线的电压的限制可以是高的。
图15是示出根据一个实施方式的根据导电层的线边缘粗糙度(LER)值的布线的电压限制值的曲线图。图15的曲线图示出了根据金属层ML的线边缘粗糙度(LER)值的、覆盖金属层ML的绝缘层可能被施加到金属层ML的电压破坏的电压(MV/cm)。在图15中，t1、t2和t3表示测试的次数(即，第一次测试、第二次测试和第三次测试)。
参考图15，根据一个实施方式的金属层ML可以具有等于或小于约0.195μm的线边缘粗糙度(LER)值以及等于或大于约150V的电压限制值。金属层ML可以包括Cu-In合金，以具有等于或小于约2.3μΩcm的电阻率和改善的布线平直度，从而改善对高电压的耐久性。根据一个实施方式的布线基板101可以包括金属层ML，以防止高压驱动中的损坏。
线边缘粗糙度(LER)值可以通过将布线定位在图10A的照片中的图像的中央并且测量从图像的边缘到布线的边缘的距离来计算。例如，布线的线边缘粗糙度(LER)值可以通过在布线的若干位置(或点)处测量从图像的边缘到布线的边缘的距离，并计算它们的最大值和最小值之间的差来获得。在根据一个实施方式的金属层ML中，在10个点处测量布线的边缘与图像的边缘之间的距离的情况下，5个点的最大距离之和与5个点的最小距离之和之间的差可以等于或小于约0.195μm。
根据一个实施方式，金属层ML的厚度TH1(参考图9)可以在约到约的范围内。由于金属层ML具有等于或小于约2.3μΩcm的电阻率和在上述范围内的厚度，其可以具有导电层的布线和导电图案所需的电阻值。例如，金属层ML可以具有等于或小于约2.3μΩcm的电阻率、约/>(例如，在约/>至约/>的范围内)的厚度以及在约0.02Ω/□至约0.03Ω/□的范围内的薄层电阻。在其它实施方式中，金属层ML可以具有等于或小于约2.3μΩcm的电阻率、约/>(例如，在约/>至约/>的范围内)的厚度以及在约0.06Ω/□至约0.08Ω/□的范围内的薄层电阻。由于金属层ML具有在上述范围内的厚度TH1，因此其作为导电层的布线可以具有良好的物理性质，并且可以具有等于或小于约140nm的晶粒尺寸和平滑的表面。然而，本公开不限于此。
在下文中，将参考其它附图描述显示设备10的其它实施方式。
图16是示出根据另一实施方式的显示设备的一部分的示意性剖视图。
参考图16，在根据一个实施方式的显示设备10中，布线基板101还可以包括设置在第三导电层上的第二层间绝缘层IL2、第四导电层和第二钝化层PV2。该实施方式与图5的实施方式的不同之处可以在于：包括在显示设备10中的布线基板101包括更多数量的导电层。
显示设备10和显示设备10的布线基板101还可以包括设置在第一钝化层PV1上的第二层间绝缘层IL2、设置在第二层间绝缘层IL2上的第四导电层以及设置在第四导电层上的第二钝化层PV2。通孔层VIA可以设置在第二钝化层PV2上，并且第一电极接触孔CTD和第二电极接触孔CTS中的每个可以穿过通孔层VIA和第二钝化层PV2。
设置在图5的实施方式的第三导电层中的布线或导电图案可以设置在不同的导电层上。例如，第三导电层可以包括包括第一导电图案CDP1和第二导电图案CDP2并且用作晶体管T1和T2的源电极和漏电极的导电图案，并且第四导电层可以包括第一电压线VL1、第二电压线VL2和第三导电图案CDP3。
第一导电图案CDP1和第二导电图案CDP2可以分别用作第一晶体管T1的第一源电极S1和第一漏电极D1。第二晶体管T2的第二源电极S2和第二漏电极D2中的每个也可以形成为第三导电层。
第四导电层可以设置在第三导电层上方。第四导电层的第一电压线VL1可以连接到第三导电层的第二导电图案CDP2，并且第四导电层的第三导电图案CDP3可以连接到第三导电层的第一导电图案CDP1。第一电压线VL1可以通过第二导电图案CDP2电连接到第一晶体管T1，并且第一电极RME1可以通过第三导电图案CDP3电连接到第一晶体管T1。第二电极RME2可以直接连接到第四导电层的第二电压线VL2。
第三导电层和第四导电层中的每个可以包括以上参考图8描述的金属层ML。第三导电层和第四导电层的布线和导电图案中的每个可以包括由不同材料制成的金属层ML，并且可以具有平滑的表面和改善的平直度。
第二层间绝缘层IL2可以设置在第三导电层和第四导电层之间。第二层间绝缘层IL2可以设置在覆盖第三导电层的第一钝化层PV1上，并且第四导电层可以直接设置在第二层间绝缘层IL2上。与第一层间绝缘层IL1类似，第二层间绝缘层IL2可以用作第三导电层和第四导电层之间的绝缘层，并且可以保护第三导电层。
第二钝化层PV2可以设置在第四导电层上。第二钝化层PV2可以用作第四导电层和设置在第四导电层上的其它层之间的绝缘层，并且可以保护第四导电层。
图17是示出根据又一实施方式的显示设备的一部分的示意性剖视图。
参考图17，在根据一个实施方式的显示设备10中，可以省略设置在通孔层VIA上的堤图案BP1和BP2，并且通孔层VIA可以具有其中可以设置发光元件ED的沟槽。电极RME1和RME2以及第一绝缘层PAS1可以设置在通孔层VIA的沟槽中，并且发光元件ED也可以设置在沟槽中的第一绝缘层PAS1上。通孔层VIA的沟槽而不是堤图案BP1和BP2可以形成倾斜的侧壁，并且电极RME1和RME2可以设置在沟槽的倾斜的侧壁上，使得从发光元件ED发射的光可以在向上方向上发射。
与电极接触孔CTD和CTS类似，形成在通孔层VIA中的沟槽可以穿过通孔层VIA。通孔层VIA的沟槽可以暴露在通孔层VIA下方的第二钝化层PV2的顶表面，并且电极RME1和RME2以及第一绝缘层PAS1可以部分地直接设置在第二钝化层PV2上。
图17的实施方式与图16的实施方式的不同之处可以在于：可以省略堤图案BP1和BP2，并且通孔层VIA而不是堤图案BP1和BP2具有其中可以设置发光元件ED的沟槽。其它描述可以与上述描述相同。
图18是示出根据又一实施方式的显示设备的一部分的示意性剖视图。
参考图18，在根据一个实施方式的显示设备10中，第一电压线VL1和第二电压线VL2中的每个可以形成为第一导电层，并且第三导电层还可以包括第二导电图案CDP2和第四导电图案CDP4。该实施方式与图5的实施方式的不同之处可以在于：第一电压线VL1和第二电压线VL2可以形成为第一导电层而不是形成为第三导电层，并且还可以包括将第一电压线VL1和第二电压线VL2电连接到第一晶体管T1或第二电极RME2的第二导电图案CDP2和第四导电图案CDP4。
第一电压线VL1和第二电压线VL2中的每个可以形成为第一导电层，并且可以包括如上所述的金属层ML。金属层ML的详细描述可以与以上参考图8描述的相同。
第三导电层可以包括连接到第一电压线VL1的第二导电图案CDP2。第二导电图案CDP2可以用作第一晶体管T1的第一漏电极D1，并且可以直接连接到第一电压线VL1。第一电压线VL1可以通过第二导电图案CDP2电连接到第一晶体管T1。此外，第三导电层可以包括连接到第二电压线VL2的第四导电图案CDP4。第四导电图案CDP4可以连接到第二电极RME2和第二电压线VL2中的每个，并且第二电极RME2可以通过第四导电图案CDP4电连接到第二电压线VL2。
第二导电图案CDP2和第四导电图案CDP4中的每个还可以包括金属层ML。金属层ML的详细描述可以与以上参考图5至图8描述的相同。
图19是示出根据另一实施方式的显示设备的子像素的示意性平面图。图20是沿图19中的线E3-E3’截取的示意性剖视图。图21是沿图19中的线E4-E4’截取的示意性剖视图。图19示出了设置在显示设备10的一个像素PX中的电极RME(RME1、RME2、RME3和RME4)、堤图案BP1、BP2和BP3、堤层BNL、发光元件ED(ED1、ED2、ED3和ED4)以及连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)的平面布置。图20示出了跨过设置在不同的电极RME上的发光元件ED(ED1和ED2)的两端的截面，并且图21示出了跨过接触部分CT1、CT2、CT3和CT4的截面。
参考图19至图21，根据一个实施方式的显示设备10可以包括更多数量的电极RME(RME1、RME2、RME3和RME4)、堤图案BP1、BP2和BP3、发光元件ED(ED1、ED2、ED3和ED4)以及连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)。根据实施方式的显示设备10与图4的实施方式的不同之处可以在于：每个子像素SPXn中可以包括更多数量的电极和更多数量的发光元件。在以下描述中，在集中于不同之处的同时将省略冗余的描述。
堤图案BP1、BP2和BP3还可以包括设置在第一堤图案BP1和第二堤图案BP2之间的第三堤图案BP3。第一堤图案BP1可以相对于发射区域EMA的中央定位在左侧上，第二堤图案BP2可以相对于发射区域EMA的中央定位在右侧上，并且第三堤图案BP3可以定位在发射区域EMA的中央处。第三堤图案BP3的在第二方向DR2上测量的宽度可以大于第一堤图案BP1和第二堤图案BP2的在第二方向DR2上测量的宽度。堤图案BP1、BP2和BP3之间在第二方向DR2上的间隙可以大于电极RME之间的间隙。第一堤图案BP1可以设置成与第一电极RME1部分地重叠，并且第二堤图案BP2可以设置成与第四电极RME4部分地重叠。第三堤图案BP3可以设置成与第二电极RME2和第三电极RME3部分地重叠。电极RME的至少一部分可以布置成不与堤图案BP1、BP2和BP3重叠。
除了第一电极RME1和第二电极RME2之外，针对每个子像素SPXn布置的电极RME还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以在第二方向DR2上与第三电极RME3间隔开，且第二电极RME2插置在第四电极RME4和第三电极RME3之间。电极RME可以从子像素SPXn的左侧到右侧以第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序依次布置。电极RME可以在第二方向DR2上彼此面对并间隔开。电极RME可以在子区SA的分离部分ROP处与在第一方向DR1上相邻的另一子像素SPXn的电极RME间隔开。
在电极RME之中，第一电极RME1和第二电极RME2可以分别通过设置在堤层BNL下方的电极接触孔CTD和CTS与设置在其下方的第一导电图案CDP1和第二电压线VL2接触，而第三电极RME3和第四电极RME4可以不与第一导电图案CDP1和第二电压线VL2接触。
第一绝缘层PAS1可以以与上述实施方式中的结构类似的结构设置。第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以覆盖电极RME以及堤图案BP1、BP2和BP3。
发光元件ED可以布置在堤图案BP1、BP2和BP3之间，或者布置在不同的电极RME上。发光元件ED中的一些可以布置在第一堤图案BP1和第三堤图案BP3之间，并且发光元件ED中的其它一些可以布置在第三堤图案BP3和第二堤图案BP2之间。根据一个实施方式，发光元件ED可以包括布置在第一堤图案BP1和第三堤图案BP3之间的第一发光元件ED1和第三发光元件ED3以及布置在第三堤图案BP3和第二堤图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3中的每个可以设置在第一电极RME1和第三电极RME3上方，并且第二发光元件ED2和第四发光元件ED4中的每个可以设置在第二电极RME2和第四电极RME4上方。第一发光元件ED1和第二发光元件ED2可以布置成与相应子像素SPXn的发射区域EMA的下侧相邻或者与子区SA相邻，并且第三发光元件ED3和第四发光元件ED4可以布置成与相应子像素SPXn的发射区域EMA的上侧相邻。
然而，发光元件ED可以不根据发射区域EMA中的布置位置来分类，而是可以根据与连接电极CNE的连接关系来分类，这将在稍后进行描述。根据连接电极CNE的布置方法，每个发光元件ED的两端可以与不同的连接电极CNE接触。根据与发光元件ED接触的连接电极CNE的类型，发光元件ED可以被分类为不同类型的发光元件ED。
除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2之外，连接电极CNE还可以包括跨过电极RME两端的第三连接电极CNE3、第四连接电极CNE4以及第五连接电极CNE5。
与图4至图6的实施方式不同，第一连接电极CNE1和第二连接电极CNE2中的每个可以具有在第一方向DR1上延伸的相对短的长度。第一连接电极CNE1和第二连接电极CNE2可以相对于发射区域EMA的中央布置在下侧上。第一连接电极CNE1和第二连接电极CNE2可以设置成跨过相应子像素SPXn的发射区域EMA和子区SA，并且可以分别通过形成在子区SA中的接触部分CT1和CT2与电极RME直接接触。第一连接电极CNE1可以在子区SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1直接接触，并且第二连接电极CNE2可以在子区SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2与第二电极RME2直接接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2以及将第一延伸部分CN_E1连接到第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可以设置在相应子像素SPXn的发射区域EMA的下侧上，并且第二延伸部分CN_E2可以设置在发射区域EMA的上侧上。第一延伸部分CN_E1和第二延伸部分CN_E2可以设置在发射区域EMA中。第一连接部分CN_B1可以在发射区域EMA的中央部分处设置成跨过第一电极RME1和第三电极RME3。第三连接电极CNE3可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部分CN_E3、设置在第二电极RME2上的第四延伸部分CN_E4以及将第三延伸部分CN_E3连接到第四延伸部分CN_E4的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上面对第二连接电极CNE2并且与第二连接电极CNE2间隔开，并且第四延伸部分CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部分CN_E3可以设置在相应子像素SPXn的发射区域EMA的下侧上，并且第四延伸部分CN_E4可以设置在发射区域EMA的上侧上。第三延伸部分CN_E3和第四延伸部分CN_E4可以设置在发射区域EMA中。第二连接部分CN_B2可以设置成跨过第二电极RME2和第四电极RME4，同时与发射区域EMA的中央相邻。第四连接电极CNE4可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6以及将第五延伸部分CN_E5连接到第六延伸部分CN_E6的第三连接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上面对第三连接电极CNE3的第二延伸部分CN_E2并且与第三连接电极CNE3的第二延伸部分CN_E2间隔开，并且第六延伸部分CN_E6可以在第二方向DR2上面对第四连接电极CNE4的第四延伸部分CN_E4并且与第四连接电极CNE4的第四延伸部分CN_E4间隔开。第五延伸部分CN_E5和第六延伸部分CN_E6中的每个可以布置在发射区域EMA的上侧上，并且第三连接部分CN_B3可以设置成跨过第三电极RME3、第二电极RME2和第四电极RME4。在平面图中，第五连接电极CNE5可以设置成围绕第四连接电极CNE4的第四延伸部分CN_E4。
第三连接电极CNE3可以在子区SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第三接触部分CT3与第三电极RME3直接接触，并且第四连接电极CNE4可以在子区SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第四接触部分CT4与第四电极RME4直接接触。
然而，本公开不限于此。在一些实施方式中，在显示设备10中，连接电极CNE中的一些可以直接连接到第三导电层。例如，作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2可以直接连接到第三导电层，并且可以不电连接到电极RME。第二类型连接电极和第三类型连接电极可以不电连接到电极RME，并且可以仅连接到发光元件ED。
第一连接电极CNE1和第二连接电极CNE2可以是分别与直接连接到第三导电层的电极RME1和RME2连接的第一类型连接电极。第三连接电极CNE3和第四连接电极CNE4可以是与可以不连接到第三导电层的电极RME3和RME4连接的第二类型连接电极。第五连接电极CNE5可以是可以不连接到电极RME的第三类型连接电极。第五连接电极CNE5可以与发光元件ED接触而不连接到电极RME，并且可以与其它连接电极CNE一起构成发光元件ED的电连接电路。
作为第二类型连接电极的第三连接电极CNE3和第四连接电极CNE4中的每个可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此不平行的连接电极。作为第三类型连接电极的第五连接电极CNE5可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此平行的连接电极。第三连接电极CNE3和第四连接电极CNE4可以具有在第一方向DR1上延伸时可以弯曲的形状，并且第五连接电极CNE5可以具有围绕另一连接电极的一部分的形状。
发光元件ED可以根据与发光元件ED的两端接触的连接电极CNE被分类为不同的发光元件ED，以与连接电极CNE的布置结构对应。第一发光元件ED1和第二发光元件ED2可以具有与第一类型连接电极接触的第一端和与第二类型连接电极接触的第二端。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，并且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4可以具有与第二类型连接电极接触的第一端和与第三类型连接电极接触的第二端。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
发光元件ED可以通过连接电极CNE串联连接。由于根据实施方式的显示设备10针对每个子像素SPXn包括更多数量的发光元件ED，并且发光元件ED可以串联连接，因此每单位面积的光发射量可以进一步增加。
图22是示出根据又一实施方式的显示设备的子像素的示意性平面图。图23是沿图22的线E5-E5’截取的示意性剖视图。图24是沿图22的线E6-E6’截取的示意性剖视图。图25是沿图22中的线E7-E7’截取的示意性剖视图。
图22示出了设置在显示设备10的一个像素PX中的电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED(ED1和ED2)以及连接电极CNE(CNE1、CNE2和CNE3)的平面布置。图23示出了跨过设置在不同的电极RME上的发光元件ED(ED1和ED2)的两端的截面。图24和图25示出了跨过电极接触孔CTD、CTS和CTA以及接触部分CT1和CT2的截面。
参考图22至图25，在根据一个实施方式的显示设备10中，电极RME、连接电极CNE以及堤图案BP1和BP2的结构可以不同于上述实施方式中的结构。在下文中，在集中于不同之处的同时将省略对上述实施方式的冗余描述。
堤图案BP1和BP2可以具有在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上测量的不同宽度。堤图案BP1和BP2中的任何一个可以设置成跨过在第二方向DR2上相邻的子像素SPXn。例如，堤图案BP1和BP2可以包括设置在每个子像素SPXn的发射区域EMA中的第一堤图案BP1和设置成跨过不同子像素SPXn的发射区域EMA的第二堤图案BP2。
第一堤图案BP1可以设置在发射区域EMA的中央中，并且第二堤图案BP2可以设置成与插置在第二堤图案BP2之间的第一堤图案BP1间隔开。第一堤图案BP1和第二堤图案BP2可以沿第二方向DR2交替地设置。发光元件ED可以设置在可以彼此间隔开的第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2可以具有在第一方向DR1上的相同的长度，但是可以具有在第二方向DR2上测量的不同的宽度。在堤层BNL中，在第一方向DR1上延伸的部分可以在厚度方向上与第二堤图案BP2重叠。第一堤图案BP1可以设置成与第一电极RME1重叠，并且第二堤图案BP2可以设置成与第二电极RME2的电极分支部分RM_B1和RM_B2以及堤层BNL重叠。
堤图案BP1和BP2可以以岛状图案设置在显示区域DPA的整个表面上。
电极RME包括设置在每个子像素SPXn的中央部分处的第一电极RME1和设置成跨过不同子像素SPXn的第二电极RME2。第一电极RME1和第二电极RME2可以基本上具有在第一方向DR1上延伸的形状，并且第一电极RME1和第二电极RME2的设置在发射区域EMA中的部分可以具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中央处，并且第一电极RME1的设置在发射区域EMA中的部分可以设置在第一堤图案BP1上。第一电极RME1可以在第一方向DR1上从子区SA延伸到另一子像素SPXn的子区SA。第一电极RME1可以具有在第二方向DR2上测量的宽度根据位置而变化的形状，并且第一电极RME1的与发射区域EMA中的第一堤图案BP1重叠的至少一部分可以具有大于第一堤图案BP1的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。在一个实施方式中，第二电极RME2可以包括在第一方向DR1上延伸的电极杆部分RM_S、从电极杆部分RM_S分支以在第二方向DR2上弯曲并再次在第一方向DR1上延伸的电极分支部分RM_B1和RM_B2。电极杆部分RM_S可以设置成与堤层BNL的在第一方向DR1上延伸的部分重叠，并且可以设置在子区SA的在第二方向DR2上的一侧上。电极分支部分RM_B1和RM_B2可以从设置在堤层BNL的在第一方向DR1上延伸的部分和堤层BNL的在第二方向DR2上延伸的部分处的电极杆部分RM_S分支，并且可以朝向在第二方向DR2上的两侧弯曲。电极分支部分RM_B1和RM_B2可以设置成在第一方向DR1上跨过发射区域EMA，并且可以再次弯曲以整体地连接到电极杆部分RM_S。也就是说，第二电极RME2的电极分支部分RM_B1和RM_B2可以在任何一个子像素SPXn的发射区域EMA的上侧上分支，并且可以在其下侧上再次彼此连接。
第二电极RME2可以包括设置在第一电极RME1的左侧上的第一电极分支部分RM_B1和设置在另一第一电极RME1的右侧上的第二电极分支部分RM_B2。包括在一个第二电极RME2中的电极分支部分RM_B1和RM_B2可以设置于在第二方向DR2上相邻的子像素SPXn的发射区域EMA中，并且不同的第二电极RME2的电极分支部分RM_B1和RM_B2可以设置在一个子像素SPXn中。第二电极RME2的第一电极分支部分RM_B1可以设置在第一电极RME1的左侧上，并且另一第二电极RME2的第二电极分支部分RM_B2可以设置在第一电极RME1的右侧上。
第二电极RME2的电极分支部分RM_B1和RM_B2可以与第二堤图案BP2的一侧重叠。第一电极分支部分RM_B1可以与设置在第一堤图案BP1的左侧上的第二堤图案BP2部分地重叠，并且第二电极分支部分RM_B2可以与设置在第一堤图案BP1的右侧上的第二堤图案BP2部分地重叠。第一电极RME1的两侧可以面对不同的第二电极RME2的不同的电极分支部分RM_B1和RM_B2并且与其间隔开，并且第一电极RME1与电极分支部分RM_B1和RM_B2中的每个之间的间隙可以小于不同的堤图案BP1和BP2之间的间隙。
第一电极RME1的在第二方向DR2上测量的宽度可以大于第二电极RME2的电极杆部分RM_S以及电极分支部分RM_B1和RM_B2的宽度。第一电极RME1可以具有比第一堤图案BP1的宽度大的宽度并且与第一堤图案BP1的两侧重叠，而第二电极RME2可以具有相对小的宽度，使得电极分支部分RM_B1和RM_B2可以仅与第二堤图案BP2的一侧重叠。
第一电极RME1可以在与堤层BNL的在第二方向DR2上延伸的部分重叠的部分处通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1接触。第二电极RME2可以在电极杆部分RM_S处通过第二电极接触孔CTS与第三导电层的第二电压线VL2接触。第一电极RME1的设置在子区SA中的部分可以设置成与第一接触部分CT1重叠。第二电极RME2可以具有在第二方向DR2上从电极杆部分RM_S突出以设置在子区SA中的部分，并且第二电极RME2可以在突出部分处与第二接触部分CT2重叠。
在第一电极RME1和第二电极RME2之间，第一电极RME1可以延伸到子区SA的分离部分ROP1和ROP2，而第二电极RME2可以不在子区SA中分离。一个第二电极RME2可以包括电极杆部分RM_S以及电极分支部分RM_B1和RM_B2，并且可以具有在第一方向DR1上延伸且在每个子像素SPXn的发射区域EMA附近分支的形状。第一电极RME1可以设置在设置于每个子像素SPXn的不同子区SA1和SA2中的分离部分ROP1和ROP2之间，并且可以设置成跨过发射区域EMA。
根据一个实施方式，显示设备10可以在每个子像素SPXn的子区SA1和SA2之中的第一子区SA1中包括设置在不同子像素SPXn的第一电极RME1之间的布线连接电极EP。布线连接电极EP可以不设置在子像素SPXn的第二子区SA2中，并且在第一方向DR1上相邻的不同子像素SPXn的第一电极RME1可以彼此间隔开。在子像素SPXn之中的图25中所示的子像素SPXn中，其中设置有布线连接电极EP的第一子区SA1可以设置在发射区域EMA的上侧上，并且第二子区SA2可以设置在发射区域EMA的下侧上。另一方面，在第一方向DR1上与图22的子像素SPXn相邻的子像素SPXn中，其中设置有布线连接电极EP的第一子区SA1可以设置在发射区域EMA的下侧上，并且第二子区SA2可以设置在发射区域EMA的上侧上。
第一电极RME1可以在第一子区SA1中与布线连接电极EP间隔开，且第一分离部分ROP1插置在第一电极RME1与布线连接电极EP之间。两个第一分离部分ROP1可以设置在一个第一子区SA1中。布线连接电极EP可以与设置在相应子像素SPXn中的第一电极RME1间隔开且下部的第一分离部分ROP1插置在它们之间，并且可以与设置在另一子像素SPXn中的第一电极RME1间隔开且上部的第一分离部分ROP1插置在它们之间。一个第二分离部分ROP2可以设置在第二子区SA2中，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
在一个实施方式中，布线连接电极EP可以通过穿过通孔层VIA的第三电极接触孔CTA连接到第三导电层的第一电压线VL1。第一电极RME1可以连接到布线连接电极EP，并且施加的用于布置发光元件ED的电信号可以通过布线连接电极EP从第一电压线VL1施加到第一电极RME1。在布置发光元件ED的工艺中，信号可以施加到第一电压线VL1和第二电压线VL2，并且可以传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS的相对布置可以不同于稍后将描述的第三电极接触孔CTA的布置。第二电极接触孔CTS可以设置在堤层BNL的围绕第二子区SA2的部分处，并且第三电极接触孔CTA可以设置在第一子区SA1中。由于第二电极接触孔CTS和第三电极接触孔CTA分别暴露不同的电压线VL1和VL2的顶表面，因此可以确定电极接触孔的位置与不同的电压线VL1和VL2的顶表面对应。
与上述实施方式类似，堤层BNL可以围绕发射区域EMA以及子区SA1和SA2。然而，在显示设备10包括彼此区分开的子区SA1和SA2的实施方式中，由堤层BNL围绕的区域可以彼此区分开。除了围绕不同的子区SA1和SA2之外，堤层BNL可以与上述实施方式中的堤层BNL相同。
发光元件ED可以设置在不同的堤图案BP1和BP2之间的不同的电极RME上。发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，第一发光元件ED1具有设置在第一电极RME1和第二电极RME2的第二电极分支部分RM_B2上的两端，第二发光元件ED2具有设置在第一电极RME1和另一第二电极RME2的第一电极分支部分RM_B1上的两端。第一发光元件ED1可以相对于第一电极RME1设置在右侧上，并且第二发光元件ED2可以相对于第一电极RME1设置在左侧上。第一发光元件ED1可以设置在第一电极RME1和第二电极RME2上，并且第二发光元件ED2可以设置在第一电极RME1和另一第二电极RME2上。
连接电极CNE(CNE1、CNE2和CNE3)可以包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤图案BP1上的部分可以与第一电极RME1重叠，并且可以在第一方向DR1上从那里延伸，以在堤层BNL之上设置于定位在发射区域EMA的上侧上的第一子区SA1中。第一连接电极CNE1可以在第一子区SA1中通过第一接触部分CT1与第一电极RME1接触。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤图案BP2上的部分可以与第二电极RME2重叠，并且可以在第一方向DR1上从那里延伸，以在堤层BNL之上设置于定位在发射区域EMA的上侧上的第一子区SA1中。第二连接电极CNE2可以在第一子区SA1中通过第二接触部分CT2与第二电极RME2接触。
在第一方向DR1上与图22的子像素SPXn相邻的子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别通过设置在第二子区SA2中的接触部分CT1和CT2与第一电极RME1和第二电极RME2接触。
第三连接电极CNE3可以包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在发射区域EMA中设置在第二电极RME2的第二电极分支部分RM_B2上，同时面对第一连接电极CNE1，并且第二延伸部分CN_E2可以在发射区域EMA中设置在第一电极RME1上，同时面对第二连接电极CNE2。第一连接部分CN_B1可以在设置在发射区域EMA的下侧上的堤层BNL上在第二方向DR2上延伸，以将第一延伸部分CN_E1连接到第二延伸部分CN_E2。第三连接电极CNE3可以设置在发射区域EMA中堤层BNL上，并且可以不直接连接到电极RME。设置在第一延伸部分CN_E1下方的第二电极分支部分RM_B2可以电连接到第二电压线VL2，并且施加到第二电极分支部分RM_B2的第二电力电压可以不传输到第三连接电极CNE3。
本文中已经公开了实施方式，并且尽管使用了术语，但是它们仅以一般和描述性的意义来使用并解释，而不是出于限制的目的。在一些情况下，如本领域的普通技术人员将会明白的，除非另外特别指出，否则结合实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域普通技术人员将理解，在不背离本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.显示设备，具有显示区域和设置在所述显示区域的一侧上的焊盘区域，所述显示设备包括：
导电层，包括在基板上设置在所述显示区域和所述焊盘区域中的布线和导电图案，
其中，所述导电层中的至少一个包括铜铟合金并且包括具有等于或小于140nm的晶粒尺寸的金属层。
2.根据权利要求1所述的显示设备，其中，所述金属层具有等于或小于2.3μΩcm的电阻率。
3.根据权利要求1所述的显示设备，其中，所述金属层具有等于或小于1at％的铟含量。
4.根据权利要求3所述的显示设备，其中，所述金属层具有等于或小于0.4at％的铟含量。
5.根据权利要求1所述的显示设备，其中，所述金属层具有在至/>的范围内的厚度。
6.根据权利要求5所述的显示设备，其中，
所述金属层具有在至/>的范围内的厚度以及在0.02Ω/□至0.03Ω/□的范围内的薄层电阻值。
7.根据权利要求5所述的显示设备，其中，
所述金属层具有在至/>的范围内的厚度以及在0.06Ω/□至0.08Ω/□的范围内的薄层电阻值。
8.根据权利要求1所述的显示设备，其中，所述金属层具有等于或小于0.195μm的线边缘粗糙度。
9.根据权利要求1所述的显示设备，还包括：
通孔层，在所述显示区域中设置在所述导电层上，
其中，所述导电层包括：
第一导电层，包括设置在所述显示区域中的下金属层和设置在所述焊盘区域中的第一焊盘布线；
第二导电层，包括在所述第一导电层上设置在所述显示区域中的栅电极和设置在所述焊盘区域中的第二焊盘布线；以及
第三导电层，包括在所述第二导电层上设置在所述显示区域中的第一导电图案和设置在所述焊盘区域中的焊盘电极下层，以及
所述显示设备还包括：
焊盘电极上层，在所述焊盘区域中设置在所述焊盘电极下层上；以及
焊盘电极覆盖层，设置在所述焊盘电极上层上。
10.根据权利要求9所述的显示设备，还包括：
第一栅极绝缘层，设置在所述第一导电层和所述第二导电层之间；
第一层间绝缘层，设置在所述第二导电层和所述第三导电层之间；以及
第一钝化层，设置在所述第三导电层上，
其中，所述第一栅极绝缘层、所述第一层间绝缘层和所述第一钝化层中的每个包含无机绝缘材料。
11.根据权利要求10所述的显示设备，其中，
所述导电层还包括设置在所述第三导电层上并且包括第一电压线和第二电压线的第四导电层，以及
所述显示设备还包括：
第二层间绝缘层，设置在所述第一钝化层上；以及第二钝化层，设置在所述第四导电层上。
12.根据权利要求11所述的显示设备，还包括：
第一电极和第二电极，在所述显示区域中设置在所述通孔层上并且彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
发光元件，在所述第一绝缘层上设置在彼此间隔开的所述第一电极和所述第二电极上；
第一连接电极，设置在所述第一电极上并且与所述发光元件电接触；以及
第二连接电极，设置在所述第二电极上并且与所述发光元件电接触，其中，
所述通孔层包括暴露所述第二钝化层的顶表面的一部分的沟槽，
所述第一电极和所述第二电极的至少一部分在所述沟槽中直接设置在所述第二钝化层上，以及
所述发光元件设置在所述沟槽中。
13.根据权利要求12所述的显示设备，其中，
所述焊盘电极上层、所述第一电极和所述第二电极包含相同的材料，以及
所述焊盘电极覆盖层、所述第一连接电极、所述第二连接电极包含相同的材料。
14.布线基板，包括：
导电层，包括设置在基板上的布线和导电图案；以及
至少一个绝缘层，设置在所述导电层之间，
其中，所述导电层中的至少一个包含铜铟合金并且包括金属层，所述金属层具有等于或小于140nm的晶粒尺寸和等于或小于2.3μΩcm的电阻率。
15.根据权利要求14所述的布线基板，其中，所述金属层具有等于或小于1at％的铟含量。
16.根据权利要求15所述的布线基板，其中，所述金属层具有等于或小于0.4at％的铟含量。
17.根据权利要求14所述的布线基板，其中，所述金属层具有在至/>的范围内的厚度。
18.根据权利要求17所述的布线基板，其中，
所述金属层具有在至/>的范围内的厚度以及在0.02Ω/□至0.03Ω/□的范围内的薄层电阻值。
19.根据权利要求17所述的布线基板，其中，
所述金属层具有在至/>的范围内的厚度以及在0.06Ω/□至0.08Ω/□的范围内的薄层电阻值。
20.根据权利要求14所述的布线基板，其中，所述金属层具有等于或小于0.195μm的线边缘粗糙度。
CN202310332473.0A 2022-04-01 2023-03-30 布线基板及包括布线基板的显示设备 Pending CN116895680A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0041385 2022-04-01
KR1020220041385A KR20230143240A (ko) 2022-04-01 2022-04-01 배선 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116895680A true CN116895680A (zh) 2023-10-17

Family

ID=88193746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310332473.0A Pending CN116895680A (zh) 2022-04-01 2023-03-30 布线基板及包括布线基板的显示设备

Country Status (3)

Country Link
US (1) US20230317902A1 (zh)
KR (1) KR20230143240A (zh)
CN (1) CN116895680A (zh)

Also Published As

Publication number Publication date
KR20230143240A (ko) 2023-10-12
US20230317902A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
EP4246574A1 (en) Wiring substrate and display device including the same
CN116895680A (zh) 布线基板及包括布线基板的显示设备
EP4109529A1 (en) Wiring substrate and display device including the same
EP4246577A1 (en) Display device
US20230275189A1 (en) Display device
CN221150022U (zh) 显示装置
US20230282774A1 (en) Display device and method of fabricating the same
US20230163247A1 (en) Light emitting element and display device including the same
EP4207278A1 (en) Display device
EP4167283A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
US20230054453A1 (en) Display device and method of fabricating the same
US20230261142A1 (en) Display device
US20230260980A1 (en) Display device
US20230197764A1 (en) Display device
US20230163158A1 (en) Wiring substrate and display device including the same
EP4016623A1 (en) Display device with floating electrodes
KR20230092055A (ko) 표시 장치
CN116137791A (zh) 显示装置
CN116544235A (zh) 显示装置及其制造方法
KR20230014038A (ko) 표시 장치
CN117352528A (zh) 显示装置
CN117596979A (zh) 显示装置
CN114335052A (zh) 显示设备
CN116722012A (zh) 显示装置及该显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication