CN116882331A - 一种芯片测试设备及寄存器数据读写方法 - Google Patents
一种芯片测试设备及寄存器数据读写方法 Download PDFInfo
- Publication number
- CN116882331A CN116882331A CN202310871350.4A CN202310871350A CN116882331A CN 116882331 A CN116882331 A CN 116882331A CN 202310871350 A CN202310871350 A CN 202310871350A CN 116882331 A CN116882331 A CN 116882331A
- Authority
- CN
- China
- Prior art keywords
- register
- register module
- rgm
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 154
- 238000012546 transfer Methods 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 10
- 238000012795 verification Methods 0.000 abstract description 16
- 230000008569 process Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明实施例提供了一种芯片测试设备及寄存器数据读写方法,涉及芯片验证技术领域,包括:在RGM接收到向虚拟寄存器中写入数据的写入指令的情况下,RGM确定上述写入指令指示的写寄存器模块的标识和目标传输变量;RGM基于对应关系,确定写寄存器模块的标识和目标传输变量的组合对应的写地址;RGM通过总线向DUT发送目标传输变量与写地址,其中,目标传输变量的取值为待写入数据;DUT将目标传输变量的取值写入写地址所指示的位置。应用本发明实施例提供的方案可以便于进行向寄存器写入数据的流水线操作。
Description
技术领域
本发明实施例涉及芯片验证技术领域,特别是涉及一种芯片测试设备及寄存器数据读写方法。
背景技术
芯片中往往配置有寄存器,在芯片验证过程中,需要对芯片中寄存器的功能进行验证。随着芯片的规模和复杂度的提高,寄存器的数量和规模也不断提高,则在芯片验证的过程中需要对大量的寄存器进行验证。现有UVM(Universal Verification Methodology,通用验证方法)中进行寄存器数据写入时,RGM(Register Model,寄存器模型)中的寄存器程序执行单元会生成一个存储有读写类型及操作地址的变量,并通过从总线至寄存器的适配函数,对上述变量进行类型转换,将转换后的变量发送至总线序列器,总线序列器对收到的变量进行处理,将处理后的变量发送至总线驱动程序,最终由总线驱动程序基于接收到的变量实现对寄存器数据的写入操作。
在现有UVM寄存器模型中,对于前门访问的写入操作,在总线事务完成后镜像值和期望值才会更新成与总线相同的值,且写入操作涉及上述一系列进行变量处理的过程以及组件的response/item_done(响应/项目_完成),导致无法很好的支持pipeline(流水线)操作。
发明内容
本发明实施例的目的在于提供一种芯片测试设备及寄存器数据读写方法,以便于进行向寄存器写入数据的流水线操作。具体技术方案如下:
第一方面,本发明实施例提供了一种芯片测试设备,所述芯片测试设备中包含待测试模块DUT、寄存器模型RGM,所述DUT与RGM之间通过总线连接;
所述DUT中包含寄存器模块,所述寄存器模块中含有虚拟寄存器,所述RGM中包含资源池,所述资源池与所述寄存器模块一一对应;
每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,所述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,所述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系;
所述RGM,用于在接收到向虚拟寄存器中写入数据的写入指令的情况下,确定所述写入指令指示的写寄存器模块的标识和目标传输变量;基于所述对应关系,确定所述写寄存器模块的标识和目标传输变量的组合对应的写地址;通过所述总线向所述DUT发送所述目标传输变量与写地址;其中,所述目标传输变量的取值为待写入数据;
所述DUT,用于将所述目标传输变量的取值写入所述写地址所指示的位置。
本发明一个实施例中,所述RGM,还用于在接收到从虚拟寄存器中读取数据的读取指令的情况下,确定所述读取指令指示的读寄存器模块的标识和目标传输变量;基于所述对应关系,确定所述读寄存器模块的标识和目标传输变量的组合对应的读地址;通过所述总线向所述DUT发送所述读地址;
所述DUT,还用于读取所述读地址处的数据,通过所述总线向所述RGM发送所读取的数据;
所述RGM,还用于将所述目标传输变量的取值置为所述所读取的数据。
本发明一个实施例中,不同资源池与其所对应的寄存器模块间采用不同的总线相连,所述RGM,具体用于通过所述写寄存器模块与资源池间的总线向所述DUT发送所述目标传输变量与写地址。
本发明一个实施例中,采用如下方式构建资源池:
扫描用于描述所述DUT中的寄存器模块与所述寄存器模块中包含的虚拟寄存器的寄存器描述文件;
从所述寄存器描述文件中提取用于描述寄存器模块与所述寄存器模块中包含的虚拟寄存器的文本;
从所述文本中提取所述寄存器模块的信息与所述寄存器模块的标识;
生成分别与每一寄存器模块的标识相对应的资源池;
针对每一寄存器模块,从所述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的所述寄存器模块的信息、所述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
本发明一个实施例中,所述总线传输的信号中包含以下信息中的至少一种:时钟信号、用于记录地址的地址线、待写入数据、读取数据、用于表示当前处于读状态或写状态的读写信号、表示当前是否处于写状态的写有效指示、表示当前是否处于读状态的读有效指示。
第二方面,本发明实施例提供了一种寄存器数据读写方法,应用于芯片测试设备,所述芯片测试设备中包含待测试模块DUT、寄存器模型RGM,所述DUT与RGM之间通过总线连接;
所述DUT中包含寄存器模块,所述寄存器模块中含有虚拟寄存器,所述RGM中包含资源池,所述资源池与所述寄存器模块一一对应;
每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,所述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,所述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系;
所述方法包括:
在所述RGM接收到向虚拟寄存器中写入数据的写入指令的情况下,所述RGM确定所述写入指令指示的写寄存器模块的标识和目标传输变量,其中,所述目标传输变量的取值为待写入数据;
所述RGM基于所述对应关系,确定所述写寄存器模块的标识和目标传输变量的组合对应的写地址;
所述RGM通过所述总线向所述DUT发送所述目标传输变量与写地址;
所述DUT将所述目标传输变量的取值写入所述写地址所指示的位置。
本发明一个实施例中,所述方法还包括:
在所述RGM接收到从虚拟寄存器中读取数据的读取指令的情况下,所述RGM确定所述读取指令指示的读寄存器模块的标识和目标传输变量;
所述RGM基于所述对应关系,确定所述读寄存器模块的标识和目标传输变量的组合对应的读地址;
所述RGM通过所述总线向所述DUT发送所述读地址;
所述DUT读取所述读地址处的数据,通过所述总线向所述RGM发送所读取的数据;
所述RGM将所述目标传输变量的取值置为所述所读取的数据。
本发明一个实施例中,不同资源池与其所对应的寄存器模块间采用不同的总线相连,所述RGM通过所述总线向所述DUT发送所述目标传输变量与写地址,包括:
RGM通过所述写寄存器模块与资源池间的总线向所述DUT发送所述目标传输变量与写地址。
本发明一个实施例中,采用如下方式构建资源池:
扫描用于描述所述DUT中的寄存器模块与所述寄存器模块中包含的虚拟寄存器的寄存器描述文件;
从所述寄存器描述文件中提取用于描述寄存器模块与所述寄存器模块中包含的虚拟寄存器的文本;
从所述文本中提取所述寄存器模块的信息与所述寄存器模块的标识;
生成分别与每一寄存器模块的标识相对应的资源池;
针对每一寄存器模块,从所述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的所述寄存器模块的信息、所述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
本发明一个实施例中,所述总线传输的信号中包含以下信息中的至少一种:时钟信号、用于记录地址的地址线、待写入数据、读取数据、用于表示当前处于读状态或写状态的读写信号、表示当前是否处于写状态的写有效指示、表示当前是否处于读状态的读有效指示。
第三方面,本发明实施例提供了一种计算机可读存储介质,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现第二方面任一所述的方法步骤。
本发明实施例有益效果:
本发明实施例提供一种芯片测试设备,上述芯片测试设备中包含DUT(DesignUnder Test,待测试模块)、RGM,上述DUT与RGM之间通过总线连接;上述DUT中包含寄存器模块,上述寄存器模块中含有虚拟寄存器,上述RGM中包含资源池,上述资源池与上述寄存器模块一一对应;每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,上述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,上述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系;上述RGM,用于在接收到向虚拟寄存器中写入数据的写入指令的情况下,确定上述写入指令指示的写寄存器模块的标识和目标传输变量;基于上述对应关系,确定上述写寄存器模块的标识和目标传输变量的组合对应的写地址;通过上述总线向上述DUT发送上述目标传输变量与写地址,其中,上述目标传输变量的取值为待写入数据;上述DUT,用于将上述目标传输变量的取值写入上述写地址所指示的位置。
由以上可见,在本发明实施例提供的方案中,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出写入指令指示的写寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址;之后,RGM便可直接将该虚拟寄存器的地址与上述目标传输变量发送至DUT,DUT基于接收的虚拟寄存器的地址将上述目标传输变量的取值写入虚拟寄存器中。与现有UVM中向寄存器写入数据的方式相比,本发明实施例向寄存器写入数据的过程不涉及一系列的变量处理过程,向寄存器写入数据的速率得到了提高,从而可以更加方便地进行向寄存器写入数据的流水线操作,提高了流水线操作的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的实施例。
图1为现有通用验证方法中基于RAL的一种RGM与DUT连接的结构示意图;
图2为本发明实施例提供的一种芯片测试设备的结构示意图;
图3为本发明实施例提供的通过总线写入数据的时序图;
图4为本发明实施例提供的通过总线读取数据的时序图;
图5为本发明实施例提供的第一种寄存器数据读写方法的流程示意图;
图6为本发明实施例提供的第二种寄存器数据读写方法的流程示意图;
图7为本发明实施例提供的第三种寄存器数据读写方法的流程示意图;
图8为本发明实施例提供的一种资源池构建方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员基于本发明所获得的所有其他实施例,都属于本发明保护的范围。
在现有UVM中,RGM是基于RAL(Register Abstract Layer,寄存器抽象层)建立的,其原理是通过建立一组高级抽象的类,对DUT中具有地址映射的寄存器和存储器进行建模。
参见图1,为现有通用验证方法中基于RAL的一种RGM与DUT连接的结构示意图。
在图1中,uvm_reg_0(通用验证方法_寄存器_0)、uvm_reg_1(通用验证方法_寄存器_1)、uvm_reg_2(通用验证方法_寄存器_2)至uvm_reg_N(通用验证方法_寄存器_N)分别表示不同的高级抽象的类,map表示移动应用部分,adapter表示适配模块,Predictor表示预测模块,Bus_agent表示总线代理。在Bus_agent中,包含Bus_sequencer,表示总线序列器;Bus_driver,表示总线驱动程序;Bus_monitor,表示总线监视器。在DUT中,reg_0、reg_1、reg_2至reg_N分别表示不同的寄存器0-N。在图1所示的RGM结构中,RGM在进行数据读写的过程中,会先生成一个存储有读写类型及操作地址的变量,之后通过从寄存器至总线的适配函数(reg2bus),对上述变量进行类型转换,将转换后的变量发送至Bus_sequencer,Bus_sequencer对收到的变量进行处理,将处理后的变量发送至Bus_driver,最终由Bus_driver基于接收到的变量实现对寄存器数据的读写操作,而在总线向RGM反馈变量之前,需要先经过从总线至寄存器的适配函数(bus2reg)对变量进行处理。
在上述进行数据写入的过程中,涉及一系列进行变量处理的过程以及组件的response/item_done,导致无法很好的支持数据写入的流水线操作。
为了解决上述问题,本发明实施例提供了一种芯片测试设备及寄存器数据读写方法,下面分别进行具体说明。
本发明实施例中,上述芯片测试设备中包含DUT、RGM,上述DUT与RGM之间通过总线连接;上述DUT中包含寄存器模块,上述寄存器模块中含有虚拟寄存器,上述RGM中包含资源池,上述资源池与上述寄存器模块一一对应;每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,上述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,上述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系。
如图2所示,为本发明实施例提供的一种芯片测试设备的结构示意图。从图2中可以看出,该芯片测试设备包含RGM201与DUT202。在图2中,DUT202中包含寄存器模块0、寄存器模块1、寄存器模块2,以此类推,直至寄存器模块N。对于每一寄存器模块,该寄存器模块包含正整数个虚拟寄存器。示例性的,对于寄存器模块1,该寄存器模块中包含虚拟寄存器1-0、虚拟寄存器1-1、虚拟寄存器1-2,以此类推,直至虚拟寄存器1-M。在图2中,虚拟寄存器1-M表示寄存器模块1的第M+1个虚拟寄存器,虚拟寄存器2-P表示寄存器模块2的第P+1个虚拟寄存器,以此类推。
在图2中,RGM201中包含的资源池0对应寄存器模块0、资源池1对应寄存器模块1、资源池2对应寄存器模块2,以此类推,资源池N对应寄存器模块N,也就是资源池与寄存器模块的数量相同,并一一对应。
示例性的,在资源池1中记录有资源池1对应的寄存器模块的标识:寄存器模块1,在资源池1中还记录有传输变量1-0,对应虚拟寄存器1-0;记录有传输变量1-1,对应虚拟寄存器1-1;记录有传输变量1-2,对应虚拟寄存器1-2;以此类推,记录有传输变量1-M,对应虚拟寄存器1-M。其他资源池中记录的寄存器模块的标识和传输变量,以及传输变量与虚拟寄存器的对应关系设置可参照对资源池1的描述。
具体的,本发明实施例不对图2中资源池、寄存器模块的数量进行限定,也就是说,在以上描述中,N可以在从0开始的自然数中根据需要进行取值。
在图2中,LUT(Look-Up-Table,显示查找表)中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,LUT为记录上述对应关系的一种方式,本实施例对记录对应关系的方式不进行限定。图2中的写操作表示RGM201向虚拟寄存器中写入数据,读操作表示RGM201从虚拟寄存器中读取数据。
另外,并不要求各寄存器模块中的虚拟寄存器的数量完全一致,也就是各寄存器模块中的虚拟寄存器的数量可按需要设置,由此,各资源池中的传输变量的数量按实际情况设置,只要保证传输变量与虚拟寄存器一一对应即可。
本发明实施例中,上述RGM201,用于在接收到向虚拟寄存器中写入数据的写入指令的情况下,确定上述写入指令指示的写寄存器模块的标识和目标传输变量。
上述RGM201在接收到上述写入指令后,上述RGM201根据上述写入指令中的信息确定出上述目标传输变量和写寄存器模块的标识,也就是上述RGM201需要向该标识对应的寄存器模块中写入数据,而上述目标传输变量的取值为待写入数据,也就是上述RGM201需要向上述写寄存器模块中写入上述目标传输变量的取值。
上述RGM201基于上述对应关系,确定上述写寄存器模块的标识和目标传输变量的组合对应的写地址。
在确定出上述目标传输变量和写寄存器模块的标识后,上述RGM201在上述对应关系中查找上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址,即上述写地址。确定出上述写地址后,上述RGM201也就确定了需要向上述写地址指示的虚拟寄存器中写入上述目标传输变量的取值。
上述RGM201通过上述总线向上述DUT202发送上述目标传输变量与写地址。
具体的,上述RGM201向上述DUT202发送上述目标传输变量与写地址,以使得上述DUT202向上述写地址指示的虚拟寄存器中写入上述目标传输变量的取值。
上述DUT202,用于将上述目标传输变量的取值写入上述写地址所指示的位置。
具体的,上述DUT202在接收到上述写地址后,按照该写地址,将接收的上述目标传输变量的取值写入上述写地址指示的虚拟寄存器中,从而完成了上述写入指令所指示的写入数据的过程。
本发明一个实施例中,上述总线传输的信号中包含以下信息中的至少一种:时钟信号、用于记录地址的地址线、待写入数据、读取数据、用于表示当前处于读状态或写状态的读写信号、表示当前是否处于写状态的写有效指示、表示当前是否处于读状态的读有效指示。
参见表1,为本发明实施例中总线传输的信号中信息定义表。
表1
在表1中,对各信息名的命名只是一种示例,各信息的位宽也是一种示例,可按需要进行调整。
参见图3,为本发明实施例提供的通过总线写入数据的时序图。从图3中可以看出,时钟信号由交替出现的高电平、低电平组合形成,其中,连续的一个高电平和一个低电平构成一个时钟周期。在图3中,读写信号为高电平表示芯片测试设备当前处于写状态,在这种情况下,写有效指示为高电平,表示芯片测试设备当前处于写状态。从图3中可以看出,由于RGM201通过总线向DUT202一次性发送待写入数据,即上述目标传输变量,以及写地址,DUT202直接将该目标传输变量的取值写入上述写地址所指示的虚拟寄存器中,由图3可见,本发明实施例中vaild处于高电平状态的时长仅为一个时钟周期,也就是整个写入数据的过程只需一个时钟周期便可完成,本发明实施例中写入数据的过程耗时较短。
具体的,读写信号为高电平表示芯片测试设备当前处于写状态只是一种示例,也可根据需要规定采用低电平表示芯片测试设备当前处于写状态,对于写有效指示、读有效指示,可参考此处对于读写信号的描述。
由以上可见,在本发明实施例提供的方案中,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出写入指令指示的写寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址;之后,RGM便可直接将该虚拟寄存器的地址与上述目标传输变量发送至DUT,DUT基于接收的虚拟寄存器的地址将上述目标传输变量的取值写入虚拟寄存器中。与现有UVM中向寄存器写入数据的方式相比,本发明实施例向寄存器写入数据的过程不涉及一系列的变量处理过程,向寄存器写入数据的速率得到了提高,从而可以更加方便地进行向寄存器写入数据的流水线操作,提高了流水线操作的效率。
在芯片验证过程中,RGM201不仅向DUT202的虚拟寄存器中写入数据,还会从DUT202的虚拟寄存器中读取数据。
本发明一个实施例中,上述RGM201,还用于在接收到从虚拟寄存器中读取数据的读取指令的情况下,确定上述读取指令指示的读寄存器模块的标识和目标传输变量。
上述RGM201在接收到上述读取指令后,上述RGM201根据上述读取指令中的信息确定出上述目标传输变量和读寄存器模块的标识,也就是上述RGM201需要从该标识对应的寄存器模块中读取数据,并最终将读取的数据的值赋予上述目标传输变量。
上述RGM201基于上述对应关系,确定上述读寄存器模块的标识和目标传输变量的组合对应的读地址。
在确定出上述目标传输变量和读寄存器模块的标识后,上述RGM201在上述对应关系中查找上述读寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址,即上述读地址。确定出上述读地址后,上述RGM201也就确定了需要从上述读地址指示的虚拟寄存器中读取数据。
上述RGM201通过上述总线向上述DUT202发送上述读地址。
具体的,上述RGM201向上述DUT202发送上述读地址,以使得上述DUT202从上述读地址指示的虚拟寄存器中读取数据。
上述DUT202,还用于读取上述读地址处的数据,通过上述总线向上述RGM201发送所读取的数据。
具体的,上述DUT202在接收到上述读地址后,按照该读地址,读取该读地址指示的虚拟寄存器中的数据,并将读取的数据发送给上述RGM201。
上述RGM201,还用于将上述目标传输变量的取值置为上述所读取的数据。
上述RGM201在接收到上述DUT202发送的上述所读取的数据后,将上述目标传输变量的取值置为上述所读取的数据,从而完成了上述读取指令所指示的读取数据的过程。
参见图4,为本发明实施例提供的通过总线读取数据的时序图。与前述图3所示的通过总线写入数据的时序图相比,在图4中,读写信号为低电平表示芯片测试设备当前处于读状态,在这种情况下,读有效指示为高电平,表示芯片测试设备当前处于读状态。从图4中可以看出,RGM201先通过总线向DUT202发送读地址,DUT202根据该读地址读取数据,并将读取的数据发送给RGM201,由图4可见,本发明实施例中rvaild处于高电平状态的时长为两个时钟周期,也就是完成整个读取数据的过程需两个时钟周期。
具体的,以上描述的写入数据的过程与读取数据的过程,在实际执行中并无先后顺序之分。
由以上可见,在本发明实施例提供的方案中,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出读取指令指示的读寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述读寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址,即读地址;之后,RGM将读地址发送给DUT,DUT便读取该读地址指示的虚拟寄存器中的数据,并将所读取的数据发送给RGM,RGM将上述目标传输变量的取值置为上述所读取的数据,从而完成了上述读取指令所指示的读取数据的过程。
随着芯片的规模和复杂度的提高,寄存器的数量和规模也不断提高,在芯片验证的过程中需要对大量的寄存器进行验证,在这种情况下,要求RGM向DUT的虚拟寄存器中写入数据的速率尽可能的快。
本发明另一个实施例中,不同资源池与其所对应的寄存器模块间采用不同的总线相连,可将所有不同的总线统一封装起来,称其为一条Hbus。上述RGM201,具体用于通过上述写寄存器模块与资源池间的总线向上述DUT202发送上述目标传输变量与写地址。
本发明实施例中,不同资源池与其所对应的寄存器模块间采用不同的总线相连,按照对前述图2的描述,RGM201中包含的资源池0对应寄存器模块0、资源池1对应寄存器模块1、资源池2对应寄存器模块2,以此类推,资源池N对应寄存器模块N,则在资源池0与寄存器模块0间存在一条总线,可称为总线0;在资源池1与寄存器模块1间存在一条总线,可称为总线1;在资源池2与寄存器模块2间存在一条总线,可称为总线2;以此类推,在资源池N与寄存器模块N间存在一条总线,可称为总线N。因此,RGM201中包含N+1个资源池,则存在N+1条不同的总线,不同的资源池和该资源池对应的寄存器模块通过不同的总线连接起来。
示例性的,若上述写寄存器模块为寄存器模块N,对应的资源池为资源池N,则RGM201通过寄存器模块N与资源池N间的总线N向DUT202发送上述目标传输变量与写地址。另外,RGM201不仅可以通过寄存器模块N与资源池N间的总线N向DUT202发送目标传输变量与写地址,RGM201还可以通过寄存器模块N与资源池N间的总线N向DUT202发送读地址,DUT202通过总线N向RGM201发送所读取的数据。
本发明一个实施例中,在RGM201与DUT202通过寄存器模块N与资源池N间的总线N向寄存器模块N中虚拟寄存器写入数据的过程中,RGM201与DUT202还可通过寄存器模块2与资源池2间的总线2向寄存器模块2中虚拟寄存器写入数据,或从寄存器模块2中虚拟寄存器读取数据,从而实现在不同寄存器模块中写入数据、读取数据的并行操作。
现有技术中RGM与DUT间只连接有一根总线,需要等上一个写入数据或读取数据的过程完成后,才能进行下一个写入数据或读取数据的过程,其流水线操作的效率较低。本发明另一个实施例中,可以控制不同寄存器模块和资源池之间写入数据、读取数据的起始时刻,示例性的,在RGM201与DUT202通过寄存器模块N与资源池N间的总线N向寄存器模块N中虚拟寄存器写入数据的过程还未结束的情况下,便可使RGM201与DUT202通过寄存器模块2与资源池2间的总线2向寄存器模块2中虚拟寄存器写入数据,或从寄存器模块2中虚拟寄存器读取数据,从而实现对读写数据的流水线操作,与现有技术相比,本发明实施例中无需等上一个写入数据或读取数据的过程完成后,再进行下一个写入数据或读取数据的过程,提高了流水线操作的效率。
由以上可见,在本发明实施例提供的方案中,由于不同资源池与其所对应的寄存器模块间采用不同的总线相连,RGM可以同时向多个寄存器模块发送多个寄存器模块各自的目标传输变量与写地址,实现了数据的并行写入,进一步提高了RGM向DUT的虚拟寄存器中写入数据的速率。并且,本发明实施例中无需等上一个写入数据或读取数据的过程完成后,再进行下一个写入数据或读取数据的过程,进一步提高了流水线操作的效率。
本发明一个实施例中,采用如下方式构建资源池:
扫描用于描述上述DUT202中的寄存器模块与上述寄存器模块中包含的虚拟寄存器的寄存器描述文件。
具体的,在获取到上述寄存器描述文件后,会先判断该寄存器描述文件中的内容是否为空,若为空,则流程结束;若不为空,则对该寄存器描述文件中的内容进行扫描以获取相关信息。
上述寄存器描述文件用于描述上述DUT202中的寄存器模块与上述寄存器模块中包含的虚拟寄存器,下面对上述寄存器描述文件中的内容进行示例性说明。如表2所示,为DUT202中的寄存器信息表。
表2
/>
在表2中,示出了两个模块,每个模块中包含四个寄存器。表2中对模块地址、寄存器地址的设置为一种示例,对模块及寄存器的名称的命名为一种示例,对上述地址、名称的设置可根据实际需要进行调整。
另外,表2中的模块指前文中的寄存器模块,表2中的寄存器可指前文中的虚拟寄存器。
具体的,上述寄存器描述文件中的内容包含表2中的所有信息。
本发明一个实施例中,上述寄存器描述文件为.xml文件,上述寄存器描述文件的名称为:REG_DB(Register_Describe,寄存器_描述).xml。
上述寄存器描述文件的格式也可以为其他常见文档格式,如.doc或.docx等格式,对上述寄存器描述文件的名称也可按需要设置。
从上述寄存器描述文件中提取用于描述寄存器模块与上述寄存器模块中包含的虚拟寄存器的文本。
对上述寄存器描述文件进行扫描后,将上述寄存器描述文件中描述寄存器模块与上述虚拟寄存器的信息提取出来,形成包含上述寄存器模块与上述虚拟寄存器信息的文本。
本发明一个实施例中,上述寄存器描述文件为.xml文件,上述寄存器描述文件的名称为:REG_DB.xml,先调用相关函数将REG_DB.xml文件进行对象转换,上述相关函数的名称可命名为etree.XML,上述进行对象转换后得到的对象可称为_Element(元素)对象;之后,调用相关表达式处理_Element对象,得到包含上述寄存器模块与上述虚拟寄存器信息的文本,上述相关表达式的名称可命名为xpath表达式。
从上述文本中提取上述寄存器模块的信息与上述寄存器模块的标识。
在得到包含上述寄存器模块与上述虚拟寄存器信息的文本后,从该文本中提取出上述寄存器模块的信息与上述寄存器模块的标识。
生成分别与每一寄存器模块的标识相对应的资源池。
在得到寄存器模块的标识后,将不同标识的寄存器模块归为不同的类,生成分别与每一类寄存器模块相对应的资源池,也就是不同标识的寄存器模块对应不同的资源池。另外,每一不同的类的名称是由该类中的虚拟寄存器的名称生成的;对于每一不同的类,基于该类中包含的信息生成该类的结构体,结构体中包含寄存器模块及虚拟寄存器的信息。
针对每一寄存器模块,从上述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的上述寄存器模块的信息、上述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
对于每一寄存器模块,从包含上述寄存器模块与上述虚拟寄存器信息的文本中提取出该寄存器模块的虚拟寄存器的信息,该信息可以是虚拟寄存器的地址,通过该信息可唯一确定一个虚拟寄存器。基于提取出的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,使得传输变量与虚拟寄存器间一一对应。将所提取的上述寄存器模块的信息、上述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中,便完成了对资源池的构建。
由以上可见,在本发明实施例提供的方案中,从用于描述DUT中的寄存器模块与寄存器模块中包含的虚拟寄存器的寄存器描述文件中提取寄存器模块、虚拟寄存器的信息,生成分别与每一寄存器模块的标识相对应的资源池,以及生成与虚拟寄存器对应的传输变量。对于每一寄存器模块,将得到的寄存器模块的信息、虚拟寄存器的信息与生成的传输变量记录于寄存器模块对应的资源池中,完成对资源池的构建。
对应于前述的一种芯片测试设备,本发明实施例还提供了一种寄存器数据读写方法。参见图5,为本发明实施例提供的第一种寄存器数据读写方法的流程示意图,该方法应用于芯片测试设备,上述方法包括以下步骤S501至步骤S504。
步骤S501:在上述RGM接收到向虚拟寄存器中写入数据的写入指令的情况下,上述RGM确定上述写入指令指示的写寄存器模块的标识和目标传输变量。
步骤S502:上述RGM基于上述对应关系,确定上述写寄存器模块的标识和目标传输变量的组合对应的写地址。
步骤S503:上述RGM通过上述总线向上述DUT发送上述目标传输变量与写地址。
步骤S504:上述DUT将上述目标传输变量的取值写入上述写地址所指示的位置。
由以上可见,在本发明实施例提供的方案中,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出写入指令指示的写寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址;之后,RGM便可直接将该虚拟寄存器的地址与上述目标传输变量发送至DUT,DUT基于接收的虚拟寄存器的地址将上述目标传输变量的取值写入虚拟寄存器中。与现有UVM中向寄存器写入数据的方式相比,本发明实施例向寄存器写入数据的过程不涉及一系列的变量处理过程,向寄存器写入数据的速率得到了提高,从而可以更加方便地进行向寄存器写入数据的流水线操作,提高了流水线操作的效率。
在芯片验证过程中,RGM不仅向DUT的虚拟寄存器中写入数据,还会从DUT的虚拟寄存器中读取数据。本发明实施例提供了图6所示的实施例,对RGM从虚拟寄存器中读取数据的过程进行说明。
参见图6,为本发明实施例提供的第二种寄存器数据读写方法的流程示意图,与图5所示的实施例相比,上述方法还包括以下步骤S505至步骤S509。
步骤S505:在上述RGM接收到从虚拟寄存器中读取数据的读取指令的情况下,上述RGM确定上述读取指令指示的读寄存器模块的标识和目标传输变量。
步骤S506:上述RGM基于上述对应关系,确定上述读寄存器模块的标识和目标传输变量的组合对应的读地址。
步骤S507:上述RGM通过上述总线向上述DUT发送上述读地址。
步骤S508:上述DUT读取上述读地址处的数据,通过上述总线向上述RGM发送所读取的数据。
步骤S509:上述RGM将上述目标传输变量的取值置为上述所读取的数据。
由以上可见,在本发明实施例提供的方案中,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出读取指令指示的读寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述读寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址,即读地址;之后,RGM将读地址发送给DUT,DUT便读取该读地址指示的虚拟寄存器中的数据,并将所读取的数据发送给RGM,RGM将上述目标传输变量的取值置为上述所读取的数据,从而完成了上述读取指令所指示的读取数据的过程。
随着芯片的规模和复杂度的提高,寄存器的数量和规模也不断提高,在芯片验证的过程中需要对大量的寄存器进行验证,在这种情况下,要求RGM向DUT的虚拟寄存器中写入数据的速率尽可能的快,为此,本发明实施例提供了图7所示的实施例。
参见图7,为本发明实施例提供的第三种寄存器数据读写方法的流程示意图,与图5所示的实施例相比,不同资源池与其所对应的寄存器模块间采用不同的总线相连,可将所有不同的总线统一封装起来,称其为一条Hbus,上述步骤S503可通过以下步骤S503A实现。
步骤S503A:上述RGM通过上述写寄存器模块与资源池间的总线向上述DUT发送上述目标传输变量与写地址。
由以上可见,在本发明实施例提供的方案中,由于不同资源池与其所对应的寄存器模块间采用不同的总线相连,RGM可以同时向多个寄存器模块发送多个寄存器模块各自的目标传输变量与写地址,实现了数据的并行写入,进一步提高了RGM向DUT的虚拟寄存器中写入数据的速率。并且,本发明实施例中无需等上一个写入数据或读取数据的过程完成后,再进行下一个写入数据或读取数据的过程,进一步提高了流水线操作的效率。
参见图8,为本发明实施例提供的一种资源池构建方法的流程示意图,该方法应用于芯片测试设备,上述方法包括以下步骤S801至步骤S805。
步骤S801:扫描用于描述上述DUT中的寄存器模块与上述寄存器模块中包含的虚拟寄存器的寄存器描述文件。
步骤S802:从上述寄存器描述文件中提取用于描述寄存器模块与上述寄存器模块中包含的虚拟寄存器的文本。
步骤S803:从上述文本中提取上述寄存器模块的信息与上述寄存器模块的标识。
步骤S804:生成分别与每一寄存器模块的标识相对应的资源池。
步骤S805:针对每一寄存器模块,从上述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的上述寄存器模块的信息、上述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
由以上可见,在本发明实施例提供的方案中,从用于描述DUT中的寄存器模块与寄存器模块中包含的虚拟寄存器的寄存器描述文件中提取寄存器模块、虚拟寄存器的信息,生成分别与每一寄存器模块的标识相对应的资源池,以及生成与虚拟寄存器对应的传输变量。对于每一寄存器模块,将得到的寄存器模块的信息、虚拟寄存器的信息与生成的传输变量记录于寄存器模块对应的资源池中,完成对资源池的构建。
在本发明提供的又一实施例中,还提供了一种计算机可读存储介质,该计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现上述任一寄存器数据读写方法的步骤。
应用本发明实施例提供的计算机可读存储介质中存储的计算机程序进行寄存器数据读写时,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出写入指令指示的写寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址;之后,RGM便可直接将该虚拟寄存器的地址与上述目标传输变量发送至DUT,DUT基于接收的虚拟寄存器的地址将上述目标传输变量的取值写入虚拟寄存器中。与现有UVM中向寄存器写入数据的方式相比,本发明实施例向寄存器写入数据的过程不涉及一系列的变量处理过程,向寄存器写入数据的速率得到了提高,从而可以更加方便地进行向寄存器写入数据的流水线操作,提高了流水线操作的效率。
在本发明提供的又一实施例中,还提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述实施例中任一寄存器数据读写方法。
应用本发明实施例提供的计算机程序产品进行寄存器数据读写时,由于RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系,因此,RGM在确定出写入指令指示的写寄存器模块的标识和目标传输变量后,便可基于上述对应关系,确定出上述写寄存器模块的标识和目标传输变量的组合对应的虚拟寄存器的地址;之后,RGM便可直接将该虚拟寄存器的地址与上述目标传输变量发送至DUT,DUT基于接收的虚拟寄存器的地址将上述目标传输变量的取值写入虚拟寄存器中。与现有UVM中向寄存器写入数据的方式相比,本发明实施例向寄存器写入数据的过程不涉及一系列的变量处理过程,向寄存器写入数据的速率得到了提高,从而可以更加方便地进行向寄存器写入数据的流水线操作,提高了流水线操作的效率。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置、芯片测试设备、计算机可读存储介质及计算机程序产品实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (11)
1.一种芯片测试设备,其特征在于,所述芯片测试设备中包含待测试模块DUT、寄存器模型RGM,所述DUT与RGM之间通过总线连接;
所述DUT中包含寄存器模块,所述寄存器模块中含有虚拟寄存器,所述RGM中包含资源池,所述资源池与所述寄存器模块一一对应;
每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,所述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,所述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系;
所述RGM,用于在接收到向虚拟寄存器中写入数据的写入指令的情况下,确定所述写入指令指示的写寄存器模块的标识和目标传输变量;基于所述对应关系,确定所述写寄存器模块的标识和目标传输变量的组合对应的写地址;通过所述总线向所述DUT发送所述目标传输变量与写地址;其中,所述目标传输变量的取值为待写入数据;
所述DUT,用于将所述目标传输变量的取值写入所述写地址所指示的位置。
2.根据权利要求1所述的芯片测试设备,其特征在于,所述RGM,还用于在接收到从虚拟寄存器中读取数据的读取指令的情况下,确定所述读取指令指示的读寄存器模块的标识和目标传输变量;基于所述对应关系,确定所述读寄存器模块的标识和目标传输变量的组合对应的读地址;通过所述总线向所述DUT发送所述读地址;
所述DUT,还用于读取所述读地址处的数据,通过所述总线向所述RGM发送所读取的数据;
所述RGM,还用于将所述目标传输变量的取值置为所述所读取的数据。
3.根据权利要求1所述的芯片测试设备,其特征在于,不同资源池与其所对应的寄存器模块间采用不同的总线相连,所述RGM,具体用于通过所述写寄存器模块与资源池间的总线向所述DUT发送所述目标传输变量与写地址。
4.根据权利要求1-3中任一项所述的芯片测试设备,其特征在于,采用如下方式构建资源池:
扫描用于描述所述DUT中的寄存器模块与所述寄存器模块中包含的虚拟寄存器的寄存器描述文件;
从所述寄存器描述文件中提取用于描述寄存器模块与所述寄存器模块中包含的虚拟寄存器的文本;
从所述文本中提取所述寄存器模块的信息与所述寄存器模块的标识;
生成分别与每一寄存器模块的标识相对应的资源池;
针对每一寄存器模块,从所述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的所述寄存器模块的信息、所述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
5.根据权利要求1-3中任一项所述的芯片测试设备,其特征在于,所述总线传输的信号中包含以下信息中的至少一种:时钟信号、用于记录地址的地址线、待写入数据、读取数据、用于表示当前处于读状态或写状态的读写信号、表示当前是否处于写状态的写有效指示、表示当前是否处于读状态的读有效指示。
6.一种寄存器数据读写方法,其特征在于,应用于芯片测试设备,所述芯片测试设备中包含待测试模块DUT、寄存器模型RGM,所述DUT与RGM之间通过总线连接;
所述DUT中包含寄存器模块,所述寄存器模块中含有虚拟寄存器,所述RGM中包含资源池,所述资源池与所述寄存器模块一一对应;
每一资源池中记录有该资源池对应的寄存器模块的标识和传输变量,所述传输变量与该寄存器模块中包含的虚拟寄存器一一对应,所述RGM中记录有寄存器模块的标识和传输变量的组合与该传输变量对应的虚拟寄存器地址之间的对应关系;
所述方法包括:
在所述RGM接收到向虚拟寄存器中写入数据的写入指令的情况下,所述RGM确定所述写入指令指示的写寄存器模块的标识和目标传输变量,其中,所述目标传输变量的取值为待写入数据;
所述RGM基于所述对应关系,确定所述写寄存器模块的标识和目标传输变量的组合对应的写地址;
所述RGM通过所述总线向所述DUT发送所述目标传输变量与写地址;
所述DUT将所述目标传输变量的取值写入所述写地址所指示的位置。
7.根据权利要求6所述的方法,其特征在于,所述方法还包括:
在所述RGM接收到从虚拟寄存器中读取数据的读取指令的情况下,所述RGM确定所述读取指令指示的读寄存器模块的标识和目标传输变量;
所述RGM基于所述对应关系,确定所述读寄存器模块的标识和目标传输变量的组合对应的读地址;
所述RGM通过所述总线向所述DUT发送所述读地址;
所述DUT读取所述读地址处的数据,通过所述总线向所述RGM发送所读取的数据;
所述RGM将所述目标传输变量的取值置为所述所读取的数据。
8.根据权利要求6所述的方法,其特征在于,不同资源池与其所对应的寄存器模块间采用不同的总线相连,所述RGM通过所述总线向所述DUT发送所述目标传输变量与写地址,包括:
RGM通过所述写寄存器模块与资源池间的总线向所述DUT发送所述目标传输变量与写地址。
9.根据权利要求6-8中任一项所述的方法,其特征在于,采用如下方式构建资源池:
扫描用于描述所述DUT中的寄存器模块与所述寄存器模块中包含的虚拟寄存器的寄存器描述文件;
从所述寄存器描述文件中提取用于描述寄存器模块与所述寄存器模块中包含的虚拟寄存器的文本;
从所述文本中提取所述寄存器模块的信息与所述寄存器模块的标识;
生成分别与每一寄存器模块的标识相对应的资源池;
针对每一寄存器模块,从所述文本中提取该寄存器模块中包含的虚拟寄存器的信息,生成与该虚拟寄存器对应的传输变量,将所提取的所述寄存器模块的信息、所述虚拟寄存器的信息与所生成传输变量记录于该寄存器模块对应的资源池中。
10.根据权利要求6-8中任一项所述的方法,其特征在于,
所述总线传输的信号中包含以下信息中的至少一种:时钟信号、用于记录地址的地址线、待写入数据、读取数据、用于表示当前处于读状态或写状态的读写信号、表示当前是否处于写状态的写有效指示、表示当前是否处于读状态的读有效指示。
11.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现权利要求6-10任一所述的方法步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310871350.4A CN116882331A (zh) | 2023-07-14 | 2023-07-14 | 一种芯片测试设备及寄存器数据读写方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310871350.4A CN116882331A (zh) | 2023-07-14 | 2023-07-14 | 一种芯片测试设备及寄存器数据读写方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116882331A true CN116882331A (zh) | 2023-10-13 |
Family
ID=88254553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310871350.4A Pending CN116882331A (zh) | 2023-07-14 | 2023-07-14 | 一种芯片测试设备及寄存器数据读写方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116882331A (zh) |
-
2023
- 2023-07-14 CN CN202310871350.4A patent/CN116882331A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101616174B (zh) | 一种存储***io处理路径动态跟踪实现优化***性能的方法 | |
US7895376B2 (en) | Hardware configuration information system, method, and computer program product | |
JP4890869B2 (ja) | 同じアイテムを表すデータ構造間で生データを転送するメカニズム | |
CN111045964A (zh) | 一种基于pcie接口高速传输方法、存储介质及终端 | |
CN108139962A (zh) | 遥测***扩展 | |
CN112199040A (zh) | 存储访问方法及智能处理装置 | |
CN114461541A (zh) | 芯片数据读取方法、写入方法、装置、设备以及存储介质 | |
CN115081367A (zh) | 基于uvm存储模型的寄存器突发访问的建模方法 | |
CN116679887B (zh) | 用于NAND Flash的通用控制模块及方法 | |
CN111552652B (zh) | 基于人工智能芯片的数据处理方法、装置和存储介质 | |
CN110286860B (zh) | 信息处理方法、信息处理***和电子设备 | |
CN116882331A (zh) | 一种芯片测试设备及寄存器数据读写方法 | |
CN111510483B (zh) | 芯片测试中不同网络域之间的配置同步***、方法及装置 | |
CN114443375A (zh) | 测试方法及装置、电子装置及计算机可读存储介质 | |
CN109582523B (zh) | 有效分析SSD前端NVMe模块性能的方法及*** | |
CN115297169B (zh) | 数据处理方法、装置、电子设备及介质 | |
CN111104097B (zh) | 一种数据写入、读取方法及装置 | |
CN114444423B (zh) | 基于验证平台的数据处理方法、***及电子设备 | |
CN117236277B (zh) | 用于检查寄存器的方法及装置、电子设备 | |
CN113312095B (zh) | 管理显示设备的插拔事件的方法、装置、终端及存储介质 | |
CN116610459A (zh) | 进程间数据通信方法、装置、存储介质及处理器 | |
CN111370051B (zh) | 一种非易失存储器验证***及方法 | |
CN115794518A (zh) | Spi总线的调试方法及*** | |
CN107305533B (zh) | 资料传输方法及服务器 | |
CN116932415A (zh) | 一种扫描仪应用开发方法、计算设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |