CN116868702A - 半导体器件及其制造方法以及显示设备 - Google Patents

半导体器件及其制造方法以及显示设备 Download PDF

Info

Publication number
CN116868702A
CN116868702A CN202180091487.7A CN202180091487A CN116868702A CN 116868702 A CN116868702 A CN 116868702A CN 202180091487 A CN202180091487 A CN 202180091487A CN 116868702 A CN116868702 A CN 116868702A
Authority
CN
China
Prior art keywords
layer
transistor
capacitor
metal layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180091487.7A
Other languages
English (en)
Inventor
加納正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116868702A publication Critical patent/CN116868702A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供了一种半导体器件及其制造方法，用于以更低的工艺复杂度同时实现多晶硅TFT和氧化物TFT。所述半导体器件包括形成于基板上的第一和第二薄膜晶体管结构。所述第一TFT结构包括第一晶体管和所述第一晶体管上的电容器，所述第二TFT结构包括底部金属层、所述底部金属层上的第二绝缘层和所述第二绝缘层上的第二晶体管。所述电容器的下电极包括与所述底部金属层相同的金属材料，所述电容器的介质层包括与所述第二绝缘层相同的绝缘体材料，所述电容器的上电极包括与所述第二晶体管的半导体有源层相同的氧化物半导体材料。

Description

半导体器件及其制造方法以及显示设备
技术领域
本申请通常涉及半导体技术领域，尤其涉及一种用于显示背板的半导体器件及其制造方法。
背景技术
有源矩阵显示器通常包含用于控制像素发光的薄膜晶体管(thin filmtransistor，简称TFT)背板。这种有源矩阵显示器可以包括但不限于液晶显示器(liquidcrystal display，简称LCD)、有机发光二极管(organic light emitting diode，简称OLED)显示器(也称为有机电致发光(electroluminescence，简称EL)显示器)和微发光二极管(micro light emitting diode，简称μLED)显示器。
近年来，开发了一种将多晶硅TFT和氧化物TFT相结合的TFT背板技术。所述多晶硅TFT可以具有一些优点，例如，高载波移动性和高稳定性，而所述氧化物TFT可以具有其它优点，例如，极低的漏电流。结合两种类型的TFT可以利用各自的优点。例如，与针对所有TFT使用多晶硅相比，针对像素驱动的TFT使用多晶硅、针对开关电路使用氧化物可以大大降低功耗。
然而，这种技术涉及将氧化物TFT嵌入多晶硅TFT背板中，使制造过程复杂化。当在形成多晶硅TFT之后形成氧化物TFT时，氧化物TFT的氧化物图案化和栅极图案化需要至少两个额外的光掩模。此外，由于多晶硅层和氧化物半导体层之间的高度差较大，通常要求每一层的触点分开形成，从而产生额外的光掩模。这些额外的制造步骤可能导致制造成本增加和产量降低。
发明内容
本申请实施例的目的在于提供一种半导体器件及其制造方法，用于以更低的工艺复杂度同时实现多晶硅TFT和氧化物TFT。本申请实施例还提供了一种显示面板和一种包括这种半导体器件的显示设备。
第一方面，提供了一种半导体器件。所述半导体器件包括形成于基板上的第一和第二薄膜晶体管(thin film transistor，简称TFT)结构。所述第一TFT结构包括第一晶体管和所述第一晶体管上的电容器，所述第二TFT结构包括底部金属层、所述底部金属层上的第二绝缘层和所述第二绝缘层上的第二晶体管。所述电容器的下电极包括与所述底部金属层相同的金属材料，所述电容器的介质层包括与所述第二绝缘层相同的绝缘体材料，所述电容器的上电极包括与所述第二晶体管的半导体有源层相同的氧化物半导体材料。
第二方面，提供了一种半导体器件的制造方法。所述半导体器件包括形成于基板上的第一薄膜晶体管(thin film transistor，简称TFT)结构和形成于所述基板上的第二TFT结构。其中，所述第一TFT结构包括第一晶体管和所述第一晶体管上的电容器，所述第二TFT结构包括底部金属层、所述底部金属层上的第二绝缘层和所述第二绝缘层上的第二晶体管。所述方法包括：沉积第一金属层，其形成所述电容器的下电极和所述底部金属层；沉积第二绝缘体层，其形成所述电容器的介质层和所述第二绝缘层；沉积氧化物半导体层，其形成所述电容器的上电极和所述第二晶体管的半导体有源层。在第二方面的一种可能的实现方式中，所述方法还可以包括：使用第一光掩模将所述第一金属层图案化成所述电容器的下电极和所述底部金属层；使用第二光掩模将所述氧化物半导体层图案化成所述电容器的上电极和所述第二晶体管的半导体有源层。
第三方面，提供了一种显示面板。所述显示面板包括：背板，包括如第一方面或其任意可能的实现方式中所述的半导体器件；前板，包括发光结构。
第四方面，提供了一种显示设备。所述显示设备包括如第三方面或其任意可能的实现方式中所述的显示面板。
附图说明
图1为本申请第一实施例提供的包括半导体器件的显示面板的一部分剖面示意图；
图2为比较示例提供的包括半导体器件的显示面板的一部分剖面示意图；
图3为示出了像素的示例的示意性电路图；
图4A至图4I为一系列示出了图1所示的半导体器件的制造方法的剖面示意图；
图5为本申请第二实施例提供的包括半导体器件的显示面板的一部分剖面示意图；
图6为示出了图5所示的半导体器件的制造方法的剖面示意图；
图7为本申请实施例提供的一种显示设备的示意图。
在这些图中，相同或相似的元素用相同或相似的附图标记表示。
具体实施方式
为了使本领域技术人员更好地理解本申请实施例的目的、特征和优点，下面将结合附图对本申请优选实施例的技术方案进行进一步详细描述。
在本申请中，术语“第一”、“第二”、“第三”等用于区分类似的对象，例如层或结构，但不一定指示特定的顺序。应当理解，这些术语在适当情况下是可互换的。术语“包括”、“具有”和任何其它变体意在覆盖非排他性包含，例如，包括一系列步骤或元素的过程、方法、设备或***不一定限于这些步骤或元素，也可以包括其它未明确列出的步骤或元素或者非所述过程、方法、设备或***所固有的步骤或元素。此外，本申请中使用的一个旨在包括一项或多项，可以与“一个或多个”互换使用。
图1为本申请第一实施例提供的包括半导体器件的显示面板100的一部分剖面示意图。所述显示面板100为有源矩阵类型的面板，包括矩阵中的多个像素。图1中示意性示出了单个像素105对应的部分。
在本示例中，所述显示面板100包括：背板，包括具有形成于基板上的薄膜晶体管(thin film transistor，简称TFT)的半导体器件或半导体结构110；前板，包括设置在所述半导体结构110上的发光结构190。
图1示出了OLED结构，作为所述发光结构190的示例。所述OLED结构190可以由光敏聚酰亚胺等绝缘体组成的像素定义层(pixel-defining layer，简称PDL)192进行像素化，可以包括阳极层194、OLED层196和阴极层198。所述阳极层194可包括氧化铟锡(indium tinoxide，简称ITO)或氧化铟锌(indium zinc oxide，简称IZO)等透明导电氧化物和银(silver，简称Ag)等反射金属的堆叠。所述阴极层198可包括透明金属层，例如，薄镁(magnesium，简称Mg)层或MgAg共沉积层。所述发光结构190不限于OLED结构，还可以是液晶结构或μLED结构等其它类型的发光结构。需要说明的是，为了描述方便，这里将所述PLD192至所述阴极层198的结构称为所述发光结构190或前板，将底层结构称为所述半导体结构110或背板。
但是，本申请实施例不限于此。例如，所述阳极层194和所述像素定义层192可以视为所述半导体结构110的一部分。
所述半导体结构110可以包括基板115、所述基板115上的缓冲层120以及其上形成的第一TFT结构130和第二TFT结构150。所述半导体结构110还可以包括覆盖所述TFT结构130、150的层间介质(interlayer dielectric，简称ILD)层170和形成于所述ILD层170上的平坦化层175，以向所述发光结构190提供平坦的表面。此外，所述半导体结构110可以包括至少穿过所述ILD 170层并接触所述TFT结构130、150的不同部分的多个触点180，以及在所述ILD层175上形成并连接至所述触点180的多个迹线185。可以理解的是，在图1的剖面图中，只有部分触点180和迹线185可见。
所述基板115可以是，例如，玻璃基板。作为另一示例，所述基板115可以是包括其上涂覆有树脂(例如，聚酰亚胺)膜的玻璃基板的层状基板。在此示例中，玻璃基板最终可以从此层状基板中去除，剩下的树脂膜可以构成所述基板115。所述缓冲层120可包括氧化硅(silicon oxide，简称SiOx)或氮氧化硅(silicon oxynitride，简称SiON)，可执行本领域技术人员已知的功能，例如，提供防止杂质从所述基板115扩散的屏障和/或提供更平滑的表面。
所述第一TFT结构130和所述第二TFT结构150均可包括形成于所述缓冲层120上的堆叠。在所示示例中，所述第一TFT结构130包括具有多晶硅有源层的第一晶体管和集成在所述第一晶体管上的电容器。所述第二TFT结构150包括具有氧化物半导体有源层的第二晶体管。
更具体地，所述第一TFT结构130包括的第一晶体管可以包括多晶硅有源层132以及依次堆叠在所述有源层132上的栅极绝缘层134和栅极136。所述栅极绝缘层134和所述栅极136可以具有彼此对齐的侧壁。所述多晶硅有源层132中未被所述栅极136(和所述栅极绝缘层134)覆盖的部分可以注入杂质作为所述第一晶体管的源/漏(source/drain，简称S/D)区，所覆盖的部分可以作为沟道区。
所述第一TFT结构130包括的电容器可以包括所述第一晶体管的栅极136作为下电极。所述电容器还可以包括所述第一晶体管上的介质层138和所述介质层138上的图案化的上电极140。
所述第二TFT结构150可以包括依次堆叠在所述缓冲层120上的第一绝缘层152、底部金属层(bottom metal layer，简称BML)154和第二绝缘层156，以及集成在这些层152至156上的第二晶体管。所述第一绝缘层152和所述底部金属层154可以具有彼此对齐的侧壁，所述侧壁可以被所述第二绝缘层156包围。所述第二晶体管可以包括所述第二绝缘层156上的图案化的氧化物有源层158。所述第二晶体管还可以包括依次堆叠在所述氧化物有源层158上的栅极绝缘层160和栅极162，所述栅极绝缘层160和所述栅极162可以具有彼此对齐的侧壁。所述氧化物有源层158可包括但不限于In-Ga-Zn-O、In-Sn-Ga-Zn-O或In-Sn-Zn-O。所述氧化物有源层158中未被所述栅极162(和所述栅极绝缘层160)覆盖的部分均至少部分转换为导体，并可作为所述第二晶体管的源/漏(source/drain，简称S/D)区。所述氧化物有源层158的覆盖的部分可以作为沟道区。
例如，所述第二TFT结构150的底部金属层154可以通过所述触点180中的一个电连接到所述氧化物有源层158的源区，如图1所示，以稳定所述第二晶体管的沟道区的电势，从而稳定所述第二晶体管的电特性。或者，所述底部金属层154可以与所述栅极162连接，以执行类似的功能。所述底部金属层154还可以执行其它功能，例如，屏蔽来自所述基板115背面的光。
根据本申请实施例，所述第二TFT结构150的第一绝缘层152和底部金属层154可以分别由与所述第一TFT结构130的栅极绝缘层134和栅极/电容器下电极136相同的材料形成。此外，所述第二TFT结构150的第二绝缘层156和氧化物有源层158可以分别由与所述第一TFT结构130的电容器介质层138和电容器上电极140相同的材料形成。
所述第二TFT结构150的第一绝缘层152和所述第一TFT结构130的栅极绝缘层134可以由氧化硅(silicon oxide，简称SiOx)形成，但不限于此。所述第二TFT结构150的底部金属层154和所述第一TFT结构130的栅极/电容器下电极136可以由钼(molybdenum，简称Mo)形成，但不限于此。
所述第二TFT结构150的第二绝缘层156和所述第一TFT结构130的电容器介质层138可以由氧化硅(silicon oxide，简称SiOx)、氮化硅(silicon nitride，简称SiNx)或其组合(SiNx/SiOx)形成。然而，优选地，该层由SiOx或SiNx和叠加的SiOx堆叠形成，而非由SiNx(在现有技术中经常使用SiNx以获得所需的电容)形成。当使用通常包含氢的SiNx时，氢可扩散通过所述ILD层170，从而对氧化物晶体管(即，所述第二晶体管)的阈值电压Vth产生不利影响。使用如上所述的SiOx层或SiNx/SiOx层的堆叠可能有助于实现更加稳定的氧化物TFT。
所述第二TFT结构150的氧化物有源层158可以由In-Ga-Zn-O、In-Sn-Ga-Zn-O或In-Sn-Zn-O等形成，如上所述。根据本申请实施例，所述第一TFT结构130的电容上电极140也可以由相同的氧化物半导体形成。此外，所述氧化物有源层158中未被所述栅极162覆盖的部分(S/D区)可以至少部分转换为导体，如上所述，并且所述电容器上电极140至少部分转换为导体的方式与上述相同。
因此，就各自堆叠的四层而言，所述第一TFT结构130和所述第二TFT结构150彼此由相同的材料形成，其意味着形成这些各自层的制造步骤可以共享。下面会结合图4A至图4I更详细地描述这一点。此外，所述第一TFT结构130的栅极136和栅极绝缘层134以及所述第二TFT结构150的底部金属层154和第一绝缘层152可以同时通过单个光掩模图案化。类似地，所述电容器上电极140和所述氧化物有源层158可以同时通过另一个单个光掩模图案化。因此，根据本申请实施例的半导体器件和显示面板可以通过共享光掩模和制造步骤，在同时具有多晶硅TFT和氧化物TFT的情况下以更低的工艺复杂度制造。
此外，上述制造步骤的共享可减少所述第一TFT结构130的多晶硅有源层132和所述第二TFT结构150的氧化物有源层158的顶面之间的高度差，从而有助于在这两个层132和158上同时形成S/D触点180。这可以减少由于用于接触形成的干法刻蚀而对较高的所述氧化物有源层158造成的损害，从而使得氧化物晶体管的器件特性更加稳定。将结合图2连同图1更详细地描述这一点。
图2示出了包括半导体器件或半导体结构210的显示面板200的一部分作为比较示例。其中，第一TFT结构230中的电容器上电极240和第二TFT结构250中的底部金属层254既定在同一步骤中形成。所述显示面板200具有与图1所示的显示面板100相似的层和元素。针对这些层和元素的描述，此处不再重复。通过所述半导体结构210，覆盖所述第一TFT结构230的ILD层通常由下子ILD层272和上子ILD层274组成，使得所述下子ILD层272延伸至氧化物有源层258下方。然而，这样的下子ILD层272通常需要高达200nm的厚度，因此将增加多晶硅有源层232和所述氧化物有源层258的顶面之间的高度差。另一方面，通过图1中的半导体结构110，位于氧化物半导体层158下方的层152至156中的任一层可以比所述下子ILD层272薄得多，从而实现上述效果。
需要说明的是，当如图2所示，高度差较大时，如果S/D触点280分别相对于所述多晶硅有源层232和所述氧化物有源层258形成，则可以解决所述层258的刻蚀损坏问题。然而，这需要一个额外的光掩模，进一步增加了制造成本。也可以理解的是，为了(独立于所述第一TFT结构230中的任意层)图案化所述氧化物有源层258，图2中的比较示例比图1需要额外的光掩模。
现参考图3，示出了像素305的一个示例的电路示意图。所述像素305可以与图1中的显示面板100的像素105相对应。图3中的例子示出了作为简单像素电路的2T1C电路，其使用两个晶体管，即开关管T1和驱动晶体管T2以及一个存储电容器Cst来控制OLED发光。
所述开关管T1可用于：响应于扫描线上提供的扫描信号，将数据线上提供的数据信号传输至所述驱动晶体管T2的栅极。所述驱动晶体管T2可用于基于所述数据信号向OLED提供电流。所述存储电容器Cst可以用于存储传输至所述驱动晶体管T2的数据信号的电压，直至下次刷新。
在所示示例中，图3中的所述驱动晶体管T2、所述开关管T1和存储电容器Cst可以分别与结合图1所描述的第一晶体管、第二晶体管和电容器相对应。因此，在所述开关管T1具有极低的漏电流等优点的同时，使得多晶硅TFT的高载波移动性和高稳定性等优点用于所述驱动晶体管T2。因此，与针对晶体管T1和T2同时使用多晶硅TFT相比，这也可以降低半导体器件的功耗。
然而，可以理解的是，图1中的半导体器件的配置和图3中的电路图仅是示例，所述半导体器件可以包括任意合适配置的任意合适数量的TFT。例如，每个像素电路可以包括三个或三个以上TFT，可以构成更复杂的电路，例如，6T1C电路。另外，本申请实施例不限于多晶硅晶体管和氧化物晶体管分别为驱动晶体管和开关管。此外，本申请实施例不一定限定于像素电路同时包括多晶硅晶体管和氧化物晶体管的情况。例如，在整个背板中，可以适当地使用多晶硅晶体管和氧化物晶体管，包括连接到像素矩阵的任何***电路。换句话说，本申请实施例同样适用于包括至少一个多晶硅TFT和至少一个氧化物TFT的背板。半导体器件的具体配置可以根据所需的应用和/或能力来确定，例如，变频驱动(或可变刷新率驱动)、高频或低频驱动和/或低功耗。
换句话说，在一实施例中，半导体器件和/或显示面板可以使用更少数量的光掩模和更低复杂度的工艺来制造，同时根据所需的应用和/或能力具有多晶硅晶体管和氧化物晶体管的组合。这样可以提高产量、生产吞吐量和材料/能源消耗效率，从而降低生产成本。
现参考图4A至图4I，描述了本申请实施例提供的半导体器件的制造方法。图4A至图4I为一系列示出了制造图1所示的半导体器件110(也称为半导体结构110)和显示面板100的方法的剖面示意图。
参考图4A，示出了使用第一光掩模得到的结构。首先，缓冲层120可以沉积在基板115上。所述基板115，例如，可以是玻璃基板或包括其上涂覆有聚酰亚胺膜的玻璃基板的层状基板。所述缓冲层120通常可以包括等离子体增强CVD(plasma enhanced CVD，简称PECVD)沉积的SiOx和/或SiON。
然后，可以使用第一光掩模形成多晶硅层并图案化成多晶硅有源层132。所述多晶硅层可以通过低于450℃的低温工艺形成，可以包括通过PECVD沉积非晶硅层和通过准分子激光进行结晶。所述多晶硅层的厚度可以为，例如，约50nm，可以通过传统的光刻和干法刻蚀工艺进行图案化。
现参考图4B、第二光掩模可用于形成第一TFT结构的栅极绝缘层134和栅极/电容下电极136以及第二TFT结构的第一绝缘层152和底部金属层154。具体地，可以在图4A中的结构上沉积第一绝缘体层和第一金属层。这两个层都可以使用第二光掩模图案化。所述第一绝缘体层可以形成所述第一TFT结构的栅极绝缘层134和所述第二TFT结构的第一绝缘层152，而所述第一金属层可以形成所述第一TFT结构的栅极/电容下电极136和所述第二TFT结构的底部金属层154。
所述第一绝缘体层通常可以包括PECVD SiOx。所述第一金属层可包括通过溅射沉积的Mo。所述第一金属层可以包括其它金属，例如，铝(aluminum，简称Al)合金或钨(tungsten，简称W)。所述第一绝缘体层和所述第一金属层均可以沉积到约100nm或更小的厚度。所述第一金属层和所述第一绝缘体层可以依次使用相同的第二光掩模通过传统的光刻和干法刻蚀工艺等图案化。然后，可以对所述第一TFT结构的多晶硅有源层132的S/D区进行掺杂。
现参考图4C，示出了使用第三光掩模得到的结构。具体地，可以在图4B中的结构上沉积第二绝缘体层和氧化物半导体层。可以使用所述第三光掩模将所述氧化物半导体层图案化成所述第一TFT结构130的电容器上电极140和所述第二TFT结构的氧化物有源层158。所述第二绝缘体层可以不进行图案化。换句话说，第二绝缘体层可以形成包括所述第一TFT结构130的电容器介质层138和所述第二TFT结构的第二绝缘层156的连续层。
优选地，所述第二绝缘体层可以包括PECVD SiOx。如上结合图1所述。通过使用SiOx代替SiNx，可以避免氢的扩散对氧化物晶体管的阈值电压Vth产生不利影响的问题。这有助于实现更加稳定的氧化物TFT。可选地，所述第二绝缘体层可以包括SiNx层和覆盖所述SiNx层的SiOx层。
所述氧化物半导体层可以包括In-Ga-Zn-O、In-Sn-Ga-Zn-O或In-Sn-Zn-O等，可以通过溅射等沉积到约50nm的厚度。所述氧化物半导体层通常可以通过湿法刻蚀工艺进行图案化。
现参考图4D，可以使用第四光掩模在所述氧化物有源层158上形成所述第二TFT结构150的栅极绝缘层160和栅极162。这可以通过结合图4B所描述的过程类似的方式执行，但不限于此。具体地，可以包括依次在图4C中的结构上沉积第三绝缘体层和第二金属层。所述第三绝缘体层可以包括PECVD SiOx。所述第二金属层可包括通过溅射沉积的Mo。所述第二金属层可包括其它金属，例如，铝合金或W。所述第三绝缘体层和所述第二金属层均可沉积到例如约100nm或更小的厚度。所述第二金属层和所述第三绝缘体层可以依次使用相同的第四光掩模通过传统的光刻和干法刻蚀工艺等图案化。
需要说明的是，在这种干法刻蚀过程中使用的等离子体至少可以部分将氧化物半导体的暴露部分转换为导体。因此，所述第一TFT结构130的电容器上电极140和所述第二TFT结构150的氧化物有源层158中未被栅电极162覆盖的部分(即，S/D区)可以自动成为导体。
现参考图4E，示出了使用第五光掩模得到的结构。具体地，可以在图4D中的结构上沉积ILD层170。然后，可以使用所述第五光掩模形成多个接触孔402，以暴露多晶硅有源层132的S/D区、氧化物有源层158的S/D区和底部金属层154的部分。需要说明的是，在未示出的剖面中，也可以与背板中的其它电极同时形成接触孔，例如，所述第一TFT结构的栅极/电容下电极136和电容上电极140以及所述第二TFT结构的栅极162。
所述ILD层170通常可以包括PECVD SiOx、SiNx、SiON或其任意组合。所述ILD层170的厚度可以为，例如，约500nm。与所示出的层不同的是，所述ILD层170可以具有部分符合底层结构的不平坦的顶面。应该注意的是，在此沉积期间使用的等离子体和/或包含在ILD层材料中的氢也可有助于将氧化物半导体的暴露部分(即，电容器上电极140和氧化物有源层158的S/D区)转换为导体。
所述接触孔402可以使用传统的光刻和干法刻蚀工艺通过所述ILD层170或通过所述ILD层170和所述第二绝缘层138、156形成。应该注意的是，如上文结合图1和图2所讨论的，所述第一TFT结构的多晶硅有源层132和所述第二TFT结构的氧化物有源层158的顶面之间的高度差较小，能够有助于同时形成所述接触孔402。也就是说，较小的高度差可以减少由于用于接触形成的干法刻蚀而对较高的所述氧化物有源层158造成的损害，从而使得氧化物晶体管的器件特性更加稳定。
现参考图4F，可以形成接触孔402内的触点180和ILD层上的迹线185(包括第一和第二晶体管的S/D极)。这可以包括：将接触电极层沉积到所述接触孔402和所述ILD层170中，并使用第六光掩模图案化沉积在所述ILD层170的顶面上的所述接触电极层。例如，所述接触电极层可以包括Ti/Al/Ti层，可以通过顺序溅射沉积，并通过传统的光刻和刻蚀工艺进行图案化。
现参考图4G，示出了使用第七光掩模得到的结构。具体地，可以在图4F中的结构上沉积平坦化层175。使用所述第七光掩模形成通孔404，以暴露第一晶体管的S/D极185中的一个。所述平坦化层175可以例如通过涂覆光敏聚酰亚胺层来沉积，以提供用于形成发光结构(例如，图1中的OLED结构190)的平坦的表面或前板。
现参考图4H，示出了使用第八光掩模得到的结构。具体地，可以在图4G中的结构上沉积像素电极层，并通过所述第八光掩模图案化成像素电极194。在本示例中，所述像素电极194可以是OLED阳极194。例如，所述像素电极层可以包括ITO/Ag/ITO层，可以通过顺序溅射沉积，并通过传统的光刻和刻蚀工艺进行图案化。
现参考图4I，可以使用第九光掩模形成具有暴露所述像素电极194的开口406的像素定义层(pixel-defining layer，简称PDL)192。这可以包括，例如，在图4H中的结构上涂覆感光聚酰亚胺层并使用所述第九光掩模通过传统的光刻和刻蚀工艺对所述光敏聚酰亚胺层进行图案化。
之后，图1所示的发光结构190以及显示面板100可以通过在本示例中形成OLED层196和阴极层198来完成。如上所述，所述发光结构190不限于OLED结构，还可以是液晶结构或μLED结构等其它类型的发光结构。可以理解的是，根据具体的显示面板，可以适当地修改上述过程。例如，在透射式液晶显示面板的情况下，像素电极可以不具有上述的ITO/Ag/ITO层，而是具有ITO层等透明电极。
现参考图5，描述了本申请第二实施例提供的半导体器件。图5为第二实施例提供的包括半导体器件的显示面板500的一部分剖面示意图。通过比较图5和图1，可以看出，所述显示面板500主要包括与图1所示的显示面板100相同或相似的部件。相同或相似的部件用相同或相似的附图标记表示，在此不再赘述。
在所述显示面板500中，半导体结构510的第二TFT结构550包括设置在栅极绝缘层160和栅极162之间的另一氧化物半导体层564。所述第二TFT结构550的栅极可认为包括所述氧化物半导体层564和所述栅极162。此处所述氧化物半导体层564也称为氧化物屏障层564。
所述氧化物屏障层564可以包括In-Ga-Zn-O、In-Sn-Ga-Zn-O或In-Sn-Zn-O等。用于所述氧化物屏障层564的氧化物半导体材料可以与用于位于下方的氧化物有源层158'(以及第一TFT结构130的电容器上电极140)的氧化物半导体材料相同或不同。所述氧化物屏障层564可以比所述氧化物有源层158'(如上所述，其厚度可以约为50nm)薄，其厚度可以为，例如，10nm至20nm。
优选地，所述氧化物屏障层564的沉积过程中的氧分压可以高于所述氧化物有源层158'和所述电容器上电极140的沉积过程中的氧分压，使得多余的氧可以保留在沉积的氧化物屏障层564中。多余的氧可以通过下层的栅极绝缘层160(第三绝缘体层)扩散，从而到达所述栅极绝缘层160和所述氧化物有源层158'之间的界面。所述界面在所述第三绝缘体层沉积过程中可能会损坏，并存在氧空位等缺陷。到达所述界面的氧能弥补至少部分此类缺陷。
因此，本实施例通过***所述富含氧的氧化物屏障层564，使得所述氧化物有源层158'的沟道区缺陷更少，从而使氧化物晶体管的器件特性更加稳定。
可以理解的是，根据第二实施例的半导体器件和显示面板500可以具有与根据上述第一实施例的半导体器件和显示面板100相同的优点。因此，所述半导体器件和/或显示面板可以使用更少数量的光掩模和更低复杂度的工艺来制造，同时根据所需的应用和/或能力具有多晶硅晶体管和氧化物晶体管的组合。这样可以提高产量、生产吞吐量和材料/能源消耗效率，从而降低生产成本。
现参考图6，描述了本申请第二实施例提供的半导体器件的制造方法。除图4D中描述的步骤外，所述方法可以与结合图4A至图4I详细描述的根据第一实施例的半导体器件的制造方法相同。相应地，图6示出了图4D所示的步骤的替代步骤。其它步骤在此不再赘述。
在图4C所示的步骤之后，第二TFT结构550的栅极绝缘层160和栅极162形成时，可以在中间***氧化物屏障层564，如图6所示。该结构可以通过以下方式形成。
第一，可以依次在图4C的结构上沉积第三绝缘体层(形成栅极绝缘层160)、第二氧化物半导体层(形成氧化物屏障层564)和第二金属层(形成栅极162)。所述第三绝缘体层通常可以包括PECVD SiOx。所述第二金属层可包括通过溅射沉积的Mo。所述第二金属层可包括其它金属，例如，铝合金或W。所述第三绝缘体层和所述第二金属层均可沉积到例如约100nm或更小的厚度。所述第二氧化物半导体层可包括与位于下方的氧化物活性层158'相同或不同的材料。所述氧化物半导体层可以比所述氧化物有源层158'(其厚度可以约为50nm)薄，其厚度可以为，例如，10nm至20nm。
接下来，可以对这三个层进行图案化。所述第二氧化物半导体层可以与所述第二金属层同时图案化。相应地，所述第二金属层、所述第二氧化物半导体层和所述第三绝缘体层可以使用第四光掩模通过传统的光刻和干法刻蚀工艺图案化。所述第四光掩模可以与图4D中的光掩模相同。此外，在该干法刻蚀期间使用的等离子体至少可以部分转换所述第一TFT结构130的电容器上电极140和所述第二TFT结构550的氧化物有源层158'中的S/D区。
优选地，如上所述，所述第二氧化物半导体层的沉积过程中的氧分压可以高于所述氧化物有源层的沉积过程中的氧分压，使得多余的氧可以在沉积时保留在第二氧化物半导体层中。此外，所述方法可以包括：在所述第二氧化物半导体层沉积之后的任意时间(例如，在所述第二金属层和所述第二氧化物半导体层刻蚀之后，或者在第三绝缘体层刻蚀之后)使用热处理。通过该热处理，富含氧的氧化物半导体层中的多余的氧通过下层的第三绝缘体层扩散到所述第三绝缘体层和所述氧化物活性层158'之间的界面，从而至少部分弥补由于第三绝缘体层沉积期间损坏而导致的界面缺陷。因此，通过提供所述氧化物屏障层564，使得所述氧化物有源层158'的沟道区缺陷更少，从而使得氧化物晶体管的器件特性更加稳定。
在图6所示的步骤之后，可以执行结合图4E至图4I所描述的步骤以完成图5所示的显示面板500。
现参考图7，示出了本申请实施例提供的显示设备700的示意图。在一些实施例中，所述显示设备700可以是电池供电的移动设备，例如，智能手机、智能手表、平板电脑或笔记本电脑。
在其它实施例中，所述显示设备700可以是通常与市电连接的设备，例如，电视或显示器，或者通常与外部电池连接的设备，例如，车载显示器。此外，所述显示设备700可以是无论电源类型如何的任何其它设备，例如，数字标牌设备。
在图7所示的示例中，所述显示设备700包括处理器710、存储器720、电池730和显示面板740。所述处理器710、所述存储器720和所述电池730可以包含在所述显示设备700的壳体内，如图7中虚线所示。所述显示面板740可以通过所述显示面板740的正面可见于所述显示设备700的用户的方式与壳体组装在一起，如图7中实线所示。所述处理器710、所述存储器720、所述可选电池730和所述显示面板740可以相互电连接。
尽管未示出，可选地，所述显示设备700可以包括射频(radio frequency，简称RF)电路、扬声器、麦克风、输入设备、传感器、摄像头、天线和/或近场通信模块等。
所述处理器710可用于调用所述存储器720中存储的软件程序和数据，并执行所述软件程序以执行所述显示设备700的各种功能和/或数据处理。所述处理器710可包括任何合适的专用或通用处理设备或单元。此外，所述处理器710可以包括任意合适数量的处理器。例如，所述处理器710可以包括微处理器、微控制器、应用处理器、中央处理器(centralprocessing unit，简称CPU)、图形处理器(graphics processing unit，简称GPU)、数字信号处理器(digital signal processor，简称DSP)、专用集成电路(application-specificintegrated circuit，简称ASIC)、现场可编程门阵列(field programmable gate array，简称FPGA)等中的一种或多种。
所述存储器720可用于存储软件程序和数据，并可包括处理器710可访问的任何合适的介质。此外，所述存储器720可以包括任何合适数量的存储器。所述存储器720可以包括易失性存储器和/或非易失性存储器，例如，可以包括随机存取存储器(random accessmemory，简称RAM)、只读存储器(read-only memory，简称ROM)和/或闪存。需要说明的是，此处使用的术语“存储器”可以是指能够存储大量数据的大容量存储器。因此，所述存储器720还可以包括硬盘驱动器(hard disk drive，简称HDD)、固态硬盘(solid-state drive，简称SDD)或光盘驱动器等。
所述电池730可用于为显示设备700的各个组件，例如，所述处理器710、所述存储器720和所述显示面板740供电。所述处理器可以运行所述存储器720中存储的电源管理程序或模块，以控制各个组件的功耗以及所述电池730的充放电。除了所述电池730，或者代替电池730，所述显示设备700还可以具有与市电等外部电源连接的电源连接器或适配器等。
所述显示面板740可用于显示各种信息和内容，包括用户输入的信息和提供给用户的信息。所述显示面板740可以包括至少在从所述壳体暴露的表面的一部分上的用户输入设备，例如，触摸屏。
所述显示面板740，例如，可以是如图1所示的显示面板100和如图5所示的显示面板500中的任一个。因此，所述显示面板740可以包括具有半导体器件的背板，所述半导体器件包括多晶硅TFT和氧化物TFT的组合。多晶硅TFT和氧化物TFT的组合可实现所述显示面板740所需的能力，例如，变频驱动(或可变刷新率驱动)、高频或低频驱动和/或低功耗驱动。低功耗特性可用于提高所述显示设备700的电池730的表观容量。
虽然已经描述了本申请的一些优选实施例，但是本领域技术人员可以在不脱离本发明范围的情况下对这些实施例进行变更和修改。因此，以下权利要求旨在解释为涵盖本发明范围内的所有变更和修改。

Claims (20)

1.一种半导体器件，其特征在于，包括：
第一薄膜晶体管(thin film transistor，简称TFT)结构，其形成于基板上，其中，所述第一TFT结构包括第一晶体管和所述第一晶体管上的电容器；
第二TFT结构，其形成于所述基板上，其中，所述第二TFT结构包括底部金属层、所述底部金属层上的第二绝缘层和所述第二绝缘层上的第二晶体管，其中：
所述电容器的下电极包括与所述底部金属层相同的金属材料；
所述电容器的介质层包括与所述第二绝缘层相同的绝缘体材料；
所述电容器的上电极包括与所述第二晶体管的半导体有源层相同的氧化物半导体材料。
2.根据权利要求1所述的半导体器件，其特征在于，所述电容器的上电极和所述第二晶体管的半导体有源层包括的氧化物半导体材料至少部分转换为导体。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述第一晶体管包括多晶硅有源层、栅极绝缘层和栅极，所述第一晶体管的栅极也作为所述电容器的下电极。
4.根据权利要求3所述的半导体器件，其特征在于，所述第二TFT结构还包括所述底部金属层下方的第一绝缘层；
所述第一晶体管的栅极和栅极绝缘层具有彼此对齐的侧壁，所述第二TFT结构的底部金属层和第一绝缘层具有彼此对齐的侧壁。
5.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述电容器的介质层和所述第二TFT结构的第二绝缘层均为覆盖所述第一晶体管和所述底部金属层的连续层的一部分。
6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述电容器的介质层和所述第二TFT结构的第二绝缘层均包括：
氧化硅层；或
氮化硅层和覆盖所述氮化硅层的氧化硅层。
7.根据权利要求1至6中任一项所述的半导体器件，其特征在于，所述第二晶体管还包括所述半导体有源层上的栅极绝缘层和栅极，所述第二晶体管的栅极包括形成于所述栅极绝缘层上的氧化物半导体层。
8.一种半导体器件的制造方法，其特征在于，所述半导体器件包括形成于基板上的第一薄膜晶体管(thin film transistor，简称TFT)结构和形成于所述基板上的第二TFT结构，其中，所述第一TFT结构包括第一晶体管和所述第一晶体管上的电容器，所述第二TFT结构包括底部金属层、所述底部金属层上的第二绝缘层和所述第二绝缘层上的第二晶体管，所述方法包括以下步骤：
沉积第一金属层，其形成所述电容器的下电极和所述底部金属层；
沉积第二绝缘体层，其形成所述电容器的介质层和所述第二绝缘层；
沉积氧化物半导体层，其形成所述电容器的上电极和所述第二晶体管的半导体有源层。
9.根据权利要求8所述的方法，其特征在于，还包括以下步骤：
使用第一光掩模将所述第一金属层图案化成所述电容器的下电极和所述底部金属层；
使用第二光掩模将所述氧化物半导体层图案化成所述电容器的上电极和所述第二晶体管的半导体有源层。
10.根据权利要求9所述的方法，其特征在于，在沉积所述第一金属层的步骤之前，还包括以下步骤：
形成所述第一晶体管的多晶硅有源层；
在所述多晶硅有源层上沉积第一绝缘体层，其中：
使用所述第一光掩模的步骤还包括：将所述第一绝缘体层图案化成所述第一晶体管的栅极绝缘层和所述底部金属层下方的第一绝缘层；
所述电容器的下电极也作为所述第一晶体管的栅极。
11.根据权利要求9或10所述的方法，其特征在于，在使用所述第二光掩模对所述氧化物半导体层进行图案化的步骤之后，还包括以下步骤：
沉积第三绝缘体层；
在所述第三绝缘体层上沉积第二金属层；
使用第三光掩模将所述第二金属层和所述第三绝缘体层分别图案化成所述第二晶体管的栅极和栅极绝缘层。
12.根据权利要求11所述的方法，其特征在于，使用所述第三光掩模对所述第二金属层和所述第三绝缘体层进行图案化的步骤包括：通过等离子体对所述第二金属层和所述第三绝缘体层进行刻蚀，所述等离子体将所述电容器的上电极的氧化物半导体材料和所述第二晶体管的半导体有源层的暴露部分至少部分转换为导体。
13.根据权利要求12所述的方法，其特征在于，在使用所述第三光掩模对所述第二金属层和所述第三绝缘体层进行图案化的步骤之后，还包括以下步骤：
通过等离子体增强CVD(plasma enhanced CVD，简称PECVD)工艺在所述第一TFT结构和所述第二TFT结构上沉积层间介质层，其中：
用于沉积所述层间介质层的等离子体也用于将所述电容器的上电极的氧化物半导体材料和所述第二晶体管的半导体有源层的暴露部分转换为导体。
14.根据权利要求13所述的方法，其特征在于，在沉积所述层间介质层的步骤之后，还包括以下步骤：
使用第四光掩模通过干法刻蚀同时形成与所述第一晶体管的源/漏区的接触孔和与所述第二晶体管的源/漏区的接触孔。
15.根据权利要求13或14所述的方法，其特征在于，所述层间介质层与所述第二绝缘体层接触，所述第二绝缘体层形成所述电容的介质层和所述第二绝缘层；
所述第二绝缘体层包括：
氧化硅层；或
氮化硅层和覆盖所述氮化硅层的氧化硅层。
16.根据权利要求11至15中任一项所述的方法，其特征在于，在沉积所述第三绝缘体层的步骤之后，在沉积所述第二金属层的步骤之前，还包括以下步骤：
沉积另一氧化物半导体层，其中，本步骤中的氧分压高于沉积所述氧化物半导体层的步骤中的氧分压。
17.根据权利要求16所述的方法，其特征在于，还包括以下步骤：
通过热处理，使得所述另一氧化物半导体层中包括的多余的氧到达所述栅极绝缘层与所述第二晶体管的半导体有源层之间的界面，以弥补所述界面上的至少部分缺陷。
18.一种显示面板，包括：
背板，包括如权利要求1至7中任一项所述的半导体器件；
前板，包括发光结构。
19.根据权利要求18所述的显示面板，其特征在于，所述发光结构包括有机发光二极管(organic light emitting diode，简称OLED)结构。
20.一种显示设备，包括如权利要求18或19所述的显示面板。
CN202180091487.7A 2021-01-27 2021-01-27 半导体器件及其制造方法以及显示设备 Pending CN116868702A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/073926 WO2022160115A1 (en) 2021-01-27 2021-01-27 Semiconductor device, method of manufacturing the same, and display device

Publications (1)

Publication Number Publication Date
CN116868702A true CN116868702A (zh) 2023-10-10

Family

ID=82654024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180091487.7A Pending CN116868702A (zh) 2021-01-27 2021-01-27 半导体器件及其制造方法以及显示设备

Country Status (4)

Country Link
US (1) US20230371313A1 (zh)
JP (1) JP2023554153A (zh)
CN (1) CN116868702A (zh)
WO (1) WO2022160115A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014021356A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106024838B (zh) * 2016-06-21 2019-04-30 武汉华星光电技术有限公司 基于混合tft结构的显示元件
CN107808895B (zh) * 2017-10-24 2019-10-01 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法

Also Published As

Publication number Publication date
JP2023554153A (ja) 2023-12-26
US20230371313A1 (en) 2023-11-16
WO2022160115A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US10978531B2 (en) Transparent display substrate, manufacturing method thereof and transparent display panel
CN108231830B (zh) 有机发光显示装置
US9520455B2 (en) Organic light emitting display and method of fabricating the same
US9935163B2 (en) Display device and method for manufacturing the same
CN109728000B (zh) 一种透明显示基板和显示面板
KR100426031B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
US10964772B2 (en) OLED plate, display panel and display device using the same
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
WO2021082648A1 (zh) 一种显示基板及其制作方法、显示装置
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2005518557A (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
CN109309122B (zh) 阵列基板及其制造方法、显示装置
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
US20240153461A1 (en) Display Apparatus with Compensation and Driving Method therefor
CN111354775B (zh) 显示基板及其制作方法和显示装置
US11758786B2 (en) Array substrate, fabricating method therefor and display panel
US11758780B2 (en) Display substrate and display apparatus
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
KR20170089055A (ko) 표시 장치 및 표시 장치의 제조 방법
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
US9048458B2 (en) Method of fabricating pixel structure for organic light-emitting display
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
JP7522136B2 (ja) 表示基板及び表示方法、表示装置
JP4639588B2 (ja) 電気光学装置、電気光学装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination