CN116864494B - 扇出型封装结构和扇出型封装结构制作方法 - Google Patents

扇出型封装结构和扇出型封装结构制作方法 Download PDF

Info

Publication number
CN116864494B
CN116864494B CN202311119668.3A CN202311119668A CN116864494B CN 116864494 B CN116864494 B CN 116864494B CN 202311119668 A CN202311119668 A CN 202311119668A CN 116864494 B CN116864494 B CN 116864494B
Authority
CN
China
Prior art keywords
inductor
groove
fan
layer
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311119668.3A
Other languages
English (en)
Other versions
CN116864494A (zh
Inventor
徐玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202311119668.3A priority Critical patent/CN116864494B/zh
Publication of CN116864494A publication Critical patent/CN116864494A/zh
Application granted granted Critical
Publication of CN116864494B publication Critical patent/CN116864494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本公开提供的一种扇出型封装结构和扇出型封装结构制作方法，涉及半导体封装技术领域。该扇出型封装结构包括电子元件、塑封体、电感和布线层，电子元件设有焊盘；塑封体包覆电子元件，焊盘露出塑封体。电感和电子元件间隔设置，且沿塑封体的高度方向布设；电感设有正极和负极；布线层和焊盘电连接；正极和负极分别与布线层电连接。该封装结构中，电感采用垂直设置，且与电子元件间隔开，增加了电感的布设空间，有利于提升散热效果。

Description

扇出型封装结构和扇出型封装结构制作方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装结构和扇出型封装结构制作方法。
背景技术
近年来，随着半导体行业的快速发展，晶圆级封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后封装到一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，通常需要布置多层再布线层，以将芯片上的功能焊盘与接地焊盘线路连接至外部，然而通讯领域的飞速发展，使得晶圆级射频芯片封装产品等需求也在不断地增加。为了满足低损耗、高集成度的要求，在布线层设计电感结构已成为压控振荡器、低噪声放大器、混频器以及滤波器等通信模块中的重要单元，传统的电感结构通常在芯片表面利用布线层结构形成，容易存在散热性差等问题。
发明内容
本发明的目的包括，例如，提供了一种扇出型封装结构和扇出型封装结构制作方法，其能够有效解决封装结构的散热问题。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型封装结构，包括：
电子元件，所述电子元件设有焊盘；
塑封体，所述塑封体包覆所述电子元件，所述焊盘露出所述塑封体；
电感，所述电感和所述电子元件间隔设置，且沿所述塑封体的高度方向布设；所述电感设有正极和负极；
布线层，所述布线层和所述焊盘电连接；所述正极和所述负极分别与所述布线层电连接。
在可选的实施方式中，所述塑封体上开设有第一凹槽，所述电感设于所述第一凹槽。
在可选的实施方式中，所述第一凹槽内设有导热层。
在可选的实施方式中，所述第一凹槽内设有种子层，所述种子层与所述电感电连接，所述导热层覆盖所述种子层。
在可选的实施方式中，所述第一凹槽内设有种子层，所述种子层与所述电感电连接。
在可选的实施方式中，所述第一凹槽内设有台阶，所述台阶高于所述第一凹槽的槽底，所述种子层覆盖所述台阶和所述槽底。
在可选的实施方式中，所述电感内设有磁芯结构。
在可选的实施方式中，所述电感包括多段连接的金属柱，所述磁芯结构设于多个所述金属柱之间。
在可选的实施方式中，所述电感包括多段连接的金属柱，多个所述金属柱按阵列、环形、弧形或多边形分布。
在可选的实施方式中，所述电感包括第一电感和第二电感，所述第一电感和所述第二电感分别与导电柱连接，所述正极和所述负极分别与所述导电柱连接。
在可选的实施方式中，所述第一电感和所述第二电感相对设置或错位设置。
在可选的实施方式中，所述第一电感和所述第二电感之间设有磁芯结构。
在可选的实施方式中，所述塑封体上设有槽口相向的第二凹槽和第三凹槽，所述第一电感设于所述第二凹槽内，所述第二电感设于所述第三凹槽内。
在可选的实施方式中，所述第二凹槽和所述第三凹槽内分别设有种子层，所述第一电感和所述第二凹槽内的种子层连接，所述第二电感和所述第三凹槽内的种子层连接。
在可选的实施方式中，所述第二凹槽内的种子层和所述第三凹槽内的种子层通过所述导电柱连接。
在可选的实施方式中，还包括弹性件，所述磁芯结构与所述弹性件连接，所述弹性件远离所述磁芯结构的一端用于与固定载体连接。
在可选的实施方式中，还包括壳体，所述壳体设于所述第一电感和所述第二电感之间，所述磁芯结构设于所述壳体内，所述弹性件远离所述磁芯结构的一端与所述壳体固定连接。
在可选的实施方式中，所述塑封体的侧壁设有缺口，所述缺口用于装拆所述磁芯结构。
在可选的实施方式中，所述第一电感靠近所述第二电感的一侧设有第一导热层；所述第二电感远离所述第一电感的一侧设有第二导热层。
在可选的实施方式中，还包括介质层，所述介质层覆盖所述电子元件上方的布线层；或者，所述介质层覆盖所述电子元件上方的布线层以及所述电感上方的布线层。
在可选的实施方式中，所述介质层上设有焊球，所述焊球和所述布线层电连接。
第二方面，本发明提供一种扇出型封装结构制作方法，包括：
S1：利用塑封体封装电子元件；其中，电子元件包括焊盘，所述焊盘露出所述塑封体；
S2：在塑封体上间隔所述电子元件设置电感；所述电感沿所述塑封体的高度方向布设，所述电感设有正极和负极；
S3：在塑封体上设置布线层；所述布线层和所述焊盘电连接；所述正极和所述负极分别与所述布线层电连接。
在可选的实施方式中，步骤S2包括：
在所述塑封体上开设第一凹槽；其中，所述第一凹槽和所述电子元件间隔设置；
在所述第一凹槽内设置种子层；
在第一凹槽内设置覆盖所述种子层的导热层；
在所述导热层开设连接孔；其中，所述连接孔止于所述种子层；
在所述连接孔中设置金属柱，形成垂直电感。
在可选的实施方式中，在所述塑封体上开设第一凹槽的步骤包括：
在所述塑封体上开设第一凹槽；
在所述第一凹槽的槽底开设加强槽，以形成台阶。
在可选的实施方式中，在所述第一凹槽内设置种子层的步骤包括：
在加强槽和台阶上分别设置种子层。
在可选的实施方式中，在步骤S2之后，所述方法还包括：
在所述电感内设置磁芯结构。
在可选的实施方式中，步骤S2包括：
在所述塑封体上开设第二凹槽；其中，所述第二凹槽和所述电子元件间隔设置；
在所述第二凹槽内形成第一种子层；
在所述第二凹槽内形成与所述第一种子层连接的第一电感；
在第二凹槽内设置介质层一以覆盖所述第一电感；
在所述介质层一开设第三凹槽；
在所述第三凹槽内形成第二电感；
在所述第三凹槽内形成与所述第二电感连接的第二种子层；
在第三凹槽内设置介质层二以覆盖所述第二种子层；
形成导电柱，以电连接所述第一种子层和所述第二种子层；
设置正极和负极；其中，所述导电柱分别与所述正极和所述负极连接。
在可选的实施方式中，在第二凹槽内设置介质层一以覆盖所述第一电感的步骤之前，所述方法还包括：在所述第一电感远离第一种子层的一侧设置磁芯结构。
本发明实施例的有益效果包括，例如：
本发明实施例提供的扇出型封装结构，电子元件和电感间隔设置，且电感沿塑封体的高度方向布设，即设计为垂直电感，这样设置，可以增加电感的布设空间，并且有利于改善封装结构的散热效果。
本发明实施例提供的扇出型封装结构制作方法，先塑封电子元件，再在塑封体上设置垂直电感，最后设置布线层。垂直电感和表面的布线层电连接。该封装方法中，电感有足够的布设空间，有利于提高封装结构的散热性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的扇出型封装结构的第一种结构示意图；
图2为本发明实施例提供的扇出型封装结构的第二种结构示意图；
图3为本发明实施例提供的扇出型封装结构的电感的一种俯视结构示意图；
图4为本发明实施例提供的扇出型封装结构的第三种结构示意图；
图5为本发明实施例提供的扇出型封装结构的第三种结构的俯视示意图；
图6为本发明实施例提供的扇出型封装结构的第四种结构示意图；
图7至图9为本发明实施例提供的扇出型封装结构制作方法用于制作单电感的步骤示意图；
图10和图11为本发明实施例提供的扇出型封装结构制作方法用于制作双电感的步骤示意图。
图标：100-扇出型封装结构；110-电子元件；111-焊盘；120-塑封体；121-第一凹槽；122-台阶；123-种子层；1231-第一种子层；1233-第二种子层；125-导热层；126-第二凹槽；127-第三凹槽；128-导电柱；129-连接孔；130-电感；131-正极；133-负极；135-第一电感；136-第二电感；137-介质层一；138-介质层二；140-磁芯结构；141-弹性件；143-壳体；145-缺口；150-布线层；151-金属块；153-金属导电块；155-UBM金属层；160-介质层；161-第一介质层；1611-开口；162-第二介质层；1621-图形层开口；163-第三介质层；171-背胶膜；173-焊球；175-载具。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1，本实施例提供了一种扇出型封装结构100，包括电子元件110、塑封体120、电感130和布线层150，电子元件110设有焊盘111；塑封体120包覆电子元件110，焊盘111露出塑封体120。电感130和电子元件110间隔设置，且沿塑封体120的高度方向布设；电感130设有正极131和负极133；布线层150和焊盘111电连接；正极131和负极133分别与布线层150电连接。该封装结构中，电感130采用垂直设置，且与电子元件110间隔开，增加了电感130的布设空间，有利于提升散热效果。此外，电感130的布设空间较大，可以设计直径更粗的电感130，从而提高电感130的过流能力。
结合图2，塑封体120上开设有第一凹槽121，电感130设于第一凹槽121内。通过设置第一凹槽121，将电感130埋设于塑封体120内，整体尺寸较小，结构紧凑，缩小体积。可选的，第一凹槽121内设有导热层125，提升封装结构的导热性能。导热层125可采用高导热胶材或高导热塑封材料。可选的，第一凹槽121内设有种子层123，种子层123与电感130电连接。种子层123可以是金属材料，如铜、钛或其它金属等。种子层123有利于更好的生长铜柱形成电感130，也有利于提高电感130和塑封体120之间的结合力。
本实施例中，第一凹槽121内设有种子层123，种子层123与电感130电连接，导热层125覆盖种子层123。这样，既能提高电感130和塑封体120的结合力，也能增强导热效果。可选的，第一凹槽121内设有台阶122，台阶122高于第一凹槽121的槽底，种子层123覆盖台阶122和槽底，可进一步提高种子层123和塑封体120之间的结合力，提升散热效果。第一凹槽121内设有阶梯状台阶122，台阶122的数量和尺寸形状不限，槽底和台阶122也可以设置成凹凸不平的结构，进一步提高种子层123和塑封体120之间的结合力，进而提高电感130和种子层123之间的结合力，提高电感130的可靠性，防止出现结构分层现象。台阶122还可以增加与导热层125的接触面积，提高散热效果。
可选的，电感130内设有磁芯结构140。磁性结构可以是磁铁块，或填充的其它磁性材料，有利于提升磁通量，以及提升电感130的电流强度。容易理解，电感130包括多段连接的金属柱，磁芯结构140设于多个金属柱之间。磁芯结构140可以位于相邻的金属柱之间的间隙中，也可以位于多个金属柱围成的结构区域内。多个金属柱可以按阵列、环形、弧形或多边形或多个同心圆绕线等形状分布，也可以呈“回”形或“米”形或螺旋绕线形等形状分布，这里不作具体限定。
电感130上方区域的布线层150可以设计成和电感130的截面尺寸形状一致，也可以单独设计为不同的形状尺寸，只要电感130的正极131和负极133能通过布线层150实现与外部电路的电连接即可。根据需要电感130区域上方的布线层150可以裸露或被介质层160覆盖保护。
电子元件110远离焊盘111的一侧设有背胶膜171，用于保护电子元件110。电子元件110可以是芯片、电容、电感130或其它元件。塑封体120上设有介质层160，介质层160内设有布线层150，介质层160可以对布线层150起到保护和绝缘作用。可以理解，介质层160覆盖电子元件110上方的布线层150，电感130上方的布线层150可以裸露设置。或者，介质层160覆盖电子元件110上方的布线层150以及电感130上方的布线层150，对整个布线层150起到保护作用。可以理解，电感130的正极131和负极133位于电感130的上方，设于介质层160内。正极131和负极133通过布线层150与外部线路形成电性相连。
结合图3，可以理解，若电感130采用圆形或矩形多圈绕线形结构，可以应用在射频通信技术领域，即无线通讯技术领域中。RFID射频识别技术，是20世纪80年代发展起来的一种新兴自动识别技术，射频识别技术是一项利用射频信号通过空间耦合（交变磁场或电磁场）实现无接触信息传递并通过所传递的信息达到识别目的的技术。RFID是一种简单的无线***，只有两个基本器件，该***用于控制、检测和跟踪物体。***由一个询问器（或阅读器）和很多应答器（或标签）组成。
介质层160的表面设有用于形成连接焊盘111的UBM金属层155，该UBM金属层155可采用钛和钨中的至少一种材料制成，也可以采用其余金属材料或多种金属的混合材料制成。UBM金属层155与布线层150电连接，连接焊盘111可用于形成焊球173，即焊球173和布线层150电连接。焊球173凸出于介质层160表面，作为封装结构的电连接端。
结合图4和图5，可选的，电感130包括第一电感135和第二电感136，第一电感135和第二电感136分别与导电柱128连接，正极131和负极133分别与导电柱128连接。第一电感135和第二电感136相对设置或错位设置。采用双电感130结构，可以提高磁通量。两个电感130共用一个正极131和一个负极133，结构更加紧凑，减小体积，提升集成度。可选的，第一电感135和第二电感136之间设有磁芯结构140，可以进一步提升磁通量和电感130的电流强度。当然，在一些实施方式中，磁芯结构140也可以省略。
可选的，塑封体120上设有槽口相向的第二凹槽126和第三凹槽127，第一电感135设于第二凹槽126内，第二电感136设于第三凹槽127内。第二凹槽126和第三凹槽127内分别设有种子层123，第一电感135和第二凹槽126内的种子层123连接，第二电感136和第三凹槽127内的种子层123连接。第二凹槽126内的种子层123和第三凹槽127内的种子层123通过导电柱128连接。
可选的，第一电感135和第二电感136分别与塑封体120之间填充有导热层125，提升散热性能。具体的，第一电感135靠近第二电感136的一侧设有第一导热层125；第二电感136远离第一电感135的一侧设有第二导热层125。导电柱128穿过导热层125实现分别与两个种子层123连接。导热层125可采用导热胶、塑封体120或缓冲材料等，可起到缓冲、吸收应力以及导热的作用。可以理解，导热层125可以选择高导热塑封体，利用其高导热塑封体的绝缘性能以及高介电常数，例如介电常数为10-20εr，从而阻止电感130产生的寄生电感130以及热能对其他布线层150影响，提升电感130的绝缘性能以及散热性能。这样可实现介质层160选用较低介电常数的材料，例如介电常数为3εr以下的材料，从而提升芯片表面布线层150的传输效率。当然，导热层125选择与塑封体120的材料不一致的材料，利用导热层125作为缓冲层，从而避免塑封体120产生的应力，防止翘曲变形带来的应力影响。本实施例中，导热层125的介电常数高于塑封体120的介电常数，塑封体120的介电常数高于介质层160的介电常数。
需要说明的是，第一导热层125也可以采用磁性材料，充当磁芯结构140，从而实现第一电感135和第二电感136共用磁芯结构140，结构更加紧凑。
导电柱128的另一端和塑封体120表面齐平，分别与正极131和负极133连接。正极131和负极133通过布线层150和外部线路电连接。
结合图6，可选的，该扇出型封装结构100还包括弹性件141，磁芯结构140与弹性件141连接，弹性件141远离磁芯结构140的一端用于与固定载体连接。本实施例中，第一电感135和第二电感136之间设有壳体143，壳体143作为连接弹性件141的固定载体。磁芯结构140设于壳体143内，弹性件141远离磁芯结构140的一端与壳体143固定连接。这样设置，在第一电感135和第二电感136之间通入不同大小的电流，磁芯结构140受磁力作用，可发生横向或纵向振动，可以应用在具有线性或非线性振动马达的产品中。容易理解，磁芯结构140设于第一电感135和第二电感136之间，台阶122可以对磁芯结构140或壳体143起到支撑作用。
可选的，塑封体120的侧壁设有缺口145，缺口145用于装拆磁芯结构140，便于磁芯结构140的更换和装拆。同时，缺口145的设置也能进一步提升散热性能。
第二实施例
结合图7至图9，本发明实施例还提供一种扇出型封装结构100制作方法，主要包括以下步骤：
S1：利用塑封体120封装电子元件110；其中，电子元件110包括焊盘111，焊盘111露出塑封体120。具体的，电子元件110以芯片为例。取一衬底或者载具175，在载具175上涂敷粘接胶层，在载具175上贴装芯片并进行塑封工艺，利用塑封体120保护底部结构。载具175可以采用玻璃、氧化硅或金属等材料，粘接胶层可以通过照射UV光实现分离，粘接胶层包括但不限于环氧树脂、聚酰亚胺或苯并环丁烯等高分子复合材料。
S2：在塑封体120上间隔电子元件110设置电感130；电感130沿塑封体120的高度方向布设，电感130设有正极131和负极133。可选地，若设置单电感130结构，可以通过以下方式实现：
在塑封体120上开设第一凹槽121；其中，第一凹槽121和电子元件110间隔设置。第一凹槽121可设计有台阶122，以提高种子层123的结合力和散热性能。在塑封体120表面覆盖一层保护膜，在需要蚀刻开槽区域不覆盖保护膜，利用等离子干法蚀刻工艺，采用O2和SF6混合的等离子气体在塑封体120上形成具有台阶122的第一凹槽121结构。当然，也可以采用激光开槽或机加工方式开槽，这里不作具体限定。可选地，台阶122结构的形成方法：可先在塑封体120上开设第一凹槽121；再在第一凹槽121的槽底开设加强槽，加强槽的尺寸小于第一凹槽121的尺寸，以形成台阶122。
在第一凹槽121内设置种子层123。可选地，在加强槽和台阶122上分别设置种子层123。利用物理气相沉积工艺（PVD），在其第一凹槽121表面沉积一层金属种子层123。种子层123可以为多层金属结构，如包括铜、钛等金属。
在第一凹槽121内设置覆盖种子层123的导热层125。可选地，利用涂敷方式，将高导热胶材填充于第一凹槽121中，覆盖种子层123，可以填满整个第一凹槽121，使得导热层125的表面和塑封体120表面齐平。
在导热层125开设连接孔129；其中，连接孔129止于种子层123。利用蚀刻方式、激光开槽或机加工开槽等方式形成连接孔129。在连接孔129中设置金属柱，形成垂直电感130。可采用电镀或填充等方式在连接孔129中形成金属柱。金属柱材料为铜材料，利用底部金属种子层123提升底部金属柱的生长速度，从而提升结合力。随后通过清洗方式去除保护膜后，利用烘烤工艺除湿。
S3：在塑封体120上设置布线层150；布线层150和焊盘111电连接；正极131和负极133分别与布线层150电连接。可选地，利用旋转涂敷工艺在塑封体120上形成第一介质层161，第一介质层161的材料可以为氮化硅、氮氧化硅、聚酰亚胺或苯并环丁烯等。利用等离子干法蚀刻工艺，采用O2和SF6混合的等离子气体在第一介质层161上形成开口1611，在开口1611内电镀金属形成金属块151，如铜块。可以理解，芯片上方的电镀铜块与芯片的焊盘111电连接，作为后续布线层150的引出端。电感130上方的电镀铜块则形成电感130的正极131和负极133，分别与电感130中的金属柱相连。
利用旋转涂敷工艺在第一介质层161上形成第二介质层162，第二介质层162的材料与第一介质层161的材料相同。再将光罩掩模版（图形层）覆盖在第二介质层162上，利用曝光显影工序形成图形层开口1621，再次利用电镀工艺，在其图形层开口1621上形成电镀金属层，即形成布线层150，布线层150可以采用铜材。再利用旋转涂敷工艺在布线层150上形成第三介质层163，第三介质层163的材料与第一介质层161的材料相同。再次利用干法刻蚀工艺，在第三介质层163上形成开孔露出布线层150，再次利用电镀工艺，在其孔上形成金属导电块153以及在金属导电块153的上表面形成金属层UBM金属层155，UBM金属层155的材料可以为TI、TI-WU等金属，通过UBM金属层155可提升焊球173的焊接性。
可选的，在步骤S2之后，还可在电感130内设置磁芯结构140，进一步提升磁通量和电感130的电流强度。
形成金属层UBM金属层155后，通过照射紫外光去除载具175。在去除载具175的一面贴背胶膜171或旋涂背胶层，保护底部结构。背胶层材料可以为环氧树脂或ABF（味之素堆积膜）等。在UBM金属层155上植球，可采用钢网印刷方式或者植球方式形成焊球173。焊球173材料可以为锡、银、铜中的任意一种或多种材料，也可以是其它金属材料。最后采用切割工艺，将封装结构分离成单颗产品。
结合图10和图11，可以理解，若设置双电感130结构，其制作方法如下：
步骤S1与前述内容一致。步骤S2中，图中省略了载具175示意结构，实际工艺中，以下步骤均可在载具175上进行。在塑封体120上开设第二凹槽126，其中，第二凹槽126和电子元件110间隔设置；第二凹槽126可设计有台阶122，有利于提升结合力和散热性能。在第二凹槽126内形成第一种子层1231，在第二凹槽126内形成与第一种子层1231连接的第一电感135。在第一电感135远离第一种子层1231的一侧设置磁芯结构140，以提升磁通量和电流强度。在第二凹槽126内设置介质层一137以覆盖第一电感135。这里的介质层一137可以是导热层125，也可以是塑封体120或其它缓冲材料，起缓冲和导热的作用。
在介质层一137开设第三凹槽127；在第三凹槽127内形成第二电感136；在第三凹槽127内形成与第二电感136连接的第二种子层1233，以提升第二种子层1233和第二电感136的结合力。在第三凹槽127内设置介质层二138以覆盖第二种子层1233，其中，介质层二138的材料和介质层一137的材料一致。介质层二138可充满整个第三凹槽127，使得介质层二138的表面和塑封体120表面齐平。在介质层二138中开槽，并在槽中电镀金属形成导电柱128，以电连接第一种子层1231和第二种子层1233。
步骤S3与前述内容一致。在塑封体120上涂第一介质层161、开口1611、电镀形成金属块151，金属块151作为布线层150的引出端以及电感130的正负极133。其中，导电柱128分别与正极131和负极133连接。后续设置布线层150、UBM金属层155、去载具175、贴背胶膜171、植球、切割等工艺同上。
当然，在一些实施方式中，在可以实现的情况下，上述步骤的前后顺序也可以灵活调整，根据实际需要，磁芯结构140也可以省略，这里不作具体限定。电感130的数量不限于两个，也可以是三个或以上，多个电感130层叠设置，可以正位堆叠，即多个电感130位于同一轴线上，也可以错位堆叠。多个电感130可以共用一个正极131和一个负极133，也可以分别设置多个正极131和多个负极133，这里不作具体限定。
本实施例中，未提及的其它部分内容，与第一实施例中描述的内容相似，这里不再赘述。
综上所述，本发明实施例提供的扇出型封装结构100和扇出型封装结构100制作方法，具有如下的有益效果例如：
本发明实施例提供的扇出型封装结构100，电子元件110和电感130间隔设置，且电感130沿塑封体120的高度方向布设，即设计为垂直电感130，这样设置，可以增加电感130的布设空间，并且有利于改善封装结构的散热效果。可解决传统电感130结构设计在芯片表面线路层上，采用平铺设计导致电感130热量直接传导至芯片表面，散热性能差以及产生的寄生电感130形成的电流导致芯片线路层短路等问题。此外，设置磁芯结构140，可以提升磁通量以及电流强度。该具有电感130的扇出型封装结构100可以应用在振动马达以及无线通信领域，应用范围广。通过设置具有台阶122结构的凹槽以及种子层123，能提升结合力和散热性能，防止出现结构分层等现象。
本发明实施例提供的扇出型封装结构100制作方法，先塑封电子元件110，再在塑封体120上设置垂直电感130，最后设置布线层150。垂直电感130和表面的布线层150电连接。该封装方法中，电感130有足够的布设空间，有利于提高封装结构的散热性能。工艺简单，易于操作，封装效率高，可设计单电感130或多电感130的垂直电感130结构，结构可靠，散热性能好，产品品质高。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (25)

1.一种扇出型封装结构，其特征在于，包括：
电子元件，所述电子元件设有焊盘；
塑封体，所述塑封体包覆所述电子元件，所述焊盘露出所述塑封体；
电感，所述电感和所述电子元件间隔设置，且沿所述塑封体的高度方向布设；所述电感设有正极和负极；所述电感包括第一电感和第二电感，所述第一电感和所述第二电感分别与导电柱连接，所述正极和所述负极分别与所述导电柱连接；所述第一电感和所述第二电感之间设有磁芯结构；
弹性件，所述磁芯结构与所述弹性件连接，所述弹性件远离所述磁芯结构的一端用于与固定载体连接；
布线层，所述布线层和所述焊盘电连接；所述正极和所述负极分别与所述布线层电连接。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述塑封体上开设有第一凹槽，所述电感设于所述第一凹槽。
3.根据权利要求2所述的扇出型封装结构，其特征在于，所述第一凹槽内设有导热层。
4.根据权利要求3所述的扇出型封装结构，其特征在于，所述第一凹槽内设有种子层，所述种子层与所述电感电连接，所述导热层覆盖所述种子层。
5.根据权利要求2所述的扇出型封装结构，其特征在于，所述第一凹槽内设有种子层，所述种子层与所述电感电连接。
6.根据权利要求5所述的扇出型封装结构，其特征在于，所述第一凹槽内设有台阶，所述台阶高于所述第一凹槽的槽底，所述种子层覆盖所述台阶和所述槽底。
7.根据权利要求1所述的扇出型封装结构，其特征在于，所述电感内设有磁芯结构。
8.根据权利要求7所述的扇出型封装结构，其特征在于，所述电感包括多段连接的金属柱，所述磁芯结构设于多个所述金属柱之间。
9.根据权利要求1所述的扇出型封装结构，其特征在于，所述电感包括多段连接的金属柱，多个所述金属柱按阵列、环形、弧形或多边形分布。
10.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一电感和所述第二电感相对设置或错位设置。
11.根据权利要求1所述的扇出型封装结构，其特征在于，所述塑封体上设有槽口相向的第二凹槽和第三凹槽，所述第一电感设于所述第二凹槽内，所述第二电感设于所述第三凹槽内。
12.根据权利要求11所述的扇出型封装结构，其特征在于，所述第二凹槽和所述第三凹槽内分别设有种子层，所述第一电感和所述第二凹槽内的种子层连接，所述第二电感和所述第三凹槽内的种子层连接。
13.根据权利要求12所述的扇出型封装结构，其特征在于，所述第二凹槽内的种子层和所述第三凹槽内的种子层通过所述导电柱连接。
14.根据权利要求13所述的扇出型封装结构，其特征在于，还包括壳体，所述壳体设于所述第一电感和所述第二电感之间，所述磁芯结构设于所述壳体内，所述弹性件远离所述磁芯结构的一端与所述壳体固定连接。
15.根据权利要求1所述的扇出型封装结构，其特征在于，所述塑封体的侧壁设有缺口，所述缺口用于装拆所述磁芯结构。
16.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一电感靠近所述第二电感的一侧设有第一导热层；所述第二电感远离所述第一电感的一侧设有第二导热层。
17.根据权利要求1至16中任一项所述的扇出型封装结构，其特征在于，还包括介质层，所述介质层覆盖所述电子元件上方的布线层；或者，所述介质层覆盖所述电子元件上方的布线层以及所述电感上方的布线层。
18.根据权利要求17所述的扇出型封装结构，其特征在于，所述介质层上设有焊球，所述焊球和所述布线层电连接。
19.一种扇出型封装结构制作方法，用于制备如权利要求1至18中任一项所述的扇出型封装结构，其特征在于，所述方法包括：
S1：利用塑封体封装电子元件；其中，电子元件包括焊盘，所述焊盘露出所述塑封体；
S2：在塑封体上间隔所述电子元件设置电感；所述电感沿所述塑封体的高度方向布设，所述电感设有正极和负极；
S3：在塑封体上设置布线层；所述布线层和所述焊盘电连接；所述正极和所述负极分别与所述布线层电连接。
20.根据权利要求19所述的扇出型封装结构制作方法，其特征在于，步骤S2包括：
在所述塑封体上开设第一凹槽；其中，所述第一凹槽和所述电子元件间隔设置；
在所述第一凹槽内设置种子层；
在第一凹槽内设置覆盖所述种子层的导热层；
在所述导热层开设连接孔；其中，所述连接孔止于所述种子层；
在所述连接孔中设置金属柱，形成垂直电感。
21.根据权利要求20所述的扇出型封装结构制作方法，其特征在于，在所述塑封体上开设第一凹槽的步骤包括：
在所述塑封体上开设第一凹槽；
在所述第一凹槽的槽底开设加强槽，以形成台阶。
22.根据权利要求21所述的扇出型封装结构制作方法，其特征在于，在所述第一凹槽内设置种子层的步骤包括：
在加强槽和台阶上分别设置种子层。
23.根据权利要求19所述的扇出型封装结构制作方法，其特征在于，在步骤S2之后，所述方法还包括：
在所述电感内设置磁芯结构。
24.根据权利要求19所述的扇出型封装结构制作方法，其特征在于，步骤S2包括：
在所述塑封体上开设第二凹槽；其中，所述第二凹槽和所述电子元件间隔设置；
在所述第二凹槽内形成第一种子层；
在所述第二凹槽内形成与所述第一种子层连接的第一电感；
在第二凹槽内设置介质层一以覆盖所述第一电感；
在所述介质层一开设第三凹槽；
在所述第三凹槽内形成第二电感；
在所述第三凹槽内形成与所述第二电感连接的第二种子层；
在所述第三凹槽内设置介质层二以覆盖所述第二种子层；
形成导电柱，以电连接所述第一种子层和所述第二种子层；
设置正极和负极；其中，所述导电柱分别与所述正极和所述负极连接。
25.根据权利要求24所述的扇出型封装结构制作方法，其特征在于，在第二凹槽内设置介质层一以覆盖所述第一电感的步骤之前，所述方法还包括：在所述第一电感远离第一种子层的一侧设置磁芯结构。
CN202311119668.3A 2023-09-01 2023-09-01 扇出型封装结构和扇出型封装结构制作方法 Active CN116864494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311119668.3A CN116864494B (zh) 2023-09-01 2023-09-01 扇出型封装结构和扇出型封装结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311119668.3A CN116864494B (zh) 2023-09-01 2023-09-01 扇出型封装结构和扇出型封装结构制作方法

Publications (2)

Publication Number Publication Date
CN116864494A CN116864494A (zh) 2023-10-10
CN116864494B true CN116864494B (zh) 2023-12-05

Family

ID=88228922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311119668.3A Active CN116864494B (zh) 2023-09-01 2023-09-01 扇出型封装结构和扇出型封装结构制作方法

Country Status (1)

Country Link
CN (1) CN116864494B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
WO2012111397A1 (ja) * 2011-02-17 2012-08-23 富士電機株式会社 半導体装置の内部配線構造
CN109473405A (zh) * 2018-12-07 2019-03-15 华进半导体封装先导技术研发中心有限公司 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN113990850A (zh) * 2021-10-26 2022-01-28 华进半导体封装先导技术研发中心有限公司 一种具有磁芯和电感线圈的集成结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
TWI734616B (zh) * 2020-09-21 2021-07-21 矽品精密工業股份有限公司 電子封裝件及其製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
WO2012111397A1 (ja) * 2011-02-17 2012-08-23 富士電機株式会社 半導体装置の内部配線構造
CN109473405A (zh) * 2018-12-07 2019-03-15 华进半导体封装先导技术研发中心有限公司 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN113990850A (zh) * 2021-10-26 2022-01-28 华进半导体封装先导技术研发中心有限公司 一种具有磁芯和电感线圈的集成结构及其制备方法

Also Published As

Publication number Publication date
CN116864494A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US9922938B2 (en) Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US6838773B2 (en) Semiconductor chip and semiconductor device using the semiconductor chip
KR20240090728A (ko) 무선 주파수 디바이스 패키지
US7618846B1 (en) Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US8067814B2 (en) Semiconductor device and method of manufacturing the same
EP1423877B1 (en) Structure and method for fabrication of a leadless chip carrier with embedded inductor
US7884452B2 (en) Semiconductor power device package having a lead frame-based integrated inductor
US7616167B2 (en) Semiconductor device and method of producing the same
CN106252800A (zh) 中心频率可调的基片集成波导滤波器及其制作方法
CN102024684A (zh) 半导体器件以及形成集成无源器件的方法
US10236261B2 (en) Electronic package and method for fabricating the same
US11948721B2 (en) Packaged isolation barrier with integrated magnetics
US20230411826A1 (en) Antenna packaging structure and manufacturing method thereof
US20230031119A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
CN114256213A (zh) 电子封装件及其制法
US8008754B2 (en) Semiconductor package having an antenna with reduced area and method for fabricating the same
CN116864494B (zh) 扇出型封装结构和扇出型封装结构制作方法
JP2009043835A (ja) 電気回路素子およびその製造方法
US20220254869A1 (en) Inductor structure and fabrication method thereof, electronic package and fabrication method thereof, and method for fabricating packaging carrier
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN112310037A (zh) 半导体装置封装及其制造方法
KR101053544B1 (ko) 반도체 패키지 및 이의 제조 방법
CN118248681A (zh) 整合有磁性元件结构的封装载板及其制造方法
KR20240031931A (ko) 통합 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant