CN116860530A - 芯片测试方法、装置、设备及存储介质 - Google Patents
芯片测试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116860530A CN116860530A CN202210310172.3A CN202210310172A CN116860530A CN 116860530 A CN116860530 A CN 116860530A CN 202210310172 A CN202210310172 A CN 202210310172A CN 116860530 A CN116860530 A CN 116860530A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- tested
- testing
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 457
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000013100 final test Methods 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000010998 test method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims description 5
- 238000011056 performance test Methods 0.000 abstract description 6
- 238000005259 measurement Methods 0.000 description 22
- 230000007613 environmental effect Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及芯片测试的技术领域,本发明公开了一种芯片测试方法、装置、设备及存储介质,所述方法包括:获取校准文件和与待测芯片对应的芯片信息;根据校准文件和芯片信息,对与待测芯片对应的测试设备进行校准和控制,以配置测试环境;获取测试配置文件,对测试配置文件进行测试序列生成,得到测试用例;基于测试环境和测试用例,对待测芯片进行测试,得到测试结果。因此,本发明实现了自动生成合理的测试策略,自动对芯片进行多个性能测试项的测试,保证了芯片测试的质量,以及最优的测试时长,提高了芯片测试的效率和质量。
Description
技术领域
本发明涉及芯片测试的技术领域,尤其涉及一种芯片测试方法、装置、设备及存储介质。
背景技术
芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(integratedcircuit),是指内含集成电路的硅片,体积很小,是计算机等电子设备的重要组成部分,由于芯片结构精细、制造工艺复杂、流程繁琐,不可避免地会在生产过程中留下潜在的缺陷,使制造完成的芯片不能达到标准要求,从而出现故障。因此,为了确保芯片质量,通常需对芯片进行测试。
目前,通常是人工针对每一芯片的性能测试项进行搭建***环境,人工配置性能测试项的参数,并人工对芯片的多个性能测试项进行逐个测试,以及人工记录测试结果,存在人工遗漏或者错误配置的风险,导致测试结果不完整,以及人工测试效率低下。
发明内容
本发明提供一种芯片测试方法、装置、计算机设备及存储介质,实现了自动根据校准文件和芯片信息配置测试环境,生成合理测试顺序的测试用例,以及在测试环境和测试用例下,自动进行芯片测试和输出测试结果。
一种芯片测试方法,包括:
获取校准文件和与待测芯片对应的芯片信息;
根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;
获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;
基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
一种芯片测试装置,包括:
获取模块,用于获取校准文件和与待测芯片对应的芯片信息;
配置模块,用于根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;
生成模块,用于获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;
测试模块,用于基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
一种计算机设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述芯片测试方法的步骤。
一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述芯片测试方法的步骤。
本发明提供的芯片测试方法、装置、计算机设备及存储介质,通过获取校准文件和与待测芯片对应的芯片信息;根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果,因此,实现了自动根据校准文件和芯片信息配置测试环境,并生成测试序列,从而能够得到合理测试顺序的测试用例,以及在测试环境和测试用例下,自动对芯片进行测试,输出芯片的测试结果,如此,能够自动配置测试环境,无需人工搭建测试环境,自动生成合理的测试策略,自动对芯片进行多个性能测试项的测试,保证了芯片测试的质量,以及最优的测试时长,提高了芯片测试的效率和质量。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中芯片测试方法的流程图;
图2是本发明另一实施例中芯片测试方法的流程图;
图3是本发明一实施例中芯片测试方法的步骤S60的流程图;
图4是本发明一实施例中芯片测试装置的原理框图;
图5是本发明一实施例中计算机设备的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供的芯片测试方法,可应用在客户端中,其中,客户端(计算机设备或者移动终端)通过接口与各测试设备进行通信。其中,客户端(计算机设备或者移动终端)包括但不限于为各种个人计算机、笔记本电脑、智能手机、平板电脑、摄像头和便携式可穿戴设备。所述测试设备为测试待测芯片所需的仪器,包括但不限于信号源、频谱分析仪、函数信号发生器、开关箱、功率计、温箱和电源设备。
所述芯片测试方法由客户端执行。
在一实施例中,如图1所示,提供一种芯片测试方法,其技术方案主要包括以下步骤S10-S40:
S10,获取校准文件和与待测芯片对应的芯片信息。
可理解地,启动芯片测试软件,在所述芯片测试软件中选取存储所述校准文件和所述测试配置文件的存储路径,以及输入与所述待测芯片对应的所述芯片信息之后,获取存储路径所对应的所述校准文件和所述测试配置文件,同时获得输入的芯片信息。所述校准文件为通过对连接的测量设备进行测量时,测试电路中输入线损和输出线损的记录文件,所述校准文件用于搭建测试设备和通过记录测试电路的输入线损和输出线损,为了能够获取准确的测试数据,所述待测芯片为需要对各性能测试项进行测试的芯片,比如待测芯片为射频芯片,所述芯片信息为所述待测芯片的相关参数信息,以及测试待测芯片所设置的环境参数,所述芯片信息包括待测芯片的批次信息、序列编号、环境参数(例如:温度参数、湿度参数等等),所述输入线损为测试电路中输入线路的线损,所述输出线损为测试电路中输出线路的线损。
其中,所述芯片测试软件优选为通过C#语言开发的应用软件。
在一实施例中,所述步骤S10之前,即所述获取校准文件,以及与待测芯片对应的芯片信息和测试配置文件之前,包括:
与所述测试电路中各测试设备建立通信连接。
可理解地,在所述芯片测试软件中读取输入输出函数库(VISA库)中的所有VISA地址,一个VISA地址对应一个测试设备,VISA(Virtual Instrument SoftwareArchitecture,简称为Visa),即虚拟仪器软件结构,是I/O接口软件标准及其规范的总称,VISA提供用于仪器编程的标准输入输出函数库(I/O函数库),称为VISA库,VISA函数库驻留在计算机***内,是计算机与仪器的标准软件通信接口,计算机通过它来控制仪器。其中,仪器包括测试电路中各个测试设备,所述测试设备为测试所述待测芯片所需的仪器,例如:信号源、频谱分析仪、函数信号发生器、开关箱、功率计、温箱、电源设备等等用于测试射频芯片的仪器。不同的测试设备对应不同的协议类型,例如:信号源、频谱分析仪、函数信号发生器、开关箱都是网口控制,相对应于网络协议;功率计、温箱都是串口控制,相对应于串口协议;电源设备是由通用接口总线控制,相对应于通用接口总线协议,通用接口总线(General-Purpose Interface Bus,GPIB)是一种设备和计算机连接的总线。根据各个测试设备所对应的VISA地址和协议类型,生成与各所述测试设备对应的通信连接指令,通过各所述通信连接指令与各相应的测试设备建立通信连接,在通信连接成功之后,获取各个所述测试设备的名称、型号等设备标签内容,并通过显示框显示各个测试设备连接成功的标识。
根据预设的校准配置参数,控制连接的测试设备测量所述测试电路的衰减值。
可理解地,所述校准配置参数为在校准过程中需要对测试设备进行设置的相关参数,比如设置信号源的频段的参数为起始频点为400M,终止频点为6000M,步进值为100M,功率值为0dBm,通过控制信号发生器按照所述校准配置参数进行每一步的设置,通过开关箱切换测试电路中的各个信号传输的线路,以及切换功率计以测量该线路,通过将信号发生器输出的功率与功率计测量获得的功率之间的差值记录为该线路的衰减值,即为该线路的插损值。
其中,测试电路中的各信号传输的线路包括输入线路和输出线路,输出线路包括与待测芯片的输出端连接的接口至功率计连接接口之间的连接线路,以及与待测芯片的输出端连接的接口至频谱分析仪连接接口之间的连接线路,所述输入线路为测试电路中接收输入信号的端点至与待测芯片的输入端连接的端点之间的连接线路。
对所述衰减值进行分析判断,得到判断结果。
可理解地,对不同频点的相同线路上的所有衰减值进行分析判断,所述分析判断为将相同频点以及相同线路上的衰减值和参考值进行相减,判断差值是否在公差范围内,或者判断不同频点的相同线路上的所有衰减值的线性求导的正负结果是否在允许范围内,只有在所有差值均在相应的公差范围内以及所有正负结果均在相应的允许范围内,则获得合格的判断结果,否则获得不合格的判断结果。在获得不合格的判断结果情况下,说明在校准过程中出现线路连接异常的情况,或者设备采集的接口出现阻值高的情况等等。
根据所述判断结果,生成所述校准文件。
可理解地,在合格的判断结果情况下,将所有衰减值进行清单汇总,输出成所述校准文件,在不合格的判断结果情况下,调整测试电路或者参考值后重新测量出新的衰减值,重新进行分析判断,不断调整直至获得合格的判断结果,最终获得最后一次合格的判断结果所对应的所有衰减值,从而生成相应的校准文件,可将所述校准文件导出存储。
本发明实现了通过与所述测试电路中各测试设备建立通信连接;根据预设的校准配置参数,控制连接的测试设备测量所述测试电路的衰减值;对所述衰减值进行分析判断,得到判断结果;根据所述判断结果,生成所述校准文件,如此,能够自动与各测试设备通信连接,并控制测试设备测量输出衰减值,通过分析判断进行自动判断,以及输出相应的校准文件,减少人工校准操作,提高了校准效率,并输出真实和准确的校准文件,提高了校准文件输出的质量。
在一实施例中,所述步骤S10之前,即所述获取校准文件,以及与待测芯片对应的芯片信息和测试配置文件之前,还包括:
获取与所述待测芯片对应的测试指标和与所述测试指标关联的参数值及测试规则。
可理解地,在所述芯片测试软件中选取与所述待测芯片对应的所述测试指标,所述测试指标包括Sweep(扫描)模式和Servo(伺服)模式下测试获得。所述Sweep(扫描)模式是通过扫描不同的输入功率来获得不同的输出功率下的测试出各测试指标。所述Servo(伺服)模式是固定一个输出功率下测试出各测试指标。所述测试指标包括输出功率、增益(Gain)、PAE(Pout-Pin/Pdc,为输出功率与耗散的直流功率之比)等等与待测芯片相关的指标,并输入选取的测试指标所关联的参数值和测试规则,所述参数值为需要测试的数值,所述测试规则为可以根据需求设置规则,比如测试规则为所关联的测试指标与其他未关联的一个或者多个测试指标进行固定组合的规则,测试规则还可以为无需组合的规则。
针对每一所述测试指标,基于所述测试指标和相应的所述测试规则,对与该测试指标关联的所述参数值进行组合,生成至少一个测试组。
可理解地,针对每一个所述测试指标,根据该测试指标相应的测试规则生成该测试指标的集合,即将该测试指标中的各参数值按照相应的测试规则进行遍历组合,生成出该测试指标的集合,可以运用笛卡尔积组合算法,将该测试指标的集合和其他与测试规则不涉及组合的测试指标的集合进行组合,遍历生成多个所述测试组,所述测试组为测试指标中的各参数值依照测试规则与其他测试指标的参数值进行组合的结果。
其中,所述笛卡尔积组合算法为不同集合之间的直积组合的算法,过程为不断运用两个集合乘积的组合遍历处理完所有集合的算法。
对所有所述测试组进行去重处理,得到至少一个最终测试组。
可理解地,所述去重处理为对所有所述测试组中相同的测试组进行仅保留一组的去除处理,其中,判断是否相同的测试组的过程为两个测试组之间,其中一个测试组中的测试指标及参数值是否均可以在另一个测试组中查找到,查找过程中不区分测试指标的排列顺序,如此,能够避免后续重复测试的情况,提高芯片测试的效率。
对各所述最终测试组进行封装,得到所述测试配置文件。
可理解地,所述封装的过程为对每个所述最终测试组按照预设的导出格式进行单行封装的过程,即对所述最终测试组的内容汇成一行的过程,所述导出格式可以默认设置在所述芯片测试软件中,也可以通过用户在所述芯片测试软件中选取格式类型,比如格式类型为EXCEL类型、WORD类型或者TXT类型等等,并将所有测试指标的参数值进行汇总,以及根据汇总后的内容和封装后的所有所述最终测试组,生成所述测试配置文件,所述测试配置文件用于后续芯片测试中提供数据基础,而且用户可以通过对所述测试配置文件中的内容进行修改,增加测试配置文件的修改便捷性,以及所述测试配置文件能够满足导出的格式类型多样化,提升了用户的操作体验。
本发明实现了通过获取与所述待测芯片对应的测试指标和与所述测试指标关联的参数值及测试规则;针对每一所述测试指标,基于所述测试指标和相应的所述测试规则,对与该测试指标关联的所述参数值进行组合,生成至少一个测试组;对所有所述测试组进行去重处理,得到至少一个最终测试组;对各所述最终测试组进行封装,得到所述测试配置文件,如此,能够运用笛卡尔积组合算法自动生成测试组,并经过去重处理,得到最终测试组,以及自动封装成测试配置文件,便于后续的芯片测试,无需人工生成和封装,满足了测试配置文件导出的格式类型多样化,提升了用户的操作体验,提高了后续芯片测试的效率和质量。
S20,根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境。
可理解地,首先,根据所述校准文件中的衰减值,对与该待测芯片对应的所述测试设备进行一一校准,对每个测试设备输出的值进行相应衰减值的处理,以便后续获取到准确的测试结果;其次,根据所述芯片信息中的芯片环境参数,对测试所述待测芯片使用的与所述芯片环境参数对应的测试设备进行控制,以满足所述环境参数的要求;最后,在校准完毕以及满足所述环境参数的要求后,确定配置完测试环境的过程。
在一实施例中,所述步骤S20中,即所述根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,包括:
根据所述校准文件,对测试电路进行校准,得到校准后的电路环境。
可理解地,所述对测试电路的校准过程为在所述测试电路中的输入线损和输出线损的测量中增加衰减值,以获得准确的校准后的电路环境,即在每个测试设备中增加所述校准文件中相应的衰减值。
根据所述芯片信息中的芯片环境参数,对所述测试设备中的环境设备进行调节,并调节至与所述芯片环境参数对应的***环境。
可理解地,所述环境设备为与所述芯片环境参数相对应的测试设备,例如:温度参数与温箱相对应,湿度参数与加湿箱对应,或者同时包含温度参数与湿度参数则与温湿箱对应等,所述芯片环境参数为所述待测芯片进行测试时所需处于的环境相关的参数,所述调节过程可以为控制所述环境设备将所述待测芯片中的环境向所述芯片环境参数靠近并稳定在所述芯片环境参数,并控制环境设备维持芯片环境参数中的延时时间的过程,例如:芯片环境参数为40摄氏度,则控制环境设备使待测芯片的测试环境上升到40摄氏度,并控制维持10分钟的延时时间后才进入芯片的测试,从而能够调节至相应的***环境。
在检测到完成后的所述***环境和所述电路环境时,确定配置完测试环境。
可理解地,在接收到所述***环境和所述电路环境均完成的指令或者信号时,确定配置完测试环境,所述测试环境为所述待测芯片进入测试时所需的***环境和电路环境,以真正进入芯片测试。
本发明实现了通过根据所述校准文件,对测试电路进行校准,得到校准后的电路环境;根据所述芯片信息中的芯片环境参数,对所述测试设备中的环境设备进行调节,并调节至与所述芯片环境参数对应的***环境;在检测到完成后的所述***环境和所述电路环境时,确定配置完测试环境,如此,
S30,获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例。
可理解地,所述测试配置文件为对所述待测芯片的性能测试项进行各个测试指标相关参数的配置文件,所述测试序列生成的过程为对所述测试配置文件中的封装的最终测试组进行步骤解读,解读出与所述最终测试组对应的步骤模板,调用该步骤模板,并将所述最终测试组中的参数值自动填充至调用的步骤模板中的相应位置,从而得到该最终测试组所对应的测试单例,再对测试单例进行先后顺次以及并串行的相应序列生成的过程,最终将所述测试序列生成后的所有所述测试单例记录为所述测试用例,所述测试单例为测试最终测试组所需执行的步骤的集合,其中,所述先后顺次以及并串行的相应序列生成的过程可以为继承最终测试组中的序号过程,还可以为对所有测试单例按照预设的测试设备的控制优先级和升序控制方式进行排序的过程,通过测试序列生成能够制定出合理的测试策略,以及优化出最佳的测试时长。
在一实施例中,所述步骤S30中,即所述对所述测试配置文件进行测试序列生成,得到测试用例,包括:
对所述测试配置文件中的各所述最终测试组进行步骤模板调用,生成与各所述最终测试组对应的测试单例。
可理解地,对所述测试配置文件进行解读,解读出相应的各个所述最终测试组,所述步骤模板调用的过程为从步骤模板库中查找与所述最终测试组中的测试指标完全匹配的步骤模板,所述步骤模板库中存储了所有不同测试指标进行各种组合所对应的步骤模板,所述步骤模板为测试不同测试指标所必须执行的步骤内容的模板,在填充步骤模板过程中未涉及填充的参数值的测试指标则使用该步骤模板中的默认值,从而能够获得与所述最终测试组一一对应的所述测试单例,所述测试单例为测试最终测试组所需执行的步骤的集合。
对各所述测试单例进行序列生成,并将序列生成后的测试单例排序,得到所述测试用例。
可理解地,所述对各所述测试单例进行序列生成的过程为对所有测试单例按照预设的测试设备的控制优先级和参数值的升序方式进行赋予序号的过程(即首先按照测试设备控制的测试指标的优先级顺序,再按照各测试指标中的参数值的升序组合的赋予方式),或者用户在所述芯片测试软件的显示界面上对各个所述测试单例的执行顺序进行拖动调节后赋予序号的过程,又或者通过相邻测试单例之间的差异最小的顺序进行赋予序号的过程(即将当前序号的测试单例与未赋予序号的测试单例进行差异度计算,将最小差异度所对应的测试单例作为当前序号的下一序号的测试单例),然后对赋予完序号的测试单例进行排列,从而得到所述测试用例,其中,所述差异度计算为计算两个测试单例之间的测试指标的差异比例和参数值之间的差异距离,并综合测试指标的差异比例和参数值之间的差异距离的权重后获得的值,所述测试用例为汇总所有排序后的测试单例的集合。
其中,所述对各所述测试单例进行序列生成的过程还可以为按照历史相同测试指标的测试单例的出现串行次数及并行的次数赋予先后顺次以及并串行的相应序列的过程。
本发明实现了通过对所述测试配置文件中的各所述最终测试组进行步骤模板调用,生成与各所述最终测试组对应的测试单例;对各所述测试单例进行序列生成,并将序列生成后的测试单例排序,得到所述测试用例,如此,能够自动生成测试单例,并通过序列生成及测试单例排序获得测试用例,无需人工对每个测试单例进行步骤设置,以及调整测试的顺序,自动为每个测试单例赋予测试的顺序号,提高了测试的顺序合理性和高效性,大大提高了后续芯片测试的效率。
S40,基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
可理解地,对所述待测芯片进行测试为在所述测试环境下对连接的所述待测芯片执行所述测试用例下的各个测试单例,执行每一测试单例后的结果通过相关测量设备的测量获得测量结果,再将测量结果与该测试单例中设置的参考结果进行比较,通过比较结果输出该测试单例的结果的过程,如果参考结果未设置,则表示无需比较,如果测量结果在参考结果范围内,则表示通过,如果测量结果在参考结果范围以外,则表示不通过,在所述芯片测试软件的显示界面上显示测试过程中的每一步,通过日志方式显示每一步测试的结果,在日志方式的显示过程中通过颜色标识区分不同的结果,比如绿色代表测试的结果为通过(PASS),红色代表测试的结果为不通过(FAIL),蓝色代表测试的结果为无需比较,最终汇总所述芯片信息中的待测芯片的批次信息、序列编号、环境参数,以及所有测量结果、参考结果和相应的比较结果,从而获得所述测试结果,所述测试结果体现了所述待测芯片的各个性能测试的结果,所述测试结果可以导出存储,以便后续导入查看或者线下查看,所述测试结果的格式可以根据需求设定,比如EXCEL格式或者PDF格式等等。
本发明实现了通过获取校准文件,以及与待测芯片对应的芯片信息和测试配置文件;根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;对所述测试配置文件进行测试序列生成,得到测试用例;基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果,因此,实现了自动根据校准文件和芯片信息配置测试环境,并生成测试序列,从而能够得到合理测试顺序的测试用例,以及在测试环境和测试用例下,自动对芯片进行测试,输出芯片的测试结果,如此,能够自动配置测试环境,无需人工搭建测试环境,自动生成合理的测试策略,自动对芯片进行多个性能测试项的测试,保证了芯片测试的质量,以及最优的测试时长,提高了芯片测试的效率和质量。
在一实施例中,如图2所示,所述步骤S40之后,即所述得到测试结果之后,包括:
S50,接收配置参数,并根据接收的所述配置参数生成坐标配置清单。
可理解地,所述配置参数为用户需要直观的显示所述测试结果中的测试指标与测量结果之间的测试图的参数,所述配置参数包括对同一测试图显示的测试指标的X坐标轴和测量结果的Y坐标轴的设置,所述生成坐标配置清单的过程为对所述配置参数中同一测试图显示的测试指标的X坐标轴和测量结果的Y坐标轴对应关系的清单生成,例如:生成一个输出功率和增益的测试图,则设置输出功率为X坐标轴和增益为Y坐标轴的对应关系,汇总所述配置参数中各测试图中的对应关系得到所述坐标配置清单,所述测试图为体现测试结果中测试指标和测量结果之间的线性关系的图表。
S60,根据所述坐标配置清单,对所述测试结果进行测试图绘制,得到所述待测芯片的测试图。
可理解地,所述测试图绘制为根据所述坐标配置清单中的每个对应关系,从所述测试结果中绘制出与各对应关系一致的坐标系,并在各坐标系中描绘出符合各个相应对应关系的坐标点,从而绘制出与各对应关系一一对应的测试图的处理过程,从而输出该待测芯片的所述坐标配置清单中所有对应关系的测试图。
本发明实现了在得到测试结果之后,通过接收配置参数,并根据接收的所述配置参数生成坐标配置清单;根据所述坐标配置清单,对所述测试结果进行测试图绘制,得到所述待测芯片的测试图,如此,能够更加直观的显示测试结果,为后续的待测芯片的性能改善提供直观的测试图。
在一实施例中,如图3所示,所述步骤S60中,即所述根据所述坐标配置清单,对所述测试结果进行测试图绘制,得到所述待测芯片的测试图,包括:
S601,根据所述坐标配置清单中的坐标轴参数,对所述测试结果进行分组,得到分组单元。
可理解地,所述坐标轴参数包括设为X坐标轴的测试指标/测量结果和设为Y坐标轴的测试指标/测量结果,比如输出功率、输入功率、增益、PAE等等,所述分组的过程为在所述测试结果中查找到与所述坐标轴参数中一致的X坐标轴的测试指标或者测量结果,将查找到的所述测试指标或者所述测量结果所对应的列之前的列进行相同内容分为一组的过程,即将该查找的所述测试指标或者所述测量结果所对应的列之前的列进行聚类,将内容完全相同的行汇合成一组,如果聚类后存在三种不同的内容,则为三组,而每组包含五行的测试结果,将聚类后的每一组记录为所述分组单元。
S602,基于所述坐标轴参数和所述分组单元中的极坐标值,生成空白坐标系。
可理解地,针对每一组所述分组单元进行X坐标轴的测试指标/测量结果和设为Y坐标轴的测试指标/测量结果的极坐标值识别,即比较出X坐标轴的测试指标/测量结果的最大X值和Y坐标轴的测试指标/测量结果的最大Y值,所述极坐标值包括最大X值和最大Y值,以及最小X值和最小Y值,根据识别出的所述极坐标值,相应地增加显示值,即将最大X值增加X坐标轴所对应的显示值得到所述空白坐标系中X轴方向的最大值,将最大Y值增加Y坐标轴所对应的显示值得到所述空白坐标系中Y轴方向的最大值,同理可以获得最小X值和最小Y值,以及所述空白坐标系中X轴方向的最小值和Y轴方向的最小值,从而基于所有最小值和最大值,并以设为X坐标轴的测试指标/测量结果和设为Y坐标轴的测试指标/测量结果搭建出所述空白坐标系,所述空白坐标系为空白的坐标。
S603,在所述空白坐标系中,对各所述分组单元进行描点及连线,得到与所述坐标轴参数对应的测试图。
可理解地,所述描点的过程为在所述空白坐标系中对每一所述分组单元的相应坐标位置标识坐标点的过程,所述连线的过程为将每一所述分组单元中所有描出的坐标点用线段连接起来的过程,经过所述描点及连线的操作后,获得与该空白坐标系对应的所述测试图,即与所述坐标参数对应的所述测试图,所述测试图体现测试结果中测试指标和测量结果之间的线性关系的图表。
本发明实现了通过根据所述坐标配置清单中的坐标轴参数,对所述测试结果进行分组,得到分组单元;基于所述坐标轴参数和所述分组单元中的极坐标值,生成空白坐标系;在所述空白坐标系中,对各所述分组单元进行描点及连线,得到与所述坐标轴参数对应的测试图,如此,能够自动基于坐标轴参数对测试结果进行分组,得到分组单元,并自动识别极坐标值构建空白坐标系,调整测试图的比例,最后自动描点及连线出测试图,实现自动分组和调节坐标系的X轴和Y轴范围,直观地绘制出合适的测试图,提高了测试图绘制的效率和质量。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
在一实施例中,提供一种芯片测试装置,该芯片测试装置与上述实施例中芯片测试方法一一对应。如图4所示,该芯片测试装置包括获取模块11、配置模块12、生成模块13和测试模块14。各功能模块详细说明如下:
获取模块11,用于获取校准文件和与待测芯片对应的芯片信息;
配置模块12,用于根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;
生成模块13,用于获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;
测试模块14,用于基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
关于芯片测试装置的具体限定可以参见上文中对于芯片测试方法的限定,在此不再赘述。上述芯片测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是客户端或者服务端,其内部结构图可以如图5所示。该计算机设备包括通过***总线连接的处理器、存储器、网络接口和数据库。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括可读存储介质、内存储器。该可读存储介质存储有操作***、计算机程序和数据库。该内存储器为可读存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种芯片测试方法。
在一个实施例中,提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现上述实施例中芯片测试方法。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现上述实施例中芯片测试方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片测试方法,其特征在于,包括:
获取校准文件和与待测芯片对应的芯片信息;
根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;
获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;
基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
2.如权利要求1所述的芯片测试方法,其特征在于,所述得到测试结果之后,包括:
接收配置参数,并根据接收的所述配置参数生成坐标配置清单;
根据所述坐标配置清单,对所述测试结果进行测试图绘制,得到所述待测芯片的测试图。
3.如权利要求2所述的芯片测试方法,其特征在于,所述根据所述坐标配置清单,对所述测试结果进行测试图绘制,得到所述待测芯片的测试图,包括:
根据所述坐标配置清单中的坐标轴参数,对所述测试结果进行分组,得到分组单元;
基于所述坐标轴参数和所述分组单元中的极坐标值,生成空白坐标系;
在所述空白坐标系中,对各所述分组单元进行描点及连线,得到与所述坐标轴参数对应的测试图。
4.如权利要求1所述的芯片测试方法,其特征在于,所述根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,包括:
根据所述校准文件,对测试电路进行校准,得到校准后的电路环境;
根据所述芯片信息中的芯片环境参数,对所述测试设备中的环境设备进行调节,并调节至与所述芯片环境参数对应的***环境;
在检测到完成后的所述***环境和所述电路环境时,确定配置完测试环境。
5.如权利要求4所述的芯片测试方法,其特征在于,所述获取校准文件,以及与待测芯片对应的芯片信息和测试配置文件之前,包括:
与所述测试电路中各测试设备建立通信连接;
根据预设的校准配置参数,控制连接的测试设备测量所述测试电路的衰减值;
对所述衰减值进行分析判断,得到判断结果;
根据所述判断结果,生成所述校准文件。
6.如权利要求1所述的芯片测试方法,其特征在于,所述获取校准文件,以及与待测芯片对应的芯片信息和测试配置文件之前,还包括:
获取与所述待测芯片对应的测试指标和与所述测试指标关联的参数值及测试规则;
针对每一所述测试指标,基于所述测试指标和相应的所述测试规则,对与该测试指标关联的所述参数值进行组合,生成至少一个测试组;
对所有所述测试组进行去重处理,得到至少一个最终测试组;
对各所述最终测试组进行封装,得到所述测试配置文件。
7.如权利要求6所述的芯片测试方法,其特征在于,所述对所述测试配置文件进行测试序列生成,得到测试用例,包括:
对所述测试配置文件中的各所述最终测试组进行步骤模板调用,生成与各所述最终测试组对应的测试单例;
对各所述测试单例进行序列生成,并将序列生成后的测试单例排序,得到所述测试用例。
8.一种芯片测试装置,其特征在于,包括:
获取模块,用于获取校准文件和与待测芯片对应的芯片信息;
配置模块,用于根据所述校准文件和所述芯片信息,对与所述待测芯片对应的测试设备进行校准和控制,以配置测试环境;
生成模块,用于获取测试配置文件,对所述测试配置文件进行测试序列生成,得到测试用例;
测试模块,用于基于所述测试环境和所述测试用例,对所述待测芯片进行测试,得到测试结果。
9.一种计算机设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述芯片测试方法。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述芯片测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310172.3A CN116860530A (zh) | 2022-03-28 | 2022-03-28 | 芯片测试方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310172.3A CN116860530A (zh) | 2022-03-28 | 2022-03-28 | 芯片测试方法、装置、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116860530A true CN116860530A (zh) | 2023-10-10 |
Family
ID=88234584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210310172.3A Pending CN116860530A (zh) | 2022-03-28 | 2022-03-28 | 芯片测试方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116860530A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117092493A (zh) * | 2023-10-19 | 2023-11-21 | 深圳市百千成电子有限公司 | Pcba自动化测试*** |
CN117250484A (zh) * | 2023-11-20 | 2023-12-19 | 北京小米移动软件有限公司 | 芯片的测试方法、装置、测试芯片和存储介质 |
-
2022
- 2022-03-28 CN CN202210310172.3A patent/CN116860530A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117092493A (zh) * | 2023-10-19 | 2023-11-21 | 深圳市百千成电子有限公司 | Pcba自动化测试*** |
CN117092493B (zh) * | 2023-10-19 | 2024-01-16 | 深圳市百千成电子有限公司 | Pcba自动化测试*** |
CN117250484A (zh) * | 2023-11-20 | 2023-12-19 | 北京小米移动软件有限公司 | 芯片的测试方法、装置、测试芯片和存储介质 |
CN117250484B (zh) * | 2023-11-20 | 2024-03-12 | 北京小米移动软件有限公司 | 芯片的测试方法、装置、测试芯片和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11036623B2 (en) | Test apparatus and method for characterizing a device under test | |
CN116860530A (zh) | 芯片测试方法、装置、设备及存储介质 | |
CN107808831B (zh) | 全程可溯源半导体测试数据记录方法 | |
CN112382582A (zh) | 一种晶圆测试分类方法及*** | |
US20230204664A1 (en) | Wafer chip testing method and apparatus, electronic device and storage medium | |
CN113395122B (zh) | 产测电路板、射频参数校准***、方法和计算机设备 | |
EP4191905A1 (en) | Test method and device | |
CN113640650A (zh) | 一种触摸芯片的测试方法和*** | |
CN112649719A (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
CN111124898B (zh) | 问答***测试方法、装置、计算机设备和存储介质 | |
CN113315774A (zh) | 一种仪器仪表测试方法及其测试装置 | |
CN110032781B (zh) | 编辑时序约束方法、装置、计算机设备及存储介质 | |
CN112578270A (zh) | 基准电压自动校准的测试方法、装置、存储介质和终端 | |
CN116647274A (zh) | 基于大数据和mes***结构的bob校准优化方法及*** | |
CN112420535A (zh) | 一种芯片制作方法及*** | |
CN116484081A (zh) | 一种芯片电气参数的线上处理方法、装置及电子设备 | |
CN113611348B (zh) | 打点方法、装置、电子设备及存储介质 | |
CN115144806A (zh) | 校准源的标定方法、装置、设备和*** | |
CN114689976A (zh) | 模拟量卡件的精度校验方法、装置、设备和存储介质 | |
CN113917311A (zh) | 一种芯片参数容限测试方法和装置 | |
CN110361602A (zh) | 一种手机天线驻波测试仪及利用其进行驻波测试的方法 | |
CN117310454B (zh) | 芯片测试方法及相关装置 | |
CN113393422B (zh) | 确定探针卡异常的方法、装置、终端设备及存储介质 | |
US20230003834A1 (en) | Method and system for importing parameter calibration and terminal device | |
KR20040048514A (ko) | 반도체 장치 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |