CN116847547A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN116847547A
CN116847547A CN202210292222.XA CN202210292222A CN116847547A CN 116847547 A CN116847547 A CN 116847547A CN 202210292222 A CN202210292222 A CN 202210292222A CN 116847547 A CN116847547 A CN 116847547A
Authority
CN
China
Prior art keywords
layer
circuit
electroplated
photosensitive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210292222.XA
Other languages
English (en)
Inventor
何明展
徐筱婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202210292222.XA priority Critical patent/CN116847547A/zh
Publication of CN116847547A publication Critical patent/CN116847547A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提供一种电路板的制造方法，包括步骤：提供一覆铜板，覆铜板包括第一铜箔层及至少一第一感光层，第一感光层设于第一铜箔层的至少一侧面。曝光显影第一感光层以形成第一基材层，第一基材层具有多个第一开孔，部分第一铜箔层于第一开孔的底部露出。于第一基材层上设置第一电镀层，部分第一电镀层填入第一开孔内以形成第一导通体，第一导通体连接第一电镀层和第一铜箔层。蚀刻第一铜箔层以形成第一线路层，蚀刻第一电镀层以形成第二线路层。于第二线路层上设置第二感光层，获得电路板。本申请提供的电路板的制造方法具有平整度好及层间导通可靠的优点。另外，本申请还提供一种电路板。

Description

电路板及其制造方法
技术领域
本申请涉及一种电路板及其制造方法。
背景技术
一般情况下，在多层高密度电路板中，介质层厚度较薄且层间导通孔变小，导致制造过程中，容易出现平整度不佳或者导通孔连接不良的问题。
发明内容
为解决背景技术中的问题，本申请提供一种电路板的制造方法。
另外，本申请还提供一种电路板。
一种电路板的制造方法，包括步骤：提供一覆铜板，所述覆铜板包括第一铜箔层及至少一第一感光层，所述第一感光层设于所述第一铜箔层的至少一侧面。曝光显影所述第一感光层以形成第一基材层，所述第一基材层具有多个第一开孔，部分所述第一铜箔层于所述第一开孔的底部露出。于所述第一基材层上设置第一电镀层，部分所述第一电镀层填入第一开孔内以形成第一导通体，所述第一导通体连接所述第一电镀层和所述第一铜箔层。蚀刻所述第一铜箔层以形成第一线路层，蚀刻所述第一电镀层以形成第二线路层。于所述第二线路层上设置第二感光层，获得所述电路板。
进一步地，还包括步骤：蚀刻于所述第一开孔的底部露出的部分所述第一铜箔层以形成多个第一微孔结构，部分所述第一电镀层填入所述第一微孔结构以形成多个第一嵌入体。
进一步地，还包括步骤：曝光显影所述第二感光层以形成第二基材层，所述第二基材层具有多个第二开孔，部分所述第二线路层于所述第二开孔的底部露出。于所述第二基材层上设置第二电镀层，部分所述第二电镀层填入所述第二开孔内以形成第二导通体，所述第二导通体电性连接所述第二线路层和所述第二电镀层。蚀刻所述第二电镀层以形成第三线路层，以及于所述第三线路层上设置第三感光层。
进一步地，还包括步骤：蚀刻于所述第二开孔的底部露出的部分所述第二线路层以形成多个第二微孔结构，部分所述第二电镀层填入所述第二微孔结构以形成多个第二嵌入体。
进一步地，还包括步骤：曝光显影所述第三感光层以形成第三基材层，所述第三基材层具有多个第三开孔，部分所述第三线路层于所述第三开孔的底部露出。于所述第三基材层上设置第三电镀层，部分所述第三电镀层填入所述第三开孔内以形成第三导通体，所述第三导通体电性连接所述第三线路层和所述第三电镀层。蚀刻所述第三电镀层以形成第四线路层。于所述第四线路层上设置第四感光层以及曝光显影所述第四感光层以形成第一防焊层，所述第一防焊层具有多个第一开窗，部分所述第四线路层于所述第一开窗的底部露出。
一种电路板，包括第一基材层、第一线路层、第二线路层、第一导通体及至少一第二感光层，所述第一基材层贯穿设有多个第二开孔，所述第一线路层和所述第二线路层分别设置于所述第一基材层的相对两侧，所述第一导通体电性连接所述第一线路层和所述第二线路层，所述第二感光层设置于所述第二线路层上。
一种电路板的制造方法，包括步骤：提供一可剥离板组件，所述可剥离板组件包括可剥离基材层及至少一第二铜箔层，所述第二铜箔层设于所述可剥离基材层的至少一侧。蚀刻所述第二铜箔层以形成第五线路层。于所述第五线路层上设置第五感光层。曝光所述第五感光层以形成第五基材层，所述第五基材层具有多个第五开孔，部分所述第五线路层于所述第五开孔的底部露出。于所述第五线路层上设置第四电镀层，部分所述第四电镀层填入所述第五开孔内以形成第四导通体，所述第四导通体电性连接所述第四电镀层和所述第五线路层。蚀刻所述第四电镀层以形成第六线路层。于所述第六线路上设置第六感光层，以及移除所述可剥离基材层，获得所述电路板。
进一步地，还包括步骤：蚀刻于所述第五开孔的底部露出的部分所述第五线路层以形成多个第三微孔结构，部分所述第四电镀层填入所述第三微孔结构以形成多个第三嵌入体。
进一步地，移除所述可剥离基材层之前还包括步骤：曝光显影所述第六感光层以形成第六基材层，所述第六基材层具有多个第六开孔，部分所述第六线路层于所述第六开孔的底部露出。于所述第六线路层上设置第五电镀层，部分所述第五电镀层填入所述第六开孔以形成第五导通体，所述第五导通体电性连接所述第五电镀层和所述第六线路层。蚀刻所述第五电镀层以形成第七线路层。于所述第七线路层上设置第七感光层以及曝光显影所述第七感光层以形成第二防焊层，所述第二防焊层具有多个第二开窗，部分所述第七线路于所述第二开窗的底部露出。
进一步地，还包括步骤：蚀刻于所述第六开孔的底部露出的部分所述第六线路层以形成多个第四微孔结构，部分所述第五电镀层填入所述第四微孔结构以形成多个第四嵌入体。
进一步地，还包括步骤：于所述第五线路层上设置第三防焊层，所述第三防焊层具有多个第三开窗，部分所述第五线路层于所述第三开窗的底部露出。
相比于现有技术，本申请提供的电路板的制造方法通过将第一感光层、第二感光层及第三感光层分别曝光显影后形成第一基材层、第二基材层及第三基材层，所述第一基材层、所述第二基材层及所述第三基材层可用于所述第一电路板中的绝缘间隔层，由于该第一基材层、该第二基材层及该第三基材层具有较佳的平整性，使得所述第一电路板整体不容易发生翘曲。同时，曝光显影形成的开孔会在露出于开孔底部的线路层上形成微孔结构，该微孔结构可以增加导通体与该线路层的结合力，提高电路板中各层线路导通的稳定性及可靠性，使得电路板的整体性更加可靠。
附图说明
图1为本申请第一实施例提供的覆铜板的截面示意图。
图2为图1所示的覆铜板上设置第一开孔后的截面示意图。
图3为图2所示的覆铜板上设置第一电镀层后的截面示意图。
图4为蚀刻图3所示的第一电镀层后的截面示意图。
图5为图4所示的第二线路层上设置第二感光层后的截面示意图。
图6为曝光显影图5所示的第二感光层后的截面示意图。
图7为本申请第一实施例提供的第一电路板的截面示意图。
图8为本申请第二实施例提供的可剥离板组件的截面示意图。
图9为蚀刻图8所示的第二铜箔层后的截面示意图。
图10为图9所示的第五线路层上设置第五感光层后的截面示意图。
图11为曝光显影图10所示的第五感光层后的截面示意图。
图12为图11所示的第五基材层上设置第四电镀层后的截面示意图。
图13为图12所示的第六线路层上设置第六感光层后的截面示意图。
图14为曝光显影图13所示的第六感光层后的截面视图。
图15为移除图14所示的可剥离基材层后的截面示意图。
图16为本申请第二实施例提供的第二电路板的截面示意图。
主要元件符号说明
第一电路板 100
覆铜板 10
第一铜箔层 11
第一线路层 111
第一微孔结构 112
第一感光层 12
第一基材层 13
第一开孔 131
第一电镀层 14
第一导通体 141
第一嵌入体 142
第二微孔结构 151
第二线路层 15
第二感光层 16
第二基材层 17
第二开孔 171
第二导通体 173
第一防焊层 176
第一开窗 176a
第二防焊层 177
第二开窗 177a
第三线路层 18
第三基材层 181
第三开孔 182
第四线路层 184
第三导通体 185
第二电路板 200
可剥离板组件 40
可剥离基材层 41
第二铜箔层 42
第五线路层 43
第三微孔结构 431
通孔 432
第五感光层 44
第五基材层 441
第五开孔 442
第四电镀层 51
第四导通体 511
第三嵌入体 512
第六线路层 513
第六感光层 52
第六基材层 61
第六开孔 611
第四微孔结构 612
第七线路层 62
第五导通体 621
第二防焊层 71
第二开窗 71a
第三防焊层 72
第三开窗 72a
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存于居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置于另一个元件上或者可能同时存于居中元件。
请一并参见图1至图7，本申请第一实施例提供一种第一电路板100的制造方法，包括步骤：
S100:请参见图1，提供一个覆铜板10，所述覆铜板10包括第一铜箔层11及第一感光层12，所述第一感光层12设置于所述第一铜箔层11的一侧。可以理解地，在本申请的其他实施例中，所述覆铜板10还可以包括两个所述第一感光层12，两个所述第一感光层12分别设置于所述第一铜箔层11的相对两侧。
在本实施例中，所述第一感光层12的包括胶粘剂、光聚合单体、光引发剂、增塑剂。其中，所述胶粘剂用于使所述感光层具有一定的化学、物理及机械性能，所述胶粘剂的材料包括酯化或酰胺化的聚苯丁树脂，所述胶粘剂不含感光基团，属于光惰性物质，它与组分的混溶性、成膜性、显影性和去膜性良好。所述光聚合单体是所述第一感光层12的主要成分，在所述光引发剂的存在下，经紫外光等活性能量射线照射而发生聚合固化，所得的固化物不溶于显影液，而未感光部分经显影液显影后除掉，从而可以形成所述图形化基材层，所述光聚合单体主要包括多官能团不饱和酯类，如三乙二醇双丙烯酸酯、季戊四醇三烯酸酯等。所述光引发剂是在紫外光的照射下分解成游离基，引发聚合和交联反应的物质，所述光引发剂包括安息香醚衍生物、硫杂蒽酮衍生物、联苯酰衍生物、二苯甲酮衍生物等。所述增塑剂用于增加所述第一感光层12的韧性，所述增塑剂主要包括三缩乙二醇二乙酸酯等。
S101:请参见图2，曝光显影所述第一感光层12以形成第一基材层13，所述第一基材层13具有多个第一开孔131，部分所述第一铜箔层11于所述第一开孔131的底部露出。
在本实施例中，步骤S101还包括蚀刻于所述第一开孔131的底部露出的部分所述第一铜箔层11以形成多个第一微孔结构112。
S102:请参见图3，于所述第一基材层13上设置第一电镀层14，部分所述第一电镀层14填充入所述第一开孔131内以形成多个第一导通体141，所述第一导通体141连接所述第一电镀层14和所述第一铜箔层11，部分所述第一电镀层14填入所述第一微孔结构112以形成多个第一嵌入体142，所述第一嵌入体142与所述第一微孔结构112形成配合结构，从而增强所述第一电镀层14、第一铜箔层11及所述第一基材层13之间的结合力。
S103:请参见图4，蚀刻所述第一铜箔层11以形成第一线路层111，以及蚀刻所述第一电镀层14以形成第二线路层15，所述第一导通体141连接所述第一线路层111和所述第二线路层15。
S104:请参见图5，于所述第二线路层15上设置第二感光层16。其中，所述第二感光层16的材质大致与所述第一感光层12的材质相同。
S105:请参见图6，曝光显影所述第二感光层16以形成第二基材层17，所述第二基材层17具有多个第二开孔171，部分所述第二线路层15于所述第二开孔171的底部露出。
在本实施例中，步骤S105还包括蚀刻于所述第二开孔171的底部露出的部分所述第二线路层15以形成多个第二微孔结构151。
S106:参见图7，于所述第二基材层17上设置第二电镀层(未标示)，部分所述第二电镀层填充入所述第二开孔171内以形成第二导通体173。部分所述第二电镀层填入所述第二微孔结构151以形成多个第二嵌入体153，所述第二嵌入体153与所述第二微孔结构151形成配合结构，从而增强所述第二电镀层、所述第二线路层15及所述第二基材层17的结合力。
S107:参见图7，蚀刻所述第二电镀层以形成第三线路层18，所述第三线路层18通过所述第二导通体173电性连接所述第二线路层15。
S108:参见图7，于所述第三线路层18上设置第三感光层(未标示)。其中，所述第三感光层18的材质大致与所述第一感光层12的材质相同。
S109:参见图7，曝光显影所述第三感光层以形成第三基材层181，所述第三基材层181具有多个第三开孔182，部分所述第三线路层18于所述第三开孔的底部露出。
S110:参见图7，于所述第三基材层181上设置第三电镀层(未标示)，部分所述第三电镀层填入所述第三开孔182内以形成第三导通体185，所述第三导通体185电性连接所述第三电镀层和所述第三线路层18。
S111:参见图7，蚀刻所述第三电镀层以形成第四线路层184，所述第四线路层184通过所述第三导通体185电性连接所述第三线路层18。
S112:参见图7，于所述第四线路层184上设置第四感光层(未标示)，以及曝光显影所述第四感光层以形成第一防焊层176，所述第一防焊层176具有多个第一开窗176a，部分所述第四线路层184于所述第一开窗176a的底部露出，以及于所述第一线路层111上设置另一第四感光层(未标示)，以及曝光显影另一所述第四感光层以形成一所述第二防焊层177，所述第二防焊层177具有第二开窗177a，部分所述第一线路层111于所述第二开窗177a的底部露出，获得所述第一电路板100。其中，所述第四感光层的材质大致与所述第一感光层12相同。
相较于现有技术，本申请提供的第一电路板100的制造方法具有以下优点：
(一)通过将第一感光层12、第二感光层16及第三感光层分别曝光显影后形成第一基材层13、第二基材层17及第三基材层181，所述第一基材层13、所述第二基材层17及所述第三基材层181可用于所述第一电路板100中的绝缘间隔层，由于该第一基材层13、该第二基材层17及该第三基材层181具有较佳的平整性，使得所述第一电路板100整体不容易发生翘曲。
(二)通过曝光显影第一感光层12、第二感光层16及第三感光层而分别形成的第一开孔131、第二开孔171及第三开孔182具有较小的孔径，相比于激光钻孔更为方便、精准，然后在第一开孔131、所述第二开孔171及所述第三开孔182内分别形成的第一导通体141、第二导通体173及第三导通体185也更加适应于高密度电路板。
(三)曝光显影形成的开孔(第一开孔131和第二开孔171)会在露出于开孔底部的线路层(例如，第一线路层111、第二线路层15)上形成微孔结构(例如，第一微孔结构112、第二微孔结构151)，该微孔结构可以增加导通体(例如，第一导通体141、第二导通体173)与该线路层的结合力，使得所述第一电路板100的整体性更加可靠。
(四)通过曝光显影第四感光层即可形成第一防焊层176，所述第四感光层的材质可以与所述第一感光层12、所述第二感光层16及所述第三感光层的材质相同，从而起到保护所述第四线路层184的作用，也就是说，通过曝光显影的方式既可以制作用于绝缘间隔的基材层(例如，第一基材层13、第二基材层17及第三基材层181)也可以制作防焊层(例如，第一防焊层176)。
请一并参见图5和图7，本申请第一实施例还提供一种第一电路板100，所述第一电路板100包括第一基材层13、第一线路层111、第二线路层15、第一导通体141及第二感光层16(参见图5)，所述第一基材层13贯穿设有多个第一开孔131，所述第一线路层111和所述第二线路层15分别设置于所述第一基材层13的相对两侧，所述第一导通体141设于所述第一开孔131(参见图5)内，所述第一导通体141电性连接所述第一线路层111和所述第二线路层15，所述第二感光层16设置于所述第二线路层15上。
请一并参见图8至图16，本申请第二实施例提供一种第二电路板200的制造方法，包括步骤：
S201:请参见图8，提供一可剥离板组件40，所述可剥离板组件40包括可剥离基材层41及两个第二铜箔层42，两个所述第二铜箔层42分别设置于所述可剥离基材层41的相对两侧。可以理解地，在本申请的其他实施例中，所述可剥离基材层41也可以仅在一侧设置一个所述第二铜箔层42。
S202:请参见图9，蚀刻所述第二铜箔层42以形成第五线路层43，所述第五线路层43设有多个通孔432，部分所述可剥离基材层41于所述通孔432的底部露出。
S203:请参见图10，于所述第五线路层43上设置第五感光层44，部分所述第五感光层44填入所述通孔432内。其中，所述第五感光层44的材质大致与所述第一感光层12的材质相同。
S204:请参见图11，曝光显影所述第五感光层44以形成第五基材层441，所述第五基材层441具有多个第五开孔442，部分所述第五线路层43于所述第五开孔442的底部露出，蚀刻于所述第五开孔442的底部露出的部分所述第五线路层43以形成多个第三微孔结构431。
S205:请参见图12，于所述第五基材层441上设置第四电镀层51，部分所述第四电镀层51填入所述第五开孔442内以形成第四导通体511，所述第四导通体511电性连接所述第四电镀层51和所述第五线路层43，部分所述第四电镀层填入所述第三微孔结构431以形成多个第三嵌入体512，所述第三嵌入体512可以增强所述第五基材层441及所述第四电镀层51的结合力。
S206:请参见图13，蚀刻所述第四电镀层51以形成第六线路层513，所述第四导通体511电性连接所述第六线路层513和所述第五线路层43。
S207:请参见图13，于所述第六线路层513上设置第六感光层52。其中，所述第六感光层52的材质大致与所述第一感光层12的材质相同。
S208:请参见图14，曝光显影所述第六感光层52以形成第六基材层61，所述第六基材层61具有多个第六开孔611，部分所述第六线路层513于所述第六开孔611的底部露出，蚀刻于所述第六开孔611的底部露出的部分所述第六线路层513以形成多个第四微孔结构612。
S209:请参见图14，于所述第六基材层61上设置第五电镀层(未标示)，部分所述第五电镀层填入所述第六开孔611内以形成第五导通体621，所述第五导通体621电性连接所述第五电镀层和所述第六线路层513，部分所述第五电镀层填入所述第四微孔结构612以形成多个第四嵌入体613。所述第四嵌入体613可以增强所述第六线路层513及所述第五电镀层之间的结合力。
S210:请参见图14，蚀刻所述第五电镀层以形成第七线路层62。
S211:于所述第七线路层62上设置第七感光层(未标示)。其中，所述第七感光层16的材质大致与所述第一感光层12的材质相同。
S212:曝光显影所述第七感光层以形成第二防焊层71，所述第二防焊层71具有多个第二开窗71a，部分所述第七线路层62于所述第二开窗71a的底部露出。
S213:请参见图15，移除所述可剥离基材层41(图14)以使得所述第五线路层43暴露。
S214:请参见图16，于所述第五线路层43上设置第三防焊层72，所述第三防焊层72具有多个第三开窗72a，部分所述第五线路层43于所述第三开窗72a的底部露出，获得所述第二电路板200。
上文中，参照附图描述了本申请的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本申请的精神和范围的情况下，还可以对本申请的具体实施方式作各种变更和替换。这些变更和替换都落在本申请所限定的范围内。

Claims (11)

1.一种电路板的制造方法，其特征在于，包括步骤：
提供一覆铜板，所述覆铜板包括第一铜箔层及至少一第一感光层，所述第一感光层设于所述第一铜箔层的至少一侧面；
曝光显影所述第一感光层以形成第一基材层，所述第一基材层具有多个第一开孔，部分所述第一铜箔层于所述第一开孔的底部露出；
于所述第一基材层上设置第一电镀层，部分所述第一电镀层填入第一开孔内以形成第一导通体，所述第一导通体连接所述第一电镀层和所述第一铜箔层；
蚀刻所述第一铜箔层以形成第一线路层，蚀刻所述第一电镀层以形成第二线路层；
于所述第二线路层上设置第二感光层，获得所述电路板。
2.如权利要求1所述的制造方法，其特征在于，还包括步骤：
蚀刻于所述第一开孔的底部露出的部分所述第一铜箔层以形成多个第一微孔结构，部分所述第一电镀层填入所述第一微孔结构以形成多个第一嵌入体。
3.如权利要求1所述的制造方法，其特征在于，还包括步骤：
曝光显影所述第二感光层以形成第二基材层，所述第二基材层具有多个第二开孔，部分所述第二线路层于所述第二开孔的底部露出；
于所述第二基材层上设置第二电镀层，部分所述第二电镀层填入所述第二开孔内以形成第二导通体，所述第二导通体电性连接所述第二线路层和所述第二电镀层；
蚀刻所述第二电镀层以形成第三线路层；以及
于所述第三线路层上设置第三感光层。
4.如权利要求3所述的制造方法，其特征在于，还包括步骤：
蚀刻于所述第二开孔的底部露出的部分所述第二线路层以形成多个第二微孔结构，部分所述第二电镀层填入所述第二微孔结构以形成多个第二嵌入体。
5.如权利要求4所述的制造方法，其特征在于，还包括步骤：
曝光显影所述第三感光层以形成第三基材层，所述第三基材层具有多个第三开孔，部分所述第三线路层于所述第三开孔的底部露出；
于所述第三基材层上设置第三电镀层，部分所述第三电镀层填入所述第三开孔内以形成第三导通体，所述第三导通体电性连接所述第三线路层和所述第三电镀层；
蚀刻所述第三电镀层以形成第四线路层；
于所述第四线路层上设置第四感光层；以及
曝光显影所述第四感光层以形成第一防焊层，所述第一防焊层具有多个第一开窗，部分所述第四线路层于所述第一开窗的底部露出。
6.一种电路板，其特征在于，包括第一基材层、第一线路层、第二线路层、第一导通体及至少一第二感光层，所述第一基材层贯穿设有多个第一开孔，所述第一线路层和所述第二线路层分别设置于所述第一基材层的相对两侧，所述第一导通体电性连接所述第一线路层和所述第二线路层，所述第二感光层设置于所述第二线路层上。
7.一种电路板的制造方法，其特征在于，包括步骤：
提供一可剥离板组件，所述可剥离板组件包括可剥离基材层及至少一第二铜箔层，所述第二铜箔层设于所述可剥离基材层的至少一侧；
蚀刻所述第二铜箔层以形成第五线路层；
于所述第五线路层上设置第五感光层；
曝光显影所述第五感光层以形成第五基材层，所述第五基材层具有多个第五开孔，部分所述第五线路层于所述第五开孔的底部露出；
于所述第五线路层上设置第四电镀层，部分所述第四电镀层填入所述第五开孔内以形成第四导通体，所述第四导通体电性连接所述第四电镀层和所述第五线路层；
蚀刻所述第四电镀层以形成第六线路层；
于所述第六线路上设置第六感光层；以及
移除所述可剥离基材层，获得所述电路板。
8.如权利要求7所述的制造方法，其特征在于，还包括步骤：
蚀刻于所述第五开孔的底部露出的部分所述第五线路层以形成多个第三微孔结构，部分所述第四电镀层填入所述第三微孔结构以形成多个第三嵌入体。
9.如权利要求7所述的制造方法，其特征在于，移除所述可剥离基材层之前还包括步骤：
曝光显影所述第六感光层以形成第六基材层，所述第六基材层具有多个第六开孔，部分所述第六线路层于所述第六开孔的底部露出；
于所述第六线路层上设置第五电镀层，部分所述第五电镀层填入所述第六开孔以形成第五导通体，所述第五导通体电性连接所述第五电镀层和所述第六线路层；
蚀刻所述第五电镀层以形成第七线路层；
于所述第七线路层上设置第七感光层；以及
曝光显影所述第七感光层以形成第二防焊层，所述第二防焊层具有多个第二开窗，部分所述第七线路于所述第二开窗的底部露出。
10.如权利要求9所述的制造方法，其特征在于，还包括步骤：
蚀刻于所述第六开孔的底部露出的部分所述第六线路层以形成多个第四微孔结构，部分所述第五电镀层填入所述第四微孔结构以形成多个第四嵌入体。
11.如权利要求9所述的制造方法，其特征在于，还包括步骤：
于所述第五线路层上设置第三防焊层，所述第三防焊层具有多个第三开窗，部分所述第五线路层于所述第三开窗的底部露出。
CN202210292222.XA 2022-03-23 2022-03-23 电路板及其制造方法 Pending CN116847547A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210292222.XA CN116847547A (zh) 2022-03-23 2022-03-23 电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210292222.XA CN116847547A (zh) 2022-03-23 2022-03-23 电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN116847547A true CN116847547A (zh) 2023-10-03

Family

ID=88167539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210292222.XA Pending CN116847547A (zh) 2022-03-23 2022-03-23 电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN116847547A (zh)

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
JP4322402B2 (ja) プリント配線基板及びその製造方法
US5258094A (en) Method for producing multilayer printed wiring boards
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
US3264402A (en) Multilayer printed-wiring boards
EP0144944B1 (en) Process for forming conductive through-holes through a dielectric layer
EP0144943B1 (en) Process using plasma for forming conductive through-holes through a dielectric layer
JP5042495B2 (ja) 配線基板の製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
EP0146061B1 (en) Liquid chemical process for forming conductive through-holes through a dielectric layer
JP2007150171A (ja) 配線基板の製造方法
KR950003244B1 (ko) 다층 회로판 제조공정
CN116847547A (zh) 电路板及其制造方法
US4769269A (en) Article containing conductive through-holes
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
JPH07131182A (ja) プリント回路板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
CN118250903A (zh) 超薄电路板及其制备方法
CN115515325A (zh) 电路板及其制作方法
JP3858765B2 (ja) フィルムキャリアおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination