CN116841127A - 阵列基板及液晶面板 - Google Patents

Abstract

本申请公开了一种阵列基板及液晶面板，属于显示技术领域。阵列基板，包括：衬底，以及位于衬底上的多个层叠设置的图案化的膜层结构。由于图案化的膜层结构中位于第一拼接显示区内的部分是基于掩膜板的第一掩膜和第二掩膜形成的，并且在两次曝光分别采用了掩膜版中的不同位置处的两组掩膜标尺。因此，在阵列基板中基于同一个掩膜板形成的图案化的膜层结构中，两个相邻的正常显示区之间的第一拼接显示区的宽度可以由两个相邻的正常显示区内的标尺结构得到。如此，本申请实施例中的阵列基板内各个图案化的膜层结构中的第一拼接显示区的宽度能够被稳定的可靠的控制，进而提高后续形成的显示面板的显示效果。

Description

阵列基板及液晶面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及液晶面板。

背景技术

为了满足人们对大尺寸画面的观看需求，需要在显示装置中装配大尺寸的显示面板。

目前，在制备大尺寸的显示面板时，显示面板中的图案化的膜层结构往往需要借助拼接曝光工艺形成。例如，在需要制作大尺寸的显示面板中的一个图案化的膜层结构时，首先，需要在基板上形成整层设置的膜层结构并涂覆光刻胶；之后，采用同一个掩膜板对光刻胶中的不同的分区分别进行一次曝光；然后，对曝光后的光刻胶进行显影，并刻蚀基板上形成的整层设置的膜层结构；最后，将基板上的光刻胶进行剥离，即可在基板上形成图案化的膜层结构。

然而，目前在对基板上的光刻胶薄膜进行曝光时，在两个分区之间的拼接区的宽度通常较大，导致大尺寸的显示面板的显示效果较差。

发明内容

本申请实施例提供了一种阵列基板及液晶面板。可以解决现有技术的显示面板的显示效果较差的问题，所述技术方案如下：

一方面，提供了一种阵列基板，所述阵列基板具有显示区，以及位于所述显示区***的非显示区；所述阵列基板包括：

衬底，以及位于所述衬底上的多个层叠设置的图案化的膜层结构；

其中，所述图案化的膜层结构中位于所述显示区内的部分具有：阵列排布的多个正常显示区，以及位于相邻的两个所述正常显示区之间的第一拼接显示区；

在同一层所述图案化的膜层结构中，所述图案化的膜层结构包括：多组标尺图案，一组所述标尺图案具有两个标尺结构，所述两个标尺结构分别位于两个相邻的正常显示区内，且在垂直于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，所述两个标尺结构之间的距离等于所述第一拼接显示区的宽度。

可选的，在平行于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，所述两个标尺结构之间的距离大于0。

可选的，至少部分所述图案化的膜层结构用于组成多个子像素，所述两个标尺结构中的至少部分在所述衬底上的正投影分别位于两个所述子像素在所述衬底上的正投影内，且两个所述子像素在所述多个子像素的行方向或列方向上排布。

可选的，多个所述图案化的膜层结构中最靠近所述衬底的膜层结构为第一导电层，所述第一导电层中的所述标尺结构包括：第一条形结构，一组所述标尺图案内的两个所述第一条形结构的长度方向平行。

可选的，所述第一导电层中的所述标尺结构还包括：与所述第一条形结构连接的至少一个凸起结构；

其中，所述第一条形结构上的所述凸起结构的个数在预设个数范围内。

可选的，所述标尺结构具有多个所述凸起结构，多个所述凸起结构和所述第一条形结构用于组成梳齿状结构

可选的，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构内的所述标尺结构均包括：第二条形结构，所述第二条形结构的长度方向与所述第一条形结构的长度方向平行。

可选的，不同的所述图案化的膜层结构中的多个所述第二条形结构与所述第一导电层中的多个所述第一条形结构一一对应，所述第一条形结构与对应的第二条形结构中的至少部分在所述衬底上的正投影位于同一个所述子像素在所述衬底上的正投影内，且所述第一条形结构在所述衬底上的正投影与对应的第二条形结构在所述衬底上的正投影不重合。

可选的，不同的所述图案化的膜层结构中的所述第二条形结构在所述衬底上的正投影不重合。

可选的，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构分别为：有源层图案、第二导电层、第一平坦层、像素电极层和支撑图案，所述有源层图案、所述第二导电层、所述第一平坦层、所述像素电极层、所述第二平坦层和所述支撑图案依次沿垂直且远离所述衬底的方向层叠设置；

所述阵列基板还包括：位于所述有源层图案和所述第一导电层之间的整层设置的栅极绝缘层，以及位于所述像素电极层和所述支撑图案之间的整层设置的第二平坦层；

所述有源层图案、所述第二导电层、所述像素电极层和所述支撑图案中的第二条形结构为条形凸起；所述第一平坦层中的第二条形结构为条形凹槽。

可选的，在所述支撑图案中，所述第二条形结构的长度大于所述第一条形结构的长度，且在垂直于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，一组所述标尺图案中的两个所述第二条形结构之间的距离小于一个所述子像素的宽度。

可选的，在所述支撑图案中，所述第二条形结构中的一部分与对应的第一条形结构在所述衬底上的正投影，位于同一个所述子像素在所述衬底上的正投影内；所述第二条形结构中的另一部分与对应的所述第一条形结构在所述衬底上的正投影，位于不同的所述子像素在所述衬底上的正投影内，且一组所述标尺图案中的两个所述第二条形结构中的另一部分在所述衬底上的正投影，位于同一个所述子像素在所述衬底上的正投影内。

可选的，所述第一导电层还包括：所述子像素中的薄膜晶体管的栅极，以及与所述栅极电连接的栅线；

所述有源层图案还包括：所述子像素中的薄膜晶体管的有源层；

所述第二导电层还包括：所述子像素中的薄膜晶体的第一极和第二极，以及与所述第一极电连接的数据线；

所述平坦层还具有连接过孔；

所述像素电极层还包括：所述子像素中的像素电极，所述像素电极通过所述连接过孔与所述第二极电连接；

所述支撑图案还具有多个阵列排布的支撑柱。

可选的，在所述衬底上正投影与所述像素电极层中的第二条形结构交叠的像素电极具有镂空结构，所述像素电极层中的第二条形结构在所述衬底上的正投影，位于所述镂空结构在所述衬底上的正投影内。

可选的，所述第一导电层还包括：辅助信号线，所述辅助信号线在所述衬底上的正投影与所述子像素中的像素电极在所述衬底上的正投影存在交叠区域，且与所述第一条形结构在所述衬底上的正投影不重合。

可选的，一组所述标尺图案还具有与所述两个标尺结构一一对应的两个标记结构，所述标尺结构相对于对应的标记结构更靠近所述第一拼接显示区。

另一方面，提供了一种液晶面板，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的液晶层，所述阵列基板为上述任一所述的阵列基板。

本申请实施例提供的技术方案带来的有益效果至少包括：

一种阵列基板，包括：衬底，以及位于衬底上的多个层叠设置的图案化的膜层结构。由于图案化的膜层结构中位于第一拼接显示区内的部分是基于掩膜板的第一掩膜和第二掩膜形成的，且基于这个掩膜板中的第一掩膜还能够形成图案化的膜层结构中位于正常显示区内的部分，基于这个掩膜板中的第二掩膜还能够形成图案化的膜层结构中位于非显示区内的部分。因此，在形成这个阵列中的图案化的膜层结构的过程中，无需使用额外的掩膜板单独对第一拼接显示区内的光刻胶进行曝光，有效的减少了曝光次数，进而简化了后续基于这个阵列基板所制备出的大尺寸的显示面板的制造工艺。并且，在形成正常显示区内的膜层结构的过程中，在两次曝光的过程中分别采用了掩膜版中的不同位置处的两组掩膜标尺，并在两次曝光后并对光刻胶薄膜进行显影后，均仅会保留位于第一拼接显示区两侧的两个相邻的正常显示区内的标尺结构。因此，在阵列基板中基于同一个掩膜板形成的图案化的膜层结构中，两个相邻的正常显示区之间的第一拼接显示区的宽度可以由两个相邻的正常显示区内的标尺结构得到，并且还可以根据两个标尺结构的长度对遮光挡板进行调节，以控制第一拼接显示区的宽度一直保持在一个适合的范围内。如此，本申请实施例中的阵列基板内各个图案化的膜层结构中的第一拼接显示区的宽度能够被稳定的可靠的控制，进而提高后续形成的显示面板的显示效果。并且，在实际生产过程中，可以随时对各个图案化的膜层结构中的第一拼接显示区的宽度进行监控和调节，使显示面板的良品率较高。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种阵列基板的俯视图；

图2是图1示出的阵列基板在A-A’处的膜层结构示意图；

图3是图1示出的阵列基板在B处的局部放大图；

图4是图1示出的阵列基板在C处的局部放大图；

图5是本申请实施例提供的一种掩膜板的结构示意图；

图6是图5示出的U处的掩膜标尺的示意图；

图7是图5示出的D处的掩膜标尺的示意图；

图8是本申请实施例提供的一种对目标第一拼接显示区进行两次曝光的示意图；

图9是是本申请实施例提供的另一种阵列基板的俯视图；

图10是图9示出的阵列基板在D-D’处的膜层结构示意图；

图11是本申请实施例提供的一种第一导电层中标尺图案的结构示意图；

图12是本申请实施例提供的另一种第一导电层中标尺图案的结构示意图；

图13是本申请实施例提供的一种凸起结构P的个数为1时标尺结构的示意图；

图14是本申请实施例提供的一种凸起结构P的个数为8时标尺结构的示意图；

图15是本申请实施例提供的一种第一导电层中标尺图案和除第一导电层之外的一个膜层结构中标尺图案的示意图；

图16是本申请实施例提供的阵列基板中的一种子像素的俯视图；

图17是本申请实施例提供的阵列基板中的另一种子像素的俯视图；

图18是图5示出的支撑图案U处的掩膜标尺的示意图；

图19是图5示出的支撑图案D处的掩膜标尺的示意图；

图20是本申请实施例提供的一种支撑图案的第二条形结构的示意图；

图21是本申请实施例提供的另一种支撑图案的第二条形结构的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图1，图1是本申请实施例提供的一种阵列基板的俯视图。阵列基板000具有显示区001，以及位于显示区001***的非显示区002。为了更清楚的看出阵列基板000的膜层结构，请参考图2，图2是图1示出的阵列基板在A-A’处的膜层结构示意图。阵列基板000可以包括：衬底100，以及位于衬底100上的多个层叠设置的图案化的膜层结构100a。这里，至少部分所述图案化的膜层结构100a用于组成多个子像素。

为了更清楚的看出该多个子像素的结构，请参考图3，图3是图1示出的阵列基板在B处的局部放大图。多个子像素可以包括：位于显示区001内的多个第一子像素100a1，以及位于非显示区002内的多个虚拟子像素100a2，虚拟子像素100a2中的像素电极在衬底100上的正投影的面积，大于第一子像素100a1中的像素电极在衬底100上的正投影的面积。

需要说明的是，本申请实施例中的子像素的像素电极在衬底上的正投影的面积是指：这个像素电极在衬底上的正投影的外轮廓所围成的面积。还需要说明的是，本申请实施例是以非显示区内排布的各个虚拟子像素中的像素电极在衬底上的正投影，均大于第一子像素中的像素电极在衬底上的正投影的面积为例进行示意性说明的。在其他可能的实现方式中，非显示区内排布的一部分虚拟子像素中的像素电极在衬底上的正投影，可以大于第一子像素中的像素电极在衬底上的正投影的面积，而另一部分虚拟子像素中的像素电极在衬底上的正投影，可以等于第一子像素中的像素电极在衬底上的正投影的面积。本申请实施例对此不做限定。

如图3和图4，图4是图1示出的阵列基板在C处的局部放大图。其中，每个图案化的膜层结构100a中位于显示区内001的部分具有：阵列排布的多个正常显示区001a，以及位于相邻的两个正常显示区001a之间的第一拼接显示区001b。这里，显示区001内的多个正常显示区001a可以阵列排布为至少一行和/或至少一列。图1是以显示区001内的多个正常显示区001a阵列排布为三行和两列为例进行示意性说明的。多个第一子像素100a1均位于正常显示区001a内。多个图案化的膜层结构100a组成的多个子像素还可以包括：位于第一拼接显示区001b内的多个第二子像素100a3。这里，虚拟子像素100a2中的像素电极在衬底100上的正投影，也大于第二子像素100a3中的像素电极在衬底100上的正投影的面积。

在本申请实施例中，如图4所示，由多个图案化的膜层结构100a组成的多个子像素还可以包括：多个第三子像素100a5。这里，第三子像素100a5中的一部分可以位于正常显示区001a内，另一个可以位于第一拼接显示区001b内。在这种情况下，阵列基板000中的第一拼接显示区001b与正常显示区001a之间的交界线位于第三子像素100a5所在区域内。

在同一层图案化的膜层结构100a中，图案化的膜层结构100a可以包括：多组标尺图案100a4，一组标尺图案100a4具有两个标尺结构(E1，E2)，两个标尺结构(E1，E2)分别位于两个相邻的正常显示区001a内，且在垂直于两个相邻的正常显示区001a之间的第一拼接显示区001b的长度方向X上，两个标尺结构(E1，E2)之间的距离等于第一拼接显示区001b的宽度。这里，两个标尺结构(E1，E2)分别位于两个相邻的正常显示区001a内的第三子像素100a5中。

在本申请实施例中，在阵列基板000中的每个图案化的膜层结构100a中，位于正常显示区001a内的部分是基于掩膜板的第一掩膜形成的，位于非显示区002内的部分是基于掩膜板的第二掩膜形成的，位于第一拼接显示区001b内的部分是基于第一掩膜和第二掩膜形成的。这里，第一掩膜和第二掩膜为同一个掩膜板中不同区域内的掩膜。

在本申请中，请参考图5，图5是本申请实施例提供的一种掩膜板的结构示意图。掩膜板111可以包括：第一掩膜111a，以及围绕第一掩膜111a分布的第二掩膜111b。其中，在形成阵列基板000中的图案化的膜层结构100a的过程中，在衬底上形成整层的光刻胶薄膜后，掩膜板111中的第一掩膜111a用于对光刻胶薄膜中的正常显示区001a和第一拼接显示区001b内的部分进行曝光，掩膜板111中的第二掩膜111b用于对光刻胶薄膜中的第一拼接显示区001b和非显示区002内的部分进行曝光。

掩膜板111还可以包括：多组掩膜标尺111c，多组掩膜标尺111c中分布在掩膜版111的两个对边的两组掩膜标尺111c的位置不同。示例的，这两组掩膜标尺111c可以在中心线L的两侧分布。为了更清楚的看清掩膜版111上的掩膜标尺，请参考图6和图7，图6是图5示出的U处的掩膜标尺的示意图，图7是图5示出的D处的掩膜标尺的示意图。每一组掩膜标尺111c可以包括：两个标尺，这两个标尺之间可以排布第一掩膜111a或第二掩膜111b的图形，且这两个标尺在同一条延长线上完全重合。示例的，U处的一组掩膜标尺111c可以在中心线L右侧分布，D处的一组掩膜标尺111c可以在中心线L左侧分布。

这样，在形成阵列基板000中的图案化的膜层结构100a的过程中，在衬底上形成整层的光刻胶薄膜后，这两组位于中心线L两侧的掩膜标尺111c可以在阵列基板000中的第一拼接显示区001b两侧形成一组标尺图案100a4。并且，D处的一组掩膜标尺111c中的标尺可以在阵列基板000中的第一拼接显示区001b的一侧形成标尺结构E1；U处的一组掩膜标尺111c中的标尺可以在阵列基板000中的第一拼接显示区001b的另一侧形成标尺结构E2。如此，在平行于两个相邻的正常显示区001a之间的第一拼接显示区001b的长度方向X上，两个标尺结构(E1，E2)之间的距离大于0。这里，中心线L是虚拟的线条，仅用于表示两组掩膜标尺111c的位置关系，不存在于掩膜版111的掩膜图案中。

需要说明的是，阵列基板000中的各个图案化的膜层结构100a均是基于掩膜板中的掩膜形成的。示例的，当需要形成阵列基板000中的某个图案化的膜层结构时，首先，可以在衬底100上形成整层设置的膜层结构并涂覆光刻胶薄膜；之后，采用同一个掩膜板对光刻胶薄膜中位于多个正常显示区001a内的部分执行曝光操作；然后，对曝光后的光刻胶薄膜进行显影处理，并对整层设置的膜层结构进行刻蚀处理；最后，将基板上的光刻胶进行剥离，即可在衬底100上形成图案化的膜层结构。

其中，在对光刻胶薄膜中位于一个正常显示区内的部分执行的曝光操作，可以包括：采用掩膜板中的第一掩膜在第一正常显示区和目标拼接显示区内形成第一曝光区，且采用掩膜板中的第二掩膜在非显示区和目标拼接显示区内形成第二曝光区；沿朝向第二正常显示区的方向移动掩膜板，直至第一掩膜能够覆盖第二正常显示区以及位于目标拼接显示区内的第二曝光区，且第二掩膜能够覆盖位于目标第一拼接显示区内的第一曝光区。这里，第一正常显示区为多个正常显示区001a中的任一正常显示区，第二正常显示区为与第一正常显示区相邻的正常显示区，目标拼接显示区为位于第一正常显示区与第二正常显示区之间的第一拼接显示区。

需要说明的是，采用掩膜板中的掩膜对光刻胶薄膜进行曝光后，可以在光刻胶薄膜中形成曝光区。后续，在对曝光后的光刻胶薄膜进行显影处理后，光刻胶薄膜中位于曝光区外的光刻胶会被去除，而位于曝光区内的光刻胶会被保留下来，以得到光刻胶图案。为此，在阵列基板000中基于同一个掩膜板形成的图案化的膜层结构100a中，位于正常显示区001a内的部分是基于这个掩膜板的第一掩膜形成的，位于非显示区002内的部分是基于这个掩膜板的第二掩膜形成的，位于第一拼接显示区001b内的部分是基于这个掩膜板中的第一掩膜和第二掩膜形成的。

还需要说明的是，掩膜板中的第一掩膜与第二掩膜的形状相似，但采用掩膜板中的第二掩膜对光刻胶薄膜进行曝光所形成的第二曝光区的单位面积，大于采用掩膜板中的第一掩膜对光刻胶薄膜进行曝光所形成的第一曝光区的单位面积。这样，在阵列基板000中基于同一个掩膜板形成的图案化的膜层结构100a中，位于非显示区002内的部分图案的单位面积大于位于正常显示区001a内的部分图案的单位面积。如此，位于非显示区002内的虚拟子像素100a2在衬底100上的正投影，大于位于正常显示区001a内的第一子像素100a1在衬底100上的正投影的面积。这里，需要指出说明的是，本申请实施例中的图案的单位面面积是指：这个图案在同一个区域内的面积，例如，这个区域可以指阵列基板000中的子像素区域。

在本申请实施例中，对于光刻胶薄膜中位于第一拼接显示区内的部分，这部分光刻胶会被曝光两次。例如，如图8所示，图8是本申请实施例提供的一种对目标第一拼接显示区进行两次曝光的示意图。在掩膜板中的第一掩膜对光刻胶薄膜中的位于第一正常显示区AA1内的部分进行曝光的过程中，可以采用这个掩膜板中的第一掩膜、第二掩膜和位于D处的一组掩膜标尺111c对目标拼接显示区AA2内的光刻胶进行第一次曝光，以在光刻胶薄膜中位于目标拼接显示区AA2内的部分中形成第一曝光区B11和第二曝光区B12。在掩膜板中的第一掩膜对光刻胶薄膜中位于第二正常显示区AA3内的部分进行曝光的过程中，可以采用这个掩膜板中的第一掩膜、第二掩膜和位于U处的一组掩膜标尺111c对目标拼接显示区AA2内的光刻胶进行第二次曝光，以在光刻胶薄膜中位于目标拼接显示区AA2内的部分中形成第一曝光区B21和第二曝光区B22。

这里，在光刻胶薄膜中位于目标拼接显示区AA2内的部分中，第一次曝光时形成的第一曝光区B11的中心点与第二次曝光时形成的第二曝光区B22的中心点重合，第一次曝光时形成的第二曝光区B12的中心点与第二次曝光时形成的第一曝光区B21的中心点重合。又由于第一曝光区的单位面积小于第二曝光区的单位面积。因此，在对光刻胶薄膜中位于目标拼接显示区AA2内的部分进行两次曝光，且对光刻胶薄膜进行显影后，仅会保留单位面积较小的第一曝光区内的光刻胶，也即是，仅会保留第一曝光时形成的第一曝光区B11和第二次曝光时形成的第一曝光区B21内的光刻胶。需要说明的是，在图8中，点状填充物的图案代表第一次曝光时形成的曝光区，白色图案代表第二次曝光时形成的曝光区。且图8中的第一列曝光区代表仅考虑第一次曝光时形成的曝光区，第二列曝光区代表仅考虑第二次曝光时形成的曝光区，第三列曝光区为同时考虑两次曝光时形成的曝光区。

为了能够在同一层图案化的膜层结构100a中，两个相邻的正常显示区001a内制备出两个标尺结构(E1，E2)，以对两个标尺结构(E1，E2)之间的一拼接显示区001b的宽度进行管控，需要在采用掩膜板对光刻胶薄膜进行曝光的过程中，通过遮挡板222对掩膜板中的部分第二掩膜进行遮挡。以下实施例将对此进行详细说明：

在掩膜板111中的第一掩膜111a和位于D处的一组掩膜标尺111c对光刻胶薄膜中的位于第一正常显示区AA1内的部分进行曝光的过程中，采用第一遮挡板222a对掩膜板111的第二掩膜111b中靠近第二正常显示区AA3的部分进行遮挡。且需要在掩膜板111中的第一掩膜111a和位于U处的一组掩膜标尺111c对光刻胶薄膜中位于第二正常显示区AA3内的部分进行曝光的过程中，采用第二遮挡板222b对掩膜板111的第二掩膜111b中靠近第一正常显示区AA1的部分进行遮挡。这里,第一遮挡板222a和第二遮挡板222b的大小相同，仅是对掩膜版111中不同位置进行遮挡而定义的。

假设，基于掩膜板111中的第二掩膜111b能够形成两排子像素内的膜层结构。再假设，在掩膜板111中的第一掩膜111a对光刻胶薄膜中的位于第一正常显示区AA1内的部分进行曝光的同时，对目标拼接显示区AA2的曝光为第一次曝光；在掩膜板111中的第一掩膜111a对光刻胶薄膜中的位于第二正常显示区AA3内的部分进行曝光的同时，对目标拼接显示区AA2的曝光为第二次曝光。

则，在对目标拼接显示区AA2进行第一次曝光的过程中，需要采用掩膜板111的第一掩膜111a中用于形成一排半子像素的部分对目标第一拼接显示区AA2进行曝光，以在目标拼接显示区AA2内形成第一曝光区B11。且需要第一遮挡板222a对掩膜板111的第二掩膜111b中用于形成一排半子像素的部分进行遮挡，使第二掩膜111b中未被遮挡的部分对目标拼接显示区AA2进行曝光，以在目标拼接显示区AA2内形成第二曝光区B12。其中，后续基于第一曝光区B11能够形成一排半子像素，后续基于第二曝光区B12能够形成半排子像素。这里，采用位于D处的一组掩膜标尺111c中的两个标尺对第一正常显示区AA1和目标拼接显示区AA2进行曝光，以在第一曝光区B11中半个子像素的区域和第一正常显示区AA1中半个子像素的区域内形成一个标尺结构E1，在第二曝光区B12内形成半个标尺结构E1。其中，后续基于第二次曝光后，仅会在第一正常显示区AA1中半个子像素的区域内保留半个标尺结构E1。

在对目标拼接显示区AA2进行第二次曝光的过程中，需要采用掩膜板111的第一掩膜111a中用于形成半排子像素的部分对目标拼接显示区AA2进行曝光，以在目标拼接显示区AA2内形成第一曝光区B21。且需要第二遮挡板222b对掩膜板111的第二掩膜111b中用于形成半排子像素的部分进行遮挡，使第二掩膜111b中未被遮挡的部分对目标拼接显示区AA2进行曝光，以在目标拼接显示区AA2内形成第二曝光区B22。其中，若不考虑第一次曝光的影响，则后续基于第一曝光区B21能够形成半排子像素，后续基于第二曝光区B22能够形成一排半排子像素。这里，若不考虑第一次曝光的影响，采用位于U处的一组掩膜标尺111c中的两个标尺对第二正常显示区AA3和目标拼接显示区AA2进行曝光，以在第一曝光区B21中半个子像素的区域和第二正常显示区AA3中半个子像素的区域内形成一个标尺结构E2，在第二曝光区B22中靠近第一正常显示区AA1的半个子像素区域内形成半个标尺结构E2。其中，基于第一次曝光的影响，后续仅会在第二正常显示区AA3中半个子像素的区域内保留半个标尺结构E2。

在这种情况下，在同时考虑两次曝光的影响时，对于曝光区的大小而言，在第一次曝光形成第一曝光区B11后，这个第一曝光区B11所在的区域与后续第二次曝光形成的第二曝光区B22所在的区域相同，且这个第一曝光区B11的面积比第二曝光区B22的面积小，因此，第二次曝光形成的第二曝光区B22并不影响第一次曝光形成第一曝光区B11的面积。同理，在第一次曝光形成第二曝光区B12后，这个第二曝光区B12所在的区域与后续第二次曝光形成的第一曝光区B21所在的区域相同，且这个第二曝光区B12的面积比第一曝光区B21面积大，因此，在进行第二次曝光后，可以将第一次曝光形成第二曝光区B12处理为第一曝光区B21。如此，可以保证在对光刻胶薄膜中位于目标拼接显示区AA2内的部分进行两次曝光，且对光刻胶薄膜进行显影后，仅会保留第一曝光时形成的第一曝光区B11和第二次曝光时形成的第一曝光区B12内的光刻胶。

在同时考虑两次曝光的影响时，对于标尺结构的分布而言，在第一次曝光形成第一曝光区B11后，第一曝光区B11中半个子像素的区域内的半个标尺结构E1在衬底100上的正投影，与第二曝光区B22中靠近第一正常显示区AA1的半个子像素区域内形成半个标尺结构E2在衬底100上的正投影不重叠。因此，第二次曝光后形成的第一曝光区B11内不会保留该标尺结构(E1，E2)。但是，在第二次曝光时，第二遮挡板222b对掩膜板111的第二掩膜111b中用于形成半排子像素的部分进行遮挡，使得在第一正常显示区AA1中半个子像素的区域内保留半个标尺结构E1。同理，在第一次曝光形成第一曝光区B11后，第二曝光区B12内形成半个标尺结构E1在衬底100上的正投影，与第一曝光区B21中半个子像素的区域内形成半个标尺结构E2在衬底100上的正投影不重叠。因此，第二次曝光后形成的第一曝光区B21内不会保留该标尺结构(E1，E2)。但是，由于在第一次曝光时，第一遮挡板222a对掩膜板111的第二掩膜111b中用于形成一排半子像素的部分进行遮挡，因此，在第二次曝光后，使得在第二正常显示区AA3中半个子像素的区域内保留半个标尺结构E2。

需要说明的是，上述实施例示出的第一正常显示区AA1和第二正常显示区AA3是以上下排布的两个正常显示区以及位于二者之间的第一拼接显示区为例进行示意性说明的。对于左右排布的两个正常显示区以及位于二者之间的第一拼接显示区的曝光方式，本申请实施例对此不再赘述。

这样，在阵列基板000中基于同一个掩膜板形成的图案化的膜层结构100a中，该图案化的膜层结构100a中一组标尺图案100a4可以反应两个相邻的正常显示区001a之间的第一拼接显示区001b的宽度。示例的，可以通过电子尺测量分别位于两个相邻的正常显示区001a内的两个标尺结构(E1，E2)，在垂直于第一拼接显示区001b的长度方向的距离。若测量得到第一拼接显示区001b的宽度过大，则可以根据标尺结构E1的长度或者标尺结构E2的长度，对第二遮挡板222b和第一遮挡板222a的位置进行调整，以使第一拼接显示区001b的宽度始终处于一个合适的范围内，进而提高后续形成的显示面板的显示效果。

在相关技术中，若采用两次曝光的方式形成第一拼接显示区内的膜层结构的过程中，这两次曝光的过程中均是采用掩膜板中的同一个掩膜进行曝光的，并且该掩膜板上没有设置掩膜标尺。这样，不能根据阵列基板上第一拼接显示区之间的宽度大小，对遮挡板的位置进行调节，难以确保第一拼接显示区之间的宽度始终处于一个合适的范围内。导致生产出来的阵列基板中同一个图案化的膜层结构中第一拼接显示区的宽度不均匀，进而导致后续形成显示面板的显示效果较差。

而在本申请实施例中，在形成第一拼接显示区001b内的膜层结构的过程中，需要进行两次曝光，而在两次曝光的过程中均同时采用了掩膜板中的第一掩膜和第二掩膜，且在两次曝光后并对光刻胶薄膜进行显影后，均仅会保留了基于第一掩膜形成第一曝光区内的光刻胶。同时在形成正常显示区001a内的膜层结构的过程中，在两次曝光的过程中分别采用了掩膜版中的不同位置处的两组掩膜标尺，并在两次曝光后并对光刻胶薄膜进行显影后，均仅会保留位于第一拼接显示区两侧的两个相邻的正常显示区001a内的标尺结构(E1，E2)。因此，在阵列基板000中基于同一个掩膜板形成的图案化的膜层结构100a中，两个相邻的正常显示区001a之间的第一拼接显示区001b的宽度可以由两个相邻的正常显示区001a内的标尺结构(E1，E2)得到，并且还可以根据两个标尺结构(E1，E2)的长度对遮光挡板222进行调节，以控制第一拼接显示区001b的宽度一直保持在一个适合的范围内。如此，本申请实施例中的阵列基板000内各个图案化的膜层结构100a中的第一拼接显示区001b的宽度能够被稳定的可靠的控制，进而提高后续形成的显示面板的显示效果。并且，在实际生产过程中，可以随时对各个图案化的膜层结构100a中的第一拼接显示区001b的宽度进行监控和调节，使显示面板的良品率较高。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底上的多个层叠设置的图案化的膜层结构。由于图案化的膜层结构中位于第一拼接显示区内的部分是基于掩膜板的第一掩膜和第二掩膜形成的，且基于这个掩膜板中的第一掩膜还能够形成图案化的膜层结构中位于正常显示区内的部分，基于这个掩膜板中的第二掩膜还能够形成图案化的膜层结构中位于非显示区内的部分。因此，在形成这个阵列中的图案化的膜层结构的过程中，无需使用额外的掩膜板单独对第一拼接显示区内的光刻胶进行曝光，有效的减少了曝光次数，进而简化了后续基于这个阵列基板所制备出的大尺寸的显示面板的制造工艺。并且，在形成正常显示区内的膜层结构的过程中，在两次曝光的过程中分别采用了掩膜版中的不同位置处的两组掩膜标尺，并在两次曝光后并对光刻胶薄膜进行显影后，均仅会保留位于第一拼接显示区两侧的两个相邻的正常显示区内的标尺结构。因此，在阵列基板中基于同一个掩膜板形成的图案化的膜层结构中，两个相邻的正常显示区之间的第一拼接显示区的宽度可以由两个相邻的正常显示区内的标尺结构得到，并且还可以根据两个标尺结构的长度对遮光挡板进行调节，以控制第一拼接显示区的宽度一直保持在一个适合的范围内。如此，本申请实施例中的阵列基板内各个图案化的膜层结构中的第一拼接显示区的宽度能够被稳定的可靠的控制，进而提高后续形成的显示面板的显示效果。并且，在实际生产过程中，可以随时对各个图案化的膜层结构中的第一拼接显示区的宽度进行监控和调节，使显示面板的良品率较高。

可选的，如图1所示，阵列基板000的显示区001还可以包括：位于沿行方向排布的两个第一拼接显示区001b和沿列方向排布的两个第一拼接显示区001b之间的第二拼接显示区001d。由多个图案化的膜层结构100a组成的多个子像素还可以包括：位于第二拼接显示区001d内的多个第四子像素。

在一种可能的实现方式中，由于在制备阵列基板000中的图案化的膜层结构100a的过程中，需要在第二拼接显示区001d进行四次曝光过程。因此，阵列基板000中基于同一个掩膜板形成的图案化的膜层结构100a中，位于第二拼接显示区001d内的部分图案的单位面积略小于位于第一拼接显示区001b内的部分图案的单位面积。如此，位于第二拼接显示区001d内的第四子像素在衬底100上的正投影的面积，小于或等于位于第一拼接显示区001b内的第二子像素100a3在衬底100上的正投影的面积。

在本申请实施例中，两个标尺结构(E1，E2)中的至少部分在衬底100上的正投影分别位于两个子像素在衬底100上的正投影内，且两个子像素在多个子像素的行方向或列方向上排布。这里，如图4所示，标尺结构E1和标尺结构E2在衬底100上的正投影的面积，均小于对应的第三子像素100a5在衬底100上的正投影的面积。这样，标尺结构(E1，E2)不会影响后续阵列基板000组装的显示面板的显示效果。需要说明的是，上述实施例中的图4是以两个第三子像素100a5在列方向上排布为例进行示意性说明的。

在本申请中，请参考图9和图10，图9是是本申请实施例提供的另一种阵列基板的俯视图，图10是图9示出的阵列基板在D-D’处的膜层结构示意图。阵列基板000中的在垂直于各个第一拼接显示区001b在长度方向上具有多组标尺图案100a4，各组标尺图案100a4在衬底100上的正投影各不重合。

示例的，在列方向上相邻的两个正常显示区001a之间的第一拼接显示区001具有至少一组标尺图案100a4。这样，在形成第一拼接显示区001b内的膜层结构的过程中，通过多组标尺图案100a4中两个标尺结构(E1，E2)之间的距离的平均值，可以确保在长度方向上第一拼接显示区001b各处的宽度均匀。并且，可以通过多个标尺结构E1与第一拼接显示区001b的距离的平均值，可以确保对第一遮挡板000a能够进行准确的调节。同样的，可以通过多个标尺结构E2与第一拼接显示区001b的距离的平均值，可以确保对第二遮挡板000b能够进行准确的调节。

在本申请实施例中，一组标尺图案100a4的结构有多种，为了更清楚的描述，本申请实施例将以多个图案化的膜层结构100a中最靠近衬底100的膜层结构为例，对一组标尺图案100a4以下两种可能的结构进行示意性的说明。这里，阵列基板000中的多个图案化的膜层结构100a中最靠近衬底100的膜层结构为第一导电层200。

第一种结构，请参考图11，图11是本申请实施例提供的一种第一导电层中标尺图案的结构示意图。第一导电层200中的标尺结构(E1，E2)可以包括：第一条形结构T1，一组标尺图案100a4内的两个第一条形结构T1的长度方向平行。这样，在垂直于第一拼接显示区001b的长度方向X上，可以通过电子尺对两个标尺结构(E1，E2)之间的距离进行量测，即可得到位于两个标尺结构(E1，E2)之间的第一拼接显示区001b的宽度。

第二种结构，请参考图12，图12是本申请实施例提供的另一种第一导电层中标尺图案的结构示意图。第一导电层200中的标尺结构(E1，E2)还可以包括：与第一条形结构T1连接的至少一个凸起结构P。这里，每个凸起结构P还有与其对应的数字标识，通过数字标识可以直观的看出两个标尺结构(E1，E2)的长度，和在垂直于第一拼接显示区001b的长度方向X上，两个标尺结构(E1，E2)之间的第一拼接显示区001b的宽度。

需要说明的是，掩膜版111上的掩膜标尺111c与阵列基板000上的标尺图案100a4是对应分布的，其对应关系请参考上述实施例中在阵列基板000上一组形成标尺图案100a4的过程。这样，如图6和图7所示，掩膜版111中越靠近与第一拼接显示区001b对应的部分掩膜版111上的数字标识的数值越小。示例的，对于位于D处的一组掩膜标尺111c，靠近与第一拼接显示区001b对应的部分掩膜版111数字标识由5到-4逐渐减小。

其中，第一条形结构T1上的凸起结构P的个数在预设个数范围内。这里，一组标尺图案100a4中的凸起结构P的个数的范围均可以为：1个至8个，第一条形结构T1上的凸起结构P的个数越多说明第一拼接显示区001b的宽度越大，第一条形结构T1上的凸起结构P的个数越少说明第一拼接显示区001b的宽度越小。

在本申请实施例中，标尺结构(E1，E2)具有多个凸起结构P，多个凸起结构P和第一条形结构T1用于组成梳齿状结构。这里，多个凸起结构P均匀的分布在第一条形结构T1的长度方向上。在这种情况下，为了进一步看清标尺结构(E1，E2)中凸起结构P的预设个数范围，请参考图13和图14，图13是本申请实施例提供的一种凸起结构P的个数为1时标尺结构的示意图，图14是本申请实施例提供的一种凸起结构P的个数为8时标尺结构的示意图。当凸起结构P的个数为1个时，标尺结构E1和标尺结构E2上的读数为5；当凸起结构P的个数为8个时，标尺结构E1和标尺结构E2上的读数为-2。需要说明的是，一组标尺图案100a4中的标尺结构E1的凸起结构P的个数的范围可以为：1个至8个，一组标尺图案100a4中的标尺结构E2的凸起结构P的个数的范围也可以为：1个至8个。这里，图13示出的标尺结构E1和标尺结构E2上均只有一个凸起结构P，此时，第一拼接显示区001b的宽度最大；图14示出的标尺结构E1和标尺结构E2上均有8个凸起结构P，此时，第一拼接显示区001b的宽度最小。示例的，第一导电层200内的第一拼接显示区001b的宽度范围可以为：1.4毫米至3.0毫米。如此，若在第一导电层200内形成第一拼接显示区001b内的膜层结构的过程中，凸起结构P的个数超出预设个数范围，则说明第一拼接显示区001b的宽度过大，或过小。这样，即可根据第一条形结构T1上的凸起结构P的个数，调整相应的掩膜版的位置。

在本申请实施例中，请参考图15，图15是本申请实施例提供的一种第一导电层中标尺图案和除第一导电层之外的一个膜层结构中标尺图案的示意图。多个图案化的膜层结构100a中除第一导电层200之外的膜层结构内的标尺结构(E1，E2)均可以包括：第二条形结构T2，第二条形结构T2的长度方向与第一条形结构T1的长度方向平行。这样，可以通过设置第二条形结构T2对除第一导电层200之外的膜层结构中第一拼接显示区001b的宽度进行调控。需要说明的是，在其他可能的实现方式中，除第一导电层200之外的各个膜层结构100a，其中的各层的标尺图案100a4，也可以采用和第一导电层200中的第二种标尺图案100a4相同的结构，本申请对此不作限定。

在本申请中，不同的图案化的膜层结构100a中的多个第二条形结构T2与第一导电层200中的多个第一条形结构T1一一对应，第一条形结构T1与对应的第二条形结构T2中的至少部分在衬底100上的正投影位于同一个子像素在衬底100上的正投影内，且第一条形结构T1在衬底100上的正投影与对应的第二条形结构T2在衬底100上的正投影不重合。这里，在第一导电层200中第一拼接显示区001b的两侧形成两个标尺结构(E1，E2)后，也即是已知了第一导电层200中两个第一条形结构T1的长度。这样，在形成后续的图案化的膜层结构100a时，第二条形结构T2可以参考对应的第一条形结构T1的长度，即可得到第二条形结构T2的长度，进而根据后续的图案化的膜层结构100a中的第一拼接显示区001b两侧的第二条形结构T2，达到与两个标尺结构(E1，E2)相同的技术效果，以便对后续的图案化的膜层结构100a中的第一拼接显示区001b的宽度进行控制。需要说明的是，后续的图案化的膜层结构100a中的部分膜层中与第一条形结构T1对应的第二条形结构T2在衬底100上的正投影的面积，小于一个子像素在衬底100上的正投影的面积。这样，后续的图案化的膜层结构100a中的部分膜层中的第二条形结构T2，也不会影响后续阵列基板000组装的显示面板的显示效果。

在本申请实施例中，如图9和图15所示，阵列基板000中的多个图案化的膜层结构100a中除第一导电层200之外的膜层结构均包括位于一组标尺图案100a4区域内的两个第二条形结构T2(图9中未标注)。不同的图案化的膜层结构100a中的第二条形结构T2在衬底100上的正投影不重合。这样，可以方便后续检查各个图案化的膜层结构100a中的各个第一拼接显示区100b的宽度。

在这种情况下，阵列基板000中的正常显示区001a中一组标尺图案100a4所在的区域内，存在多个第一条形结构T1和多个第二条形结构T2，且这多个第一条形结构T1可以与多个第二条形结构T2一一对应。需要说明的是，由于同一组标尺图案100a4所在的区域内，各个图案化的膜层结构100a均具有一个第二条形结构T2，因此，同一组标尺图案100a4所在的区域内的第一条形结构T1的个数和第二条形结构T2的个数，与多个图案化的膜层结构100a中除第一导电层200之外的膜层结构的层数相同。

例如，如图10所示，多个图案化的膜层结构100a中除第一导电层200之外的膜层结构的层数为6层，分别为：有源层图案300、第二导电层400、第一平坦层500、像素电极层600和支撑图案800，其中有源层图案300、第二导电层400、第一平坦层500、像素电极层600、第二平坦层700和支撑图案800可以沿垂直且远离衬底100的方向依次层叠设置。阵列基板000中除了包含多个图案化的膜层结构100a，其还包括整层设置的膜层结构。例如，阵列基板000还可以包括：位于有源层图案300和第一导电层200之间的整层设置的栅极绝缘层900，以及位于像素电极层600和支撑图案800之间的整层设置的第二平坦层700。这里，阵列基板000中的图案化的膜层结构是指需要基于掩膜板并进行构图工艺形成的膜层结构，阵列基板000中的整层设置的膜层结构是指无需进行构图工艺形成的膜层结构。

在这种情况下，请参考图16和图17，图16是本申请实施例提供的阵列基板中的一种子像素的俯视图，图17是本申请实施例提供的阵列基板中的另一种子像素的俯视图。有源层图案300、第二导电层400、像素电极层600和支撑图案800中的第二条形结构T2为条形凸起，第一平坦层500中的第二条形结构T2为条形凹槽。图16示出的是第一导电层200中的第一条形结构T1，与有源层图案300中的第二条形结构T2和第二导电层400中的第二条形结构T2之间的位置关系，图17示出的是第一导电层200中的第一条形结构T1与像素电极层600中的第二条形结构T2之间的位置关系。

需要说明的是，第一导电层200中的第一条形结构T1、有源层图案300中的第二条形结构T2、第二导电层400中的第二条形结构T2和像素电极层600中的第二条形结构T2均位于同一个子像素内。

在本申请实施例中，在支撑图案800中，第二条形结构T2的长度大于第一条形结构T1的长度，且在垂直于两个相邻的正常显示区001a之间的第一拼接显示区001b的长度方向上，一组标尺图案100a4中的两个第二条形结构T2之间的距离小于一个子像素的宽度。

这里，参考图18和图19，图18是图5示出的支撑图案U处的掩膜标尺的示意图，图19是图5示出的支撑图案D处的掩膜标尺的示意图。在形成阵列基板000中的图案化的膜层结构100a的过程中，形成支撑图案800与上述实施例中的方法相同，本申请对此不再赘述。这里，支撑图案U处的掩膜标尺111c和支撑图案D处的掩膜标尺111c的位置关系可以参考上述实施例中的相应内容，本申请对此不在赘述。这里，可以采用具有图18和图19示出的支撑图案800的第二条形结构T2作为掩膜版111，经过上述实施例说明的工艺过程，即可得到位于支撑图案800中第一拼接显示区001b两侧的两个第二条形结构T2，也即是，可以对支撑图案800中第一拼接显示区001b的宽度进行管控。

在本申请实施例中，请参考图20和图21，图20是本申请实施例提供的一种支撑图案的第二条形结构的示意图，图21是本申请实施例提供的另一种支撑图案的第二条形结构的示意图。在支撑图案800中，第二条形结构T2中的一部分与对应的第一条形结构T1在衬底100上的正投影，位于同一个子像素在衬底100上的正投影内。这里，该子像素可以为位于正常显示区001a内的第一子像素100a1。第二条形结构T2中的另一部分与对应的第一条形结构T1在衬底100上的正投影，位于不同的子像素在衬底100上的正投影内，且一组标尺图案100a4中的两个第二条形结构T2中的另一部分在衬底100上的正投影，位于同一个子像素在衬底100上的正投影内。这里，该子像素可以为位于第一拼接显示区001b内的第二子像素100a3。这样，一组标尺图案100a4中始终有两个第二条形结构T2中的另一部分位于第一拼接显示区001b内的第二子像素100a3内，使得支撑图案800中的第一拼接显示区001b位于该第二子像素100a3的中心位置。

需要说明的是，在阵列基板000上形成支撑图案800的过程中，需要在衬底上形成整层的感光性较好的树脂材料薄膜，在对其进行曝光、显影和刻蚀等工序。这里，由于支撑图案800采用的是感光性较好的树脂材料，因此，支撑图案800的二次曝光区的宽度越小，支撑图案800中第一拼接显示区001b内的支撑图案800的图形不容易受二次曝光的干扰。这里，将支撑图案800中第一拼接显示区001b控制在一个子像素内，其宽度不超过该子像素的宽度。这里，图20示出的两个第二条形结构T2的长度较大，此时，第一拼接显示区001b的宽度最小；图21示出的两个第二条形结构T2的长度较小，此时，第一拼接显示区001b的宽度最大。示例的，支撑图案800内的第一拼接显示区001b的宽度范围可以为：0.2毫米至1.0毫米。如此，支撑图案800中正常显示区001a和第一拼接显示区001b中的支撑图案800的图形较为均匀，这样，后续形成的显示面板的显示效果也更好。

需要说明的是，如图18和图19所示，掩膜板111中的一组掩膜标尺111c中还具有第一垂直标识K1和第二垂直标识K2，一组掩膜标尺111c中第一垂直标识K1和第二垂直标识K2之间距离相同。这里，第一垂直标识K1和第二垂直标识K2可以用于监控，当掩膜板222的位置偏离正常位置时，造成第一拼接显示区001b宽度超出正常范围的情况。这里，掩膜板222的正常位置是指形成的支撑图案800中第一拼接显示区001b的宽度位于正常范围内，掩膜板222的位置。

当掩膜板222的位置偏离正常位置时，经过上述实施例说明的工艺过程，得到的位于支撑图案800中第一拼接显示区001b两侧的两个第二条形结构T2会包括：第一垂直标识K1或第二垂直标识K2。在这种情况下，可以根据该两个第二条形结构T2包括的第一垂直标识K1或第二垂直标识K2对掩膜板222的位置进行调节。示例的，当支撑图案800中第一拼接显示区001b两侧的两个第二条形结构T2均包括的第一垂直标识K1，即可让掩膜板222朝正常位置平移0.05毫米；当支撑图案800中第一拼接显示区001b两侧的两个第二条形结构T2均包括的第一垂直标识K1和第二垂直标识K2，即可让掩膜板222朝正常位置平移0.1毫米，以使通过调整后的掩膜板222，可以形成的支撑图案800中第一拼接显示区001b的宽度位于正常范围内。

在本申请实施例中，一组标尺图案100a4还具有与两个标尺结构(E1，E2)一一对应的两个标记结构，标尺结构(E1，E2)相对于对应的标记结构更靠近所述第一拼接显示区001b。这里，标记结构是为了区分不同的图案化的膜层结构100a，因此，不同的图案化的膜层结构100a对应的标记结构不同。示例的，如图4、图8、图11、图12、图13、图14和图16所示第一导电层200的结构示意图中，第一导电层200的标记结构为字母“G”；如图16所示源层图案300的结构示意图中，源层图案300的标记结构为字母“A”；第二导电层400的标记结构为字母“D”；第一平坦层500的标记结构为字母“P1”；如图17所示像素电极层600的结构示意图中，像素电极层600的标记结构为字母“ITO”；如图20和图21所示支撑图案800的结构示意图中，支撑图案800的标记结构为字母“PS”。需要说明的是，这里其他图案化的膜层结构100a均有对应的标记结构，本申请实施例对此不在赘述。

需要说明的是，图6、图7、图18和图19所示，各个图案化的膜层结构100a具有与其对应的各个掩膜板111，各个掩膜板111中的每组掩膜标尺111c中也具有与该图案化的膜层结构100a中标记结构相同的字母。这里，一组掩膜标尺111c种具有两个与图案化的膜层结构100a中标记结构相同的字母。

在这种情况下，若通过上述实施例说明的工艺过程，得到的图案化的膜层结构100a中第一拼接显示区100b内也形成了标记结构，则说明掩膜板222发生了极大的偏移。这样，需要对形成该图案化的膜层结构100a的工艺过程进行检查，调整掩膜板222的位置。

还需要说明的是，为了避免其他异常情况的发生，需要对各个图案化的膜层结构100a进行定点监控。如图9所示，在通过上述实施例说明的工艺过程得到某一个图案化的膜层结构100a后，可以对图9所示的各组标尺图案100a4的位置处进行拍照，检查该图案化的膜层结构100a中第一拼接显示区100b是否有异常。例如，第一遮挡板222a和第二遮挡板222b重合，造成第一拼接显示区100b内无法形成正常的图案化的膜层结构100a，也即是，第一拼接显示区100b内是整层的光刻胶。

在本申请实施例中，如图10所示，第一导电层200除了标尺结构(E1，E2)，标记结构(G)，其还可以包括：子像素中的薄膜晶体管的栅极201，以及与栅极201电连接的栅线202。

有源层图案300除了第二条形结构T2和标记结构(A)，其还可以包括：子像素中的薄膜晶体管的有源层301。其中，薄膜晶体管的有源层301在衬底100上的正投影可以与薄膜晶体管的栅极201在衬底100上的正投影重合，且有源层301与栅极201之间可以通过栅极绝缘层900绝缘。

第二导电层400除了第二条形结构T2和标记结构(D)，其还可以包括：子像素中的薄膜晶体管的第一极401和第二极402，以及与第一极401电连接的数据线403。

第一平坦层500除了第二条形结构T2和标记结构(P1)，其还具有连接过孔501。

像素电极层600除了第二条形结构T2和标记结构(ITO)，其还可以包括：子像素中的像素电极601。其中，像素电极601可以通过连接过孔501与薄膜晶体管的第二极403电连接。

第二平坦层700可以对像素电极层600进行平坦化处理，以使在其上形成的支撑图案800平坦效果较好。

支撑图案800除了第二条形结构T2和标记结构(PS)，其还具有多个阵列排布的支撑柱801。

在本申请中，阵列基板000中的栅线202和数据线403均为多条，多条栅线202平行排布，多条数据线403平行排布，且栅线202的长度方向可以与数据线403的长度方向垂直。这样，任意两条相邻的栅线202和任意两条相邻的数据线403可以围成一个子像素区域，一个子像素区域可以排布一个子像素。

在本申请实施例中，如图17所示，在衬底100上正投影与像素电极层600中的第二条形结构T2交叠的像素电极601具有镂空结构6011，像素电极层600中的第二条形结构T2在衬底100上的正投影，位于镂空结构6011在衬底100上的正投影内。由于子像素中的像素电极601通常呈块状，其像素电极601与栅线202之间的水平距离，与数据线403之间的水平距离较小。因此，为了能够在子像素区域内正常排布像素电极层600中的第二条形结构T2，可以将第二条形结构T2设置在镂空结构6011内。如此，子像素区域内排布的像素电极601并不会影响第二条形结构T2的位置分布，使得具有第二条形结构T2的子像素的部分也能够正常工作，后续将该阵列基板000组装形成显示面板的显示效果较好。

在本申请实施例中，如图16所示，第一导电层200还可以包括：辅助信号线204。辅助信号线204在衬底100上的正投影与子像素中的像素电极601在衬底100上的正投影存在交叠区域，且与第一条形结构T1在衬底100上的正投影不重合。这样，第一条形结构T1不会与第一导电层200中的栅线202或辅助信号线204电连接，使得后续得到的显示面板不会出现显示不良的情况。这里，辅助信号线204与像素电极601交叠的部分能够构成存储电容Cst，通过存储电容Cst能够保持像素电极601上施加的像素电压，使得用于保持像素电极102的像素电压不会发生变化。

示例的，辅助信号线204可以包括：辅助信号线本体2041，以及与辅助信号线本体2041电连接的弯折绕线2042。第一对位结构204中的至少部分位于弯折绕线2042所围成的区域内。如此，可以保证第一条形结构T1在衬底101上的正投影与辅助信号线204在衬底上的正投影不重合。这里，辅助信号线本体2041的长度方向可以与栅线202的长度方向平行；弯折绕线2042是由两个沿数据线403的长度方向延伸的第一部分，以及位于这两个第一部分之间的第二部分组成的，弯折绕线2042的第二部分的长度方向可以与栅线202的长度方向平行。需要说明的是，本申请实施例中的弯折绕线2042所围成的区域并非是一个封闭的区域，而是开放式的区域。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底上的多个层叠设置的图案化的膜层结构。由于图案化的膜层结构中位于第一拼接显示区内的部分是基于掩膜板的第一掩膜和第二掩膜形成的，且基于这个掩膜板中的第一掩膜还能够形成图案化的膜层结构中位于正常显示区内的部分，基于这个掩膜板中的第二掩膜还能够形成图案化的膜层结构中位于非显示区内的部分。因此，在形成这个阵列中的图案化的膜层结构的过程中，无需使用额外的掩膜板单独对第一拼接显示区内的光刻胶进行曝光，有效的减少了曝光次数，进而简化了后续基于这个阵列基板所制备出的大尺寸的显示面板的制造工艺。并且，在形成正常显示区内的膜层结构的过程中，在两次曝光的过程中分别采用了掩膜版中的不同位置处的两组掩膜标尺，并在两次曝光后并对光刻胶薄膜进行显影后，均仅会保留位于第一拼接显示区两侧的两个相邻的正常显示区内的标尺结构。因此，在阵列基板中基于同一个掩膜板形成的图案化的膜层结构中，两个相邻的正常显示区之间的第一拼接显示区的宽度可以由两个相邻的正常显示区内的标尺结构得到，并且还可以根据两个标尺结构的长度对遮光挡板进行调节，以控制第一拼接显示区的宽度一直保持在一个适合的范围内。如此，本申请实施例中的阵列基板内各个图案化的膜层结构中的第一拼接显示区的宽度能够被稳定的可靠的控制，进而提高后续形成的显示面板的显示效果。并且，在实际生产过程中，可以随时对各个图案化的膜层结构中的第一拼接显示区的宽度进行监控和调节，使显示面板的良品率较高。

本申请实施例还提供了一种液晶面板。这个液晶面板可以集成在诸如电视或屏幕等任何具有显示功能的大尺寸的显示装置。其中，阵列基板可以包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的液晶层。这个阵列基板可以为上述实施例示出的阵列基板。

需要说明的是，若上述液晶面板为液晶手写板，则盖板可以包括柔性衬底，以及位于柔性衬底靠近阵列基板的一侧的公共电极；若上述液晶面板为液晶显示面板，则盖板可以为彩膜基板。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (17)

1.一种阵列基板，其特征在于，所述阵列基板具有显示区，以及位于所述显示区***的非显示区；所述阵列基板包括：

衬底，以及位于所述衬底上的多个层叠设置的图案化的膜层结构；

其中，所述图案化的膜层结构中位于所述显示区内的部分具有：阵列排布的多个正常显示区，以及位于相邻的两个所述正常显示区之间的第一拼接显示区；

在同一层所述图案化的膜层结构中，所述图案化的膜层结构包括：多组标尺图案，一组所述标尺图案具有两个标尺结构，所述两个标尺结构分别位于两个相邻的正常显示区内，且在垂直于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，所述两个标尺结构之间的距离等于所述第一拼接显示区的宽度。

2.根据权利要求1所述的阵列基板，其特征在于，在平行于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，所述两个标尺结构之间的距离大于0。

3.根据权利要求1所述的阵列基板，其特征在于，至少部分所述图案化的膜层结构用于组成多个子像素，所述两个标尺结构中的至少部分在所述衬底上的正投影分别位于两个所述子像素在所述衬底上的正投影内，且两个所述子像素在所述多个子像素的行方向或列方向上排布。

4.根据权利要求3所述的阵列基板，其特征在于，多个所述图案化的膜层结构中最靠近所述衬底的膜层结构为第一导电层，所述第一导电层中的所述标尺结构包括：第一条形结构，一组所述标尺图案内的两个所述第一条形结构的长度方向平行。

5.根据权利要求4所述的阵列基板，其特征在于，所述第一导电层中的所述标尺结构还包括：与所述第一条形结构连接的至少一个凸起结构；

其中，所述第一条形结构上的所述凸起结构的个数在预设个数范围内。

6.根据权利要求5所述的阵列基板，其特征在于，所述标尺结构具有多个所述凸起结构，多个所述凸起结构和所述第一条形结构用于组成梳齿状结构。

7.根据权利要求4所述的阵列基板，其特征在于，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构内的所述标尺结构均包括：第二条形结构，所述第二条形结构的长度方向与所述第一条形结构的长度方向平行。

8.根据权利要求7所述的阵列基板，其特征在于，不同的所述图案化的膜层结构中的多个所述第二条形结构与所述第一导电层中的多个所述第一条形结构一一对应，所述第一条形结构与对应的第二条形结构中的至少部分在所述衬底上的正投影位于同一个所述子像素在所述衬底上的正投影内，且所述第一条形结构在所述衬底上的正投影与对应的第二条形结构在所述衬底上的正投影不重合。

9.根据权利要求8所述的阵列基板，其特征在于，不同的所述图案化的膜层结构中的所述第二条形结构在所述衬底上的正投影不重合。

10.根据权利要求7至9任一所述的阵列基板，其特征在于，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构分别为：有源层图案、第二导电层、第一平坦层、像素电极层和支撑图案，所述有源层图案、所述第二导电层、所述第一平坦层、所述像素电极层、所述第二平坦层和所述支撑图案依次沿垂直且远离所述衬底的方向层叠设置；

所述阵列基板还包括：位于所述有源层图案和所述第一导电层之间的整层设置的栅极绝缘层，以及位于所述像素电极层和所述支撑图案之间的整层设置的第二平坦层；

所述有源层图案、所述第二导电层、所述像素电极层和所述支撑图案中的第二条形结构为条形凸起；所述第一平坦层中的第二条形结构为条形凹槽。

11.根据权利要求10所述的阵列基板，其特征在于，在所述支撑图案中，所述第二条形结构的长度大于所述第一条形结构的长度，且在垂直于两个相邻的正常显示区之间的第一拼接显示区的长度方向上，一组所述标尺图案中的两个所述第二条形结构之间的距离小于一个所述子像素的宽度。

12.根据权利要求11所述的阵列基板，其特征在于，在所述支撑图案中，所述第二条形结构中的一部分与对应的第一条形结构在所述衬底上的正投影，位于同一个所述子像素在所述衬底上的正投影内；所述第二条形结构中的另一部分与对应的所述第一条形结构在所述衬底上的正投影，位于不同的所述子像素在所述衬底上的正投影内，且一组所述标尺图案中的两个所述第二条形结构中的另一部分在所述衬底上的正投影，位于同一个所述子像素在所述衬底上的正投影内。

13.根据权利要求10所述的阵列基板，其特征在于，所述第一导电层还包括：所述子像素中的薄膜晶体管的栅极，以及与所述栅极电连接的栅线；

所述有源层图案还包括：所述子像素中的薄膜晶体管的有源层；

所述第二导电层还包括：所述子像素中的薄膜晶体的第一极和第二极，以及与所述第一极电连接的数据线；

所述平坦层还具有连接过孔；

所述像素电极层还包括：所述子像素中的像素电极，所述像素电极通过所述连接过孔与所述第二极电连接；

所述支撑图案还具有多个阵列排布的支撑柱。

14.根据权利要求13所述的阵列基板，其特征在于，在所述衬底上正投影与所述像素电极层中的第二条形结构交叠的像素电极具有镂空结构，所述像素电极层中的第二条形结构在所述衬底上的正投影，位于所述镂空结构在所述衬底上的正投影内。

15.根据权利要求11至14任一所述的阵列基板，其特征在于，所述第一导电层还包括：辅助信号线，所述辅助信号线在所述衬底上的正投影与所述子像素中的像素电极在所述衬底上的正投影存在交叠区域，且与所述第一条形结构在所述衬底上的正投影不重合。

16.根据权利要求1至9任一所述的阵列基板，其特征在于，一组所述标尺图案还具有与所述两个标尺结构一一对应的两个标记结构，所述标尺结构相对于对应的标记结构更靠近所述第一拼接显示区。

17.一种液晶面板，其特征在于，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的液晶层，所述阵列基板为权利要求1至16任一所述的阵列基板。