CN116819906B - 设计规则检查方法、光学临近修正方法 - Google Patents
设计规则检查方法、光学临近修正方法 Download PDFInfo
- Publication number
- CN116819906B CN116819906B CN202311075072.8A CN202311075072A CN116819906B CN 116819906 B CN116819906 B CN 116819906B CN 202311075072 A CN202311075072 A CN 202311075072A CN 116819906 B CN116819906 B CN 116819906B
- Authority
- CN
- China
- Prior art keywords
- cells
- same
- hierarchy
- polygon
- design rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 43
- 230000003287 optical effect Effects 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012937 correction Methods 0.000 title claims abstract description 15
- 230000008859 change Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种设计规则检查方法、光学临近修正方法。其中设计规则检查方法，包括：步骤1，找到版图中的所有元胞，将环境相同且种类相同的元胞归类到同一个分级；步骤2，每次执行DRC时，仅对同一个分级中的一个元胞的多边形进行选边及移边操作，然后在同一个分级中相同环境的多边形的对应边上复制相同的移边操作；步骤3，之后对每一个分级的多边形进行检查，将同一个分级中因环境发生变化而导致与其他多边形环境不再相同的多边形从该分级中移除；步骤4，重复步骤2‑3，直至所有DRC完成。本发明采用元胞的概念，只对分级当中的相同环境的一个多边形进行选边以及移边操作，之后相同多边形只需要复制操作即可，从而节省大量的计算资源。
Description
技术领域
本发明涉及半导体制造的技术领域，尤其涉及一种设计规则检查方法、光学临近修正方法。
背景技术
为实现将图形从掩膜版中转移到硅片表面，通常需要经过曝光步骤、显影步骤和显影步骤之后的刻蚀步骤。在曝光步骤中，光线通过掩膜版中透光的区域照射至涂覆有光刻胶的硅片上，光刻胶在光线的照射下发生化学反应。在显影步骤中，利用感光和未感光的光刻胶对显影剂的溶解程度的不同，形成光刻图案，实现图案从掩膜版到光刻胶上的转移。在刻蚀步骤中，基于光刻胶层所形成的光刻图案对硅片进行刻蚀，将掩膜版的图案进一步转移至硅片上。
在半导体制造中，随着设计尺寸的不断缩小，设计尺寸越来越接近光刻成像***的极限，光的衍射效应变得越来越明显，导致最终对设计图形产生光学影像退化，实际形成的光刻图案相对于掩膜版上的图案发生严重畸变，最终在硅片上经过光刻形成的实际图形和设计图形不同，这种现象称为光学邻近效应(OPE：Optical Proximity Effect)。
为了修正光学邻近效应，便产生了光学邻近修正(OPC：Optical ProximityCorrection)。光学邻近修正的核心思想就是基于抵消光学邻近效应的考虑建立光学邻近修正模型，根据光学邻近修正模型设计光掩模图形，这样虽然光刻后的光刻图形相对应光掩模图形发生了光学邻近效应，但是由于在根据光学邻近修正模型设计光掩模图形时已经考虑了对该现象的抵消，因此，光刻后的光刻图形接近于用户实际希望得到的目标图形。最终的掩模图形和目标图形会显著不同，如图1所示，其中黑色线框部分为掩膜图形，阴影部分为目标图形。
而OPC工程师是基于目标图形展开一系列的选边及移边操作，也就是所谓的DRC(Design rule check，设计规则检查)操作。其中选边是根据给定的几何条件选取合规的边，图2给出相应的图示。对于图中的14nm以下的先进工艺技术节点的通孔层，选出具有外部距离小于30纳米的边，然后把所选边往里退5纳米，这就是所谓的选边及移边操作。
现有技术中在进行设计规则检查操作时，对所有多边形上的边逐一开展上述选边及移边的动作。但是当前主要芯片版图尺寸可以达到厘米量级，对所有多边形上的边逐一开展上述选边及移边的动作，将会消耗大量的计算资源，因而现有技术中的设计规则检查操作的效率很低。
发明内容
为了解决现有技术中设计规则检查操作的效率低、计算资源巨大的技术问题，本发明提出了一种设计规则检查方法、光学临近修正方法。
本发明提出的设计规则检查方法，包括：
步骤1，将版图中可重复利用的物理器件实体作为元胞，并找到版图中的所有元胞，对所有元胞进行分级，将环境相同且种类相同的元胞归类到同一个分级；
步骤2，每次执行设计规则检查时，仅对同一个分级中的一个元胞的多边形进行选边及移边操作，然后在同一个分级中的其他元胞的相同环境的多边形的对应边上复制相同的移边操作；
步骤3，在每次的设计规则检查结束之后对每一个分级的多边形进行检查，根据选边时的外部距离，将同一个分级中因环境发生变化而导致与其他多边形环境不再相同的多边形从该分级中移除；
步骤4，重复步骤2至步骤3，直至所有的设计规则检查完成。
进一步，所述步骤1中，若所有元胞中存在孤立的元胞，则对所有元胞进行分级包括以下步骤：
步骤1.1，将所有孤立的元胞归类为一个父类分级；
步骤1.2，将每一个父类分级当中的所有对应的多边形归为一类；
步骤1.3，查找父类分级当中的子分级；
步骤1.4，将每一个子分级作为当前的父类分级返回至步骤1.2，直至每一个父类分级中的所有子分级均被查找完毕。
进一步，物理器件实体包括逻辑器件、逻辑器件组合、版图当中的至少一种。
进一步，所述外部距离小于曝光光学直径，如1-2微米。
本发明提出的光学临近修正方法，采用了上述技术方案的设计规则检查方法。
本发明定义了元胞的概念，找到所有相同元胞，把具有相同的环境的元胞定义为一个分级(hierarchy)。当进行DRC操作时，同一个分级当中只需要选择其中一个元胞中的对应多边形的边进行操作，其余该分级中相同的多边形就可以复制操作，从而节省大量的计算资源。另外，所有分级hierarchy会根据当前DRC操作，找到外部环境因此改变的元胞，并把这些元胞cell从当前分级hierarchy中去除。对留在分级hierarchy中的其中一个元胞cell的对应多边形进行选边及后续的移边操作，并把结果复制到分级hierarchy中的其他元胞cell，从而节省大量的计算资源，这样基本每一次DRC操作都能够节省大量的计算资源。
附图说明
下面结合实施例和附图对本发明进行详细说明，其中：
图1是掩膜图形和目标图形的示意图；
图2是选边示意图；
图3为本发明一个父级元胞的结构示意图；
图4为本发明属于同一个分级的两个元胞的示意图；
图5为SRAM区域及其周边结构示意图；
图6为图5经过一次动态分级后分级的示意图；
图7为图6经过一次动态分级后的分级的示意图；
图8为本发明一实施例的流程图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
由此，本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征，而不是暗示本发明的每个实施方式必须具有所说明的特征。此外，应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的***设计，但是这些特征也可用于其他的未明确说明的组合。由此，除非另有说明，所说明的组合并非旨在限制。
在介绍本发明的具体技术方案之前，先介绍本发明的设计理念。
本发明把实际生产过程中的一个完整的芯片版图看作是一个基于元胞(cell)的分层结构。如图3所示，一般而言整个版图可以用顶层元胞“Top-cell”抽象表示，同时Top-cell也可以看作是一个父级元胞。Top-cell可以包含许多子级元胞（子cell），比如元胞cell-A。元胞cell-A又是一个父级元胞（父级cell），可以包含自己的多边形以及不同的子cell，比如元胞cell-B，元胞cell-C。子cell也可以拥有自己的多边形以及不同的子cell。因此整个版图可以基于元胞cell的概念循环递归地定义。
对于相同的元胞cell，如图3中的元胞cell-A。所有隶属于元胞cell-A的相应的多边形具有相同的形状，它们的差别就是坐标平移，即任意两个元胞cell-A的多边形1的差别仅仅只是坐标平移而已，它们的形状完全相同，同理任意两个元胞cell-A的多边形2、3也是如此。具有相同环境的所有cell-A可以被定义为一个分级(hierarchy)。在相应的多边形上获得选边及移边可以被复制到其他属于相同分级的相应的多边形。
因此，本发明基于元胞cell的版图分级法，把对整个版图中多边形循环迭代转化成对某个分级中多边形的循环迭代，从而实现设计规则检查操作（DRC操作）的加速。本发明的思路是首先把所有相同元胞cell找到，并且这些元胞cell具有相同的环境。我们把这些元胞cell定义为一个分级(hierarchy)。当进行DRC操作的外部距离选边操作时，其中一些元胞cell会看到和其余大部分元胞cell不同的环境。我们就把这些元胞cell从当前分级hierarchy中去除。对留在当前分级hierarchy中的某个元胞cell进行选边及后续的移边操作，并把结果复制到该分级hierarchy中的其他相同环境相同元胞cell，从而节省大量的计算资源。
如图8所示，本发明的设计规则检查方法，具体包括以下步骤。
步骤1，将版图中可重复利用的物理器件实体作为元胞，并找到版图中的所有元胞，对所有元胞进行分级，将环境相同且种类相同的元胞归类到同一个分级。物理器件实体包括逻辑器件、逻辑器件组合、版图当中的至少一种。由于版图上的物理器件其实都是由一层层当中的一个个金属走线构成，因而逻辑器件、逻辑器件的组合以及版图均是由众多多边形构成。一个逻辑器件如与门、与非门等等，均是由一部分多边形构成。同样的，一个加法器、选择器实际上在版图上也是由一个个多边形构成，而包含了众多逻辑器件、逻辑器件的组合的版图，也是由众多多边形构成。例如，可以把环境相同的所有与门作为环境相同且种类相同的元胞归类到同一个分级。
步骤2，每次执行设计规则检查时，仅对同一个分级中的一个元胞的多边形进行选边及移边操作，然后在同一个分级中的其他元胞的相同环境的多边形的对应边上复制相同的移边操作。通过这种方式，可以大量减少每一次的设计规则检查时的初次选边、移边的计算量，从而减轻***负担。而之后的复制操作，也无需再进行计算，只需要复制之前的操作就行。
步骤3，在每次的设计规则检查结束之后对每一个分级的多边形进行检查，根据选边时的外部距离，将同一个分级中因环境发生变化而导致与其他多边形环境不再相同的多边形从该分级中移除。该步骤实现的是动态分级，由于执行了一次选边以及移边操作以后，会导致原来环境相同的位于同一个分级的相同元胞的有些元胞的环境发生了变化，因而需要把这些元胞移除出去，从而使得分级中剩下的元胞的多边形依旧可以复制某一个多边形的操作，从而减少计算量。
步骤4，重复步骤2至步骤3，直至所有的设计规则检查完成。设计规则检查一般需要进行多次，每一次的操作都会使得版图上的一些多边形发生变化，因而通过步骤3的动态分级，从而使得复制操作在每一次的设计规则检查中都可以得到应用，从而大大减少计算量。
在一个实施例中，如果当前需要进行设计规则检查的版图的所有元胞中存在孤立的元胞，则上述步骤1中对所有元胞进行分级包括以下步骤。
步骤1.1，将所有孤立的元胞归类为一个父类分级，例如图4的元胞cell-A。
步骤1.2，将每一个父类分级当中的所有对应多边形归为一类，这里指的对应多边形为直接归属于该父类分级的多边形，不包含子类分级的多边形，例如将元胞cell-A当中的多边形1、多边形2、多边形3归为一类。
步骤1.3，查找父类分级当中的子分级，以图4为例，查找元胞cell-A的子分级，可以找到元胞cell-B，元胞cell-C。
步骤1.4，将每一个子分级作为当前的父类分级返回至步骤1.2，那么继续查找元胞cell-B的子分级，查到最底下一级之后，再继续查找元胞cell-C的子分级，直到查到最底下一级，即直至每一个父类分级中的所有子分级均被查找完毕，则把所有元胞都进行了分级。
继续以图4为例，对本发明进行进一步的说明。
图4中的元胞cell-A，是由许多孤立元胞cell构成。所谓孤立元胞，是指一个元胞
外部范围()内没有其他的图形。这里为光学直径(optical diameter, OD)，两个元胞
cell-A之间的相邻边的距离l＞OD。对一个曝光***光学直径是给定的，一般在1-2微米。版
图内多边形的一条边移动而造成的影响范围不会超过光学直径。因此基于外部距离选边不
超过光学直径。
按照以下步骤来对图4的元胞进行处理。
步骤S1，把所有孤立的cell-A归类成一个父类分级(parent hierarchy)。Cell-A中所有对应的多边形1、多边形2、多边形3归为一类。
步骤S2，把元胞cell-A中的子cell，如元胞cell-B，归类成一个子分级(parenthierarchy)。该子分级中所有对应的多边形归为一类。
步骤3，如果元胞cell-B中还有自己的子cell，就递归执行步骤S2-步骤S3，直到把元胞cell-A内所有的多边形完成归类。
被归成一类的多边形遵守相同的选边规则，并作相同的移边动作。在作DRC时用上述方法能够采用基于分层的选边及移边操作，和基于单独多边形的传统DRC相比能够节省大量的计算资源。
除了图4所列举的例子以外，还有一种普通的情况，那就是相同类型的元胞不是处于孤立的环境，那么就必须对整个版图采用动态分级方法。
下面使用图5所示的SRAM区域及其周边结构作为例子来说明。图5中左侧黑色的多边形为逻辑单元，右侧规则的多边形则为SRAM cell，即静态随机存取记忆单元。
一个SRAM区域可以包含许多重复单元，每个静态随机存取记忆单元具有完整存储
功能。每个静态随机存取记忆单元可被视作一个元胞cell。最外层SRAM cell往外部探测距
离,假设SRAM cell的边长为，我们假定。最外层SRAM cell和其余内层SRAM cell
所看到的环境不同。那么按照以下的步骤进行动态分级。
步骤201，找到所有相同的元胞cells，并且周围环境相同的元胞cells归为一个分级hierarchy。如图5所示的SRAM区域及其周边结构来说，在第一次进行设计规则检查操作时，由于最外层SRAM cell和其余内层SRAM cell所看到的环境不同。因而每一个最外层的SRAM cell都是独立存在的，而所有内层SRAM cell可以归为一个分级。
那么在第一次进行设计规则检查操作时，需要对每一个最外层SRAM cell和内层SRAM cell当中的任意一个（例如内层SRAM cell—S）进行选边以及移边操作，然后其他内层SRAM cell再复制一下内层SRAM cell—S的操作即可。
步骤202，再次进行设计规则检查操作时，根据选边时外部距离所看的环境不同，把那些异于其他元胞cells的特殊元胞cells从当前分级hierarchy中移除。
以图6为例，原本图5的原始分级经过一次选边及移边操作以后，变成了图6的分级状态。最外层SRAM cell依旧每一个均是独立的，而从外往内数第二层SRAM cell由于环境发生了变化，它不再与第三层以及以内的SRAM cell的环境相同，因而第二层SRAM cell的每一个也变成了独立的，不再属于原来的分级，需要从原来的分级中去除。
也就是说，如图5所示的SRAM 结构，所有内层SRAM cell归为一个分级。外层的
SRAM单元被剔除在外，每个外层SRAM单元都只能作为独立个体，而无法被归入任何分级。而
经过一次选边移边操作之后。假定外部检测距离为,(,为SRAM单元边长)，那么需要
将第二层SRAM cell从原先的分级(hierarchy)中移除，如图6所示。其原因就是当前第二层
SRAM单元向外看到的环境和其余内层SRAM cell所看到的环境不同。
那么，这次的选边移边操作所涉及到的元胞包含了最外层的每一个元胞以及第二层的每一个元胞，以及当前分级当中的任意一个元胞，之后再对当前分级当中的其他元胞的相同多边形的对应边进行复制操作即可。
这样在整个分级hierarchy中，对于一个元胞cell中的多边形polygon进行选边及后续移边操作。整个分级hierarchy中其他多边形polygon上的相应边复制上述移边操作。这样就能节省大量的计算资源。
步骤203，基于上述DRC结果，再做一次DRC外部距离检测的动作，假定外部检测距
离为,(,为SRAM单元边长)，如图6所示。由于此时第三层SRAM cell向外看到第二
层SRAM ell，而第二层SRAM cell整体而言不构成分层结构，所以第三层SRAM cell向外看
到的环境和其余内层SRAM cell所看到的环境不同。这时将第三层SRAM cell从原先的分级
(hierarchy)中移除，如图7所示。在后续的选边操作过程中，如果在SRAM分级中的边被选中
并作位移。则把上述动作复制到SRAM分级中其他所有相应的边。这样就能节省大量的计算
资源。
本发明基于上述技术方案，同时还保护光学临近修正方法，该光学临近修正方法采用了上述技术方案的设计规则检查方法。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种设计规则检查方法，其特征在于，包括：
步骤1，将版图中可重复利用的物理器件实体作为元胞，并找到版图中的所有元胞，对所有元胞进行分级，将环境相同且种类相同的元胞归类到同一个分级；
步骤2，每次执行设计规则检查时，仅对同一个分级中的一个元胞的多边形进行选边及移边操作，然后在同一个分级中的其他元胞的相同环境的多边形的对应边上复制相同的移边操作；
步骤3，在每次的设计规则检查结束之后对每一个分级的多边形进行检查，根据选边时的外部距离，将同一个分级中因环境发生变化而导致与其他多边形环境不再相同的多边形从该分级中移除；
步骤4，重复步骤2至步骤3，直至所有的设计规则检查完成；
所述物理器件实体包括存储器件、逻辑器件、逻辑器件组合、版图当中的至少一种，所述物理器件实体具有多边形。
2.如权利要求1所述的设计规则检查方法，其特征在于，所述步骤1中，若所有元胞中存在孤立的元胞，则对所有元胞进行分级包括以下步骤：
步骤1.1，将所有孤立的元胞归类为一个父类分级；
步骤1.2，将每一个父类分级当中的所有对应的多边形归为一类；
步骤1.3，查找父类分级当中的子分级；
步骤1.4，将每一个子分级作为当前的父类分级返回至步骤1.2，直至每一个父类分级中的所有子分级均被查找完毕。
3.如权利要求1所述的设计规则检查方法，其特征在于，所述外部距离小于曝光光学直径。
4.一种光学临近修正方法，其特征在于，采用了如权利要求1至3任意一项的设计规则检查方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311075072.8A CN116819906B (zh) | 2023-08-25 | 2023-08-25 | 设计规则检查方法、光学临近修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311075072.8A CN116819906B (zh) | 2023-08-25 | 2023-08-25 | 设计规则检查方法、光学临近修正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116819906A CN116819906A (zh) | 2023-09-29 |
| CN116819906B true CN116819906B (zh) | 2023-11-28 |
Family
ID=88139486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311075072.8A Active CN116819906B (zh) | 2023-08-25 | 2023-08-25 | 设计规则检查方法、光学临近修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116819906B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200604870A (en) * | 2004-05-07 | 2006-02-01 | Mentor Graphics Corp | Integrated circuit layout design methodology with process variation bands |
| US9904756B1 (en) * | 2015-03-31 | 2018-02-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3686367B2 (ja) * | 2001-11-15 | 2005-08-24 | 株式会社ルネサステクノロジ | パターン形成方法および半導体装置の製造方法 |
| US7729529B2 (en) * | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
| US8304172B2 (en) * | 2009-11-12 | 2012-11-06 | Advanced Micro Devices, Inc. | Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations |
-
2023
- 2023-08-25 CN CN202311075072.8A patent/CN116819906B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200604870A (en) * | 2004-05-07 | 2006-02-01 | Mentor Graphics Corp | Integrated circuit layout design methodology with process variation bands |
| US9904756B1 (en) * | 2015-03-31 | 2018-02-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116819906A (zh) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560766B2 (en) | Method and apparatus for analyzing a layout using an instance-based representation | |
| US6978437B1 (en) | Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same | |
| US8977989B2 (en) | Handling of flat data for phase processing including growing shapes within bins to identify clusters | |
| US20020144230A1 (en) | System and method for correcting design rule violations in a mask layout file | |
| US8959471B2 (en) | Integrated circuit having adaptive via sizing | |
| US7216331B2 (en) | Resolving phase-shift conflicts in layouts using weighted links between phase shifters | |
| US6782517B2 (en) | Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block | |
| US6782524B2 (en) | Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file | |
| US6782516B2 (en) | System and method for eliminating design rule violations during construction of a mask layout block | |
| CN111458974B (zh) | 一种加速版图处理的方法及*** | |
| US20060200790A1 (en) | Model-based SRAF insertion | |
| US9672320B2 (en) | Method for integrated circuit manufacturing | |
| KR20010024113A (ko) | 마스크 묘사 시스템에서 데이터 계층 유지보수를 위한방법 및 장치 | |
| US6493866B1 (en) | Phase-shift lithography mapping and apparatus | |
| US20090037861A1 (en) | Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage | |
| CN114201939A (zh) | 用于修复布局违规的方法和*** | |
| KR100497917B1 (ko) | 패턴 형성 방법, 이 패턴 형성에 이용되는 노광용 마스크및 그 제조 방법 | |
| CN116819906B (zh) | 设计规则检查方法、光学临近修正方法 | |
| CN113495424B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
| US20050005256A1 (en) | Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file | |
| Kobayashi et al. | Automated hot-spot fixing system applied for metal layers of 65 nm logic devices | |
| CN115600541A (zh) | 目标版图图形的形成方法 | |
| JP3378302B2 (ja) | フォトマスク設計方法及び設計装置 | |
| US7097945B2 (en) | Method of reducing critical dimension bias of dense pattern and isolation pattern | |
| JP2018124380A (ja) | マスクパターンの検査方法、マスクの製造方法および半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |