CN1168128C - 关键尺寸测试条的结构 - Google Patents
关键尺寸测试条的结构 Download PDFInfo
- Publication number
- CN1168128C CN1168128C CNB001342746A CN00134274A CN1168128C CN 1168128 C CN1168128 C CN 1168128C CN B001342746 A CNB001342746 A CN B001342746A CN 00134274 A CN00134274 A CN 00134274A CN 1168128 C CN1168128 C CN 1168128C
- Authority
- CN
- China
- Prior art keywords
- pattern
- test
- crystalline substance
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种关键尺寸测试条的结构，制作于晶方之间的一测试区上，此结构中包含一底层与图案化的一关键材料层的一部分，其中底层位于测试区内的基底的一部分上，底层的厚度约与一晶方内的基底表面的高度差异相同，而关键材料层位于晶方与测试区上。在位于晶方、底层与“测试区内的底层以外的基底”上的关键材料层中，分别具有晶方图案、第一测试图案与第二测试图案，其分别由晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案而得。这些光掩模图案都具有型态相同的图形，且都具有第一图形宽度。
Description
本发明涉及一种光刻腐蚀工艺(Lithography & Etching Process)的监测工具的结构，且特别是涉及一种关键尺寸测试条(Critical Dimension Bar；CDBar)的结构。
在半导体(Semiconductor)制造工艺的各阶段中，光刻腐蚀工艺是最重要的一个环节，其中光刻工艺的目的在欲图案化的材料层上形成图案化的光致抗蚀剂层(Photo Resist Layer)；而蚀刻制程则是以此图案化光致抗蚀剂层为掩模(Mask)蚀刻暴露出的材料层，以形成图案化的材料层。当所形成的图案化材料层的图形宽度是此电子元件特性的重要参数时(或此图形宽度是各图案化晶片层中最小者时)，此宽度即称为关键尺寸(Critical Dimension；CD)，而此材料层可称为关键材料层。由于关键尺寸的变化对电子元件的特性有重大的影响，所以关键尺寸的误差必须严加控制在一定范围之内，以免降低元件的品质。
请参照图1，在一般的光刻腐蚀工艺中，为监测图案化的关键材料层的关键尺寸误差情形，常会在晶片100上各晶方110之间的切割线(Scribe Line，即各晶方110间的粗点线)上同时形成具有简单关键材料层图案的关键尺寸测试条120。这是因为晶方110表面的集成电路图案通常十分复杂，使其上图案化的关键材料层的关键尺寸不易直接测得，所以必须先测量关键尺寸测试条120上简单关键材料层图案的关键尺寸，再据以推得晶方110上关键材料层图案的关键尺寸。
请参照图2A，其所绘示为现有关键尺寸测试条120的结构剖面示意图，而其制造过程亦大略叙述如下。首先，在未形成关键材料层之前各层的光刻腐蚀工艺中，所使用的光掩模上都不具有关键尺寸测试条120的图案，所以关键尺寸测试条120的基底200的表面是平坦的。接着，在晶方上形成未图案化的关键材料层时，此关键尺寸测试条120的基底200上即同时覆盖一层关键材料层210。接下来进行一光刻工艺，其中关键尺寸测试条120上方光致抗蚀剂层(未显示)以“与晶方上图案同类型(此处以孔洞状图案为例)”的测试光掩模图案来曝光，此测试光掩模图案与晶方光掩模图案的图形宽度相同，但其图形排列较为简单，以利于关键尺寸测试条120上测试图案的关键尺寸的测量。
请续参照图2A，在显影、光致抗蚀剂烘干等后续处理步骤与蚀刻制程后，即会于关键材料层210中形成测试开口220a。由于关键尺寸测试条120与晶方区域都以同样图形宽度的图案曝光，且都接受相同的后处理步骤与蚀刻制程，故只要测量关键尺寸测试条120上测试开口220a的关键尺寸，即可推得晶方110上开口的关键尺寸。
然而，请参照图3A，在一般制造工艺中，当关键材料层210形之前，晶方110区域的基底300必然已经过许多不同的图案化步骤，使得基底300表面的高低起伏甚为明显。因此，当光致抗蚀剂层215涂布于关键材料层210上再加以曝光时，基底300高处(P位置)与低处(Q位置)的光致抗蚀剂层215底部的焦点偏移量(Focus Offset)，即两处的光致抗蚀剂层215底部与曝光光源聚焦处的距离就会有差异。是故，请参照图3B，P位置与Q位置的图案化光致抗蚀剂层215的开口宽度，也就是蚀刻制程后关键材料层210的开口220b与220c的关键尺寸d1与d2即会有差异。
如上所述，由于关键尺寸测试条120在前段步骤中并未形成前层的图案，故其基底200(图2A)表面是平坦的，而无法模拟晶方110的基底300表面的高低起伏。因此，关键尺寸测试条120上的测试开口220a只有一种关键尺寸，而无法监测晶方110上关键材料层210中开口220b与220c的关键尺寸差异，此为现有关键尺寸测试条结构的问题之一。
另外，现有技术的问题之二请参照图2B，其所绘为现有关键尺寸测试条120的上视图。如图2B所示，在现有关键尺寸测试条120的测试图案中，仅具有距离甚远的数个测试开口220a，所以无法用来监测芯片上关键材料层中开口220b/c排列较密时的关键尺寸偏差情形，此偏差现象因曝光时相邻孔洞光掩模图形的透射光互相干扰所致。
本发明提出一种关键尺寸测试条的结构，其可解决现有关键尺寸测试条的问题，亦即能用来监测表面有高低起伏，以及图形分布有疏密之分的“晶方关键材料层图案”的关键尺寸。此结构制作于一基底上的一测试区中，且该测试区位于数个晶方之间，而此结构包含一底层与图案化的一关键材料层的一部分。其中底层位于测试区内的基底的一部分之上，此底层的厚度约与一晶方的表面的高度差异相同，且测试区内的该底层以外的该基底称作一低位区；而关键材料层覆盖于晶方与此测试区上，其中在芯片、测试区内的底层与低位区上的关键材料层中，分别具有晶方图案、第一测试图案与第二测试图案，其分别由晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案而得。这些光掩模图案都具有同类型的图形，且都具有第一图形宽度。
本发明并提出一种关键尺寸测试条的制造方法，其制作于一基底上的一测试区中，且位于数个晶方之间，此方法的步骤如下：首先于测试区内的基底的一部分上，以及每一晶方内的基底的一部分上形成一底层，而该测试区内未形成该底层的部分称作一低位区。接着于晶方与此测试区上形成共形的一关键材料层，再使用具有芯片光掩模图案、第一测试光掩模图案与第二测试光掩模图案的光掩模进行曝光，以分别于晶方、测试区内的底层与低位区上方的关键材料层中形成芯片图案、第一测试图案与第二测试图案，其中芯片光掩模图案、第一测试光掩模图案与第二测试光掩模图案的图形型态相同，且都具有第一图形宽度。
另外，在上述的关键尺寸测试条的结构与制造方法中，当晶方图案中包含有图形疏密程度不同的第一种区域与第二种区域时，第一测试图案与第二测试图案还可包括具有相同图形疏密程度的两种区域，以准确地模拟出晶方上图形分布密度的变化对关键材料层的关键尺寸的影响。
此外，在上述本发明的关键尺寸测试条的结构与制造方法中，关键材料层例如为一绝缘层，此时晶方图案为接触窗开口或介层洞的图案；此关键材料层又例如为一导体层，而此时晶方图案为栅极线或导线的图案。
本发明再提出一种监测关键尺寸偏差的方法，其使用前述本发明所提出的关键尺寸测试条来进行，而其方法为分别测量关键尺寸测试条上的第一测试图案与第二测试图案中图形的关键尺寸，再加以比较，以推得晶方图案中图形的关键尺寸的偏差值。另外，如果晶方图案中包含有图形疏密程度不同的第一种与第二种区域，且第一与第二测试图案中亦具有相同图形疏密程度的两种区域时，此方法分别测量第一测试图案与第二测试图案中，第一种与第二种区域中的关键尺寸，以推得对应的各部分晶方图案中关键尺寸的偏差值。
如上所述，本发明所提出的关键尺寸测试条的结构具有如下好处。其一，由于在本发明的关键尺寸测试条的设计中，以一底层来模拟晶方表面的高度差距，并在底层上与另一部分的基底上分别形成第一与第二测试图案，所以可以用来测量高低起伏的晶方表面上关键尺寸的误差值。其二，由于在晶方表面关键材料层的图形分布有疏密之分时，本发明的关键尺寸测试条上的第一与第二测试图案还包括有疏密程度相同的两种区域，故其能确实反映芯片上关键材料层的关键尺寸变化。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1所绘示为晶片上各晶方与各关键尺寸测试条的相关位置。
图2A-2B所绘示为现有关键尺寸测试条的结构，其中图2A为其剖面图，图2B为其上视图。
图3A-3B所绘示为晶方表面有高低起伏时，于其上形成关键材料层后再进行光刻腐蚀工艺的示意图。
图4A-C所绘示为本发明第一实施例中，在对应的晶方上依序形成场氧化层、多晶硅栅极线、绝缘层与绝缘层中接触窗开口的情形。
图5A-5C所绘示为本发明第一实施例的关键尺寸测试条的制造流程剖面图。
图6所绘示为一般光刻腐蚀工艺中，关键尺寸大小与聚焦偏移量(FocusOffset)的关系示意图。
图7所绘示为本发明第一实施例中，关键尺寸测试条的测试开口图案有疏密之分时的结构示意图。
图8A-8B所绘示为本发明的第二实施例中，在对应的晶方上依序形成场氧化层与多晶硅栅极线的情形。
图9A-9B所绘示为本发明第二实施例的关键尺寸测试条的制造流程剖面图。
图10所绘示为本发明第二实施例中，关键尺寸测试条的多晶硅栅极线图案有疏密之分时的结构示意图。
图式的标号说明：
100：晶片(Wafer)
110、402、802：晶方(Die)
120、404、704、804、904：关键尺寸测试条(CD Bar)
200、300、400、700、800、900：基底
210：关键材料层(Critical Layer)
215、460、860：光致抗蚀剂层(Photo Resist Layer)
220a、470c、470d、710a、710b、710c、710d：测试开口
220b、220c：开口(Opening)
410：垫氧化层(Pad Oxide)
420：掩模层(Mask Layer)
425：掩模层开口
430a、830a：场氧化层(Field Oxide；FOX)
430b、705、830b、930：热氧化层
440a、440b、840a、840b：多晶硅栅极线
440c、706、840：多晶硅层
450、708：绝缘层(Insulating Layer)
470a、470b：接触窗开口(Contact Opening)
840c、840d：测试线
940a、940b：稀疏测试线区
940c、940d：密集测试线区
a，b：光致抗蚀剂深度
d1、d2、α，β，α′，β′，α1，α2，β1，β2，u，v，u′，v′，u1，u2，v1，v2：关键尺寸(Critical Dimension；CD)
δ1，δ2：测试开口间距
m1，m2：测试线间距
P、Q：位置标号
第一实施例
在本发明的第一实施例中，将说明用来监测接触窗开口关键尺寸的关键尺寸测试条的结构及制作过程，其以图5A-5C为辅；而对应的晶方上各层的结构及制作过程说明以图4A-4C为辅。
请参照图4A与图5A，首先同时在晶方402与关键尺寸测试条404的基底400上形成垫氧化层410，再于晶方402与关键尺寸测试条404的垫氧化层410上形成掩模层420，其材质例如为氮化硅(SiN)。然后于晶方402的垫氧化层410与掩模层420中形成掩模层开口425，同时图案化关键尺寸测试条404的垫氧化层410与掩模层420，以暴露出关键尺寸测试条404的基底400的一部分。接着进行一高温氧化步骤(Thermal Oxidation)，以在掩模层开口425中的基底400上形成场氧化层(Field Oxide；FOX)430a，同时在关键尺寸测试条404的基底400的暴露出部分形成热氧化层430b。由于场氧化层430a与热氧化层430b于同时形成，故二者厚度大致相同。
请参照图4B与图5B，接着于晶方420与关键尺寸测试条404上形成共形的多晶硅层(未显示)并加以图案化，以于晶方402的基底400上形成多晶硅栅极线440a，其跨越过场氧化层430a的部分标号为440b；同时于关键尺寸测试条404的热氧化层430b上形成多晶硅层440c。由于多晶硅栅极线440a、440b与多晶硅层440c由共形的多晶硅层图案化而得，故其厚度都相同。接着于晶方402与关键尺寸测试条404上形成共形的绝缘层450，再于晶方402与关键尺寸测试条404上涂布光致抗蚀剂层460。
请参照图4C与图5C，接着图案化位于晶方402与关键尺寸测试条404上的光致抗蚀剂层460，以于其中形成数个光致抗蚀剂层开口。此图案化过程中所使用的光掩模(未显示)具有晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案，此三者分别对应晶方402、关键尺寸测试条404高位区(多晶硅层440c的区域)与低位区(多晶硅层440c以外的基底400区域)上所欲形成的图形。上述三种光掩模图案都为接触窗开口型态的图案，且三者的图形宽度都相同。
请参照图4C与图5C，接下来以图案化的光致抗蚀剂层460为掩模蚀刻绝缘层450，以同时达成下列四目的：
(1).在多晶硅栅极线440a两侧的绝缘层450中形成接触窗开口470a；
(2).在晶方402的多晶硅栅极线440b上方的绝缘层450中形成接触窗开口470b；
(3).在关键尺寸测试条404的基底400上方的绝缘层450中形成测试开口470c；并且
(4).在关键尺寸测试条404的多晶层440c上方的绝缘层450中形成测试接触窗开口470d。
请继续参照图4B与图5B，由于场氧化层430a与热氧化层430b的厚度大致相同，且多晶硅栅极线440a、440b与多晶硅层440c的厚度都相同，而共形的绝缘层450的厚度亦各处都同，所以关键尺寸测试条404的基底400上方绝缘层450的上缘位置亦与多晶硅栅极440a两侧绝缘层450的上缘位置齐平，且多晶硅层440c上方绝缘层450的上缘位置亦与多晶硅栅极440b上方绝缘层450的上缘位置齐平。因此，请继续参照图4C与图5C，在进行光刻腐蚀工艺后，关键尺寸测试条404的测试开口470c与多晶硅栅极线440a两侧接触窗开口470a具有相同的关键尺寸α，且多晶硅层440c上方测试开口470d与多晶硅栅极线440b上方接触窗开口470b具有相同的关键尺寸β。
由于接触窗开口470a与测试开口470c的关键尺寸相同，且接触窗开口470b与测试开口470d的关键尺寸相同，所以测量测试开口470c与470d的关键尺寸α与β即可知接触窗开口470a与470b的关键尺寸。请参照图4B、5B与图6，当α与β的值甚为靠近时，表示曝光光源的聚焦位置，即聚焦偏移量为0处在晶方402上“低位区(基底400区域)的绝缘层450的上缘位置”与“高位区(多晶硅栅极线440b区域)的绝缘层450的上缘位置”之间，亦即在关键尺寸测试条404上“低位区(基底400区域)的绝缘层450的上缘位置”与“高位区(多晶硅层404c区域)的绝缘层450的上缘位置”之间，此处即为优选的位置。反之，当两个关键尺寸的值相差甚多时，即表示曝光光源的聚焦位置在晶方402(关键尺寸测试条404)低位区的绝缘层450的上缘位置以下(聚焦偏移量小于0处，即图6中α′与β′所在位置)，或是在高位区的绝缘层450的上缘位置以上(聚焦偏移量大于0处)，此时晶片的位置即须调整，以改变曝光光源在其上的聚焦位置，而使晶方上低位区与高位区的接触窗开口470a与470b具有差异最少的关键尺寸。
再者，请参照图7，除了前述具有单纯分布型态的接触窗开口图案的关键尺寸测试条以外，此处尚举出另一种关键尺寸测试条704的结构，其形成方式与前述图5A-5C所绘示者相同，不过其高位区(多晶硅层706的区域，此多晶硅层706下方尚有热氧化层705)与低位区(基底700)上绝缘层708的接触窗开口图案中，都再区分出接触窗开口疏密程度不同的二种区域，此二种区域的接触窗开口宽度距离比(Duty Ratio)与晶方上绝缘层中接触窗开口的宽度距离比相同。另外，在之前图案化绝缘层708的过程中，所使用的光掩模具有晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案，此三者分别对应晶方、关键尺寸测试条704高位区(多晶硅层706区域)与低位区(基底700区域)上将形成的图形，这三种光掩模图案都为接触窗开口的型态，且这三种光掩模图案的图形宽度都相同，并都可区分出图形疏密程度不同的二种区域。
请继续参照图7，关键尺寸测试条704上图案可分为四个区域，其中图左的低位区(基底700区域)中具有：
1.稀疏排列的接触窗开口710a，其关键尺寸为α1，间距为δ1，且接触窗开口宽度距离比α1∶δ1例如为1∶3.0，以模拟晶方的低位区中孤立的接触窗开口；以及
2.紧密排列的接触窗开口710b，其关键尺寸为α2，间距为δ2，且接触窗开口宽度距离比α2∶δ2例如为1∶1.5，以模拟晶方的低位区中紧邻的接触窗开口。
而图右的高位区(多晶硅层706区域)中则有：
3.紧密排列的接触窗开口710c，其关键尺寸为β2，间距为δ2，且接触窗开口宽度距离比β2∶δ2例如为1∶1.5，以模拟晶方的高位区中紧邻的接触窗开口。
4.并具有稀疏排列的接触窗开口710d，其关键尺寸为β1，间距为δ1，且接触窗开口宽度距离比β1∶δ1例如为1∶3.0，以模拟晶方的高位区中孤立的接触窗开口。
这样则晶方高低处的紧邻接触窗开口与孤立接触窗开口的关键尺寸，都可由关键尺寸测试条704上的关键尺寸α1、α2、β1与β2推得，并进而以所得的关键尺寸来判定是否需要调整曝光时的聚焦位置。
如上所述，由于在本发明的第一实施例中，于关键尺寸测试条404(704)的部分基底400(700)上形成热氧化层430b(705)，并接着于此热氧化层430b(705)上形成多晶硅层440c(706)，然后再覆上共形的绝缘层450(708)，所以关键尺寸测试条404(704)表面的高度差距与晶方402相同。因此，藉由在关键尺寸测试条404(704)上的绝缘层450(708)中所形成的测试开口470c(710a/b)与470d(710c/d)的测量，即可以推得晶方402的绝缘层450中所形成的接触窗开口470a与470b关键尺寸的变化。另外，当晶方402的绝缘层450中接触窗开口图案有疏密之分时，本发明第一实施例的关键尺寸测试条704高位区与低位区的接触窗开口图案亦包含疏(710a与710d)密(710b与710c)两种区域，故能确实模拟出晶方上接触窗开口的关键尺寸变化。
第二实施例
此第二实施例中将说明具有线状图形的关键尺寸测试条的结构及其制作过程，并以图8A-8B为辅；而对应的晶方上各层的结构及其制作过程说明以图9A-9B为辅。
请参照图8A与图9A，首先以热氧化法同时在晶方802与关键尺寸测试条804的基底800上形成场氧化层830a与热氧化层830b，由于场氧化层830a与热氧化层830b同时形成，故二者厚度大致相同。接着于晶方802与关键尺寸测试条804上形成共形的多晶硅层840，再于晶方802与关键尺寸测试条804的多晶硅层840上形成光致抗蚀剂层860。
请参照图8B与图9B，接着进行一光刻工艺以图案化光致抗蚀剂层860，此图案化过程中所使用的光掩模具有晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案，此三者分别对应晶方802、关键尺寸测试条804高位区(热氧化层830b的区域)与低位区(关键尺寸测试条804的基底800区域)上将形成的图形，这三种光掩模图案都为线状型态，且这三种光掩模图案的图形宽度都相同。
请续参照图8B与图9B，接着以图案化的光致抗蚀剂层860为掩模蚀刻下方的多晶硅层840，以于晶方802的基底800上形成多晶硅栅极线840a，其跨越过场氧化层830a上方的部分为840b；同时于关键尺寸测试条804的基底800上形成线状多晶硅层840c，且在关键尺寸测试条804的热氧化层830b上形成线状多晶硅层840d。
请同时参照图8A与图9A，由于场氧化层830a与热氧化层830b的厚度大致相同，且共形多晶硅层840的厚度各处都同，所以晶方802与关键尺寸测试条804的高位区(场氧化层830a区域与热氧化层830b区域)的多晶硅层840上缘位置齐平。另外，晶方802与关键尺寸测试条804低位区(即基底800表面)的多晶硅层840的上缘位置也是齐平的。因此，“关键尺寸测试条804的基底800上的线状多晶硅层840c”与“晶方802的基底800上的多晶硅栅极线840a”会具有相同的关键尺寸u，且“关键尺寸测试条804的热氧化层830b上方线状多晶硅层840d”与“晶方802的场氧化层830a上方的多晶硅栅极线840b”会具有相同的关键尺寸v。
接着请同时参照图8B与图9B，由于线状多晶硅层840c与多晶硅栅极线840a的关键尺寸相同，且线状多晶硅层840d与多晶硅栅极线840b的关键尺寸相同，所以量测线状多晶硅层840c与840d的宽度u与v即可得多晶硅栅极线840a与840b的关键尺寸。请再参照图6的示意图，当u与v的值甚为靠近时，表示曝光光源的聚焦位置在晶方802上“低位区(基底800区域)的多晶硅层840的上缘位置”与“高位区(场氧化层830a)的多晶硅层840的上缘位置”之间，亦即在关键尺寸测试条804上“低位区(基底800区域)的多晶硅层840的上缘位置”与“高位区(场氧化层830b区域)的多晶硅层840的上缘位置”之间，此即为优选位置。反之，当两个关键宽度的值相差甚多时，即表示曝光光源的聚焦位置在晶方820(关键尺寸测试条804)低位区的多晶硅层840上缘位置以下(聚焦偏移量小于0处，即图6中u′与v′所在位置)，或是在高位区的多晶硅层840上缘位置以上(聚焦偏移量大于0处)，此时晶片的位置即须调整以改变曝光光源在其上的聚焦位置，而使晶方802上低位区与高位区的多晶硅栅极线840a与840b的关键尺寸差异降至最低。
此外，请参照图10，除了前述具有孤立的多晶硅栅极线的关键尺寸测试条之外，此处尚显示本发明第二实施例的另一种关键尺寸测试条904，其形成方式与前述图9A-9B所绘示者相同，不过其上的高位区(图右热氧化层930区域)与低位区(图左基底900区域)上的线状多晶硅层图案中都再区分出图形疏密程度不同的二种区域，此二种区域的图形疏密程度与晶方图案的图形疏密程度相同。另外，在之前图案化多晶硅层的过程中，所使用的光掩模具有晶方光掩模图案、第一测试光掩模图案与第二测试光掩模图案，此三者分别对应晶方、关键尺寸测试条904高位区(热氧化层930区域)与低位区(基底900区域)上将形成的图形，这三种光掩模图案都为线状型态，且这三种光掩模图案的线状图形宽度都相同，并都可区分出图形疏密程度不同的二种区域。
请继续参照图10，关键尺寸测试条904的图案可分为四个区域，其中图左的低位区(基底900区域)中有：
1.稀疏排列的线状多晶硅层图案940a，其中线状多晶硅层宽度为u1，间距为m2，且线宽距离比u1∶m2例如为1∶4.0，以模拟晶方的低位区中孤立的多晶硅栅极线；以及
2.紧密排列的线状多晶硅层图案940c，其中线状多晶硅层宽度为u2，间距为m1，且线宽距离比u2∶m1例如为1∶2.0，以模拟晶方的低位区中紧邻的多晶硅栅极线。
而图右的高位区(热氧化层930区域)中则有：
3.紧密排列的线状多晶硅层图案940d，其中线状多晶硅层宽度为v2，间距为m1，且线宽距离比v2∶m1例如为1∶2.0，以模拟晶方的高位区中紧邻的多晶硅栅极线；以及
4.稀疏排列的线状多晶硅层图案940b，其中线状多晶硅层宽度为v1，间距为m2，且线宽距离比v1∶m2例如为1∶4.0，以模拟晶方的高位区中孤立的多晶硅栅极线。
这样则晶方高位区与低位区的紧邻多晶硅栅极线与孤立多晶硅栅极线的关键尺寸，都可由对应的关键尺寸测试条904上线状多晶硅层图案940a、940c、940b与940b中的线宽u1、u2、v1与v2推得，并进而以所得的关键尺寸来判定是否需要调整曝光时的聚焦位置。
如上所述，由于在本发明第二实施例的关键尺寸测试条的设计中，于关键尺寸测试条804(904)上形成热氧化层830b(930)，再于此热氧化层830b(930)上形成共形的多晶硅层840(940)，所以关键尺寸测试条804(904)表面的高度差异与晶方802表面的高度差距相同。因此，藉由关键尺寸测试条804(904)的基底800(900)与热氧化层830b(930)上线宽u(u1、u2)与v(v1、v2)的测量，即可得知晶方804上多晶硅栅极线840a与840b的关键尺寸的变化。另外，当晶方表面多晶硅栅极线的图案有疏密之分时，本发明的关键尺寸测试条904的高位区与低位区的测试图案亦包含疏(940a与940b)密(940c与940d)两种，而能确实反映晶方上关键材料层的关键尺寸变化。
综上所述，本发明的二优选实施例所提出的关键尺寸测试条的结构具有如下好处。其一，由于在本发明优选实施例的关键尺寸测试条的设计中，以一底层(热氧化层+多晶硅层，或仅有热氧化层)来模拟晶方表面的高度差距，并在底层上与另一部分基底上的关键材料层中分别形成接触窗开口型态(或线状)的测试图案，所以可以用来测量高低起伏的晶方表面上接触窗开口(或线状)图案的关键尺寸的误差值。其二，由于在晶方表面关键材料层的接触窗开口型态(或线状)图形分布有疏密之分时，本发明的关键尺寸测试条上高位区与低位区的接触窗开口型态(或线状)测试图案亦包含有疏密程度相同的两种区域，所以其能确实反映晶方上关键材料层的关键尺寸变化。
虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求所界定。
Claims (22)
1.一种关键尺寸测试条的结构，适用于一基底，该基底上区分出多个晶方与该多个晶方间的一测试区，而该结构制作于该测试区上，其中每一该多个晶方上都可区分出多个第一晶方区域与多个第二晶方区域，其中每一该多个第一晶方区域内的该基底的高度都为一第一高度，每一该多个第二晶方区域内的该基底的高度都为一第二高度，且该测试区内的该基底的高度为一第三高度，其中该第二高度大于该第一高度，且该第三高度等于该第一高度，该结构包括：
一底层，其位于该测试区内的该基底的一部分之上，且该底层的厚度约等于该第一高度与该第二高度之差，而该测试区内的该基底的另一部分称作一低位区；以及
图案化的一关键材料层的一部分，该关键材料层位于该多个晶方与该测试区上，且该关键材料层的厚度各处都同，其中
每一该多个晶方、该测试区中的该底层与该低位区上方的该关键材料层中，分别具有一晶方图案、一第一测试图案与一第二测试图案，其分别由一晶方光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案的图形型态相同，且都具有相同的图形宽度。
2.如权利要求1所述的关键尺寸测试条的结构，其中该关键材料层为一绝缘层，且该晶方图案为接触窗开口或介层洞的图案。
3.如权利要求1所述的关键尺寸测试条的结构，其中该关键材料层为一导体层，且该晶方图案为栅极线或导线的图案。
4.如权利要求1所述的关键尺寸测试条的结构，其中在该晶方图案、该第一测试图案与该第二测试图案中，都可再区分出图形疏密程度不同的一第一种区域与一第二种区域，该第一种区域平均具有一第一图形宽度间距比，且该第二种区域平均具有一第二图形宽度间距比。
5.如权利要求1所述的关键尺寸测试条的结构，该晶方图案为接触开口图案，而该多个晶方内的该基底上形成有多个场氧化层与多个多晶硅栅极线，该多个多晶硅栅极线跨过该多个场氧化层上方；
该底层包括一热氧化层与一多晶硅层：
该热氧化层位于该测试区内的该基底的一部分之上，该热氧化层的厚度与该多个氧化层的厚度相同，而该测试区内的该基底的另一部分称作一低位区；
该多晶硅层仅位于该热氧化层上，该多晶硅层的厚度与该多个多晶硅栅极线的厚度相同；
该关键层为一绝缘层，该绝缘层位于该多个晶方与该测试层之上，且该绝缘层的厚度各处都相同；以及
在该多个晶方、该测试区内的该多晶硅层与该低位区上方的该绝缘层中，分别具有接触窗开口形态的一芯片图案、一第一测试图案与一第二测试图案，其分别由一芯片光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案都具有相同的图形宽度。
6.如权利要求5所述的关键尺寸测试条的结构，其中在该芯片图案、该第一测试图案与该第二测试图案中，都可以区分出接触窗开口疏密程度不同的一第一种区域与一第二种区域，该第一种区域平均具有一第一接触窗开口宽度距离比，而该第二种区域平均具有一第二接触窗开口宽度距离比。
7.如权利要求6所述的关键尺寸测试条的结构，其中该第一接触窗开口宽度距离比为1∶3，且该第二接触窗开口宽度距离比为1∶1.5。
8.如权利要求1所述的关键尺寸测试条的结构，其中该晶方图案为栅极线图案，而该多个晶方上形成有多个场氧化层与跨过该多个场氧化层上方的多个多晶硅栅极线；
该底层包括一热氧化层与图案化的一第一线状多晶硅层：
该热氧化层位于该测试区内的该基底的一部分之上，且该热氧化层的厚度与该多个氧化层的厚度相同，而该测试区内的该基底的另一部分称作一低位区；
该第一线状多晶硅层具有一第一测试图案，且该第一线状多晶硅层位于该热氧化层上；
该关键层为一第二线状多晶硅层，其具有一第二测试图案，且该第二线状多晶硅层位于该低位区内的该基底上；其中
该第一线状多晶硅层与该第二线状多晶硅层的厚度相同，且该多个多晶硅栅极线、该第一测试图案与该第二测试图案分别由具有线状图形的一晶方光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案都具有相同的线状图形宽度。
9.如权利要求8所述的关键尺寸测试条的结构，其中在该多个多晶硅栅极线的图案、该第一测试图案与该第二测试图案中，都可以再区分出线状图形疏密程度不同的一第一种区域与一第二种区域，该第一种区域平均具有一第一图形宽度距离比，而该第二种区域平均具有一第二图形宽度距离比。
10.如权利要求9所述的栅极线关键尺寸测试条的结构，其中该第一图形宽度距离比为1∶4.0，且该第二图形宽度距离比为1∶2.0。
11.一种监测关键尺寸偏差的方法，适用于一基底，该基底上区分出多个晶方与该多个晶方间的一测试区，该方法包括下列步骤：
形成一底层于该测试区内的该基底的一部分之上，同时形成一图案化底层于每一该多个晶方内的该基底上，该图案化底层与该底层的材质及厚度都同，而该测试区内的该基底的另一部分称作一低位区；
于该多个晶方与该测试区之上形成图案化的一关键材料层，该关键材料层的厚度各处都同，其中每一该多个晶方、该测试区中的该底层与该低位区上方的该关键材料层中，分别具有一晶方图案、一第一测试图案与一第二测试图案，其分别由一晶方光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案的图形型态相同，且都具有相同的图形宽度；以及
分别测量该第一测试图案与该第二测试图案中图形的关键尺寸，再加以比较，以推得该晶方图案中图形关键尺寸的偏差值。
12.如权利要求11所述的检测关键尺寸偏差的方法，其中该晶方图案为接触窗开口图案，则该方法包括下列步骤：
形成多个场氧化层于该多个晶方内的该基底上，同时形成一热氧化层于该测试区内的该基底的一部分之上，该热氧化层的厚度与该多个场氧化层的厚度相同，而该测试区内的该基底的另一部分称作一低位区；
形成多个多晶硅栅极线于该多个晶方内的该基底上，同时形成一多晶硅层于该热氧化层上，其中该多个多晶硅栅极线跨过该多个场氧化层上方，且该多晶硅层的厚度与该多个多晶硅栅极线的厚度相同；
形成图案化的一绝缘层于该多个晶方与该测试区之上，该绝缘层的厚度各处都相同，其中在该多个晶方、该测试区内的该多晶硅层与该低位区上方的该绝缘层中，分别具有接触窗开口型态的一芯片图案、一第一测试图案与一第二测试图案，其分别由一芯片光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案都具有相同的图形宽度；以及
分别测量该第一测试图案与该第二测试图案中接触窗开口的关键尺寸，再加以比较，以推得该芯片图案中接触窗开口的关键尺寸的偏差值。
13.如权利要求11所述的监测关键尺寸偏差的方法，其中该晶方图案为栅极线图案，则该方法包括下列步骤：
形成多个场氧化层于该多个晶方内的该基底上，同时形成一热氧化层于该测试区内的该基底的一部分之上，该热氧化层的厚度与该多个场氧化层的厚度相同，而该测试区内的该基底的另一部分称作一低位区；
形成多个多晶硅栅极线于该多个些晶方之上，同时形成图案化的一第一线状多晶硅层于该热氧化层上，并同时形成图案化的一第二线状多晶硅层于该低位区内的该基底上，其中该多个多晶硅栅极线跨过该多个场氧化层上方，该第一线状多晶硅层具有一第一测试图案，该第二线状多晶硅层具有一第二测试图案，且该多个多晶硅栅极线、该第一测试图案与该第二测试图案分别由具线状图形的一晶方光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案而得，该多个光掩模图案都具有相同的线状图形宽度；以及
分别测量该第一测试图案与该第二测试图案的关键尺寸，再加以比较，以推得该多个多晶硅栅极线的关键尺寸的偏差值。
14.一种关键尺寸测试条的制造方法，适用于一基底，该基底上区分出多个晶方与该多个晶方间的一测试区，该方法包括下列步骤：
形成一底层于该测试区内的该基底的一部分之上，以及每一该多个晶方内的该基底的一部分之上，而该测试区内的该底层以外的该基底称作一低位区；
形成共形的一关键材料层于该多个晶方与该测试区之上；
使用具有一芯片光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案的光掩模进行曝光，以分别于该多个晶方、该测试区内的该底层与该低位区上方的该关键材料层中形成一晶方图案、一第一测试图案与一第二测试图案，其中该晶方光掩模图案、该第一测试光掩模图案与一第二测试光掩模图案的图形型态都相同，且都具有相同的图形宽度。
15.如权利要求14所述的关键尺寸测试条的制造方法，其中该关键材料层为一绝缘层，且该第一图案为接触窗开口或介层洞的图案。
16.如权利要求14所述的关键尺寸测试条的制造方法，其中该关键材料层为一多晶硅层，且该第一图案为栅极线或导线的图案。
17.如权利要求14所述的关键尺寸测试条的制造方法，其中在该芯片图案、该第一测试图案与该第二测试图案中都可再区分出图形疏密程度不同的一第一种区域与一第二种区域，该第一种区域平均具有一第一图形宽度距离比，而该第二种区域平均具有一第二图形宽度距离比。
18.如权利要求17所述的关键尺寸测试条的制造方法，其中该关键材料层为一绝缘层，且该第一图案为接触窗开口或介层洞的图案。
19.如权利要求17所述的关键尺寸测试条的制造方法，其中该关键材料层为一多晶硅层，且该第一图案为栅极线或导线的图案。
20.一种接触窗开口关键尺寸测试条的制造方法，适用于一基底，该基底上区分出多个晶方与该多个晶方间的一测试区，且该方法包括下列步骤：
形成图案化的一场氧化层于每一该多个晶方内的该基底的一部分之上，同时形成一热氧化层于该测试区内的该基底的一部分之上，而该测试区内的该热氧化层以外的该基底称作一低位区；
形成多个多晶硅栅极线于该多个晶方上，该多个多晶硅栅极线跨过该多个场氧化层上方，并同时形成一多晶硅层于该测试区内的该热氧化层上；
形成共形的一绝缘层于该多个晶方与该测试区上；以及
使用具有一晶方光掩模图案、一第一测试光掩模图案与一第二测试光掩模图案的光掩模进行曝光，以分别于该多个晶方、该多晶硅层与该低位区上方的该绝缘层中，形成一晶方图案、一第一测试图案与一第二测试图案，其中该多个光掩模图案都为接触窗开口型态的图案，且都具有相同的图形宽度。
21.如权利要求20所述的接触窗开口关键尺寸测试条的制造方法，其中在该晶方图案、该第一测试图案与该第二测试图案中都可再区分出接触窗开口疏密程度不同的一第一种区域与一第二种区域，该第一种区域平均具有一第一接触窗开口宽度距离比，而该第二种区域平均具有一第二接触窗开口宽度距离比。
22.如权利要求21所述的接触窗开口关键尺寸测试条的制造方法，其中该第一接触窗开口宽度距离比为1∶3，且该第二接触窗开口宽度距离比为1∶1.5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001342746A CN1168128C (zh) | 2000-11-29 | 2000-11-29 | 关键尺寸测试条的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001342746A CN1168128C (zh) | 2000-11-29 | 2000-11-29 | 关键尺寸测试条的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1355557A CN1355557A (zh) | 2002-06-26 |
| CN1168128C true CN1168128C (zh) | 2004-09-22 |
Family
ID=4596135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001342746A Expired - Lifetime CN1168128C (zh) | 2000-11-29 | 2000-11-29 | 关键尺寸测试条的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1168128C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147654B2 (en) | 2016-10-20 | 2018-12-04 | Nxp Usa, Inc. | Package materials monitor and method therefor |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101006491A (zh) * | 2004-09-27 | 2007-07-25 | Idc公司 | 测量和建模显示器中的功率消耗 |
| CN102738058B (zh) * | 2011-04-01 | 2014-08-27 | 无锡华润上华半导体有限公司 | 有源区的形成方法和sti沟槽的形成方法 |
| CN103187402B (zh) * | 2011-12-31 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、冲洗工艺的冲洗时间判定方法 |
| CN103852044B (zh) * | 2012-12-05 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 硅基工艺中制作光纤对准基座阵列的在线量测方法 |
| CN107045259B (zh) * | 2016-02-05 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 包含有监测图形的掩膜版以及监测方法 |
| CN110277370B (zh) * | 2018-03-14 | 2020-11-03 | 长鑫存储技术有限公司 | 关键尺寸测试条图形结构、光掩模及材料层 |
| CN110364447B (zh) * | 2018-04-10 | 2021-07-09 | 无锡华润上华科技有限公司 | 半导体工艺的关键尺寸的监测结构及监测方法 |
| CN113506759B (zh) * | 2021-06-28 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 关键尺寸在线监控结构的形成方法 |
-
2000
- 2000-11-29 CN CNB001342746A patent/CN1168128C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147654B2 (en) | 2016-10-20 | 2018-12-04 | Nxp Usa, Inc. | Package materials monitor and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1355557A (zh) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1088525C (zh) | 光掩膜及其制造方法 | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| CN1168128C (zh) | 关键尺寸测试条的结构 | |
| US6665858B2 (en) | Manufacturing method of semiconductor device | |
| CN1497953A (zh) | 固体摄像装置 | |
| CN101079385A (zh) | 器件和形成器件的方法以及掩模 | |
| CN1215531C (zh) | 掩模的制造方法 | |
| CN1925149A (zh) | Tab用带载体及其制造方法 | |
| KR100689709B1 (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| KR20020072044A (ko) | 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법 | |
| CN1201376C (zh) | 半导体装置的制造方法 | |
| JP2009116124A (ja) | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| US6350994B1 (en) | Structure of critical dimension bar | |
| CN101046636A (zh) | 判定半导体工艺条件的方法 | |
| TWI298514B (en) | Method for photolithography in semiconductor manufacturing | |
| CN1272770C (zh) | 用于制造薄膜磁头的方法 | |
| JP2008135564A (ja) | フォトダイオード | |
| US9397012B2 (en) | Test pattern for feature cross-sectioning | |
| JP2007242862A (ja) | 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法 | |
| CN1269600A (zh) | 改进的对准标记图案和重叠精度测量图案及其形成方法 | |
| JP3380941B2 (ja) | 線幅管理パターンおよびこれを用いた線幅管理方法 | |
| TWI789254B (zh) | 選擇光刻製程的方法及半導體處理系統 | |
| US6602723B1 (en) | Method of integrating scatterometry metrology structures directly into die design | |
| JP2001326173A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040922 |
|
| CX01 | Expiry of patent term |