CN116781047B - 适于高圧域的比较器 - Google Patents
适于高圧域的比较器 Download PDFInfo
- Publication number
- CN116781047B CN116781047B CN202310971207.2A CN202310971207A CN116781047B CN 116781047 B CN116781047 B CN 116781047B CN 202310971207 A CN202310971207 A CN 202310971207A CN 116781047 B CN116781047 B CN 116781047B
- Authority
- CN
- China
- Prior art keywords
- tube
- input
- nmos tube
- nmos
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种比较器,尤其是一种适于高圧域的比较器。按照本发明提供的技术方案,所述适于高圧域的比较器,所述比较器包括:比较器本体,包括输入对管以及与所述输入对管适配连接的负载单元,其中,利用所述输入对管接收待比较的输入信号IN1以及输入信号IN2;限压保护单元组,包括若干用于对输入对管限压保护的限压保护单元,其中,限压保护单元组内的限压保护单元与输入对管中的输入管一一对应并适配连接,以利用限压保护单元将所连接输入管的栅源电压限制不高于所述输入管的耐压值。本发明能适于高圧域的比较,提高比较器的比较精度与可靠性。
Description
技术领域
本发明涉及一种比较器,尤其是一种适于高圧域的比较器。
背景技术
比较器是一种应用十分广泛的模拟电路,其工作原理是比较两个输入信号的大小,并通过输出高、低电平来表示比较结果。比较器可大致分为电流比较器和电压比较器,以电压比较器最为常见。
电压比较器通常应用于模数转换电路、电源电压保护电路、振荡器电路等,电路设计时需要考虑失调、迟滞、速度、功耗等指标。对于高压域比较器的设计,还需关注电路的耐压能力。目前基于CMOS工艺的比较器电路,因其场效应晶体管的栅极和源极之间的耐压较小,导致高压比较器的设计较为困难。
一种传统比较器的电路结构如图1所示,是通过电阻R1~电阻R4将高压输入信号IN1、输入信号IN2先进行分压处理,然后再将降压后的电压信号V1、电压信号V2分别接到比较器U1的输入端。其中,电阻R1与电阻R3的比值等于电阻R2与电阻R4的比值,因此,电压信号V1与输入信号IN1的比值等于电压信号V2与输入信号IN2的比值。
工作时,若输入信号IN1大于输入信号IN2,则表明电压信号V1大于电压信号V2,则比较器U1输出低电平;若输入信号IN1小于输入信号IN2,则表明电压信号V1小于电压信号V2,则比较器U1输出高电平。
对图1的比较器电路,只需要四个电阻和一个低压域比较器U1即可实现对两个高压信号进行比较处理,结构简单易实现。但是,这种电路由于采用电阻分压方式,会产生漏电流(输入信号IN1、输入信号IN2均为电压信号,在电阻上会产生电流),为了降低漏电流,通常会将电阻设计的非常大,进而导致电路面积增加。
此外,通过电阻分压的方式进行降压处理,会因电阻失配和噪声恶化输入信号的线性度,导致比较结果不准确。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种适于高圧域的比较器,其能适于高圧域的比较,提高比较器的比较精度与可靠性。
按照本发明提供的技术方案,所述适于高圧域的比较器,所述比较器包括:
比较器本体,包括输入对管以及与所述输入对管适配连接的负载单元,其中,利用所述输入对管接收待比较的输入信号IN1以及输入信号IN2;
限压保护单元组,包括若干用于对输入对管限压保护的限压保护单元,其中,限压保护单元组内的限压保护单元与输入对管中的输入管一一对应并适配连接,以利用限压保护单元将所连接输入管的栅源电压限制不高于所述输入管的耐压值;
所述限压保护单元包括两个依次串接的限压隔离型NMOS管,其中,所述两个依次串接的限压隔离型NOMS管包括第一限压隔离型NMOS管以及第二限压隔离型NMOS管;
第一限压隔离型NMOS管的栅极端、漏极端与所对应输入管的栅极端连接,第一限压隔离型NMOS管的衬底、源极端与第二限压隔离型NMOS管的栅极端以及漏极端连接,所述第二限压隔离型NMOS管的衬底、源极端与所对应输入管的源极端连接。
所述限压保护单元内还包括漏电保护NMOS管,其中,所述漏电保护NMOS管的栅极端、源极端以及衬底均与第二限压隔离型NMOS管的源极端、所述第二限压隔离型NMOS管的衬底连接;
漏电保护NMOS管的漏极端与所述限压保护单元所对应输入管的源极端连接。
在输入对管中每个输入管的栅极端均连接一限流电阻,输入管的栅极端利用所连接的限流电阻接收输入信号IN1或输入信号IN2,以利用所述限流电阻对限压保护单元限流保护。
所述比较器本体内还包括用于提供工作电流的偏置电流单元,其中,
所述偏置电流单元包括电流源Iref以及与所述电流源Iref适配连接的电流镜,电流源Iref通过电流镜与输入对管中输入管的源极端适配连接。
所述电流镜包括PMOS管M5以及PMOS管M6,其中,
PMOS管M5的栅极端、PMOS管M6的栅极端以及PMOS管M6的漏极端均与通过电流源Iref接地,PMOS管M6的源极端以及PMOS管M5的源极端均与电源VDD连接,PMOS管M5的漏极端与输入对管中输入管的源极端以及限压保护单元适配连接。
输入对管包括PMOS输入管M1以及PMOS输入管M2,PMOS输入管M1的源极端与PMOS输入管M2的源极端连接;
负载单元包括NMOS管M3以及NMOS管M4,其中,NMOS管M3的栅极端、NMOS管M3的漏极端、NMOS管M4的栅极端与PMOS输入管M1的漏极端连接,NMOS管M4的漏极端与PMOS输入管M2的漏极端连接,并形成比较器本体的输出端OUT;
NMOS管M3的源极端以及NMOS管M4的源极端接地。
输入对管包括PMOS输入管M1以及PMOS输入管M2,PMOS输入管M1的源极端与PMOS输入管M2的源极端连接;
负载单元包括NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10,其中,
NMOS管M7的漏极端与NMOS管M7的栅极端、NMOS管M9的栅极端、NMOS管M10的漏极端以及PMOS输入管M1的漏极端连接,并形成差分输出端OUT1;
NMOS管M8的漏极端与NMOS管M8的栅极端、NMOS管M10的栅极端、NMOS管M9的漏极端以及PMO输入管M2的漏极端连接,并形成差分输出端OUT2;
NMOS管M7的源极端、NMOS管M8的源极端、NMOS管M9的源极端以及NMOS管M10的源极端均接地。
NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10相应的导电沟道宽长比相同。
本发明的优点:对输入对管中的输入管,利用一限压保护单元与所述输入管的源极端与所述输入管的栅极端适配连接,以利用限压保护单元内依次串接的限压隔离型NMOS管将所连接输入管的栅源电压限制不超过所述输入管的耐压值。
当限压保护单元内依次串接的限压隔离型NMOS管导通时,通过漏电保护NMOS管与限压隔离型NMOS管配合,可实现输入管处于自保护状态。
采用带有正反馈的NMOS有源负载作为负载单元,一方面可以增加比较器增益进而提升比较器的精度,另一方面因为是低阻抗有源负载,可以确保比较器的电源处在高压域时有源负载上的电压较小,负载不会被高压打坏,也即所述比较器能适于高圧域的比较,且可提高比较器的比较精度与可靠性。
附图说明
图1为现有电压比较器的一种实施例示意图。
图2为本发明比较器的一种实施例示意图。
图3为本发明比较器的另一种实施例示意图。
图4为本发明比较器的第三种实施例示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了提高比较器的比较精度与可靠性,对适于高圧域的比较器,本发明的一种实施例中,所述比较器包括:
比较器本体,包括输入对管以及与所述输入对管适配连接的负载单元,其中,利用所述输入对管接收待比较的输入信号IN1以及输入信号IN2;
限压保护单元组,包括若干用于对输入对管限压保护的限压保护单元,其中,限压保护单元组内的限压保护单元与输入对管中的输入管一一对应并适配连接,以利用限压保护单元将所连接输入管的栅源电压限制不高于所述输入管的耐压值;
所述限压保护单元包括两个依次串接的限压隔离型NMOS管,其中,所述两个依次串接的限压隔离型NOMS管包括第一限压隔离型NMOS管以及第二限压隔离型NMOS管;
第一限压隔离型NMOS管的栅极端、漏极端与所对应输入管的栅极端连接,第一限压隔离型NMOS管的衬底、源极端与第二限压隔离型NMOS管的栅极端以及漏极端连接,所述第二限压隔离型NMOS管的衬底、源极端与所对应输入管的源极端连接。
具体地,比较器本体即为可实现比较功能的电路,一般地,比较器本体包括输入对管以及与所述输入对管适配连接的负载单元,通过输入对管用于接收待比较的输入信号IN1以及输入信号IN2,由上述说明可知,输入信号IN1、输入信号IN2可为电压信号。
图2~图4中示出了输入对管的一种实施例,图中,输入对管包括PMOS输入管M1以及PMOS输入管M2,也即PMOS输入管M1、PMOS输入管M2为输入对管中的两个输入管。PMOS输入管M1的源极端与PMOS输入管M2的源极端连接,利用PMOS输入管M1的栅极端接收输入信号IN1,利用PMOS输入管M2的栅极端接收输入信号IN2。当然,具体实施时,输入对管还可以采用其他的实施形式,具体可根据需要选择,以能满足对输入信号IN1、输入信号IN2的接收与比较为准。
本技术领域人员周知,当输入信号IN1远大于输入信号IN2,PMOS输入管M1的栅源电压会非常大,以至于会导致PMOS输入管M1损坏;或者,输入信号IN2远大于输入信号IN1时,PMOS输入管M2的栅源电压会非常大,以至于会导致PMOS输入管M2损坏。此处,PMOS输入管M1的栅源电压具体是指PMOS输入管M1栅极端与所述PMOS输入管M1源极端电压的差值,PMOS输入管M2的栅源电压的具体情况与PMOS输入管M1栅源电压的情况相一致。
为了避免输入对管中PMOS输入管M1、PMOS输入管M2因输入信号、输入信号IN2导致的损坏,本发明的一种实施例中,至少利用一限压保护单元对一输入对管中的输入管限压保护,如至少利用一个限压保护单元对PMOS输入管M1限压保护,同时,利用一个限压保护单元对PMOS输入管M2限压保护。
限压保护单元组内限压保护单元的数量一般为两个,两个限压保护单元分别与PMOS输入管M1、PMOS输入管M2对应适配连接,此时,利用与PMOS输入管M1对应的限压保护单元,可将PMOS输入管的栅源电压限制为不高于PMOS输入管M1的耐压值,通过限压保护单元的限压达到对PMOS输入管M1保护的目的,PMOS输入管M2的限压保护情况可参考PMOS输入管M1的说明。
当限压保护单元组内限压保护单元的数量多于两个时,至少选择两个限压保护单元分别与PMOS输入管M1、PMOS输入管M2适配连接,具体适配连接的情况可参考上述说明。其余的限压保护单元,可与PMOS输入管M1或PMOS输入管M2采用相同的连接配合,此时,存在并联分布的限压保护单元。一般地,限压保护单元组内限压保护单元的数量优选为两个,即实现限压保护单元分别与PMOS输入管M1、PMOS输入管M2对应适配连接。
此外,PMOS输入管M1的耐压值、PMOS输入管M2的耐压值一般可根据所采用PMOS管的特性参数确定,当选定PMOS输入管M1以及PMOS输入管M2后,可选择相应的限压保护单元,以便对所述PMOS输入管M1以及PMOS输入管M2保护,提高比较器工作时的可靠性。
本发明的一种实施例中,每个限压保护单元采用相同的形式,也即均至少包括两个依次串接的限压隔离型NMOS管,将两个限压隔离型NMOS管串接可实现对所对应输入管的栅源电压的箝位。对两个依次串接的限压隔离型NMOS管,具体为第一限压隔离型NMOS管以及第二限压隔离型NMOS管,也即通过第一限压隔离型NMOS管与第二限压隔离型NMOS管串接可形成一限压保护单元。
图2、图3和图4中示出了利用限压保护单元采用两个依次串接限压隔离型NMOS管的一种实施例,当然,限压保护单元内还可以包括多个限压隔离型NMOS管,当采用多个限压隔离型NMOS管时,多个限压隔离型NMOS管也许依次串接,且利用多个限压隔离型NMOS管进行限压保护时,将对应连接输入管的栅源电压依然不能高于所述输入管的耐压值。
图2和图3中,输入对管中的输入管分别为PMOS输入管M1以及PMOS输入管M2时,其中,与PMOS输入管M1对应的限压保护单元,包括NMOS管Mn1以及NMOS管Mn2,此时,利用NMOS管Mn1形成第一限压隔离型NMOS管,利用NMOS管Mn2形成第二限压隔离型NMOS管。同时,与PMOS管输入管M2对应的限压保护单元,包括NMOS管Mn3以及NMOS管Mn4,此时,利用NMOS管Mn3形成第一限压隔离型NMOS管,利用NMOS管Mn4形成第二限压隔离型NMOS管。
NMOS管Mn1、NMOS管Mn2、NMOS管Mn3以及NMOS管Mn4与PMOS输入管M1、PMOS输入管M2对应的连接形式可参考上述限压保护单元的说明以及图2~图4的图示情况。
本发明的一种实施例中,所述比较器本体内还包括用于提供工作电流的偏置电流单元,其中,
所述偏置电流单元包括电流源Iref以及与所述电流源Iref适配连接的电流镜,电流源Iref通过电流镜与输入对管中输入管的源极端适配连接。
图2中还示出了在比较器本体偏置电流单元与输入对管的连接配合,利用偏置电流单元可提供整个比较器的工作电流。图2中,所述电流镜包括PMOS管M5以及PMOS管M6,其中,
PMOS管M5的栅极端、PMOS管M6的栅极端以及PMOS管M6的漏极端均与通过电流源Iref接地,PMOS管M6的源极端以及PMOS管M5的源极端均与电源VDD连接,PMOS管M5的漏极端与输入对管中输入管的源极端以及限压保护单元适配连接。
具体实施时,电流源Iref所提供的电流大小可根据需要选择。比较器用于高圧域时,具体是指电源VDD作为高压的电源,一般地,电源VDD所提供高压的电压范围可为10V~30V,电源VDD所提供的电压范围可根据需要选择,以能满足比较器的应用场景需求为准。
图2中,PMOS管M5的漏极端与PMOS管M1的源极端、PMOS管M2的源极端、NMOS管Mn2的源极端、NMOS管Mn2的衬底、NMOS管Mn4的源极端以及NMOS管Mn4的衬底连接。
此外,图2中示出了负载单元的一种实施例,具体地,负载单元包括NMOS管M3以及NMOS管M4,其中,NMOS管M3的栅极端、NMOS管M3的漏极端、NMOS管M4的栅极端与PMOS输入管M1的漏极端连接,NMOS管M4的漏极端与PMOS输入管M2的漏极端连接,并形成比较器本体的输出端OUT;
NMOS管M3的源极端以及NMOS管M4的源极端接地。
由上述说明以及图2中比较器的电路形式可知,图2中的比较器没有电阻分压,则不会发生在电阻分压下的漏电以及信号失真风险。利用NMOS管Mn1、NMOS管Mn2可对PMOS输入管M1进行限压保护,利用NMOS管Mn3、NMOS管Mn4可对PMOS输入管M2进行限压保护,提高比较器工作时的可靠性。
图2中的比较器,当输入信号IN1远大于输入信号IN2时,PMOS输入管M1的栅源电压差非常大,NMOS管Mn1以及NMOS管Mn2均处于导通状态,基于MOS管的特性,PMOS输入管M1的栅源电压差会被箝位,选择NMOS管Mn1、NMOS管Mn2串接形成的箝位电压小于PMOS管M1管耐压值,即可实现对PMOS输入管M1的限压保护。同理,当输入信号IN2远大于输入信号IN1时,利用NMOS管Mn3以及NMOS管Mn4对PMOS输入管M2的保护,利用NMOS管Mn3以及NMOS管Mn4对PMOS输入管M2保护的情况可参考利用NMOS管Mn1以及NMOS管Mn2对PMOS输入管M1的限压保护说明。
由上述说明可知,电源VDD可提供高压的电压,且提供的电压大于低压NMOS管M3、NMOS管M4相对应的耐压值,虽然NMOS管M3、NMOS管M4相对应的漏端分别接在PMOS输入管M1、PMOS输入管M2相对应的漏极端,电源VDD的电压被PMOS管M5和PMOS输入管M1、PMOS输入管M2分去一部分电压,但是由于NMOS管M4的漏极端是高阻节点,电流流经这个高阻节点仍然可能产生过高的电压,也即NMOS管M4存在被击穿的可能。
为了提高负载电路工作的可靠性且提高比较器的比较精度,本发明的一种实施例中,负载单元包括NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10,其中,
NMOS管M7的漏极端与NMOS管M7的栅极端、NMOS管M9的栅极端、NMOS管M10的漏极端以及PMOS输入管M1的漏极端连接,并形成差分输出端OUT1;
NMOS管M8的漏极端与NMOS管M8的栅极端、NMOS管M10的栅极端、NMOS管M9的漏极端以及PMO输入管M2的漏极端连接,并形成差分输出端OUT2;
NMOS管M7的源极端、NMOS管M8的源极端、NMOS管M9的源极端以及NMOS管M10的源极端均接地。
图3和图4中示出了采用相同输入对管的情况下,负载单元的另一种实施例,其中,所述负载单元为采用带有正反馈的NMOS有源负载,图中,NMOS管M9的漏极端以及NMOS管M10的漏极端均为低阻节点,由于NMOS管M7和NMOS管M8均采用二极管连接方式(栅极和漏极相连),NMOS管M10的高输出阻抗与NMOS管M7的低输出阻抗并联依然还是低输出阻抗,NMOS管M9的高输出阻抗与NMOS管M8的低输出阻抗并联同样也是低输出阻抗,此时,可保证工作时,NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10不会被击穿损害。
另外,作为比较器的负载,交叉耦合的NMOS管M9和NMOS管M10提供负的输出阻抗-2/gm9,10(NMOS管M9和NMOS管M10具有相同导电沟道的导电沟道宽长比,且有gm9=gm10=gm9,10),而NMOS管M7和NMOS管M8提供正的输出阻抗2/gm7,8(NMOS管M7和NMOS管M8具有相同导电沟道的导电沟道宽长比,且有gm7=gm8=gm7,8),当NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10相应的导电沟道宽长比相同时,该输出阻抗将会非常大,进而可提升比较器的精度。具体地,gm为NMOS管的跨导,如gm9为NMOS管M9的跨导,其他的情况可参考NOMS管M9的说明,此处不再赘述。
对图3中的比较器,当PMOS输入管M1的栅极电压小于所述PMOS输入管M1的源极电压时,NMOS管Mn1以及NMOS管Mn2均处于导通状态,这将导致流经NMOS管Mn1、NMOS管Mn2的电流流向输入信号IN2,从而干扰到输入信号IN2。
同理,当PMOS输入管M2的栅极电压小于所述PMOS输入管M2的源极电压时,NMOS管Mn3以及NMOS管Mn4均处于导通状态,这将导致流经NMOS管Mn3、NMOS管Mn4的电流流向输入信号IN1,从而干扰到输入信号IN1。此外,限压保护单元内的限压隔离型NMOS管均导通时,导通电流可能烧毁所述限压保护单元内的限压隔离型NMOS管。
为了防止漏电干扰到输入信号IN1、输入信号IN2,本发明的一种实施例中,所述限压保护单元内还包括漏电保护NMOS管,其中,所述漏电保护NMOS管的栅极端、源极端以及衬底均与第二限压隔离型NMOS管的源极端、所述第二限压隔离型NMOS管的衬底连接;
漏电保护NMOS管的漏极端与所述限压保护单元所对应输入管的源极端连接。
具体实施时,在每个限压保护单元内至少包括一个漏电保护NMOS管,具体地,漏电保护NMOS管可与限压保护NMOS管采用相同的器件形式。图4中示出了漏电保护NMOS管的一种实施例,图中,NMOS管Mn1所在限压保护单元内的漏电保护NMOS管为NMOS管Mn5,NMOS管Mn3所在限压保护内的漏电保护NMOS管为NMOS管Mn6,NMOS管Mn5、NMOS管Mn6与输入对管内输入管以及所在限压保护单元内限压隔离型NMOS管间的连接形式可参考上述说明以及图4的示例。
图4中,PMOS输入管M1的栅极端与限流电阻R5的一端连接,限流电阻R5的另一端接收输入信号IN1,PMOS输入管M2的栅极端与限流电阻R6的一端连接,限流电阻R6的另一端接收输入信号IN2。限流电阻R5、限流电阻R6的阻值可根据需要选择,以能避所需的限流为准。
对图4示出的比较器,当输入信号IN1远大于输入信号IN2时,PMOS输入管M1的栅源电压差比较大,此时,PMOS输入管M1的栅极电压远大于源极电压,NMOS管Mn1、NMOS管Mn2、NMOS管Mn5都处于导通状态,PMOS输入管M1的栅源电压被箝位住,从而保护PMOS输入管M1不被高压打坏。同时,NMOS管Mn3、NMOS管Mn4也处于导通状态,但NMOS管Mn6处于截止状态,PMOS输入管M2的源极到栅极的电流通路被切断,NMOS管Mn1、NMOS管Mn2和NMOS管Mn5导通产生的电流不会流到PMOS输入管M2的栅极,该电流和PMOS管M5上的电流经PMOS输入管M2的沟道流到地,PMOS输入管M2处于自保护状态。
当输入信号IN2远大于输入信号IN1时,PMOS输入管M2的栅源电压差比较大,此时,PMOS输入管M2的栅极电压远大于所述PMOS输入管M2的源极电压,NMOS管Mn3、NMOS管Mn4、NMOS管Mn6都处于导通状态,PMOS输入管M2的栅源被箝位住,从而保护PMOS输入管M2不被高压打坏。同时,NMOS管Mn1、NMOS管Mn2处于导通状态,但NMOS管Mn5处于截止状态,PMOS输入管M1的源极到栅极的电流通路被切断,NMOS管Mn3、NMOS管Mn4和NMOS管Mn6导通产生的电流不会流到PMOS输入管M1的栅极,该电流和PMOS管M5上的电流经PMOS输入管M1的沟道流到地,PMOS输入管M1处于自保护状态。
当输入信号IN1和输入信号IN2相差不大时,其限压保护单元内会有很微弱的漏电流,也即会有微弱的漏电流通过NMOS管Mn1、NMOS管Mn2以及NMOS管Mn5,同时,也会有微弱的漏电流通过NMOS管Mn3、NMOS管Mn4以及NMOS管Mn6,但具体实施时,通过合理设计MOS管的尺寸,可以进一步减少漏电流的影响,也即可忽略漏电流的影响,具体设计MOS管尺寸的情况,以能减少漏电流影响为准,此处不再赘述。
Claims (8)
1.一种适于高圧域的比较器,其特征是,所述比较器包括:
比较器本体,包括输入对管以及与所述输入对管适配连接的负载单元,其中,利用所述输入对管接收待比较的输入信号IN1以及输入信号IN2;
限压保护单元组,包括若干用于对输入对管限压保护的限压保护单元,其中,限压保护单元组内的限压保护单元与输入对管中的输入管一一对应并适配连接,以利用限压保护单元将所连接输入管的栅源电压限制不高于所述输入管的耐压值;
所述限压保护单元包括两个依次串接的限压隔离型NMOS管,其中,所述两个依次串接的限压隔离型NOMS管包括第一限压隔离型NMOS管以及第二限压隔离型NMOS管;
第一限压隔离型NMOS管的栅极端、漏极端与所对应输入管的栅极端连接,第一限压隔离型NMOS管的衬底、源极端与第二限压隔离型NMOS管的栅极端以及漏极端连接,所述第二限压隔离型NMOS管的衬底、源极端与所对应输入管的源极端连接。
2.根据权利要求1所述的适于高圧域的比较器,其特征是:所述限压保护单元内还包括漏电保护NMOS管,其中,所述漏电保护NMOS管的栅极端、源极端以及衬底均与第二限压隔离型NMOS管的源极端、所述第二限压隔离型NMOS管的衬底连接;
漏电保护NMOS管的漏极端与所述限压保护单元所对应输入管的源极端连接。
3.根据权利要求1所述的适于高圧域的比较器,其特征是:在输入对管中每个输入管的栅极端均连接一限流电阻,输入管的栅极端利用所连接的限流电阻接收输入信号IN1或输入信号IN2,以利用所述限流电阻对限压保护单元限流保护。
4.根据权利要求1所述的适于高圧域的比较器,其特征是:所述比较器本体内还包括用于提供工作电流的偏置电流单元,其中,
所述偏置电流单元包括电流源Iref以及与所述电流源Iref适配连接的电流镜,电流源Iref通过电流镜与输入对管中输入管的源极端适配连接。
5.根据权利要求4所述的适于高圧域的比较器,其特征是:所述电流镜包括PMOS管M5以及PMOS管M6,其中,
PMOS管M5的栅极端、PMOS管M6的栅极端以及PMOS管M6的漏极端均与通过电流源Iref接地,PMOS管M6的源极端以及PMOS管M5的源极端均与电源VDD连接,PMOS管M5的漏极端与输入对管中输入管的源极端以及限压保护单元适配连接。
6.根据权利要求1至4任一项所述的适于高圧域的比较器,其特征是:输入对管包括PMOS输入管M1以及PMOS输入管M2,PMOS输入管M1的源极端与PMOS输入管M2的源极端连接;
负载单元包括NMOS管M3以及NMOS管M4,其中,NMOS管M3的栅极端、NMOS管M3的漏极端、NMOS管M4的栅极端与PMOS输入管M1的漏极端连接,NMOS管M4的漏极端与PMOS输入管M2的漏极端连接,并形成比较器本体的输出端OUT;
NMOS管M3的源极端以及NMOS管M4的源极端接地。
7.根据权利要求1至4任一项所述的适于高圧域的比较器,其特征是:输入对管包括PMOS输入管M1以及PMOS输入管M2,PMOS输入管M1的源极端与PMOS输入管M2的源极端连接;
负载单元包括NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10,其中,
NMOS管M7的漏极端与NMOS管M7的栅极端、NMOS管M9的栅极端、NMOS管M10的漏极端以及PMOS输入管M1的漏极端连接,并形成差分输出端OUT1;
NMOS管M8的漏极端与NMOS管M8的栅极端、NMOS管M10的栅极端、NMOS管M9的漏极端以及PMO输入管M2的漏极端连接,并形成差分输出端OUT2;
NMOS管M7的源极端、NMOS管M8的源极端、NMOS管M9的源极端以及NMOS管M10的源极端均接地。
8.根据权利要求7所述的适于高圧域的比较器,其特征是:NMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10相应的导电沟道宽长比相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310971207.2A CN116781047B (zh) | 2023-08-03 | 2023-08-03 | 适于高圧域的比较器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310971207.2A CN116781047B (zh) | 2023-08-03 | 2023-08-03 | 适于高圧域的比较器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116781047A CN116781047A (zh) | 2023-09-19 |
CN116781047B true CN116781047B (zh) | 2023-12-08 |
Family
ID=88013585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310971207.2A Active CN116781047B (zh) | 2023-08-03 | 2023-08-03 | 适于高圧域的比较器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116781047B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1482114A (en) * | 1973-08-02 | 1977-08-03 | Siemens Ag | Bistable trigger stages |
JPH06109779A (ja) * | 1992-09-28 | 1994-04-22 | Shimadzu Corp | 電圧比較器 |
JPH06273456A (ja) * | 1993-03-22 | 1994-09-30 | Advantest Corp | 電圧比較回路 |
CN101282117A (zh) * | 2007-04-05 | 2008-10-08 | 中国科学院微电子研究所 | 一种动态比较器 |
CN201345060Y (zh) * | 2009-01-13 | 2009-11-11 | 北京时代民芯科技有限公司 | 一种用于温度控制的负反馈迟滞比较器 |
CN101692603A (zh) * | 2009-04-21 | 2010-04-07 | 浙江大学 | 增益自举型c类反向器及其应用电路 |
CN107370463A (zh) * | 2017-06-15 | 2017-11-21 | 西安华泰半导体科技有限公司 | 一种基于背栅效应与沟道长度调制效应的失调自校正运放 |
CN108574489A (zh) * | 2017-03-09 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种比较器及逐次逼近式模拟数字转换器 |
CN110336546A (zh) * | 2019-07-19 | 2019-10-15 | 电子科技大学 | 一种低功耗高速度电流比较器电路 |
CN111565045A (zh) * | 2020-05-26 | 2020-08-21 | 微龛(广州)半导体有限公司 | 一种比较器及模数转换器 |
CN111585550A (zh) * | 2020-06-16 | 2020-08-25 | 成都信息工程大学 | 过压保护用电流比较电路 |
CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
CN114696802A (zh) * | 2020-12-25 | 2022-07-01 | 上海贝岭股份有限公司 | 比较器电路及包含其的芯片 |
CN115276626A (zh) * | 2022-08-29 | 2022-11-01 | 珠海普林芯驰科技有限公司 | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 |
-
2023
- 2023-08-03 CN CN202310971207.2A patent/CN116781047B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1482114A (en) * | 1973-08-02 | 1977-08-03 | Siemens Ag | Bistable trigger stages |
JPH06109779A (ja) * | 1992-09-28 | 1994-04-22 | Shimadzu Corp | 電圧比較器 |
JPH06273456A (ja) * | 1993-03-22 | 1994-09-30 | Advantest Corp | 電圧比較回路 |
CN101282117A (zh) * | 2007-04-05 | 2008-10-08 | 中国科学院微电子研究所 | 一种动态比较器 |
CN201345060Y (zh) * | 2009-01-13 | 2009-11-11 | 北京时代民芯科技有限公司 | 一种用于温度控制的负反馈迟滞比较器 |
CN101692603A (zh) * | 2009-04-21 | 2010-04-07 | 浙江大学 | 增益自举型c类反向器及其应用电路 |
CN108574489A (zh) * | 2017-03-09 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种比较器及逐次逼近式模拟数字转换器 |
CN107370463A (zh) * | 2017-06-15 | 2017-11-21 | 西安华泰半导体科技有限公司 | 一种基于背栅效应与沟道长度调制效应的失调自校正运放 |
CN110336546A (zh) * | 2019-07-19 | 2019-10-15 | 电子科技大学 | 一种低功耗高速度电流比较器电路 |
CN111565045A (zh) * | 2020-05-26 | 2020-08-21 | 微龛(广州)半导体有限公司 | 一种比较器及模数转换器 |
CN111585550A (zh) * | 2020-06-16 | 2020-08-25 | 成都信息工程大学 | 过压保护用电流比较电路 |
CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
CN114696802A (zh) * | 2020-12-25 | 2022-07-01 | 上海贝岭股份有限公司 | 比较器电路及包含其的芯片 |
CN115276626A (zh) * | 2022-08-29 | 2022-11-01 | 珠海普林芯驰科技有限公司 | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 |
Also Published As
Publication number | Publication date |
---|---|
CN116781047A (zh) | 2023-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
US5115151A (en) | Triple comparator circuit | |
CN109831171B (zh) | 一种可变增益放大器 | |
US7498847B2 (en) | Output driver that operates both in a differential mode and in a single mode | |
CN110601663B (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
CN115395906B (zh) | 一种适用于超低电压的低功耗宽带共模信号检测电路 | |
US6236270B1 (en) | Operational amplifier circuit including folded cascode circuit | |
JP2004071681A (ja) | 入力保護回路 | |
US11799288B2 (en) | Electrostatic protection circuit and semiconductor integrated circuit | |
US20100164606A1 (en) | Dc biasing circuit for a metal oxide semiconductor transistor | |
CN111817689B (zh) | 高线性衰减器 | |
CN116781047B (zh) | 适于高圧域的比较器 | |
CN113131886B (zh) | 一种运算放大器 | |
CN111416579B (zh) | 接收器前端电路及其运作方法 | |
CN112825476A (zh) | 一种运算放大器 | |
CN116015262A (zh) | 漏电补偿电路、芯片及电子设备 | |
US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
US6933784B2 (en) | Output stage for high gain and low distortion operational amplifier | |
CN114070207A (zh) | 一种高压运算放大器的输入级 | |
CN110492852B (zh) | 能提高运算放大器性能的差分输入结构 | |
CN113671236A (zh) | 一种应用于负载电阻的电流检测电路和设备 | |
TW201630334A (zh) | 具消除可定雜訊功能之電路及放大器 | |
CN114362700B (zh) | 差分放大器及其背栅控制方法 | |
CN216672967U (zh) | 一种高压运算放大器的输入级 | |
CN216437171U (zh) | 电压平移电路和检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |