CN116775376A - 处理NVMe盘链路故障的方法、***、设备和存储介质 - Google Patents
处理NVMe盘链路故障的方法、***、设备和存储介质 Download PDFInfo
- Publication number
- CN116775376A CN116775376A CN202310748034.8A CN202310748034A CN116775376A CN 116775376 A CN116775376 A CN 116775376A CN 202310748034 A CN202310748034 A CN 202310748034A CN 116775376 A CN116775376 A CN 116775376A
- Authority
- CN
- China
- Prior art keywords
- link
- disk
- bmc
- nvme
- state data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000012545 processing Methods 0.000 title abstract description 17
- 230000002159 abnormal effect Effects 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims description 23
- 230000008439 repair process Effects 0.000 claims description 22
- 230000015654 memory Effects 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 8
- 230000002452 interceptive effect Effects 0.000 abstract 1
- 230000009471 action Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1423—Reconfiguring to eliminate the error by reconfiguration of paths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种处理NVMe盘链路故障的方法、***、设备和存储介质，方法包括：通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。本发明可将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理，而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
Description
技术领域
本发明涉及存储设备领域，更具体地，特别是指一种处理NVMe盘链路故障的方法、***、设备和存储介质。
背景技术
存储设备主要是用来存储数据，硬盘是存储设备的至关重要的组成部分，一套存储设备有几十块硬盘甚至上百块硬盘。其中，NVMe(Nonvolatile memory express，非易失性快速存储器)硬盘都是支持带电热拔插的可替换器件，实际使用过程中存在PCIe(Peripheral Component Interconnect express，一种高速串行计算机扩展总线标准)链路协商错误，链路协商带宽不符合预期，以及硬盘与插槽的金手指连接不紧密导致PCIe链路频繁up(有效)和down(无效)的问题，导致CPU端大***频繁处理故障，同时硬盘无法使用，产生告警。所以硬盘的链路状态的检测、链路协商错误和链路协商带宽异常的修复、链路硬盘故障时的故障隔离对于存储***很重要。
发明内容
有鉴于此，本发明实施例的目的在于提出一种处理NVMe盘链路故障的方法、***、电子设备及计算机可读存储介质，本发明在BMC(基板管理控制器)侧通过非业务链路获取到PCIe switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行修复动作；将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
基于上述目的，本发明实施例的一方面提供了一种处理NVMe盘链路故障的方法，包括如下步骤：通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
在一些实施方式中，方法还包括：响应于重新进行链路协商完成，等待预设时间重新获取链路状态数据，并将重新获取链路状态数据次数加一；以及响应于所述重新获取链路状态数据次数不超过阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，方法还包括：响应于重新获取链路状态数据次数超过阈值，通过网络下发指令到BMC，通过BMC将硬盘进行下电再上电以对链路进行修复。
在一些实施方式中，方法还包括：响应于将硬盘进行下电再上电完成，等待第二预设时间重新获取链路状态数据，并将第二重新获取链路状态数据次数加一；以及响应于所述第二重新获取链路状态数据次数不超过第二阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，所述通过BMC将硬盘进行下电再上电以对链路进行修复包括：模拟NVMe盘的热拔出后再热***，触发PCIe转换器芯片与硬盘直接重新进行链路。
在一些实施方式中，所述通过BMC从PCIe转换器芯片获取链路状态数据包括：BMC周期性通过I2C链路从PCIe转换器芯片获取硬盘的在位信号、PCIe转换器连接硬盘的下行口的连接状态、带宽和速率。
在一些实施方式中，所述根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常包括：响应于链路带宽与预期不符或者速率与预期不符，判定链路发生故障。
本发明实施例的另一方面，提供了一种处理NVMe盘链路故障的***，包括：数据模块，用于通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及执行模块，用于响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
本发明实施例的又一方面，还提供了一种电子设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：在BMC侧通过非业务链路获取到PCIe switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行修复动作；将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的处理NVMe盘链路故障的方法的实施例的示意图；
图2为本发明提供的整体架构示意图；
图3为本发明提供的处理NVMe盘链路故障的***的实施例的示意图；
图4为本发明提供的处理NVMe盘链路故障的电子设备的实施例的硬件结构示意图；
图5为本发明提供的处理NVMe盘链路故障的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种处理NVMe盘链路故障的方法的实施例。图1示出的是本发明提供的处理NVMe盘链路故障的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及
S2、响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
本发明提出了BMC通过周期性通过i2c链路与pcie switch芯片进行交互，获取pcie switch芯片的所有下行口(switch芯片与硬盘之间的连接链路)的链路状态、带宽、速率状态，存储***通过BMC获取pcie switch的下行口的上述状态，综合判定后通过BMC来进行链路故障的检测、故障的修复和故障的隔离。
指令上报规则：{
硬盘总数；
硬盘id；link状态；带宽；速率；错误计数；
硬盘id；link状态；带宽；速率；错误计数；
}
指令下发规则：{
硬盘id；操作类型(修复/下电上电/隔离)
}
图2为本发明提供的整体架构示意图，如图2所示，CPU(中央处理器)通过PCIe链路与PCIe SWITCH(转换器)连接，CPU通过网络连接BMC，PCIe SWITCH通过I2C链路连接BMC，PCIe SWITCH通过多个PCIe链路连接到多个硬盘。结合图2对本发明实施例步骤进行说明。本发明实施例中NVMe(Non-Volatile Memory Express)是专为固态存储器设计的新型传输协议。
通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常。响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。本发明实施例可将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而pcie链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
在一些实施方式中，所述通过BMC从PCIe转换器芯片获取链路状态数据包括：BMC周期性通过I2C链路从PCIe转换器芯片获取硬盘的在位信号、PCIe转换器连接硬盘的下行口的连接状态、带宽和速率。BMC侧周期性通过I2C链路从pcie switch芯片获取到硬盘的在位信号、pcie switch连接硬盘的下行口的link状态、带宽和速率，数据定期例测获取，获取完成后，BMC通过网络上报给CPU(存储***)。
在一些实施方式中，所述根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常包括：响应于链路带宽与预期不符或者速率与预期不符，判定链路发生故障。存储***通过从BMC获取到的下行口信息和硬盘在位信号判定链路是否存在故障(例如，链路不up，带宽不符合预期，速率不符合预期)，另外判定盘是否正常可用。
在一些实施方式中，本发明实施例方法还包括：响应于重新进行链路协商完成，等待预设时间重新获取链路状态数据，并将重新获取链路状态数据次数加一；以及响应于所述重新获取链路状态数据次数不超过阈值，重新判断链路是否存在故障以及NVMe盘是否正常。例如，本发明实施例中阈值可以是三，盘在位且链路存在异常时，机箱管理模块通过网络下发指令到BMC，BMC接收到指令后通过I2C将故障的下行口通过关闭在打开物理port或者拉pe-reset管脚来触发pcie switch与硬盘之间重新进行链路协商，达到修复的目的。修复操作后等待固定时间，等待BMC完成操作后，重新获取状态。机箱管理获取到修复后的状态再进行判定，如果链路还是异常，那么再进行上述操作，最大尝试3次。大***机箱管理是指：CPU端的存储***软件主要管理机箱的各种器件信息以及告警。
在一些实施方式中，本发明实施例方法还包括：响应于重新获取链路状态数据次数超过阈值，通过网络下发指令到BMC，通过BMC将硬盘进行下电再上电以对链路进行修复。
在一些实施方式中，所述通过BMC将硬盘进行下电再上电以对链路进行修复包括：模拟NVMe盘的热拔出后再热***，触发PCIe转换器芯片与硬盘直接重新进行链路。
本发明实施例在链路修复尝试3次后，如果上述手段无法修复该故障，则通过网络下发指令到BMC，BMC将硬盘进行下电再上电来进行修复，模拟一次盘的热拔出后再热***操作，触发pcie switch芯片与硬盘直接重新进行链路。修复操作后等待固定时间，如果链路还是存在异常，那么在进行上述操作，最大尝试3次。
在一些实施方式中，本发明实施例方法还包括：响应于将硬盘进行下电再上电完成，等待第二预设时间重新获取链路状态数据，并将第二重新获取链路状态数据次数加一；以及响应于所述第二重新获取链路状态数据次数不超过第二阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，本发明实施例方法还包括：响应于所述第二重新获取链路状态数据次数超过第二阈值，通过网络下发指令到BMC中进行故障隔离。这样可以防止故障进行扩散，将故障引起的问题最小化。
在一些实施方式中，所述通过网络下发指令到BMC中进行故障隔离包括：响应于BMC接收到指令，通过I2C将故障NVMe盘连接到PCIe转换器的物理端口关闭以隔离故障。
本发明实施例在上述修复动作完成后，如果pcie switch与硬盘之间链路状态还是存在异常无法修复，机箱管理通过网络下发指令到BMC进行故障隔离，BMC接收到指令后通过I2C将故障盘连接到pcie switch的物理port(端口)关闭，隔离故障，防止故障扩散。同时机箱管理报给用户盘故障，需要排查故障，提示人工进行修复或者更换故障盘。
下面以一个具体的实施例对上述步骤进行说明：
1、BMC周期性通过pcie switch采集硬盘的在位、所在链路的link(连接)状态、带宽和速率，并提供查询接口。
2、存储***的机箱管理通过非业务链路(如网络、I2C链路)从BMC获取硬盘链路的信息，通过获取的硬盘链路的信息判定是否存在故障。
3、存储***的机箱管理在判定硬盘链路存在故障时，再通过BMC进行关闭打开物理端口等操作进行修复，最大尝试3次。
4、步骤3无法修复故障时，存储***的机箱管理再通过BMC对盘进行下电再上电进行修复操作，最大尝试3次。
5、步骤3和步骤4的修复都无法修复故障时，存储***的机箱管理通过BMC将pcieswitch物理端口关闭，进行故障隔离，防止故障扩散。
本发明实施例是在BMC侧通过非业务链路获取到pcie switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行一系列修复动作，修复动作无法达到目的时，再进行物理链路的关闭，进行故障隔离，达到管理和业务链路的完全分离。
本发明实施例在BMC侧通过非业务链路获取到PCIe switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行修复动作；将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
需要特别指出的是，上述处理NVMe盘链路故障的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于处理NVMe盘链路故障的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种处理NVMe盘链路故障的***。如图3所示，***200包括如下模块：数据模块，用于通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及执行模块，用于响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
在一些实施方式中，***还包括重连模块，所述重连模块用于：响应于重新进行链路协商完成，等待预设时间重新获取链路状态数据，并将重新获取链路状态数据次数加一；以及响应于所述重新获取链路状态数据次数不超过阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，***还包括修复模块，所述修复模块用于：响应于重新获取链路状态数据次数超过阈值，通过网络下发指令到BMC，通过BMC将硬盘进行下电再上电以对链路进行修复。
在一些实施方式中，***还包括第二重连模块，所述第二重连模块用于：响应于将硬盘进行下电再上电完成，等待第二预设时间重新获取链路状态数据，并将第二重新获取链路状态数据次数加一；以及响应于所述第二重新获取链路状态数据次数不超过第二阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，所述修复模块还用于：模拟NVMe盘的热拔出后再热***，触发PCIe转换器芯片与硬盘直接重新进行链路。
在一些实施方式中，所述数据模块用于：BMC周期性通过I2C链路从PCIe转换器芯片获取硬盘的在位信号、PCIe转换器连接硬盘的下行口的连接状态、带宽和速率。
在一些实施方式中，所述数据模块还用于：响应于链路带宽与预期不符或者速率与预期不符，判定链路发生故障。
本发明实施例在BMC侧通过非业务链路获取到PCIe switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行修复动作；将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
基于上述目的，本发明实施例的第三个方面，提出了一种电子设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及S2、响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
在一些实施方式中，步骤还包括：响应于重新进行链路协商完成，等待预设时间重新获取链路状态数据，并将重新获取链路状态数据次数加一；以及响应于所述重新获取链路状态数据次数不超过阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，步骤还包括：响应于重新获取链路状态数据次数超过阈值，通过网络下发指令到BMC，通过BMC将硬盘进行下电再上电以对链路进行修复。
在一些实施方式中，步骤还包括：响应于将硬盘进行下电再上电完成，等待第二预设时间重新获取链路状态数据，并将第二重新获取链路状态数据次数加一；以及响应于所述第二重新获取链路状态数据次数不超过第二阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
在一些实施方式中，所述通过BMC将硬盘进行下电再上电以对链路进行修复包括：模拟NVMe盘的热拔出后再热***，触发PCIe转换器芯片与硬盘直接重新进行链路。
在一些实施方式中，所述通过BMC从PCIe转换器芯片获取链路状态数据包括：BMC周期性通过I2C链路从PCIe转换器芯片获取硬盘的在位信号、PCIe转换器连接硬盘的下行口的连接状态、带宽和速率。
在一些实施方式中，所述根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常包括：响应于链路带宽与预期不符或者速率与预期不符，判定链路发生故障。
本发明实施例在BMC侧通过非业务链路获取到PCIe switch与硬盘之间链路状态相关信息，通过网络或者非业务通道上报给存储***，同时BMC提供修复故障和故障隔离的接口，存储***判定是否存在评判连接故障，进行修复动作；将管理功能全部放置在BMC侧处理，使用专用的管理链路进行机箱器件的管理；而PCIe链路仅做业务链路，传输数据与盘交互使用，做到管理和业务链路分离。
如图4所示，为本发明提供的上述处理NVMe盘链路故障的电子设备的一个实施例的硬件结构示意图。
以如图4所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接，图4中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的处理NVMe盘链路故障的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现处理NVMe盘链路故障的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需要的应用程序；存储数据区可存储根据处理NVMe盘链路故障的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个处理NVMe盘链路故障的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的处理NVMe盘链路故障的方法。
执行上述处理NVMe盘链路故障的方法的电子设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行处理NVMe盘链路故障的方法的计算机程序。
如图5所示，为本发明提供的上述处理NVMe盘链路故障的计算机存储介质的一个实施例的示意图。以如图5所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，处理NVMe盘链路故障的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种处理NVMe盘链路故障的方法，其特征在于，包括如下步骤：
通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及
响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
2.根据权利要求1所述的处理NVMe盘链路故障的方法，其特征在于，方法还包括：
响应于重新进行链路协商完成，等待预设时间重新获取链路状态数据，并将重新获取链路状态数据次数加一；以及
响应于所述重新获取链路状态数据次数不超过阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
3.根据权利要求2所述的处理NVMe盘链路故障的方法，其特征在于，方法还包括：
响应于重新获取链路状态数据次数超过阈值，通过网络下发指令到BMC，通过BMC将硬盘进行下电再上电以对链路进行修复。
4.根据权利要求3所述的处理NVMe盘链路故障的方法，其特征在于，方法还包括：
响应于将硬盘进行下电再上电完成，等待第二预设时间重新获取链路状态数据，并将第二重新获取链路状态数据次数加一；以及
响应于所述第二重新获取链路状态数据次数不超过第二阈值，重新判断链路是否存在故障以及NVMe盘是否正常。
5.根据权利要求3所述的处理NVMe盘链路故障的方法，其特征在于，所述通过BMC将硬盘进行下电再上电以对链路进行修复包括：
模拟NVMe盘的热拔出后再热***，触发PCIe转换器芯片与硬盘直接重新进行链路。
6.根据权利要求1所述的处理NVMe盘链路故障的方法，其特征在于，所述通过BMC从PCIe转换器芯片获取链路状态数据包括：
BMC周期性通过I2C链路从PCIe转换器芯片获取硬盘的在位信号、PCIe转换器连接硬盘的下行口的连接状态、带宽和速率。
7.根据权利要求6所述的处理NVMe盘链路故障的方法，其特征在于，所述根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常包括：
响应于链路带宽与预期不符或者速率与预期不符，判定链路发生故障。
8.一种处理NVMe盘链路故障的***，其特征在于，包括：
数据模块，用于通过BMC从PCIe转换器芯片获取链路状态数据，并根据获取到的链路状态数据判断链路是否存在故障以及NVMe盘是否正常；以及
执行模块，用于响应于NVMe盘在位且链路存在异常，通过BMC将故障链路的下行口关闭再打开物理端口触发PCIe转换器与硬盘之间重新进行链路协商，或基于复位引脚触发PCIe转换器与硬盘之间重新进行链路协商。
9.一种电子设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-7任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310748034.8A CN116775376A (zh) | 2023-06-25 | 2023-06-25 | 处理NVMe盘链路故障的方法、***、设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310748034.8A CN116775376A (zh) | 2023-06-25 | 2023-06-25 | 处理NVMe盘链路故障的方法、***、设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116775376A true CN116775376A (zh) | 2023-09-19 |
Family
ID=88009498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310748034.8A Pending CN116775376A (zh) | 2023-06-25 | 2023-06-25 | 处理NVMe盘链路故障的方法、***、设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116775376A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116755920A (zh) * | 2023-08-15 | 2023-09-15 | 苏州浪潮智能科技有限公司 | 故障定位方法、设备、装置、存储介质及电子设备 |
-
2023
- 2023-06-25 CN CN202310748034.8A patent/CN116775376A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116755920A (zh) * | 2023-08-15 | 2023-09-15 | 苏州浪潮智能科技有限公司 | 故障定位方法、设备、装置、存储介质及电子设备 |
| CN116755920B (zh) * | 2023-08-15 | 2023-11-17 | 苏州浪潮智能科技有限公司 | 故障定位方法、设备、装置、存储介质及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2696534B1 (en) | Method and device for monitoring quick path interconnect link | |
| CN102571498B (zh) | 故障注入控制方法和装置 | |
| US7315807B1 (en) | System and methods for storage area network simulation | |
| CN103812726A (zh) | 一种数据通信设备的自动化测试方法及装置 | |
| CN116775376A (zh) | 处理NVMe盘链路故障的方法、***、设备和存储介质 | |
| WO2007147327A1 (fr) | Procédé, système et appareil de repérage de défaillance d'un appareil de communication | |
| CN109947585A (zh) | Pcie设备故障的处理方法及装置 | |
| CN103744743A (zh) | 一种基于数据库rac模式心跳信号的冗余配置的方法 | |
| CN105553783A (zh) | 一种配置双机资源切换的自动化测试方法 | |
| CN114003445B (zh) | Bmc的i2c监控功能测试方法、***、终端及存储介质 | |
| CN108920307A (zh) | 服务器重启测试方法、装置、设备及计算机可读存储介质 | |
| CN111124722A (zh) | 一种隔离故障内存的方法、设备及介质 | |
| CN106155826A (zh) | 用于在总线结构中检测及处理错误的方法和*** | |
| CN113645095A (zh) | 基于snmptrap告警信息的交换机自动化测试方法、设备及介质 | |
| CN109885420B (zh) | 一种PCIe链路故障的分析方法、BMC及存储介质 | |
| CN109446002B (zh) | 一种用于服务器抓取sata硬盘的治具板、***及方法 | |
| CN111262745A (zh) | 信息处理平台冗余***设计 | |
| CN111124828A (zh) | 一种数据处理方法、装置、设备及存储介质 | |
| CN116137603A (zh) | 链路故障的检测方法和装置、存储介质及电子装置 | |
| CN103036778A (zh) | 一种家庭网关设备中防止设备僵死的装置和方法 | |
| CN113238950A (zh) | 一种分布式***测试的***及方法、存储介质、电子设备 | |
| CN110581786A (zh) | Ncsi网络连通稳定性的测试方法、装置、***及介质 | |
| CN104038365A (zh) | 用于电、光及远程环回模式下交换机间链路和节点链路测试的诊断端口 | |
| CN116382968B (zh) | 外部设备的故障检测方法以及装置 | |
| CN114785673B (zh) | 主备倒换时获取异常信息的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |