CN116762179A - 半导体元件和半导体元件的制造方法 - Google Patents

半导体元件和半导体元件的制造方法 Download PDF

Info

Publication number
CN116762179A
CN116762179A CN202280009609.8A CN202280009609A CN116762179A CN 116762179 A CN116762179 A CN 116762179A CN 202280009609 A CN202280009609 A CN 202280009609A CN 116762179 A CN116762179 A CN 116762179A
Authority
CN
China
Prior art keywords
semiconductor layer
silicon
light
impurity
silicon semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280009609.8A
Other languages
English (en)
Inventor
门胁拓也
川添忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority claimed from PCT/JP2022/000597 external-priority patent/WO2022153983A1/ja
Publication of CN116762179A publication Critical patent/CN116762179A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

追求着利用饰缀态光子工作的新的半导体元件及其制造方法。半导体元件的制造方法包括:准备半导体层叠体的工序,所述半导体层叠体具备硅基板和在所述硅基板上设置的硅半导体层,所述硅基板以第一浓度具有第一导电型的第一杂质,所述硅半导体层包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层和具有第二导电型的第三杂质的第二硅半导体层,所述第一导电型是p型和n型的一方,所述第二导电型是p型和n型的另一方;一边使顺向电流向所述硅半导体层流动一边以具有规定的峰值波长的光照射所述硅半导体层而使所述第三杂质扩散的工序。

Description

半导体元件和半导体元件的制造方法
技术领域
本公开涉及半导体元件和半导体元件的制造方法。
背景技术
作为包含硅的半导体元件的制造方法之一,存在被称作饰缀态光子声子辅助退火(dressed photon phonon-assisted annealing,以下称作“DPP退火”)的特殊的退火方法。专利文献1公开了利用DPP退火来制造包含硅的受光元件的方法的例子。
现有技术文献
专利文献
专利文献1:(日本)特开2015-012047号公报
发明内容
发明所要解决的技术问题
追求着利用饰缀态光子工作的新的半导体元件及其制造方法。
用于解决技术问题的技术方案
本公开的半导体元件的制造方法在一个实施方式中,包括:准备半导体层叠体的工序,所述半导体层叠体具备硅基板和在所述硅基板上设置的硅半导体层,所述硅基板以第一浓度具有第一导电型的第一杂质,所述硅半导体层包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层和具有第二导电型的第三杂质的第二硅半导体层,所述第一导电型是p型和n型的一方,所述第二导电型是p型和n型的另一方;一边使顺向电流向所述硅半导体层流动一边以具有规定的峰值波长的光照射所述硅半导体层而使所述第三杂质扩散的工序。
本公开的半导体元件在一实施方式中,包括:硅基板,其以第一浓度具有第一导电型的第一杂质,所述第一导电型是p型和n型的一方;硅半导体层,其设置在所述硅基板上。所述硅半导体层从所述硅基板侧起依次包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层以及具有第二导电型的第三杂质的第二硅半导体层,所述第二导电型是p型和n型的另一方。所述硅半导体层包括位于所述第一硅半导体层与所述第二硅半导体层之间的pn结。所述半导体元件在包括所述pn结的区域中,相对于比与硅的带隙的大小对应的波长长的峰值波长的光具有受光灵敏度,或者发出比与所述硅的带隙的大小对应的波长长的峰值波长的光。
发明效果
根据本公开的实施方式,能够实现利用饰缀态光子工作的新的半导体元件及其制造方法。
附图说明
图1A是示意性地表示本公开的实施方式的半导体元件的结构例的立体图。
图1B是图1A所示的半导体元件的与XZ平面平行的剖视图。
图2A是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2B是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2C是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2D是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2E是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2F是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2G是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2H是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。
图2I是用于说明单片化工序的图。
图3A是表示DPP退火前和DPP退火后的第一实施例的半导体元件所具有的发光光谱的例子的曲线图。
图3B是表示DPP退火前和DPP退火后的第一比较例的半导体元件所具有的发光光谱的例子的曲线图。
图3C是表示DPP退火前和DPP退火后的第二比较例的半导体元件所具有的发光光谱的例子的曲线图。
图3D是表示DPP退火前和DPP退火后的第三比较例的半导体元件所具有的发光光谱的例子的曲线图。
图4是表示环境温度25℃下的第三实施例的半导体元件中的温度与微分电阻的关系的曲线图。
图5A是表示最相邻掺杂剂间距离的分布的曲线图。
图5B是表示最相邻掺杂剂间距离的分布的另一曲线图。
具体实施方式
(饰缀态光子声子辅助退火的概要)
以下对DPP退火的原理进行说明,但关于饰缀态光子,未弄清的部分也有很多,也包含着假说。DPP退火是指一边使顺向电流向包含杂质的半导体流动一边以具有规定的峰值波长的光照射包含杂质的半导体这一方法。通过该DPP退火,能够利用作为近场光的一种的饰缀态光子、饰缀态光子和相干声子相互作用而得到的被称作饰缀态光子声子的状态来制造半导体元件。若顺向电流被注入,则杂质通过焦耳热而扩散。另外,在杂质原子的周围产生饰缀态光子声子,半导体使用通过电流注入而得到的载流子,将与照射光的峰值波长对应的光向外部诱导放出。因此,通过电流注入而向半导体提供的电能被转换为基于焦耳热的热能和基于诱导放出光的光能。光能作为诱导放出光向外部散失意味着电能的一部分作为光能被消耗、杂质原子被冷却。冷却后的杂质原子扩散被抑制,能够使杂质原子向具有与被照射的规定的峰值波长的光相应的位置自组织性地分布。该DPP退火例如被利用于半导体发光元件、半导体受光元件的制作。被实施了DPP退火的半导体发光元件即使例如形成半导体元件的半导体材料是间接过渡型半导体也能够发光。另外,被实施了DPP退火的受光元件能够接收比形成半导体元件的半导体材料的带隙小的波长的光。
以下,一边参照附图,一边对本公开的实施方式的半导体元件及其制造方法进行详细说明。在多个附图中表示的同一附图标记的部分表示同一或同等的部分。
而且,以下用于使本公开的技术思想具体化而进行了例示,并非旨在将本公开限定为以下。另外,构成要素的尺寸、材质、形状、其相对配置等记载并非旨在将本公开的范围仅限定于此,意在例示。各附图所示的构件的大小、位置关系等有时为了使理解容易等而夸张。
在本说明书或权利要求书中,关于某构成要素,在与此相当的构成要素存在多个且分别区分而表现的情况下,有时在该构成要素的开头附记“第一”“第二”而区分。在本说明书和权利要求书中区分的对象、观点不同的情况下,在本说明书与权利要求书之间,有时同一附记不指代同一对象。
(实施方式)
<半导体元件>
首先,参照图1A和图1B来说明本公开的实施方式的半导体元件的基本的结构例。
图1A是示意性地表示本公开的实施方式的半导体元件100的结构例的立体图。图1B是图1A所示的半导体元件100的与XZ平面平行的剖视图。在附图中,为了参考而示意性地表示了互相正交的X轴、Y轴和Z轴。在本说明书中,为了容易说明,将Z轴的箭头的方向称作“上方”。另外,将位于“上方”的部分称作“上部”。这并非限制半导体元件100的使用时的朝向,半导体元件100能够以任意的朝向使用。
本实施方式的半导体元件100具备硅基板10和设置于硅基板10上的硅半导体层20b。本实施方式的半导体元件100能够作为高效地检测波长比与硅的带隙的大小1.1eV对应的波长λg=1.1μm长的光的受光元件工作。波长比波长λg长的光例如能够是波长为1.1μm以上且4.0μm以下的红外光。另外,本实施方式的半导体元件100能够作为高效地出射波长比波长λg长的光的发光元件工作。本实施方式的半导体元件100能够作为利用波长比波长λg长的热辐射的温度传感器工作。
本实施方式中的硅半导体层20b具有相对于XY平面平行的表面20s。在将半导体元件100作为受光元件使用的情况下,表面20s是受光面。在将半导体元件100作为发光元件使用的情况下,表面20s是发光面。在将半导体元件100作为温度传感器使用的情况下,表面20s是测温面。
本实施方式的半导体元件100具备在受光元件、发光元件或温度传感器的工作中使用的第二下部电极30a和第二上部电极30b。第二下部电极30a和第二上部电极30b能够在半导体元件的工作时使用。第二下部电极30a设置于硅基板10中的与设置硅半导体层20b的表面相反的表面上。第二上部电极30b以不妨碍工作的方式设置于表面20s的至少一部分的区域。在图1A所示的例子中,第二上部电极30b设置于表面20s的周缘区域。在将半导体元件100用作受光元件或发光元件的情况下,若第二上部电极30b是透光性电极,则第二上部电极30b也可以设置于表面20s的整体。在本说明书中,透光性意味着相对于波长为1.1μm以上且2.0μm以下的红外光透过率为60%以上。
本实施方式的半导体元件100除了图1A所示的构成要素之外,例如能够还具备与第二下部电极30a和第二上部电极30b电连接的布线层以及其他的电路元件。
以下,对硅基板10和硅半导体层20b的结构进行说明。关于硅基板10和硅半导体层20b的晶体、向它们掺杂的杂质和尺寸,在对半导体元件100的制造方法进行说明的部分中说明。
硅基板10以第一浓度具有第一导电型的第一杂质,第一导电型是p型和n型的一方。
硅半导体层20b设置于硅基板10上。如图1A所示,硅半导体层20b从硅基板10起依次包括以比第一浓度低的第二浓度具有第一导电型的第二杂质的第一硅半导体层22和具有第二导电型的第三杂质的第二硅半导体层24,第二导电型是p型和n型的另一方。硅半导体层20b在第一硅半导体层22与第二硅半导体层24之间(界面)还包括pn结26。
如图1B所示,第二硅半导体层24包括近场光形成区域40。近场光形成区域40也称作第一区域。近场光形成区域40通过DPP退火而沿着pn结26形成。DPP退火通过一边使顺向电流向硅半导体层20b流动一边以具有规定的峰值波长的光照射硅半导体层20b来进行。具有规定的峰值波长的光能够是峰值波长比波长λg长的光。关于DPP退火的详情后述。另外,如图1B所示,第二硅半导体层24包括第二区域41。即,第二硅半导体层24包括第一区域(近场光形成区域40)和第二区域41。
近场光形成区域40包括包含第二硅半导体层24中包含的第三杂质的区域中的、至少在DPP退火时被照射了光的区域。近场光在形成pn结的第三杂质的周边产生。第三杂质的大小是原子级的大小,被认为容易生成饰缀态光子、饰缀态光子声子。
若光向近场光形成区域40入射,则形成近场光。入射光的能量例如比与波长λg对应的能量、即硅的带隙的能量低。另一方面,饰缀态光子声子的能量能够是补偿硅的带隙的能量与入射光的能量之差的能量。也就是说,饰缀态光子声子能够通过饰缀态光子与相干声子的相互作用而在硅的带隙之间形成相当于中间能级的能级。另外,饰缀态光子声子也能够与电子进行动量的交换。因此,饰缀态光子声子能够补偿能量和动量。通过经由该饰缀态光子声子,近场光形成区域40及其附近(具体而言,包括pn结26的耗尽层区域)的电子能够相对于波长比波长λg长的光具有受光灵敏度。另外,包括pn结26的规定的区域能够发出波长比波长λg长的光。
<半导体元件的制造方法>
接着,参照图2A至图2H来说明本实施方式的半导体元件的制造方法的例子。图2A至图2H是用于说明本实施方式的半导体元件的制造方法中的工序的例子的图。在本公开的半导体元件的制造方法中,在某方案中,通过将形成有多个半导体元件部的半导体晶片单片化,能够制造各半导体元件。图2A至图2H为了简单而示意性地表示了与一个半导体元件相关的部分。在以下的说明中,将Z方向上的尺寸称作“厚度”。
本实施方式的半导体元件的制造方法包括:准备半导体层叠体的工序,半导体层叠体具备硅基板和设置于硅基板上的硅半导体层,硅基板以第一浓度具有第一导电型的第一杂质,硅半导体层包括以比第一浓度低的第二浓度具有第一导电型的第二杂质的第一硅半导体层和具有第二导电型的第三杂质的第二硅半导体层,第一导电型是p型和n型的一方,第二导电型是p型和n型的另一方;一边使顺向电流向硅半导体层流动一边以具有规定的峰值波长的光照射硅半导体层而使第三杂质扩散的工序。准备半导体层叠体的工序可以包括:准备以第一浓度具有第一导电型的第一杂质的硅基板的工序,第一导电型是p型和n型的一方;在所述硅基板上形成包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层的硅半导体层的工序;向所述硅半导体层的表面导入第二导电型的第三杂质而形成第二硅半导体层的工序,第二导电型是p型和n型的另一方。
<准备硅基板10的工序>
如图2A所示,准备硅基板10。硅基板10优选为单晶。由此,在后述的形成硅半导体层20b的工序中,能够形成具有取向性的硅半导体层20b。硅基板10例如是具有(100)面的n型的单晶硅基板。硅基板10的表面也可以具有(100)面以外的晶体面。硅基板10以第一浓度具有第一导电型的第一杂质,第一导电型是p型和n型的一方。第一杂质在硅基板10内的分布没有特别的限制,但优选均匀地分布。由此,作为硅基板10整体的电阻率变低,在进行DPP退火时,不容易在硅基板10产生焦耳热。另外,向外部的散热也变得容易。第一杂质例如是选自磷(P)原子、砷(As)原子和锑(Sb)原子、硼(B)原子、铝(Al)原子之中的至少一种原子。第一浓度例如为1.0×1017cm-3以上且1.0×1021cm-3,优选为1.0×1018cm-3以上且1.0×1020cm-3。由此,能够降低硅基板10的电阻率,容易取得与电极的电连接。需要说明的是,第一浓度、后述的第二浓度和第三浓度例如能够通过二次离子质量分析法(Secondary IonMass Spectroscopy;SIMS)来分析。另外,硅基板10的电阻率例如为1.0×10-4Ωcm以上且1×10-1Ωcm以下,优选为2×10-3Ωcm以上且1×10-2Ωcm以下。该工序中的硅基板10的厚度能够为100μm以上且800μm以下。硅基板10能够在后述的工序中被加工得薄。
<形成硅半导体层20a的工序>
在下一工序中,如图2B所示,在硅基板10上形成硅半导体层20a。硅半导体层20a例如能够通过化学气相沉积(Chemical Vaper Deposition;CVD)法来形成。硅半导体层20a能够通过向炉内导入载气和原料气体来形成。作为载气,例如能够使用氢气(H2)。作为Si源的原料气体,例如能够使用硅烷(SiH4)气体、四氯化硅(SiCl4)气体、二氯甲硅烷(SiH2Cl2)等。硅半导体层20a例如为单晶或多晶。硅半导体层20a也可以具有取向性。即,关于构成硅半导体层20a的晶体,硅所具有的多个晶轴中的至少一个晶轴可以在一方向上对齐。硅半导体层20a优选是硅外延生长而得到的硅外延半导体层。硅外延半导体层例如能够以单晶硅基板10的(100)面为晶体生长面而通过外延生长来形成。该硅外延半导体层中的硅的[100]轴相对于晶体生长面垂直。[100]轴以外的多个晶轴分别也在一方向上对齐。不过,在本实施方式中,在硅半导体层20a为多晶的情况下,各晶粒中的硅的多个晶轴中的一个晶轴(例如[100]轴)在一方向上对齐即可,其他的多个晶轴分别未必需要在一方向上对齐。另外,硅半导体层20a的取向方向不限定于[100]轴。在硅半导体层20a为多晶的情况下,各晶粒的大小例如能够为10nm以上。
硅半导体层20a以比第一浓度低的第二浓度包含第一导电型的第二杂质,第一导电型是p型和n型的一方。第二杂质在硅半导体层20a内例如均匀地分布。第二杂质能够是例如选自磷(P)原子、砷(As)原子和锑(Sb)原子、硼(B)原子、铝(Al)原子之中的至少一种原子。在第一导电型为n型的情况下,第二杂质优选是砷(As)原子或锑(Sb)原子。砷(As)原子或锑(Sb)原子作为硅的掺杂剂是比较重的元素,能够增大与后述的第二硅半导体层24的第三杂质的比重。由此,能够使半导体元件的发光强度或受光灵敏度提高。第二浓度比第一浓度低。由此,在后述的DPP退火时,能够与硅基板10相比使焦耳热向第一硅半导体层22集中、使第三杂质自组织性地分布。第二浓度例如为1.0×1014cm-3以上且1.0×1016cm-3,优选为5×1014cm-3以上且1×1016cm-3。硅半导体层20a的电阻率例如为1.0Ωcm以上且100Ωcm以下,优选为1Ωcm以上且10Ωcm以下。硅半导体层20a的X方向和Y方向上的尺寸分别与硅基板10的X方向和Y方向上的尺寸大致相等。硅半导体层20a的厚度例如能够为2μm以上且10μm以下。
实际上,在硅基板10与硅半导体层20a的界面附近能够存在杂质浓度从两者的一方朝向另一方扩散的扩散区域。扩散区域的厚度能够为1μm以上且4μm以下。
<形成第一硅半导体层和第二硅半导体层的工序>
在下一工序中,如图2C所示,向硅半导体层20a的表面20s导入第二导电型的第三杂质,第二导电型是p型和n型的另一方。第三杂质的导入例如通过使第三杂质的离子加速而向硅半导体层20a的表面20s打入的离子注入法来进行。图2C所示的朝下的多个箭头示意性地表示了将第二导电型的第三杂质离子注入的情形。通过该离子注入法而向硅半导体层20a的一部分注入第三杂质,能够形成硅半导体层20b。如图2C所示,硅半导体层20b包括第一导电型的第一硅半导体层22和第二导电型的第二硅半导体层24。第一硅半导体层22是硅半导体层20b中的、不包含第三杂质的部分和第二杂质的浓度比第三杂质的浓度高的部分。第二硅半导体层24是硅半导体层20b中的、第三杂质的浓度比第二杂质的浓度高的部分。在第一硅半导体层22与第二硅半导体层24之间形成pn结。第一硅半导体层22的厚度例如能够为2μm以上且10μm以下。第二硅半导体层24的厚度例如能够为1μm以上且2μm以下。
第一硅半导体层22的杂质浓度和电阻率分别与将第三杂质导入前的硅半导体层20a的杂质浓度和电阻率大致相等。第三杂质在深度方向上具有浓度梯度。第三杂质的浓度分布可以在从表面20s起的某深度具有峰值。第三杂质的深度方向上的峰值浓度例如能够为1.0×1018cm-3以上且1.0×1020cm-3以下。在第二硅半导体层24的厚度为2μm的情况下,第三杂质的峰值浓度的深度例如能够为1.5μm。需要说明的是,第三杂质的浓度分布有时在相对于深度方向垂直的平面内的某区域中具有相对高的浓度且在该区域的外侧的区域中具有相对低的浓度。
在图2C所示的例子中,向硅半导体层20a的表面20s的整体注入第三杂质的离子,但第三杂质也可以向硅半导体层20a的表面20s的一部分的区域离子注入。在该情况下,例如,硅半导体层20a的表面20s被在一部分的区域具有开口的掩模层覆盖。第三杂质向未被掩模层覆盖的区域离子注入。
需要说明的是,离子注入的第三杂质的浓度在深度方向上不均匀,因此未必是第二硅半导体层24的整体反转为p型。为了降低深度方向的浓度梯度,例如也可以通过一边使加速电压变化一边离子注入来调整硅半导体层20b内的第三杂质的深度。
第三杂质例如使用磷(P)原子、砷(As)原子、锑(Sb)原子、硼(B)原子、铝(Al)原子等中的、能够形成与第一导电型不同的第二导电型的半导体层的材料。在第二导电型为p型的情况下,第三杂质例如可举出硼(B)原子、铝(Al)原子。第三杂质优选是比第二杂质轻的原子。由此,能够通过在后述的DPP退火时产生的焦耳热而使第三杂质自组织性地分布。在第一导电型为n型且第二导电型为p型的情况下,第二杂质与第三杂质的组合例如是:第三杂质是B,第二杂质是P、As、Sb的任一者。另外,在第三杂质是Al的情况下,第二杂质是As、Sn的某一者。作为第二杂质与第三杂质的组合优选的是:第三杂质是B,第二杂质是As、Sb的任一者。作为第三杂质的B原子的原子量为10.8。相对于此,作为第二杂质的As原子和Sb原子的原子量分别为74.9和121.8。第三杂质的原子量比第二杂质的原子量小。由此,DPP退火被促进,能够使第三杂质自组织性地分布。
通过以上的工序,能够准备具备硅基板10和包括第一硅半导体层22和第二硅半导体层24的硅半导体层20b的半导体层叠体80。
<减薄硅基板10的工序>
如图2D所示,在进行DPP退火的工序之前,即,在以具有规定的峰值波长的光照射硅半导体层20b而使所述第三杂质扩散的工序之前,可以还包括减薄硅基板10的工序。通过减薄硅基板10,在DPP退火时,能够高效地冷却被加热后的硅基板10。关于通过冷却硅基板10而得到的效果后述。该工序例如能够通过机械研磨、化学机械研磨(ChemicalMechanical Polishing;CMP)或蚀刻来进行。减薄后的硅基板10的厚度例如能够为50μm以上且300μm以下。需要说明的是,减薄硅基板10的工序只要是进行DPP退火的工序之前即可,没有特别的限制。如后所述,在将硅基板10加工得薄之前,也可以在硅半导体层20b的表面20s上形成第一上部电极32b。
<形成第一下部电极32a和第一上部电极32b的工序>
如图2E所示,在形成了第二硅半导体层24之后且后述的以具有规定的峰值波长的光照射硅半导体层20b而使第三杂质扩散的工序之前,在硅半导体层20b的表面20s上形成具有使规定的峰值波长的光透过的透光区域的第一上部电极32b。通过第一上部电极32b,能够使照射光透过且使电流向硅基板10和硅半导体层20b流动。另外,在与形成有硅半导体层20b的表面相反的表面上形成第一下部电极32a。通过在形成第一下部电极32a的表面形成高浓度的杂质区域,能够使第一下部电极32a与形成第一下部电极32a的硅半导体层20b的表面的接触电阻降低。另外,通过在形成第一上部电极32b的区域形成高浓度的杂质区域,能够使第一上部电极32b与形成第一上部电极32b的硅半导体层20b的表面20s的接触电阻降低。例如,第一下部电极32a和第一上部电极32b的至少一个能够由选自Cu、Al、Au和Ag之中的至少一种金属形成。或者,例如第一下部电极32a和第一上部电极32b的至少一个能够是由ITO形成的透光性电极。可以在减薄硅基板10之前在硅半导体层20b的表面20s上形成第一上部电极32b。与在减薄硅基板10之后形成第一上部电极32b的情况相比,能够容易地形成第一上部电极32b。之后,可以减薄硅基板10且在减薄了硅基板10的一侧的表面形成第一下部电极32a。
第一下部电极32a例如能够具有平板形状。第一上部电极32b例如能够具有网形状。通过使第一上部电极32b成为网形状,在后述的进行DPP退火的工序中,能够向硅半导体层20b高效地进行电流注入而使焦耳热产生。该网形状例如包括沿着表面20s而二维地排列的多个贯通孔。DPP退火时的照射光能够通过多个贯通孔而向硅半导体层20b的表面20s入射。这样,第一上部电极32b具有照射光透过的透光区域。在第一上部电极32b例如是透光性电极的情况下,透光性电极自身具有透光区域,因此第一上部电极32b优选是在表面20s的整面形成的整面电极。在进行DPP退火的工序中,能够使电流向硅半导体层20b整体扩展而高效地使焦耳热产生。在进行DPP退火的工序中以峰值波长为1.1μm以上且4.0μm以下的光照射硅半导体层20b的情况下,能够使用ITO作为透光性材料且将第一上部电极32b作为整面电极使用。
<进行DPP退火的工序>
在下一工序中,如图2F所示,进行DPP退火,即,一边使顺向电流向硅半导体层20b流动一边以具有规定的峰值波长的光照射硅半导体层20b而使第三杂质扩散。由此,能够与硅基板10相比使焦耳热向第一硅半导体层22集中、使第三杂质自组织性地分布。在隔着第一下部电极32a而将硅基板10设置于散热基板50的表面50s上的状态下,对硅半导体层20b进行DPP退火。散热基板50包括珀耳帖元件52和散热器54。珀耳帖元件52在上表面具有表面50s。珀耳帖元件52配置于散热器54上。通过使特定方向的电流向珀耳帖元件52流动,能够使热从珀耳帖元件52的上表面朝向下表面移动。移动的热经由散热器54而向外部放出。
第一下部电极32a和第一上部电极32b与电源60电连接。电源60具有与电源60电连接的导线62a和导线62b,一方的导线62a与珀耳帖元件52的表面50s电连接,另一方的导线62b与第一上部电极32b电连接。电源60向第一下部电极32a与第一上部电极32b之间施加电压而使电流向硅基板10和硅半导体层20b流动。向硅半导体层20b流动顺向电流。顺向电流例如是三角波电流或脉冲电流。在三角波电流的情况下,周期时间例如为0.5秒以上且10秒以下。在脉冲电流的情况下,周期时间例如为1毫秒以上且10毫秒以下,通电时间相对于周期时间的占空比能够为80%以上且98%以下。电流密度的最大值例如能够为1.0A/cm2以上且100A/cm2以下。
在使顺向电流流动时,光源70朝向硅半导体层20b的表面20s出射具有规定的峰值波长的光72。由通过了第一上部电极32b中包含的多个贯通孔的光72照射硅半导体层20b的表面20s。光72所具有的规定的峰值波长例如能够为1.2μm以上且4.0μm以下。光72的输出密度例如能够为0.5W/cm2以上且100W/cm2以下。光72优选是激光。激光是光谱的半值全宽比例如发光二极管的光谱的半值全宽窄的光,容易控制制作的半导体元件的特性。DPP退火例如以室温或其以下的温度进行。DPP退火的时间例如能够为10分钟以上且2小时以下。
通过通电,在硅基板10和硅半导体层20b中产生焦耳热。通过在硅半导体层20b中产生的焦耳热,第三杂质扩散。通过光72的照射,在第三杂质的位置产生饰缀态光子和饰缀态光子声子。饰缀态光子和饰缀态光子声子具有动量p的不确定性Δp。因而,即使是在价带的最高能量和导带的最低能量下动量不一致的间接过渡型半导体的硅,通过因顺向电流而产生的反转分布,在包括pn结26的区域中,也诱导放出与光72的峰值波长对应的波长的光。通过该诱导放出,第三杂质失去能量。与第三杂质仅通过热而扩散的情况相比,通过与由诱导放出引起的能量损失相伴的局部性的冷却,第三杂质的扩散被抑制。其结果是,可认为第三杂质形成掺杂剂对、能够自组织性地分布。这样的第三杂质分布的区域相当于图1B所示的近场光形成区域40。需要说明的是,该近场光形成区域40不仅在被照射了光72的包括pn结26的区域形成,也在未被照射光72的包括pn结26的区域形成。例如,在包括pn结26的区域整体形成近场光形成区域40。这是因为,通过DPP退火,随着诱导放出产生的过程进展,产生的诱导放出光在硅半导体层20b内传播。
由于第一硅半导体层22的第二浓度比硅基板10的第一浓度低,所以第一硅半导体层22的电阻率能够比硅基板10的电阻率高。由此,在第一硅半导体层22中能够使焦耳热高效地产生,另一方面,在硅基板10中能够抑制焦耳热的产生。由于在硅基板10中产生的焦耳热比在第一硅半导体层22中产生的焦耳热小,所以能够利用散热基板50来高效地冷却硅基板10。DPP退火时的pn结26的温度和硅基板10的温度的例子如下。DPP退火时的硅半导体层20b的表面20s的温度为100℃以上且200℃以下。根据该表面温度而推定的pn结26的温度为400℃以上且600℃以下。相对于此,由散热基板50冷却的硅基板10的温度为0℃以上且30℃以下。
在硅基板10未被充分冷却的情况下,在完成了DPP退火后,第三杂质也接受在硅基板10中产生的焦耳热而继续扩散,第三杂质的自组织性的分布被打乱。相对于此,在本实施方式的半导体元件100的制造方法中,由于在硅基板10产生的焦耳热比在硅半导体层20b产生的焦耳热小,所以硅基板10高效地被冷却,在完成了DPP退火后,第三杂质能够容易地停止扩散。其结果是,能够高效地得到第三杂质的自组织性的分布。杂质的分布例如能够利用三维原子探针来观察。举出解析手法的一例。例如,可考虑制作横轴为最相邻掺杂剂间距离、纵轴为该距离下的掺杂剂对的计数数的曲线图且调查掺杂剂分布。掺杂剂对是与任意的掺杂剂最相邻的掺杂剂的组。在进行了DPP退火后的半导体元件100中,若进行这样的解析,则有可能能够确认掺杂剂对具有周期性的分布。在本实施方式的半导体元件100中,周期性的分布能够是周期成为硅的晶格常数的整数倍的分布。此时,也可以忽视最相邻的掺杂剂。即,能够不是将最相邻的掺杂剂而是将次相邻的掺杂剂再定义为最相邻的掺杂剂对而解析。具体而言,能够从由三维原子探针得到的掺杂剂的空间分布以期望的比例将掺杂剂的空间坐标数据读漏,制作新的空间分布。需要说明的是,读漏的掺杂剂由随机数随机地选择,未读漏的掺杂剂的坐标是原来的坐标。接着,能够对制作的新的掺杂剂的空间分布调查在各掺杂剂处最相邻的掺杂剂的坐标,制作表示最相邻掺杂剂间距离的分布的曲线图。根据这样的解析方法,能够强调周期性的分布。例如,在从周期性的分布中读漏了掺杂剂的坐标信息的情况下,在新的空间分布中最相邻的掺杂剂是呈下一周期的掺杂剂。另外,在与周期性的分布接近的随机的掺杂剂的坐标信息被跳读了的情况下,在新的空间分布中最相邻的掺杂剂是呈周期性的分布的掺杂剂。另一方面,在从随机的分布中读漏了掺杂剂的坐标的情况下,在新的空间分布中最相邻的掺杂剂不呈周期构造。因此,根据这些点,通过上述的解析方法,能够强调周期性的分布。
在DPP退火后,从散热基板50拆卸具备硅基板10、硅半导体层20b、第一下部电极32a和第一上部电极32b的结构。
<除去第一下部电极32a和第一上部电极32b的工序>
在下一工序中,从上述的结构除去第一下部电极32a和第一上部电极32b。图2G是第一下部电极32a和第一上部电极32b被除去后的状态下的一剖视图。如图2G所示,通过DPP退火,近场光形成区域40形成于包括pn结26的区域。第一下部电极32a和第一上部电极32b的除去例如能够通过蚀刻来进行。
<形成第二下部电极30a和第二上部电极30b的工序>
在下一工序中,在硅基板10中的与形成有硅半导体层20b的表面相反的表面上形成第二下部电极30a,在硅半导体层20b的表面20s形成网状的第二上部电极30b。第二下部电极30a和第二上部电极30b的材料可以与DPP退火用的第一下部电极32a和第一上部电极32b的材料相同。第二下部电极30a例如能够具有平板形状。在第二上部电极30b由金属形成时,表面20s中的未形成第二上部电极30b的区域的面积优选比形成有第二上部电极30b的区域的面积大。由此,有利于作为受光元件的受光面而高效地检测光,有利于作为发光元件的发光面而高效地出射光。另外,在第二上部电极30b是ITO等透光性电极的情况下,能够将第二上部电极30b形成为整面电极。电流容易扩展,有利于作为发光元件使用的情况。需要说明的是,也可以将第一下部电极32a不除去而作为第二下部电极30a使用。同样,也可以将第一上部电极32b不除去而作为第二上部电极30b使用。第一上部电极32b具有透光区域,因此能够经由第一上部电极32b而检测和出射光。
通过参照图2A至图2H而说明的上述的工序,能够制造本实施方式的半导体元件100。
在上述实施方式中,为了简单而示意性地表示了与一个半导体元件相关的部分,但通常通过将形成有多个半导体元件部的半导体晶片单片化来制造各半导体元件。例如,通过以下这样的工序来制造半导体元件。需要说明的是,接着说明的事项以外与在上述实施方式中说明的事项实质上相同。
首先,准备具备硅基板10、包括第一硅半导体层22、第二硅半导体层24和pn结26的硅半导体层20b的半导体元件部100a集合的半导体晶片200。接着,一边使顺向电流向半导体晶片200流动,一边以具有规定的峰值波长的光照射半导体晶片200,使第二硅半导体层24中包含的第三杂质扩散。由此,在第一硅半导体层22与第二硅半导体层24之间在包括pn结26的区域形成近场光形成区域40。DPP退火对半导体晶片200整体进行。需要说明的是,DPP退火的条件可以与上述实施方式相同。
接着,将半导体晶片200单片化。图2I是半导体晶片200的俯视图。如图2I所示,半导体晶片200沿着虚线被单片化。该单片化例如通过切片、激光划线来执行。单片化的硅基板10的X方向和Y方向上的各尺寸例如能够为100μm以上且5000μm以下。该工序中的硅基板10的厚度例如能够为70μm以上且500μm以下。
<半导体元件的作为器件的工作>
本实施方式的半导体元件100能够作为发光元件、受光元件和温度传感器的至少一个器件工作。首先,说明将本实施方式的半导体元件100作为发光元件使用的例子。
<发光元件>
首先,说明将本实施方式的半导体元件100作为发光元件使用的例子。在图1A所示的例子中,若在第二下部电极30a与第二上部电极30b之间施加电压而使顺向电流向硅半导体层20b流动,则在pn结26附近,包含与DPP退火时的照射光相同的波长的光经由硅半导体层20b的表面20s而向外部出射。在DPP退火时的照射光的波长比波长λg长的情况下,波长比波长λg长的光经由硅半导体层20b的表面20s而向外部出射。优选的是,从半导体元件100发出的波长比波长λg长的光是在与DPP退火时的照射光的峰值波长大致相同的波长具有发光光谱的强度成为最大的峰值的光。需要说明的是,大致相同的波长是指与DPP退火时的照射光的峰值波长之差为50nm以下的波长。波长比波长λg长的光例如是峰值波长为1.2μm以上且4.0μm以下的光。需要说明的是,也可以使用照射的光的峰值波长比1.1μm短的光。在该情况下,能够根据照射的光的峰值波长而制造发出蓝色光、绿色光和红色光的发光元件。另外,若第二下部电极30a由金属形成且具有平板形状,则在pn结26附近产生且去往第二下部电极30a的光由第二下部电极30a反射,经由硅半导体层20b的表面20s而向外部出射。其结果是,发光强度提高。
<受光元件>
接着,说明将本实施方式的半导体元件100作为受光元件使用的例子。若波长比波长λg长的光经由硅半导体层20b的表面20s而向近场光形成区域40入射,则在pn结26附近,电子从价带被激发为导带。其结果是,在半导体元件100中产生光电流。在图1A所示的例子中,该光电流能够经由第二下部电极30a和第二上部电极30b而利用电流计来检测。若第二下部电极30a由金属形成且具有平板形状,则入射光中的不被pn结26吸收而通过且去往第二下部电极30a的光由第二下部电极30a反射而再次去往pn结26,能够在pn结26附近被吸收。其结果是,受光灵敏度提高。本实施方式的半导体元件100在零偏压下,能够相对于峰值波长为1.2μm以上且4.0μm以下的光具有2.0×10-6A/W以上且7.0×10-6A/W以下的受光灵敏度。另外,本实施方式的半导体元件100在施加25V的顺向电压的情况下,能够相对于峰值波长为1.2μm以上且4.0μm以下的光具有1.0×10-3A/W以上且1.0×10-1A/W以下的受光灵敏度。另外,本实施方式的半导体元件100能够在注入了例如电流密度为10A/cm2以上且100A/cm2以下、优选电流密度为10A/cm2以上且50A/cm2以下的电流的情况下工作。由此,能够注入高电流密度的电流,因此能够提高受光灵敏度。
通常,检测波长比波长λg长的光的半导体受光元件由能够吸收这样的光的半导体材料形成。该半导体材料例如能够是带隙的能量比硅的带隙的能量低的InGaAs。InGaAs的带隙的能量例如能够是0.56eV或0.73eV。InGaAs的带隙的能量依存于构成元素的组成比。另一方面,带隙的能量越低,则半导体中的电子越容易被热激发。被热激发的电子成为暗电流。在检测微弱的光的情况下,若暗电流多则难以准确地检测光电流。因而,在将由带隙的能量相对低的半导体材料形成的半导体元件作为受光元件使用的情况下,该半导体元件需要为了抑制暗电流而冷却。在InGaAs的情况下,例如冷却为-100℃左右而使用。相对于此,在本实施方式的由硅形成的半导体元件中,由于带隙的能量相对高,所以不容易产生由热激发电子引起的暗电流。而且,饰缀态光子和饰缀态光子声子的能级在光入射时被利用,在热激发中不被利用。因此,本实施方式的半导体元件不用冷却,能够在室温下作为高效地检测波长比波长λg长的光的受光元件而使用。
在将本实施方式的半导体元件作为受光元件使用的情况下,施加顺向电压。由此,能够通过利用饰缀态光子的诱导放出而使受光灵敏度提高。
另外,本实施方式的半导体元件100也可期待以下说明的效果。硅基板10的第一浓度例如能够为1.0×1017cm-3以上且1.0×1021cm-3。硅基板10的电阻率例如能够为1.0×10-4Ωcm以上且1×10-1Ωcm以下。由此,容易取得硅基板10和与硅基板10连接的电极之间的电连接。因此,在使规定的顺向电流向半导体元件100流动而驱动时,能够降低施加的电压。通过对半导体元件100施加例如1V以上且5.5V以下的电压,能够使电流密度为10A/cm2的顺向电流向半导体元件100流动而使其驱动。另外,通过对半导体元件100施加例如3V以上且10V以下的电压,能够使电流密度为50A/cm2的顺向电流向半导体元件100流动而使其驱动。半导体元件100不管在作为发光元件和受光元件的哪一个来使用的情况下,都能够降低在使规定的顺向电流流动时施加的电压。
<温度传感器>
接着,作为本实施方式的半导体元件100的应用例,关于温度传感器进行说明。在测定温度时,例如,硅半导体层20b的表面20s是测温面。温度的测定能够根据由测温面的温度和与测温面热接触的被测定物的温度的温度差引起的微分电阻的变化来测定。本实施方式的半导体元件100的微分电阻与半导体元件100的温度的关系能够通过考虑使用由以下的式(1)定义的微分电阻R1和由式(2)定义的微分电阻R2而由式(3)求出的微分电阻Rs来近似。
[式1]
a、b和c是系数。该式(1)被称作Steinhart-Hart式,表示基于一般的热敏电阻的理论模型的元件温度T与微分电阻R1的关系。
[式2]
d是系数,T0是被测定物的温度。该式(2)根据Stefan-Boltzmann的法则求出,表示产生热辐射时的元件温度T与微分电阻R2的关系。
[式3]
式(3)表示具有由式(1)定义的微分电阻R1的电阻体与具有由式(2)定义的微分电阻R2的电阻体的并联电阻。这样,关于本实施方式的半导体元件100的微分电阻的温度变化,式(1)的基于一般的热敏电阻的理论模型的电阻体和式(2)的产生波长比波长λg长的热辐射的电阻体混合存在,能够通过认为在第二下部电极30a与第二上部电极30b之间并联地电连接而近似。以下,关于本实施方式的温度传感器的工作进行说明。
在T≤T0时、即半导体元件100的温度T为被测定物的温度T0以下时,从测温面朝向近场光形成区域40产生热辐射。本实施方式的半导体元件100能够接受波长比波长λg长的光,因此该热辐射中的波长比波长λg长的热辐射在近场光形成区域40附近被吸收。通过热辐射的吸收,电子从价带被激发为导带,传导电子增加,因此近场光形成区域40附近的微分电阻变化。
在T0<T时、即半导体元件100的温度T比被测定物的温度T0大时,从半导体元件100自身向外部产生热辐射。本实施方式的半导体元件100能够发出波长比波长λg长的光,因此将该波长的光作为热辐射而向外部放出。与此相伴,电子·空穴对消失。由此,为了弥补消失的电子·空穴对而从外部电源供给电子·空穴,电流流动,微分电阻变化。
本实施方式的半导体元件100的微分电阻的温度变化在半导体元件100的温度比被测定物的温度高时产生急剧的变化。例如,在半导体元件100的温度T为被测定物的温度T0以上且被测定物的温度T0+20度以下的温度范围时,本实施方式的半导体元件100的、微分电阻相对于温度的变化的比率的绝对值与一般的热敏电阻的该比率的绝对值相比增加。例如,在被测定物的温度为25℃的情况下,本实施方式的半导体元件的、30℃以上且40℃以下的温度范围内的微分电阻相对于温度的变化的比率的绝对值例如为5Ω/℃以上且1000Ω/℃以下。该微分电阻是电压为22V时的微分电阻。由此,在上述温度范围内,能够作为灵敏度比能够用式(1)近似的一般的热敏电阻高的温度传感器来利用。另外,30℃以上且40℃以下的温度范围内的微分电阻相对于温度的变化的比率的绝对值优选为5Ω/℃以上且100Ω/℃以下,更优选为5Ω/℃以上且50Ω/℃以下。由此,能够使温度测定的精度提高。该温度传感器例如能够作为通过与被测定物接触来测定温度的接触型的温度传感器来利用。具体而言,可考虑使被测定物和该温度传感器接触且根据该微分电阻的变化来测定温度的温度传感器。
本实施方式的半导体元件100的微分电阻能够如以下这样得知。在图1A所示的例子中,若向第二下部电极30a与第二上部电极30b之间施加电压,则电流向半导体元件100流动。根据施加电压值和电流值,能够算出微分电阻。能够通过2端子法来测定。若将微分电阻与测温面的温度的关系预先建立对应,则根据算出的微分电阻可知测温面的温度。
实施例
接着,参照图3A至图4对本实施方式的半导体元件的实施例进行说明。
<实施例1>
实施例1的半导体元件具备图1A所示的结构。半导体元件通过以下的工序来制作。
首先,准备了具备单晶硅基板10和在单晶硅基板10上设置的硅半导体层20b的半导体层叠体,单晶硅基板10包含作为n型杂质的Sb原子,硅半导体层20b包括包含作为n型杂质的As原子的第一硅半导体层22和包含作为p型杂质的B原子的第二硅半导体层24。半导体层叠体是半导体晶片。
关于单晶硅基板10,准备了厚度为625μm、电阻率为7×10-3Ωcm以上且2×10-2Ωcm以下的单晶硅基板。
第一硅半导体层22以厚度为2μm、电阻率为5Ωcm的条件形成。
参照John.C.Irvin,“Resistivity of bulk silicon and of diffused layersin silicon”The Bell System Technical Journal,41,387(1962).(以后,称作Irvin曲线),推测为根据电阻率而推测的第一硅半导体层22的第二浓度比硅基板的第一浓度低。
第二硅半导体层24以厚度为2μm、第三浓度为5×1015cm-3的条件被离子注入。
接着,将该半导体层叠体以使厚度成为100μm左右的方式进行了研磨。另外,以使X方向和Y方向成为1000μm的方式进行了单片化。之后,以以下的条件进行了DPP退火。照射激光是波长1.32μm和输出1W的连续波激光。顺向电流是三角波电流,周期时间为2秒,最大电流值为1A。DPP退火的时间为30分钟。n型的单晶硅基板10由散热基板冷却为15℃。
<比较例1>
比较例1的半导体元件通过以下的工序而制作。
首先,准备了具备包含作为n型杂质的As原子的单晶硅基板10和包含作为p型杂质的B原子的第二硅半导体层24的半导体层叠体。半导体层叠体是半导体晶片。
关于单晶硅基板10,准备了厚度为625μm、电阻率为10Ωcm的单晶硅基板。在该比较例中,未设置相当于第一硅半导体层的半导体层。
第二硅半导体层24以与实施例1中的第二硅半导体层24同样的条件制作。
接着,将该半导体层叠体与实施例1同样地研磨和单片化,以与实施例1同样的条件进行了DPP退火。
<比较例2>
比较例2的半导体元件通过以下的工序而制作。
首先,与实施例1同样地准备了半导体层叠体。半导体层叠体是半导体晶片。
关于单晶硅基板10,准备了厚度为625μm、电阻率为7×10-3Ωcm以上且2×10-2Ωcm以下的单晶硅基板。
第一硅半导体层22和第二硅半导体层24以与实施例1同样的条件形成。参照Irvin曲线,推测为根据电阻率而推测的第一硅半导体层22的第二浓度比硅基板的第一浓度低。
接着,将该半导体层叠体与实施例1同样地研磨和单片化,以1000℃将RTA进行了30秒。之后,以以下的条件进行了DPP退火。照射激光是波长1.342μm和输出1W的连续波激光。顺向电流是脉冲电流,周期时间为5毫秒,占空比为95%,最大电流值为1A。DPP退火的时间为30分钟。n型的单晶硅基板10由散热基板冷却为14℃。
<比较例3>
比较例3的半导体元件通过以下的工序而制作。
首先,准备了具备单晶硅基板10和设置于单晶硅基板10上的硅半导体层20b的半导体层叠体,单晶硅基板10包含作为n型杂质的Sb原子,硅半导体层20b包括包含作为n型杂质的As原子的第一硅半导体层22和包含作为p型杂质的B原子的第二硅半导体层24。半导体层叠体是半导体晶片。
关于单晶硅基板10,准备了厚度为625μm、电阻率为7×10-3Ωcm以上且2×10-2Ωcm以下的单晶硅基板。
第一硅半导体层22以厚度为1.5μm、电阻率成为5Ωcm的条件形成。参照Irvin曲线,推测为根据电阻率而推测的第一硅半导体层22的第二浓度比硅基板的第一浓度低。
关于第二硅半导体层24,通过CVD法而形成了共掺杂有As原子和B原子的p型半导体层和单独掺杂有B原子的p型半导体层。共掺杂有As原子和B原子的p型半导体层以厚度为2μm、B原子的杂质浓度为1×1018cm-3的条件形成。另外,单独掺杂有B原子的p型半导体层以厚度为1.0μm、B原子的杂质浓度为1×1019cm-3的条件形成。
接着,将该半导体层叠体与实施例1同样地研磨和单片化,以以下的条件进行了DPP退火。照射激光是波长1.32μm和输出1W的连续波激光。顺向电流是三角波电流,周期时间为1秒。使最大电流值为100mA、400mA和1000mA的三角波电流各流动了30分钟。n型的单晶硅基板10由散热基板冷却为16℃。
<发光光谱>
图3A是表示进行DPP退火前和进行DPP退火后的实施例1的半导体元件的发光光谱的曲线图。图3A所示的虚线是进行DPP退火前的发光光谱,实线是进行DPP退火后的发光光谱。为了比较各发光光谱中的峰值波长,各光谱以峰值波长的强度被标准化。关于后述的图3B也是同样的。
如图3A所示,通过DPP退火,在1.1μm以上且4.0μm以下的波长范围内观测到发光光谱。另外,进行DPP退火后的发光光谱的峰值波长与在进行DPP退火时照射的激光的波长大致相同。
图3B是表示进行DPP退火前和进行DPP退火后的比较例1的半导体元件的发光光谱的曲线图。如图3B所示,通过DPP退火,在1.1μm以上且4.0μm以下的波长范围内观测到发光光谱。不过,该发光光谱的强度成为最大的峰值波长与进行DPP退火时的照射激光的波长之差比50nm大。
根据实施例1和比较例1的发光光谱的测定结果可知,本实施方式的半导体元件作为高效地出射波长比波长λg长的规定的波长的光的发光元件工作。
图3C是表示进行DPP退火前和进行DPP退火后的比较例2的半导体元件所具有的发光光谱的例子的曲线图。如图3C所示,在进行DPP退火前和进行DPP退火后,发光光谱的峰值波长几乎未发生变化。通过RTA而充分被活性化的B原子以稳定的状态分布。因而,推测为:即使在进行了RTA后进行DPP退火,B原子也不被热扩散,不容易得到掺杂剂对的自组织性的分布。
图3D是表示进行DPP退火前和进行DPP退火后的比较例3的半导体元件所具有的发光光谱的例子的曲线图。如图3D所示,在进行DPP退火前和进行DPP退火后,发光光谱的峰值波长几乎未发生变化。关于此,可认为:通过利用CVD法使p型的硅外延层生长时的热,实质上进行RTA,在进行DPP退火前B原子以稳定的状态分布。因而,推测为:即使在利用CVD法使p型半导体层生长后进行DPP退火,B原子也不被热扩散,不容易得到掺杂剂对的自组织性的分布。
<实施例2>
实施例2的半导体元件具备图1所示的结构。半导体元件通过以下的工序而制作。
首先,与实施例1同样地准备了半导体层叠体。半导体层叠体是半导体晶片。
关于单晶硅基板10,准备了厚度为625μm、电阻率为7×10-3Ωcm以上且2×10-2Ωcm以下的单晶硅基板。
第一硅半导体层22以厚度为2μm、电阻率成为5Ωcm的条件形成。参照Irvin曲线,推测为根据电阻率而推测的第一硅半导体层22的第二浓度比硅基板的第一浓度低。
第二硅半导体层24以厚度为2μm、第三浓度为1×1019cm-3的条件被离子注入。
接着,将该半导体层叠体与实施例1同样地研磨和单片化,以以下的条件进行了DPP退火。照射激光是波长1.32μm和输出1W的连续波激光。顺向电流是三角波电流,周期时间为2秒,最大电流值为1A。DPP退火的时间为30分钟。硅基板10由散热基板冷却为15℃。
<比较例4>
作为比较例4的半导体元件,准备了以与比较例1相同的条件制作的半导体元件。
<受光灵敏度>
关于实施例2和比较例4的受光元件,一边使顺向电流流动,一边照射峰值波长为1.32μm的光,算出了受光灵敏度。其结果如表1所示。
[表1]
电流密度(A/cm2) 波长为1.32μm的光处的受光灵敏度(A/W)
实施例2 20 7.2×10-2
比较例4 10 3×10-2
在电流密度为20A/cm2的情况下,波长为1.32μm时的实施例2的半导体元件的受光灵敏度为7.2×10-2(A/W)。另外,在电流密度为10A/cm2的情况下,比较例2的半导体元件的受光灵敏度为3.6×10-2(A/W)。电流密度为20A/cm2的情况下的实施例2的半导体元件的受光灵敏度比电流密度为10A/cm2的情况下的比较例2的半导体元件的受光灵敏度高。需要说明的是,在比较例4的半导体元件中,在测定了电流-电压特性时,即使投入电流密度为20A/cm2的电流,比较例4的半导体元件也未工作。
在施加了25V的顺向电压的情况下,向实施例2的半导体元件照射激光,算出了受光灵敏度。受光灵敏度在室温下算出。在向实施例2的半导体元件施加25V的顺向电压、注入电流密度为20A/cm2的电流的情况下,流动了约200mA的电流。将通过光照射而从该电流值增加的量作为光电流而算出了受光灵敏度。结果如表2所示。
[表2]
波长(μm) 受光灵敏度(A/W)
1.32 7.2×10-2
1.55 1.3×10-2
1.99 2×10-3
如表2所示,在照射激光的波长为1.32μm的情况下,实施例2的半导体元件的受光灵敏度为1.0×10-3A/W以上且1.0×10-1A/W以下。在照射激光的波长为1.55μm的情况下,实施例2的半导体元件的受光灵敏度为约1.3×10-2A/W。在照射激光的波长为1.99μm的情况下,实施例2的半导体元件的受光灵敏度为约2×10-3A/W。通过顺向电压的施加,实施例2的半导体元件相对于与在DPP退火时照射的激光的波长相同的波长和比该波长长的波长的光也具有有效的受光灵敏度。
在零偏压的情况下,向实施例2的半导体元件照射峰值波长为1.32μm的激光,算出了受光灵敏度。受光灵敏度在进行DPP退火前和进行DPP退火后分别在室温下测定。结果如表3所示。
[表3]
受光灵敏度的测定 受光灵敏度(A/W)
进行DPP退火前 1.6×10-6
进行DPP退火后 5.8×10-6
如表3所示,确认了:在零偏压的情况下,相对于波长为1.32μm的光的实施例2的半导体元件的受光灵敏度在进行DPP退火后比进行DPP退火前高。
<微分电阻的温度变化>
接着,说明本实施方式的半导体元件的作为温度传感器的实施例。实施例3的半导体元件具备与实施例2的半导体元件同样的结构。将实施例3的半导体元件配置于珀耳帖元件上,通过珀耳帖元件的加热或冷却而使实施例3的半导体元件的温度变化。根据各温度下的电压值和电流值,求出了微分电阻。作为测温面的硅半导体层20b的表面20s与大气接触,被测定物(大气)的温度为25℃。图4是表示被测定物的温度为25℃的情况下的、实施例3的半导体元件中的温度与微分电阻的关系的曲线图。微分电阻是电压为22V时的微分电阻。图4所示的温度是珀耳帖元件的温度。在图4中,微分电阻被对数显示。图4所示的方块表示测定结果。图4所示的单点划线表示通过式(1)得到的基于一般的热敏电阻的理论模型的温度与微分电阻的关系。图4所示的虚线表示通过式(3)得到的温度与微分电阻的关系。
如图4所示,成功确认了实施例3的半导体元件的微分电阻与温度的关系进行与通过式(3)得到的虚线相近的行为。另外,实施例3的半导体元件的、30℃以上且40℃以下的温度范围的微分电阻相对于温度的变化的比率的绝对值为10Ω/℃,比根据式(1)求出的该比率的绝对值大。
<驱动电压>
关于以与实施例1和比较例1同样的条件制作的半导体元件,流动了顺向电流(mA)。为了驱动半导体元件而流动的顺向电流、电流密度和电压如下所示。
[表4]
如表4所示,不管在流动的顺向电流的电流密度为10A/cm2和50A/cm2的哪一个的情况下,与比较例1涉及的半导体元件相比,向实施例1涉及的半导体元件施加的电压都小。如上所述,以与比较例1同样的方法制作的比较例4的半导体元件即使投入电流密度为20A/cm2的电流也未工作。由此,在以与该比较例1同样的条件制作的半导体元件中,未进行电流密度为50A/cm2的测定。
<三维原子探针>
关于以与实施例2同样的条件制作的半导体元件,进行了三维原子探针。图5A是针对从三维原子探针得到的掺杂剂的空间分布调查在各掺杂剂处最相邻的掺杂剂的坐标,表示最相邻掺杂剂间距离的分布的曲线图。图5A的曲线图如以下这样得到。首先,从由三维原子探针得到的掺杂剂的空间分布将半数的掺杂剂的空间坐标数据读漏,制作了新的空间分布。需要说明的是,读漏的掺杂剂由随机数随机地选择,未读漏的掺杂剂的坐标是原来的坐标。接着,针对所制作的新的掺杂剂的空间分布调查在各掺杂剂处最相邻的掺杂剂的坐标,制作表示最相邻掺杂剂间距离的分布的曲线图作为图5B。在图5B中,在被认为是峰值的最相邻掺杂剂间距离的位置画出了虚线。另外,在图5A中,在与图5B同样的位置画出了虚线。与图5A相比,在图5B中强调的是峰值构造。另外,在图5A和图5B画出的虚线的间隔为硅的晶格常数的数倍左右。根据该结果,暗示了掺杂剂对的周期性的分布的存在。
工业实用性
本公开的半导体元件的制造方法和半导体元件能够应用于受光元件、发光元件或温度传感器等器件。
附图标记说明
10硅基板;
20a、20b硅半导体层;
20s硅半导体层的表面;
22第一硅半导体层;
24第二硅半导体层;
26pn结;
30a第二下部电极;
30b第二上部电极;
32a第一下部电极;
32b第一上部电极;
40近场光形成区域;
50散热基板;
50s散热基板的表面;
52珀耳帖元件;
54散热器;
60电源;
62a、62b导线;
70光源;
72光;
80半导体层叠体;
100半导体元件;
100a半导体元件部;
200半导体晶片。

Claims (13)

1.一种半导体元件的制造方法,包括:
准备半导体层叠体的工序,所述半导体层叠体具备硅基板和在所述硅基板上设置的硅半导体层,所述硅基板以第一浓度具有第一导电型的第一杂质,所述硅半导体层包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层和具有第二导电型的第三杂质的第二硅半导体层,所述第一导电型是p型和n型的一方,所述第二导电型是p型和n型的另一方;
一边使顺向电流向所述硅半导体层流动一边以具有规定的峰值波长的光照射所述硅半导体层而使所述第三杂质扩散的工序。
2.根据权利要求1所述的半导体元件的制造方法,
准备所述半导体层叠体的工序包括:
准备以第一浓度具有第一导电型的第一杂质的硅基板的工序,所述第一导电型是p型和n型的一方;
在所述硅基板上形成包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层的硅半导体层的工序;
向所述硅半导体层的表面导入第二导电型的第三杂质而形成第二硅半导体层的工序,所述第二导电型是p型和n型的另一方。
3.根据权利要求1或2所述的半导体元件的制造方法,
在以具有所述规定的峰值波长的光照射所述硅半导体层而使所述第三杂质扩散的工序之前,还包括减薄所述硅基板的工序。
4.根据权利要求1至3中任一项所述的半导体元件的制造方法,
以具有所述规定的峰值波长的光照射所述硅半导体层的工序包括:在将所述硅基板设置于散热基板上的状态下,一边使所述顺向电流流动一边以具有所述规定的峰值波长的光照射所述硅半导体层。
5.根据权利要求1至4中任一项所述的半导体元件的制造方法,
所述规定的峰值波长比与硅的带隙的大小对应的波长长。
6.根据权利要求1至5中任一项所述的半导体元件的制造方法,
所述第一浓度为1×1017cm-3以上且1×1021cm-3以下,
所述第二浓度为1×1014cm-3以上且1×1016cm-3以下。
7.根据权利要求1至6中任一项所述的半导体元件的制造方法,
在形成所述第二硅半导体层之后且以具有所述规定的峰值波长的光照射所述硅半导体层的工序之前,
包括在所述硅半导体层的表面形成具有所述规定的峰值波长的光透过的透光区域的第一上部电极的工序。
8.根据权利要求7所述的半导体元件的制造方法,还包括:
除去所述第一上部电极的工序;
在所述硅半导体层的表面的一部分形成在所述半导体元件的工作时使用的第二上部电极的工序。
9.根据权利要求1至8中任一项所述的半导体元件的制造方法,
所述半导体元件是半导体受光元件或半导体发光元件。
10.一种半导体元件,包括:
硅基板,其以第一浓度具有第一导电型的第一杂质,所述第一导电型是p型和n型的一方;
硅半导体层,其设置在所述硅基板上;
所述硅半导体层从所述硅基板侧起依次包括以比所述第一浓度低的第二浓度具有所述第一导电型的第二杂质的第一硅半导体层以及具有第二导电型的第三杂质的第二硅半导体层,所述第二导电型是p型和n型的另一方,
所述硅半导体层包括位于所述第一硅半导体层与所述第二硅半导体层之间的pn结,
所述半导体元件在包括所述pn结的区域中,相对于比与硅的带隙的大小对应的波长长的峰值波长的光具有受光灵敏度,或者发出比与所述硅的带隙的大小对应的波长长的峰值波长的光。
11.根据权利要求10所述的半导体元件,
所述第一浓度为1×1017cm-3以上且1×1021cm-3以下,
所述第二浓度为1×1014cm-3以上且1×1016cm-3以下。
12.根据权利要求10或11所述的半导体元件,
在零偏压下,相对于峰值波长为1.2μm以上且2.0μm以下的光的所述受光灵敏度为2.0×10-6A/W以上且7.0×10-6A/W以下。
13.根据权利要求10至12中任一项所述的半导体元件,
在被测定物的温度为25℃的情况下,所述半导体元件的、30℃以上且40℃以下的温度范围内的微分电阻相对于温度的变化的比率的绝对值为5Ω/℃以上且100Ω/℃以下。
CN202280009609.8A 2021-01-12 2022-01-11 半导体元件和半导体元件的制造方法 Pending CN116762179A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-002957 2021-01-12
JP2021042844 2021-03-16
JP2021-042844 2021-03-16
PCT/JP2022/000597 WO2022153983A1 (ja) 2021-01-12 2022-01-11 半導体素子および半導体素子の製造方法

Publications (1)

Publication Number Publication Date
CN116762179A true CN116762179A (zh) 2023-09-15

Family

ID=87957733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280009609.8A Pending CN116762179A (zh) 2021-01-12 2022-01-11 半导体元件和半导体元件的制造方法

Country Status (1)

Country Link
CN (1) CN116762179A (zh)

Similar Documents

Publication Publication Date Title
Kveder et al. Room-temperature silicon light-emitting diodes based on dislocation luminescence
Zhang et al. Photovoltaic effects in GaN structures with p‐n junctions
Snyman et al. Increased efficiency of silicon light-emitting diodes in a standard 1.2-um silicon complementary metal oxide semiconductor technology
Gonzalez et al. Minority-carrier diffusion length in a GaN-based light-emitting diode
Kuciauskas et al. Spectroscopic and microscopic defect and carrier-lifetime analysis in cadmium telluride
Hoang et al. Influence of dislocation loops on the near-infrared light emission from silicon diodes
Yakimov et al. Effect of pulsed laser action on hole-energy spectrum of Ge∕ Si self-assembled quantum dots
Lourenço et al. Efficient silicon light emitting diodes made by dislocation engineering
US8975169B2 (en) Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method
CN116762179A (zh) 半导体元件和半导体元件的制造方法
WO2022153983A1 (ja) 半導体素子および半導体素子の製造方法
Oualid et al. Photocurrent and diffusion lengths at the vicinity of grain boundaries (gb) in N and P-type polysilicon. Evaluation of the gb recombination velocity
Sciuto et al. 4H-SiC pn junction-based near IR photon source
Geisler et al. Passivation-induced cavity defects in laser-doped selective emitter Si solar cells—formation model and recombination analysis
Sobolev et al. Effect of the postimplantation-annealing temperature on the properties of silicon light-emitting diodes fabricated through boron ion implantation into n-Si
US20230296442A1 (en) Sensor element and method for manufacturing sensor element
Emel’yanov et al. Efficient silicon light-emitting diode with temperature-stable spectral characteristics
RU2817525C1 (ru) Способ изготовления светоизлучающего PIN-диода
Grempels Fundamentals of Solar Cells and Advancements in Copper Contacts
Il’inskaya et al. Cooled photodiodes based on a type-II single p-InAsSbP/n-InAs heterostructure
Emel’yanov et al. Silicon light-emitting diodes with strong near-band-edge luminescence
Malin et al. Minority carrier diffusion length in AlxGa1‐xN (x= 0.1) grown by ammonia molecular beam epitaxy
Snyman et al. Increasing the efficiency of three terminal silicon CMOS LED's through current density and carrier injection techniques
Bresler et al. Electroluminescence efficiency of silicon diodes
Lourenco et al. Dislocation-engineered silicon light-emitting diodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination