CN116759440A - 一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 - Google Patents
一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 Download PDFInfo
- Publication number
- CN116759440A CN116759440A CN202310722339.1A CN202310722339A CN116759440A CN 116759440 A CN116759440 A CN 116759440A CN 202310722339 A CN202310722339 A CN 202310722339A CN 116759440 A CN116759440 A CN 116759440A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- epitaxial
- furnace
- substrate material
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000000694 effects Effects 0.000 title claims abstract description 36
- 239000002245 particle Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 230000008021 deposition Effects 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000407 epitaxy Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管，属于半导体集成电路领域。首先，将重掺低阻硅衬底材料放入桶式外延炉内，在硅衬底材料表面进行外延生长形成第一层外延层，其中，该外延层包含一层较薄的外延本征层，生长后第一层外延层厚度小于设定外延层总厚度，然后在第一层外延层的基础上，经过通过开腔后再开始第二次外延生长，并生长至已设定的外延层总厚度。通过以上操作步骤，重掺低阻硅衬底材料在第一层预淀积本征层生长封住后，再借由开腔分炉的方法，可以将外延***内部停滞层的杂质被带走，不仅达到大幅降低外延炉***内自掺杂效应的目的，同时还能提升单炉产能。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管。
背景技术
业内采用红外辐射加热的桶式外延炉，由于加热方式导致硅片温度高于基座，外延过程中硅背面的硅和杂质原子向基座转移时，容易产生自掺杂，且硅片承载在基座剖面上，如图1所示，该结构形成的停滞层更容易加剧硅片间的自掺杂效应；抗单粒子双极三极管产品高阻厚外延工艺，衬底硅片采用重掺低阻衬底材料0.001～0.002(Ω·cm)，这种衬底杂质浓度高且砷的饱和蒸汽压大，在桶式外延炉一炉多片同时淀积的高温过程中，由重掺衬底杂质外溢引发的自掺杂效应会更加明显。这两者都极大地增加了外延层电阻率精确控制的难度。
因此，目前为了降低自掺杂效应产生的影响，桶式外延炉每炉仅作业1-2片(三层基座5面可以放置15片，如图2所示)，正常完成整批24片需要分12炉次，单炉产能低下；同时，由于重掺衬底片受自掺杂效应的影响，外延层电阻率片内均匀性差，片内均匀性7.0％左右。
发明内容
本发明的目的在于解决现有技术中重掺衬底片在桶式外延炉因自掺杂效应导致外延层电阻率片内均匀性无法有效控制以及单炉产能低的问题，提供一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管。
为达到上述目的，本发明采用以下技术方案予以实现：
本发明提出的一种降低桶式外延炉自掺杂效应的结构，包括衬底材料、第一外延层和第二外延层；
所述衬底材料、所述第一外延层和所述第二外延层均位于桶式外延炉内，所述衬底材料设在桶式外延炉的底面，所述第一外延层位于所述衬底材料的上表面，所述第二外延层位于所述第一外延层的上表面；在所述第一外延层内设有本征外延层，且本征外延层位于所述第一外延层的下底面。
优选地，所述衬底材料为单晶重掺低阻硅衬底片。
优选地，所述第一外延层的厚度小于所述第二外延层的厚度；
所述衬底材料、所述第一外延层及所述第二外延层的端面大小相等。
本发明提出的一种抗单粒子双极三极管，采用降低桶式外延炉自掺杂效应的结构。
本发明提出的一种降低桶式外延炉自掺杂效应的方法，包括如下步骤：
对衬底材料进行外延层淀积，得到第一外延层，对第一外延层进行平坦化处理；其中，第一外延层内包含本征外延层；
在第一外延层的基础上进行开腔后得到第二外延层，对第二外延层进行平坦化处理，从而降低桶式外延炉自掺杂效应。
优选地，对衬底材料进行外延层淀积前先对衬底材料表面进行处理。
优选地，采用SC1、SC2、稀释氢氟酸或SPM溶液中的一种或多种对衬底材料进行表面处理。
优选地，第一外延层的厚度为3μm～4μm，第一外延层的电阻率为0.1Ω.cm～0.5Ω.cm。
优选地，本征外延层的厚度为0.5μm～1.0μm。
优选地，第二层外延层的厚度为18μm～20μm，第二层外延层的电阻率为16.0Ω.cm～20.0Ω.cm。
与现有技术相比，本发明具有以下有益效果：
本发明提出的一种降低桶式外延炉自掺杂效应的结构，在衬底材料上生长第一层外延前，优先生长一层薄的本征层，可以用来抑制重掺衬底杂质外溢，然后进行第一层外延层生长后，其次，结合外延炉分炉开腔方式，再进行第二层外延层生长。这样的生长顺序和外延层结构设置，可以将外延***内部停滞层的杂质被带走，可以解决自掺杂效应，使得外延电阻率均匀性得到有效控制的同时提高外延炉单炉产能。如不采用当前结构的设置与生长方法，在重掺杂衬底材料上直接一次性生长全部外延层，会产生自掺杂效应，从而导致衬底杂质外溢严重，外延层电阻率均匀性差且单炉产能低下。
本发明提出的一种降低桶式外延炉自掺杂效应的方法，将衬底材料放入桶式外延炉内，在硅衬底表面进行外延生长形成第一层外延层，其中，该外延层包含一层较薄的本征外延层，然后在第一层外延层的基础上，经过通过开腔后再开始第二次外延生长，并生长至已设定的外延层总厚度。通过以上操作步骤，衬底材料在第一层预淀积本征层生长封住后，再借由开腔分炉的方法，可以将外延***内部停滞层的杂质被带走，达到大幅降低外延炉***内自掺杂效应的同时还能提升通式外延炉单炉产能。因此，本发明提出的方法通过预淀积一层较薄的本征外延层用来封住重掺衬底杂质，并结合分炉开腔的方式，将外延***内部停滞层的杂质被带走，可以有效解决重掺衬底片在桶式外延炉因自掺杂效应，导致外延层电阻率片内均匀性无法控制和外延炉单炉产能低的问题。
进一步地，进行外延生长前对衬底材料表面进行处理，去除衬底材料表面的氧化层。
进一步地，本征外延层的厚度为0.5μm～1.0μm，若本征外延层过薄(小于0.5μm)，会使得衬底杂质未被完全封住，导致第一外延层的电阻率数据无法得到精确控制。
附图说明
为了更清楚的说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中桶式外延炉外延淀积的气体模型图。
图2为现有技术中桶式外延炉三层基座图。
图3为本发明的分炉开腔外延层结构示意图。
图4为本发明实施例对生长得到的衬底材料检测位置结构示意图。
其中：1-衬底材料，2-第一外延层，3-第二外延层，4-本征外延层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面结合附图对本发明做进一步详细描述：
本发明提出的一种降低桶式外延炉自掺杂效应的结构，如图3所示，包括衬底材料1、第一外延层2和第二外延层3，衬底材料1、第一外延层2和第二外延层3均位于桶式外延炉内，衬底材料1设在桶式外延炉的底面，第一外延层2位于所述衬底材料1的上表面，第二外延层3位于第一外延层2的上表面；在第一外延层2内设有本征外延层4，且本征外延层4位于第一外延层2的下底面。
其中，第一外延层2的厚度小于第二外延层3的厚度。衬底材料1为单晶重掺低阻硅衬底片，其电阻率为0.001Ω·cm～0.002Ω·cm，能够降低功率器件的损耗。
衬底材料1、第一外延层2及第二外延层3的端面大小相等，能够使获得的结构装入桶式外延炉内。
本发明提出的一种降低桶式外延炉自掺杂效应的方法，包括如下步骤：
步骤1、对衬底材料1进行外延层淀积，得到第一外延层2，且第一外延层2内包含本征外延层4，对第一外延层2进行平坦化处理；
第一外延层2的厚度为3μm～4μm，本征外延层4的厚度为0.5μm～1.0μm，第一外延层2的电阻率为0.3Ω.cm。
步骤2、在第一外延层2的基础上进行开腔后得到第二外延层3，对第二外延层3进行平坦化处理。
第二层外延层3的厚度为20μm，第二层外延层3的电阻率为20.0Ω.cm。
最终形成硅衬底的外延层结构，如图3所示。
采用当前方法进行重掺杂硅衬底生长，分别对采用本方法生长外延层后的硅衬底以及现有方法进行硅衬底生长后的硅衬底取点检测，随炉方块电阻样片的量测点位置，如图4所示，测试结果如表2。
现结合实施例，对本次发明的工艺控制方法作进一步描述。
实施例1
采用本发明的分炉开腔本征两步走工艺控制方法，针对使用重掺衬底材料硅片0.002Ω·cm，应用在桶式外延炉上生长高阻厚外延的抗单粒子双极三极管产品。外延层结构与放片方式如下：
第一外延层厚度4μm，电阻率0.3Ω.cm，包含0.9μm本征外延层；
第二外延层厚度20μm，电阻率18Ω.cm。
实施例2
采用本发明的分炉开腔本征两步走工艺控制方法，针对使用重掺衬底材料硅片0.001Ω·cm，应用在桶式外延炉上生长高阻厚外延的抗单粒子双极三极管产品。外延层结构与放片方式如下：
第一外延层厚度3μm，电阻率0.1Ω.cm，包含0.5μm本征外延层；
第二外延层厚度18μm，电阻率16Ω.cm。
实施例3
采用本发明的分炉开腔本征两步走工艺控制方法，针对使用重掺衬底材料硅片0.001Ω·cm，应用在桶式外延炉上生长高阻厚外延的抗单粒子双极三极管产品。外延层结构与放片方式如下：
第一外延层厚度3μm，电阻率0.3Ω.cm，包含0.7μm本征外延层；
第二外延层厚度19μm，电阻率18Ω.cm。
实施例4
采用本发明的分炉开腔本征两步走工艺控制方法，针对使用重掺衬底材料硅片0.002Ω·cm，应用在桶式外延炉上生长高阻厚外延的抗单粒子双极三极管产品。外延层结构与放片方式如下：
第一外延层厚度4μm，电阻率0.5Ω.cm，包含1.0μm本征外延层；
第二外延层厚度20μm，电阻率20Ω.cm。
本发明通过该方法，解决桶式外延炉重掺衬底片带来的自掺杂效应问题。通过以上操作步骤，在第一层外延层2的本征外延层4封住后，再借由开腔分炉的方法，可以外延***内部滞留层的杂质被带走，从而达到大幅度降低外延炉***内自掺杂效应的目的。运用这种方法完成整批24片仅需要分4炉次，外延单炉产能提升了67％，且外延层电阻率片内均匀性可以稳定控制在2.0％以内。对比效果如下表1、2：
表1常规方法与发明方法对比表
表2发明方法与常规方法-外延电阻率及片内均匀性对比表
由表1、2及图4可知，采用本发明方法生长得到的电阻率片内均匀性在2％以内。采用常规的高阻厚外延工艺，电阻率片内离散性大，均匀性超过7％，且外延炉单炉产能低下；电阻率片内均匀性由7％提升至2％，外延炉单炉产能提升了67％，极大提高了抗单粒子双极三极管产品对外延层电阻率精确控制要求的同时，还提升了外延炉单炉产能。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种降低桶式外延炉自掺杂效应的结构，其特征在于，包括衬底材料(1)、第一外延层(2)和第二外延层(3)；
所述衬底材料(1)、所述第一外延层(2)和所述第二外延层(3)均位于桶式外延炉内，所述衬底材料(1)设在桶式外延炉的底面，所述第一外延层(2)位于所述衬底材料(1)的上表面，所述第二外延层(3)位于所述第一外延层(2)的上表面；在所述第一外延层(2)内设有本征外延层(4)，且本征外延层(4)位于所述第一外延层(2)的下底面。
2.根据权利要求1所述的降低桶式外延炉自掺杂效应的结构，其特征在于，所述衬底材料(1)为单晶重掺低阻硅衬底片。
3.根据权利要求1所述的降低桶式外延炉自掺杂效应的结构，其特征在于，所述第一外延层(2)的厚度小于所述第二外延层(3)的厚度；
所述衬底材料(1)、所述第一外延层(2)及所述第二外延层(3)的端面大小相等。
4.一种抗单粒子双极三极管，其特征在于，采用权利要求1～3中任意一项所述的降低桶式外延炉自掺杂效应的结构。
5.一种降低桶式外延炉自掺杂效应的方法，其特征在于，包括如下步骤：
对衬底材料(1)进行外延层淀积，得到第一外延层(2)，对第一外延层(2)进行平坦化处理；其中，第一外延层(2)内包含本征外延层(4)；
在第一外延层(2)的基础上进行开腔后得到第二外延层(3)，对第二外延层(3)进行平坦化处理，从而降低桶式外延炉自掺杂效应。
6.根据权利要求5所述的降低桶式外延炉自掺杂效应的方法，其特征在于，对衬底材料(1)进行外延层淀积前先对衬底材料(1)表面进行处理。
7.根据权利要求6所述的降低桶式外延炉自掺杂效应的方法，其特征在于，采用SC1、SC2、稀释氢氟酸或SPM溶液中的一种或多种对衬底材料(1)进行表面处理。
8.根据权利要求5所述的降低桶式外延炉自掺杂效应的方法，其特征在于，第一外延层(2)的厚度为3μm～4μm，第一外延层(2)的电阻率为0.1Ω.cm～0.5Ω.cm。
9.根据权利要求5所述的降低桶式外延炉自掺杂效应的方法，其特征在于，本征外延层(4)的厚度为0.5μm～1.0μm。
10.根据权利要求5所述的降低桶式外延炉自掺杂效应的方法，其特征在于，第二层外延层(3)的厚度为18μm～20μm，第二层外延层(3)的电阻率为16.0Ω.cm～20.0Ω.cm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310722339.1A CN116759440A (zh) | 2023-06-16 | 2023-06-16 | 一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310722339.1A CN116759440A (zh) | 2023-06-16 | 2023-06-16 | 一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759440A true CN116759440A (zh) | 2023-09-15 |
Family
ID=87949154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310722339.1A Pending CN116759440A (zh) | 2023-06-16 | 2023-06-16 | 一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759440A (zh) |
-
2023
- 2023-06-16 CN CN202310722339.1A patent/CN116759440A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101256958B (zh) | 一种igbt硅外延片的制造方法 | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| KR20120109865A (ko) | 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼 | |
| TW201019399A (en) | A microwave activation annealing process | |
| CN107533959A (zh) | 外延硅晶片的制造方法 | |
| US9123769B2 (en) | Power semiconductor device and fabrication method thereof | |
| US4338481A (en) | Very thin silicon wafer base solar cell | |
| US3129119A (en) | Production of p.n. junctions in semiconductor material | |
| CN106340567B (zh) | 一种应用于太阳能电池提升开压的两步通源工艺 | |
| CN116759440A (zh) | 一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管 | |
| CN109671620B (zh) | 半导体器件制备过程中的杂质扩散工艺 | |
| CN111415977A (zh) | 一种氮化水平异质p-n结结构器件及其制备方法 | |
| CN108977888A (zh) | 化合物半导体晶片、光电转换元件、以及iii-v族化合物半导体单晶的制造方法 | |
| CN108538713B (zh) | 一种光电探测器用重掺硅衬底制备高阻外延层的方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
| CN115537922A (zh) | 一种降低外延片自掺杂的方法 | |
| CN113555468B (zh) | 一种提升n型硅片硼扩散方阻均匀性的工艺 | |
| CN101510576A (zh) | 提高太阳电池用非晶氢化碳氮化硅薄膜钝化性能的热处理方法 | |
| CN103996608B (zh) | 改善外延层电阻率均匀性的方法 | |
| CN109037030B (zh) | 改善背面硅单晶的外延片的制备方法、外延片和半导体器件 | |
| TWI566276B (zh) | 磊晶晶圓 | |
| CN111519245A (zh) | 一种基于桶式外延炉的硅衬底外延层生长方法 | |
| CN100407381C (zh) | 硅构件及其制造方法 | |
| CN204029812U (zh) | 一种具有自补偿背封层的半导体衬底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |