CN116743236A - 一种面向高效传输的连续多载波信号的解调装置 - Google Patents

一种面向高效传输的连续多载波信号的解调装置 Download PDF

Info

Publication number
CN116743236A
CN116743236A CN202310892920.8A CN202310892920A CN116743236A CN 116743236 A CN116743236 A CN 116743236A CN 202310892920 A CN202310892920 A CN 202310892920A CN 116743236 A CN116743236 A CN 116743236A
Authority
CN
China
Prior art keywords
module
carrier
data
phase
multipath
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310892920.8A
Other languages
English (en)
Inventor
岳田
罗文�
吴晓杰
张娜
张春晖
东阳
苗志敏
李辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN202310892920.8A priority Critical patent/CN116743236A/zh
Publication of CN116743236A publication Critical patent/CN116743236A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18513—Transmission in a satellite or space-based system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及数字信号处理领域中一种面向高效传输的连续多载波信号的解调装置，包括数字分路模块、多路匹配滤波模块、多路定时同步模块、多路帧头捕获模块、多路解扰解扩模块、多路载波同步模块、多路解映射及译码组包模块和译码模块。本发明面向FPGA高效传输实现，可以扩展支持多种调制扩频编码方式、多速率连续信号的解调，能支持64路甚至更多路的连续多载波解调，且基带解调性能损失不到0.5dB。本发明适用于处理更多用户、更大容量的高通量***信关站和卫星转发器载荷解调器中。

Description

一种面向高效传输的连续多载波信号的解调装置
技术领域
本发明涉及数字信号处理领域中一种面向高效传输的连续多载波信号的解调装置，基于多载波信号的分路技术和连续载波的解调技术，适用于处理更多用户、更大容量的高通量***信关站和卫星转发器载荷解调器中。
背景技术
本发明涉及的多载波分路技术可采用信道化、多相滤波器组等多种方法实现多路信号的重构或分离，多路信号既可以是突发信号也可以是连续信号；多路突发信号整体解调技术研究较多，单路连续信号的解调技术相对成熟，但对于不同载波速率、不同调制编码的多路连续信号整体解调方法研究较少。
发明内容
本方明提出一种面向FPGA具有高效传输能力的方法，可以实现多种调制扩频编码方式、多速率连续信号的解调。
本发明采用的技术方案为：
一种面向高效传输的连续多载波信号的解调装置，包括数字分路模块、多路匹配滤波模块、多路定时同步模块、多路帧头捕获模块、多路解扰解扩模块、多路载波同步模块、多路解映射及译码组包模块和译码模块；
数字分路模块用于将多路连续信号进行采样，将采样数据转化为各载波速率相关的工作时钟数据，并在划分均匀的处理时间内对多路连续信号进行无缝分割，然后标注载波号和调制编码参数信息，输出至多路匹配滤波模块；
多路匹配滤波模块用于在处理时间内依据载波号和调制编码参数信息分别对应进行相应的卷积运算，并采用分段滤波的重叠相加方法进行匹配滤波处理，将匹配滤波后各载波的数据输出至多路定时同步模块；
多路定时同步模块用于在处理时间内完成定时同步后，利用匹配滤波后各载波的数据分别计算定时误差，依据定时误差对各载波进行内插数字重采样处理，并选择最佳采样点输出至多路帧头捕获模块；
多路帧头捕获模块用于在处理时间内对各路载波的最佳采样点进行帧头捕获，产生帧头标识，帧头标识为确定帧头和调制数据块起始位置的标识，同时通过判断捕获帧头的状态给出链路为入锁或失锁状态，将链路状态随参数附接到各路数据前面，输出至多路解扰解扩模块；
多路解扰解扩模块用于根据多路帧头捕获模块输出的帧头标识和数据使能在处理时间内将各载波对应的帧头进行解扩处理，同时进行各载波数据的解扰和解扩处理，将各载波的附接参数、帧头及数据串行输出至多路载波同步模块；其中，帧头基于符号内已知扩频序列进行解扩，数据一帧做一次解扰，数据解扰处理之后再进行解扩处理；
多路载波同步模块用于根据链路状态判断各载波的同步环路是否保持跟踪状态还是重新锁定；并在处理时间内对输入的各路载波数据进行频偏估计、载波跟踪和相位模糊校正，将消除剩余频偏和相偏之后的数据输出至多路解映射及译码组包模块；
多路解映射及译码组包模块用于在处理时间内依据帧头起始位置和调制编码参数信息对各路不同调制方式的数据进行软解映射，并按照码长码率对数据进行拆分，然后输出至译码模块进行译码。
进一步的，多路定时同步模块分别包括定时误差估计模块、定时误差缓存模块、内插数据选择模块、内插滤波器模块及内插系数计算模块；
定时误差估计模块用于利用匹配滤波后各载波的数据进行定时误差估计，并进行各载波数据的缓存；
定时误差缓存模块用于将当前处理时间内各载波估计的定时误差存储在缓存中，并根据当前载波号读取上一处理时间内的存储信息；
内插系数计算模块用于调用定时误差缓存模块中存储的定时误差信息，计算内插系数输出至内插滤波器模块；
内插数据选择模块用于调用定时误差缓存模块中存储的定时误差信息，在当前处理时间内缓存各载波计算基点的相关数据和基点控制参数，并根据当前载波号读取上一处理时间内的存储信息，在各载波数据流上选择内插基点，输出至内插滤波器模块；
内插滤波器模块用于完成内插数字重采样处理，输出最佳采样点。
进一步的，多路载波同步模块包括频偏估计模块、频偏校正模块、环路跟踪模块、相位纠正模块、相位模糊纠正模块、数据缓存模块、频率参数缓存模块、环路状态缓存模块、相偏参数缓存模块及帧头相关状态缓存模块；
数据缓存模块用于将多路解扰解扩模块处理后的数据进行缓存；
频偏估计模块用于将多路解扰解扩模块处理后的数据进行去调制处理和作FFT变换，并搜索最大值，最大值即为频偏估计值，将频偏估计值输出至频偏校正模块；
频偏校正模块用于调用数据缓存模块中的数据，根据频偏估计值分别进行上变频或下变频消除，将消除频偏的数据输出至环路跟踪模块，将从数据缓存模块中调用的数据输出至相位校正模块；
环路跟踪模块用于采用基于判决反馈型科斯塔斯环结构的锁相环，通过鉴相和环路滤波处理跟踪输入信号的相位达到环路锁定，并估计相位累加值输出至相位校正模块，并根据输入数据前面附接的链路状态信息进行环路状态控制，当链路状态为失锁状态时进行环路滤波的重新锁定，对环路状态缓存模块进行初始复位，当链路状态为入锁状态时保持当前环路锁定跟踪状态，控制环路状态缓存模块读写环路状态信息；
相位校正模块用于根据环路跟踪模块估计的各载波相位累加值对输入数据进行上/下变频消除，将消除频偏的数据输出至相位模糊纠正模块；
相位模糊纠正模块用于通过帧头标识对各路数据中的帧头序列进行相关处理，根据相关峰的相位判决并纠正由锁相环路引起的相位模糊；
其中频偏校正模块、环路跟踪模块、相位校正模块和相位模糊纠正模块在当前处理时间内将各载波状态信息，包括环路初始相位、环路结束相位、频偏、相位累加值以及寄存器和工作模式的最后状态一一对应存入频率参数缓存模块、环路状态参数模块、相位参数缓存模块和帧头相关状态缓存模块，在下一个处理时间将各载波的对应状态信息读出。
进一步的，多路解映射及译码组包模块包括多路软解映射模块、多路数据缓存模块、译码前数据缓存模块和多路参数信息缓存模块；
软解映射模块用于根据调制参数对多种调制方式数据进行软解映射；
多路数据缓存模块用于通过缓存将不含帧头的多路软解映射数据存入各自载波号对应的缓存中，同时通过同步更新多路参数信息缓存模块中载波号和编译码参数信息读取各自载波对应的码长数据，输出至译码前缓存模块；
译码前缓存模块用于按照各自当前载波的码长输出待译码数据至译码模块。
进一步的，数字分路模块中，划分的均匀的处理时间及载波排列是按照以下规则实现的：当载波组内都为不扩频的载波时，按照最低载波速率的L长度间隔作为处理时间间隔；当载波组内有扩频载波时，按照最大扩频比载波的数据长度L*SSmax间隔作为处理时间间隔；其中，L为最低载波速率存储数据长度，SSmax为载波组中最大扩频比。
本发明与现有技术相比具有如下优点：
1、本发明面向FPGA实现，传输效率高，支持连续载波的多种载波速率、扩频、编码调制方式的整体解调，***应用更加灵活。
2、本发明解调支持路数具有可扩展性，能支持64路甚至更多路的连续多载波解调，且基带解调性能损失不到0.5dB。
附图说明
图1是本发明连续多载波信号的解调装置得实现原理框图；
图2是本发明数字分路模块在划分的处理时间内输出各载波数据流时序图；
图3是本发明多路定时同步模块实现原理框图；
图4是本发明多路载波同步模块实现原理框图；
图5是本发明多路解映射及译码组包模块实现原理框图。
具体实施方式
下面结合附图对本发明的多路连续信号解调主要模块做进一步详细介绍。
图1是本发明连续多载波信号解调方法的实现原理框图，包括数字分路模块、多路匹配滤波模块、多路定时同步模块、多路帧头捕获模块、多路解扰解扩模块、多路载波同步模块、多路解映射及译码组包模块和译码模块。
数字分路模块用于将多路连续信号进行采样，将采样数据转化为各载波速率相关的工作时钟数据，并在划分均匀的处理时间内对多路连续信号进行无缝分割，在划分的处理时间内各路连续信号为一段一段的非连续数据如图2所示，然后在各载波数据前附接调制编码方式、载波号等参数信息。
数字分路模块中，划分的均匀的处理时间及载波排列是按照以下规则实现的：当载波组内都为不扩频的载波时，按照最低载波速率的L长度间隔作为处理时间间隔；当载波组内有扩频载波时，按照最大扩频比载波的数据长度L*SSmax间隔作为处理时间间隔；其中，L为最低载波速率存储数据长度，SSmax为载波组中最大扩频比。
多路匹配滤波模块用于在处理时间内依据载波号和调制编码参数信息分别对应进行相应的卷积运算，并采用分段滤波的重叠相加方法进行匹配滤波处理，将匹配滤波后各载波的数据输出至多路定时同步模块；
多路定时同步模块用于在处理时间内完成定时同步后，利用匹配滤波后各载波的数据分别计算定时误差，依据定时误差对各载波进行内插数字重采样处理，并选择最佳采样点输出至多路帧头捕获模块；
如图3所示，多路定时同步模块分别包括定时误差估计模块、定时误差缓存模块、内插数据选择模块、内插滤波器模块及内插系数计算模块；
定时误差估计模块用于利用匹配滤波后各载波的数据进行定时误差估计，并进行各载波数据的缓存；定时误差缓存模块用于将当前处理时间内各载波估计的定时误差存储在缓存中，并根据当前载波号读取上一处理时间内的存储信息；内插系数计算模块用于调用定时误差缓存模块中存储的定时误差信息，计算内插系数输出至内插滤波器模块；内插数据选择模块用于调用定时误差缓存模块中存储的定时误差信息，在当前处理时间内缓存各载波计算基点的相关数据和基点控制参数，并根据当前载波号读取上一处理时间内的存储信息，在各载波数据流上选择内插基点，输出至内插滤波器模块；内插滤波器模块用于完成内插数字重采样处理，输出最佳采样点。
多路帧头捕获模块用于在处理时间内对各路载波的最佳采样点进行帧头捕获，产生帧头标识，帧头标识为确定帧头和调制数据块起始位置的标识，同时通过判断捕获帧头的状态给出链路为入锁或失锁状态，将链路状态随参数附接到各路数据前面，输出至多路解扰解扩模块；
多路解扰解扩模块用于根据多路帧头捕获模块输出的帧头标识和数据使能在处理时间内将各载波对应的帧头进行解扩处理，同时进行各载波数据的解扰和解扩处理，将各载波的附接参数、帧头及数据串行输出至多路载波同步模块；其中，帧头基于符号内已知扩频序列进行解扩，数据一帧做一次解扰，数据解扰处理之后再进行解扩处理；
多路载波同步模块用于根据链路状态判断各载波的同步环路是否保持跟踪状态还是重新锁定；并在处理时间内对输入的各路载波数据进行频偏估计、载波跟踪和相位模糊校正，将消除剩余频偏和相偏之后的数据输出至多路解映射及译码组包模块；
如图4所示，多路载波同步模块包括频偏估计模块、频偏校正模块、环路跟踪模块、相位纠正模块、相位模糊纠正模块、数据缓存模块、频率参数缓存模块、环路状态缓存模块、相偏参数缓存模块及帧头相关状态缓存模块；
数据缓存模块用于将多路解扰解扩模块处理后的数据进行缓存；频偏估计模块用于将多路解扰解扩模块处理后的数据进行去调制处理和作FFT变换，并搜索最大值，最大值即为频偏估计值，将频偏估计值输出至频偏校正模块；频偏校正模块用于调用数据缓存模块中的数据，根据频偏估计值分别进行上变频或下变频消除，将消除频偏的数据输出至环路跟踪模块，将从数据缓存模块中调用的数据输出至相位校正模块；环路跟踪模块用于采用基于判决反馈型科斯塔斯环结构的锁相环，通过鉴相和环路滤波处理跟踪输入信号的相位达到环路锁定，并估计相位累加值输出至相位校正模块，并根据输入数据前面附接的链路状态信息进行环路状态控制，当链路状态为失锁状态时进行环路滤波的重新锁定，对环路状态缓存模块进行初始复位，当链路状态为入锁状态时保持当前环路锁定跟踪状态，控制环路状态缓存模块读写环路状态信息；相位校正模块用于根据环路跟踪模块估计的各载波相位累加值对输入数据进行上/下变频消除，将消除频偏的数据输出至相位模糊纠正模块；相位模糊纠正模块用于通过帧头标识对各路数据中的帧头序列进行相关处理，根据相关峰的相位判决并纠正由锁相环路引起的相位模糊；其中频偏校正模块、环路跟踪模块、相位校正模块和相位模糊纠正模块在当前处理时间内将各载波状态信息，包括环路初始相位、环路结束相位、频偏、相位累加值以及寄存器和工作模式的最后状态一一对应存入频率参数缓存模块、环路状态参数模块、相位参数缓存模块和帧头相关状态缓存模块，在下一个处理时间将各载波的对应状态信息读出。
多路解映射及译码组包模块用于在处理时间内依据帧头起始位置和调制编码参数信息对各路不同调制方式的数据进行软解映射，并按照码长码率对数据进行拆分，然后输出至译码模块进行译码。
如图5所示，多路解映射及译码组包模块包括多路软解映射模块、多路数据缓存模块、译码前数据缓存模块和多路参数信息缓存模块；
软解映射模块用于根据调制参数对多种调制方式数据进行软解映射；多路数据缓存模块用于通过缓存将不含帧头的多路软解映射数据存入各自载波号对应的缓存中，同时通过同步更新多路参数信息缓存模块中载波号和编译码参数信息读取各自载波对应的码长数据，输出至译码前缓存模块；译码前缓存模块用于按照各自当前载波的码长输出待译码数据至译码模块。

Claims (5)

1.一种面向高效传输的连续多载波信号的解调装置，其特征在于，包括数字分路模块、多路匹配滤波模块、多路定时同步模块、多路帧头捕获模块、多路解扰解扩模块、多路载波同步模块、多路解映射及译码组包模块和译码模块；
数字分路模块用于将多路连续信号进行采样，将采样数据转化为各载波速率相关的工作时钟数据，并在划分均匀的处理时间内对多路连续信号进行无缝分割，然后标注载波号和调制编码参数信息，输出至多路匹配滤波模块；
多路匹配滤波模块用于在处理时间内依据载波号和调制编码参数信息分别对应进行相应的卷积运算，并采用分段滤波的重叠相加方法进行匹配滤波处理，将匹配滤波后各载波的数据输出至多路定时同步模块；
多路定时同步模块用于在处理时间内完成定时同步后，利用匹配滤波后各载波的数据分别计算定时误差，依据定时误差对各载波进行内插数字重采样处理，并选择最佳采样点输出至多路帧头捕获模块；
多路帧头捕获模块用于在处理时间内对各路载波的最佳采样点进行帧头捕获，产生帧头标识，帧头标识为确定帧头和调制数据块起始位置的标识，同时通过判断捕获帧头的状态给出链路为入锁或失锁状态，将链路状态随参数附接到各路数据前面，输出至多路解扰解扩模块；
多路解扰解扩模块用于根据多路帧头捕获模块输出的帧头标识和数据使能在处理时间内将各载波对应的帧头进行解扩处理，同时进行各载波数据的解扰和解扩处理，将各载波的附接参数、帧头及数据串行输出至多路载波同步模块；其中，帧头基于符号内已知扩频序列进行解扩，数据一帧做一次解扰，数据解扰处理之后再进行解扩处理；
多路载波同步模块用于根据链路状态判断各载波的同步环路是否保持跟踪状态还是重新锁定；并在处理时间内对输入的各路载波数据进行频偏估计、载波跟踪和相位模糊校正，将消除剩余频偏和相偏之后的数据输出至多路解映射及译码组包模块；
多路解映射及译码组包模块用于在处理时间内依据帧头起始位置和调制编码参数信息对各路不同调制方式的数据进行软解映射，并按照码长码率对数据进行拆分，然后输出至译码模块进行译码。
2.根据权利要求1所述的一种面向高效传输的连续多载波信号的解调装置，其特征在于，多路定时同步模块分别包括定时误差估计模块、定时误差缓存模块、内插数据选择模块、内插滤波器模块及内插系数计算模块；
定时误差估计模块用于利用匹配滤波后各载波的数据进行定时误差估计，并进行各载波数据的缓存；
定时误差缓存模块用于将当前处理时间内各载波估计的定时误差存储在缓存中，并根据当前载波号读取上一处理时间内的存储信息；
内插系数计算模块用于调用定时误差缓存模块中存储的定时误差信息，计算内插系数输出至内插滤波器模块；
内插数据选择模块用于调用定时误差缓存模块中存储的定时误差信息，在当前处理时间内缓存各载波计算基点的相关数据和基点控制参数，并根据当前载波号读取上一处理时间内的存储信息，在各载波数据流上选择内插基点，输出至内插滤波器模块；
内插滤波器模块用于完成内插数字重采样处理，输出最佳采样点。
3.根据权利要求1所述的一种面向高效传输的连续多载波信号的解调装置，其特征在于，多路载波同步模块包括频偏估计模块、频偏校正模块、环路跟踪模块、相位纠正模块、相位模糊纠正模块、数据缓存模块、频率参数缓存模块、环路状态缓存模块、相偏参数缓存模块及帧头相关状态缓存模块；
数据缓存模块用于将多路解扰解扩模块处理后的数据进行缓存；
频偏估计模块用于将多路解扰解扩模块处理后的数据进行去调制处理和作FFT变换，并搜索最大值，最大值即为频偏估计值，将频偏估计值输出至频偏校正模块；
频偏校正模块用于调用数据缓存模块中的数据，根据频偏估计值分别进行上变频或下变频消除，将消除频偏的数据输出至环路跟踪模块，将从数据缓存模块中调用的数据输出至相位校正模块；
环路跟踪模块用于采用基于判决反馈型科斯塔斯环结构的锁相环，通过鉴相和环路滤波处理跟踪输入信号的相位达到环路锁定，并估计相位累加值输出至相位校正模块，并根据输入数据前面附接的链路状态信息进行环路状态控制，当链路状态为失锁状态时进行环路滤波的重新锁定，对环路状态缓存模块进行初始复位，当链路状态为入锁状态时保持当前环路锁定跟踪状态，控制环路状态缓存模块读写环路状态信息；
相位校正模块用于根据环路跟踪模块估计的各载波相位累加值对输入数据进行上/下变频消除，将消除频偏的数据输出至相位模糊纠正模块；
相位模糊纠正模块用于通过帧头标识对各路数据中的帧头序列进行相关处理，根据相关峰的相位判决并纠正由锁相环路引起的相位模糊；
其中频偏校正模块、环路跟踪模块、相位校正模块和相位模糊纠正模块在当前处理时间内将各载波状态信息，包括环路初始相位、环路结束相位、频偏、相位累加值以及寄存器和工作模式的最后状态一一对应存入频率参数缓存模块、环路状态参数模块、相位参数缓存模块和帧头相关状态缓存模块，在下一个处理时间将各载波的对应状态信息读出。
4.根据权利要求1所述的一种面向高效传输的连续多载波信号的解调装置，其特征在于，多路解映射及译码组包模块包括多路软解映射模块、多路数据缓存模块、译码前数据缓存模块和多路参数信息缓存模块；
软解映射模块用于根据调制参数对多种调制方式数据进行软解映射；
多路数据缓存模块用于通过缓存将不含帧头的多路软解映射数据存入各自载波号对应的缓存中，同时通过同步更新多路参数信息缓存模块中载波号和编译码参数信息读取各自载波对应的码长数据，输出至译码前缓存模块；
译码前缓存模块用于按照各自当前载波的码长输出待译码数据至译码模块。
5.根据权利要求1所述的一种面向高效传输的连续多载波信号的解调装置，其特征在于，数字分路模块中，划分的均匀的处理时间及载波排列是按照以下规则实现的：当载波组内都为不扩频的载波时，按照最低载波速率的L长度间隔作为处理时间间隔；当载波组内有扩频载波时，按照最大扩频比载波的数据长度L*SSmax间隔作为处理时间间隔；其中，L为最低载波速率存储数据长度，SSmax为载波组中最大扩频比。
CN202310892920.8A 2023-07-20 2023-07-20 一种面向高效传输的连续多载波信号的解调装置 Pending CN116743236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310892920.8A CN116743236A (zh) 2023-07-20 2023-07-20 一种面向高效传输的连续多载波信号的解调装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310892920.8A CN116743236A (zh) 2023-07-20 2023-07-20 一种面向高效传输的连续多载波信号的解调装置

Publications (1)

Publication Number Publication Date
CN116743236A true CN116743236A (zh) 2023-09-12

Family

ID=87916987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310892920.8A Pending CN116743236A (zh) 2023-07-20 2023-07-20 一种面向高效传输的连续多载波信号的解调装置

Country Status (1)

Country Link
CN (1) CN116743236A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118072693A (zh) * 2024-04-12 2024-05-24 北京数字光芯集成电路设计有限公司 一种基于相位的mipi偏斜纠正方法和***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118072693A (zh) * 2024-04-12 2024-05-24 北京数字光芯集成电路设计有限公司 一种基于相位的mipi偏斜纠正方法和***

Similar Documents

Publication Publication Date Title
US7106784B2 (en) Universal rake receiver
EP0701333B1 (en) Synchronisation method and apparatus for a direct sequence spread spectrum communications system
KR100298565B1 (ko) 스펙트럼확산신호수신방법및스펙트럼확산신호수신장치
CN1130937C (zh) 具有几个标准的无线电接收机***中的方法和装置
US8605843B2 (en) Method and apparatus for signal acquisition in OFDM receivers
CN102185674B (zh) 具有扩展范围的无线通信网络的接收机
US6310926B1 (en) Adjustment of the sampling frequency in a multicarrier receiver
EP1096698B1 (en) Reception apparatus and reception processing method
KR20020073148A (ko) 직접 시퀀스 확산 스펙트럼 시스템을 위한 반송파 추적 루프
CN110830411B (zh) 一种面向mf-tdma的星上多载波解调器
WO2006036009A1 (ja) 移動無線通信装置、無線通信装置及び通信処理方法
CN111600823B (zh) 一种并行oqpsk偏移四相相移键控解调器
CN114268342B (zh) 一种扩频信号的实时捕获方法、***及介质
JP3936568B2 (ja) 無線受信装置
CN112600608B (zh) 一种多帧叠加的卫星信号捕获方法及装置
JP2004534478A (ja) 無線通信システムにおいてタイミング情報を提供するための方法および装置
US7649926B2 (en) Rake receiver for DS-CDMA UWB system and DS-CDMA receiver having the same
US6961391B2 (en) Signal processor used for symbol recovery and methods therein
EP1182802B1 (en) Triple data buffer system for high data rate communication systems
CN116743236A (zh) 一种面向高效传输的连续多载波信号的解调装置
CN114039623B (zh) 一种低载噪比的短突发扩频信号跟踪方法
EP1018253B1 (en) Adjustment of the sampling frequency in a multicarrier receiver
JP4169352B2 (ja) デジタル電気通信受信器の精密同期化方法及びデバイス
JP4639007B2 (ja) 無線通信装置
EP1406396A1 (en) Receiving apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination