CN116741692A - 半导体制造装置用部件 - Google Patents

半导体制造装置用部件 Download PDF

Info

Publication number
CN116741692A
CN116741692A CN202310115342.7A CN202310115342A CN116741692A CN 116741692 A CN116741692 A CN 116741692A CN 202310115342 A CN202310115342 A CN 202310115342A CN 116741692 A CN116741692 A CN 116741692A
Authority
CN
China
Prior art keywords
stage
wafer
focus ring
base substrate
wafer stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310115342.7A
Other languages
English (en)
Inventor
竹林央史
久野达也
井上靖也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116741692A publication Critical patent/CN116741692A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

本发明提供半导体制造装置用部件，能够抑制发生开裂，并且，从外部控制内部空间。半导体制造装置用部件(10)具备：基底基材(20)、聚焦环(FR)载放台(30)、晶片载放台(40)、以及内部空间(50)。基底基材(20)具有晶片载放台支撑部(21)和FR载放台支撑部(22)。FR载放台(30)借助环状接合层(26)而接合于FR载放台支撑面(22a)。晶片载放台(40)与FR载放台(30)分体，且俯视与FR载放面(30a)的内周部重复，借助圆形接合层(27)而接合于晶片载放台支撑面(21a)及FR载放面(30a)的内周部。内部空间(50)为由晶片载放台支撑部(21)的侧面、FR载放台(30)的内周面及圆形接合层(27)包围的环状空间，借助连通路(25)而与外部连通。

Description

半导体制造装置用部件
技术领域
本发明涉及半导体制造装置用部件。
背景技术
以往，作为半导体制造装置用部件，例如已知有专利文献1给出的半导体制造装置用部件。该半导体制造装置用部件是将圆形的晶片载放台和环状的聚焦环载放台一体化形成的保持部件粘接于基底基材得到的。基底基材具有在中央具备圆形的晶片载放台支撑面的晶片载放台支撑部，且在该晶片载放台支撑部的外周具有具备比所述晶片载放台支撑面低的环状的聚焦环载放台支撑面的聚焦环载放台支撑部。在基底基材中的晶片载放台支撑部的外周面与保持部件中的与该外周面对置的面之间存在内部空间。将这2个面以粘接材料粘接的情况下，由于2个面彼此的间隙较窄，所以粘接部分容易剥离。如果粘接部分发生剥离，则热传递的特性在剥离部位和未剥离部位不同，因此，温度分布的均匀性降低。所以，不将这2个面以粘接材料粘接，使其存在内部空间。
现有技术文献
专利文献
专利文献1：日本特许第6805032号公报
发明内容
然而，由于在保持部件具有晶片载放台与聚焦环载放台的连结部位，所以，有时对该连结部位施加应力而发生开裂。另外，由于内部空间为封闭空间，所以，无法从外部控制内部空间而进行有效利用。
本发明是为了解决上述课题而实施的，其主要目的在于，使其能够抑制发生开裂，并且，从外部控制内部空间。
本发明的半导体制造装置用部件具备：
导电性的基底基材，该基底基材具有具备圆形的晶片载放台支撑面的晶片载放台支撑部，且在所述晶片载放台支撑部的外周具有具备比所述晶片载放台支撑面低的环状的聚焦环载放台支撑面的聚焦环载放台支撑部；
绝缘性的聚焦环载放台，在该聚焦环载放台的上表面具有环状的聚焦环载放面，且接合于所述聚焦环载放台支撑面；
绝缘性的晶片载放台，在该晶片载放台的上表面具有圆形的晶片载放面，与所述聚焦环载放台分体，且俯视与所述聚焦环载放面的内周部重复，接合于所述聚焦环载放面的内周部及所述晶片载放台支撑面；
环状的内部空间，该内部空间由所述晶片载放台的下表面、所述基底基材的所述晶片载放台支撑部的外周面、所述聚焦环载放台的内周面及所述基底基材的所述聚焦环载放台支撑面包围；以及
连通路，该连通路设置于所述基底基材，将所述内部空间和所述基底基材的外部连通。
该半导体制造装置用部件中，晶片载放台与聚焦环载放台分体，且俯视与聚焦环载放面的内周部重复，接合于聚焦环载放面的内周部及晶片载放台支撑面。因此，与像专利文献1那样采用晶片载放台和聚焦环载放台一体化形成的保持部件的情形相比，能够抑制开裂。另外，环状的内部空间并非封闭空间，借助在基底基材设置的连通路而与基底基材的外部连通。因此，能够借助连通路而从外部控制内部空间。
应予说明，本说明书中，有时使用上下、左右、前后等对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了半导体制造装置用部件的朝向的情况下，有时上下变成左右，或者左右变成上下，这种情形也包括在本发明的技术范围内。
本发明的半导体制造装置用部件中，所述晶片载放台可以将所述内部空间的上部封闭。据此，可以借助连通路而改变内部空间的压力等。
本发明的半导体制造装置用部件中，所述晶片载放台可以具有从所述内部空间至所述晶片载放面的贯通孔。据此，能够将导入至连通路的气体(例如热传导气体)经由环状的内部空间而从贯通孔向载放于晶片载放面的晶片的下表面供给。因此，不需要在基底基材的内部设置气体通路。
本发明的半导体制造装置用部件中，所述聚焦环载放台可以借助第一接合层而接合于所述聚焦环载放台支撑面，所述晶片载放台可以借助第二接合层而接合于所述晶片载放台支撑面，所述第一接合层及第二接合层可以均为金属接合层。据此，与第一接合层及第二接合层为树脂(有机)接合层的情形相比，能够将晶片的热、聚焦环的热效率良好地向基底基材传递。另外，可以使第一接合层及第二接合层的电位与基底基材的电位相同。
本发明的半导体制造装置用部件中，所述聚焦环载放面和所述晶片载放台支撑面可以为相同高度。据此，能够将晶片载放台比较容易地接合于聚焦环载放面的内周部及晶片载放台支撑面。应予说明，所谓“相同”，除了完全相同的情形以外，即便不完全相同，如果在公差的范围内，也视为相同(以下相同)。
本发明的半导体制造装置用部件中，所述基底基材可以内置有冷媒流路，所述冷媒流路的顶面至所述晶片载放台支撑面的距离可以比所述冷媒流路的顶面至所述聚焦环载放台支撑面的距离短。据此，能够效率良好地降低晶片的温度。
本发明的半导体制造装置用部件中，所述基底基材可以内置有冷媒流路，所述冷媒流路中的与所述晶片载放台支撑面对应的晶片用流路和与所述聚焦环载放台支撑面对应的聚焦环用流路可以独立地设置，被分别供给不同***的冷媒。据此，容易对晶片的温度和聚焦环的温度单独地进行控制。
本发明的半导体制造装置用部件中，所述晶片载放台可以分别单独地内置有晶片吸附用电极及偏置用RF电极，或者可以内置有所述晶片吸附用电极及所述偏置用RF电极的兼用电极。所述聚焦环载放台可以分别单独地内置有聚焦环吸附用电极及聚焦环用RF偏置电极，或者可以内置有所述聚焦环吸附用电极及所述聚焦环用RF偏置电极的兼用电极。所述基底基材可以兼用作源极用RF电极。
本发明的半导体制造装置用部件中，所述晶片载放台及所述聚焦环载放台可以未内置电极，所述基底基材可以兼用作晶片吸附用电极、聚焦环吸附用电极、偏置用RF电极及源极用RF电极。据此，能够使晶片载放台及聚焦环载放台变薄。
附图说明
图1是半导体制造装置用部件10的纵截面图。
图2是半导体制造装置用部件10的平面图。
图3是半导体制造装置用部件10的附带有局部截面图的立体图。
图4是半导体制造装置用部件10的制造工序图。
图5是半导体制造装置用部件10的另一例的附带有局部截面图的立体图。
图6是半导体制造装置用部件10的另一例的平面图。
图7是图6的附带有局部截面图的立体图。
图8是具备绝缘膜12a、12b的半导体制造装置用部件的局部纵截面图。
图9是具备绝缘膜14a、14b的半导体制造装置用部件的局部纵截面图。
图10是半导体制造装置用部件110的纵截面图。
图11是半导体制造装置用部件210的纵截面图。
图12是半导体制造装置用部件310的纵截面图。
图13是半导体制造装置用部件410的纵截面图。
图14是半导体制造装置用部件510的纵截面图。
符号说明
10…半导体制造装置用部件，12a、12b、14a、14b…绝缘膜，20…基底基材，21…晶片载放台支撑部，21a…晶片载放台支撑面，22…FR载放台支撑部，22a…FR载放台支撑面，23…凸缘部，23a…凸缘面，24…冷媒流路，24a…晶片用冷媒流路，24b…FR用冷媒流路，25…连通路，26…环状接合层，27…圆形接合层，30…FR载放台，30a…FR载放面，31…FR吸附用电极，32…偏置用RF电极，40…晶片载放台，40a…晶片载放面，40b…密封带，40c…小突起，40d…基准面，41…晶片吸附用电极，42…偏置用RF电极，45…贯通孔，50…内部空间，52…晶片吸附用电源，53、57…LPF，54…供电部件，56…FR吸附用电源，58…供电部件，62…源极用RF电源，63…HPF，64…供电部件，70…夹紧部件，70a…内周台阶面，71…螺栓，72…偏置用RF电源，73…HPF，74…供电部件，78…聚焦环，80…压力调节器，82、84…金属接合材料，94…腔室，96…设置板，97…螺孔，98…喷头，110…半导体制造装置用部件，120…基底基材，121…晶片载放台支撑部，122…FR载放台支撑部，210…半导体制造装置用部件，230…FR载放台，230a…FR载放面，231…兼用电极，240…晶片载放台，240a…晶片载放面，241…兼用电极，310…半导体制造装置用部件，330…FR载放台，330a…FR载放面，340…晶片载放台，340a…晶片载放面，352…吸附用电源，354…供电部件，410…半导体制造装置用部件，416a、415b…密封部件，420…基底基材，421…晶片载放台支撑部，421a…晶片载放台支撑面，422…FR载放台支撑部，422a…FR载放台支撑面，423…凸缘部，423a…凸缘面，424…冷媒流路沟，425…连通路，470…夹紧部件，471…螺栓，510…半导体制造装置用部件，516a、516b…密封部件，520…基底基材，520L…基底基材下部，520U…基底基材上部，521…晶片载放台支撑部，521a…晶片载放台支撑面，522…FR载放台支撑部，522a…FR载放台支撑面，523…凸缘部，523a…凸缘面，524…冷媒流路沟，525…连通路，570…夹紧部件，571…螺栓，M1、M2…接合体。
具体实施方式
以下，参照附图，对本发明的优选实施方式进行说明。图1是半导体制造装置用部件10的纵截面图(以包含半导体制造装置用部件10的中心轴在内的面切断时的截面图)，图2是半导体制造装置用部件10的平面图(其中，省略了聚焦环78)，图3是半导体制造装置用部件10的附带有局部截面图的立体图(其中，省略了凸缘部23)。本说明书中，表示数值范围的“～”以包含其前后记载的数值作为下限值及上限值的含义进行使用。
半导体制造装置用部件10是用于利用等离子体对晶片W进行CVD、刻蚀等的部件，固定于半导体工序用的腔室94的内部所设置的绝缘性的设置板96。半导体制造装置用部件10具备：基底基材20、聚焦环载放台30、晶片载放台40、内部空间50、以及连通路25。以下，有时将聚焦环简称为“FR”。
基底基材20为导电性的圆板部件。基底基材20具有：晶片载放台支撑部21、FR载放台支撑部22、以及凸缘部23。晶片载放台支撑部21设置于基底基材20的中央，具备圆形的晶片载放台支撑面21a。FR载放台支撑部22设置于晶片载放台支撑部21的外周，具备比晶片载放台支撑面21a低的环状的FR载放台支撑面22a。凸缘部23设置于FR载放台支撑部22的外周，具备比FR载放台支撑面22a低的环状的凸缘面23a。基底基材20在内部具有冷媒可循环的冷媒流路24。该冷媒流路24俯视在基底基材20的整体以一笔画的要领设置(图2)。基底基材20中的晶片载放台支撑面21a与冷媒流路24的顶面的距离d1和基底基材20中的FR载放台支撑面22a与冷媒流路24的顶面的距离d2相同。该距离d1、d2优选为5mm以下，更优选为3mm以下。另外，冷媒流路24的上侧的角部(侧壁和顶面交叉的角部)优选为弧面，弧面的曲率半径优选为例如0.5～2mm。在冷媒流路24流通的冷媒优选为液体，且优选为电绝缘性。作为电绝缘性的液体，例如可以举出氟系非活性液体等。
基底基材20可以由含有金属的导电材料制作。作为导电材料，例如可以举出复合材料、金属等。作为复合材料，可以举出金属基复合材料(Metal matrix composite(MMC))等，作为MMC，可以举出：包含Si、SiC及Ti的材料、使Al和/或Si含浸于SiC多孔质体得到的材料等。将包含Si、SiC及Ti的材料称为SiSiCTi，将使Al含浸于SiC多孔质体得到的材料称为AlSiC，将使Si含浸于SiC多孔质体得到的材料称为SiSiC。FR载放台30、晶片载放台40由氧化铝制成的情况下，作为用于基底基材20的MMC，优选为线热膨胀系数(CTE)接近于氧化铝的AlSiC、SiSiCTi等。作为金属，可以举出：Ti、Mo、Al及它们的合金等。
基底基材20兼用作源极用RF电极，借助供电部件64而与源极用RF电源62连接。供电部件64中，在基底基材20与源极用RF电源62之间配置有高通滤波器(HPF)63。源极用RF电源62产生用于生成等离子体的源极用RF。
FR载放台30为绝缘性的环状部件，在上表面具有环状的FR载放面30a，且借助环状接合层(第一接合层)26而接合于基底基材20的FR载放台支撑面22a。FR载放面30a的高度与基底基材20的晶片载放台支撑面21a的高度相同。在FR载放面30a载放有聚焦环78。FR载放台30自接近于FR载放面30a的那侧开始按顺序内置有FR吸附用电极31和偏置用RF电极32。上述电极31、32由含有例如W、Mo、WC、MoC等的材料形成。FR吸附用电极31为板状或网状的单极型静电电极。FR载放台30中的比FR吸附用电极31更靠上侧的层作为电介质层而发挥作用。在FR吸附用电极31借助供电部件58而连接有FR吸附用电源56。供电部件58与基底基材20、环状接合层26及偏置用RF电极32电绝缘。供电部件58中，在FR吸附用电源56与FR吸附用电极31之间设置有低通滤波器(LPF)57。
晶片载放台40为绝缘性的圆板部件，在上表面具有圆形的晶片载放面40a。在晶片载放面40a载放有晶片W。晶片载放台40与FR载放台30分体，直径比基底基材20的晶片载放台支撑面21a的直径大，且俯视与FR载放面30a的内周部重复。晶片载放台40借助圆形接合层27而接合于晶片载放台支撑面21a的整面及FR载放面30a的内周部。圆形接合层27中，FR载放台30和晶片载放台40重叠接合的部分(重复部)的宽度(圆形接合层27的径向上的长度)优选至少为3mm。如果该宽度至少为3mm，则能够充分确保圆形接合层27的重复部的密封性。晶片载放台40自接近于晶片载放面40a的那侧开始依次内置有晶片吸附用电极41和偏置用RF电极42。上述电极41、42由含有例如W、Mo、WC、MoC等的材料形成。晶片吸附用电极41为板状或网状的单极型静电电极。晶片载放台40中的比晶片吸附用电极41更靠上侧的层作为电介质层而发挥作用。在晶片吸附用电极41借助供电部件54而连接有晶片吸附用电源52。供电部件54与基底基材20、圆形接合层27及偏置用RF电极42电绝缘。供电部件54中，在晶片吸附用电源52与晶片吸附用电极41之间设置有LPF53。
偏置用RF电极32、42借助供电部件74而与偏置用RF电源72连接。供电部件74与环状接合层26、圆形接合层(第二接合层)27及基底基材20电绝缘。在上述偏置用RF电极32、42与偏置用RF电源72之间配置有HPF73。偏置用RF电源72产生用于向晶片W、聚焦环78引入离子的偏置用RF。偏置用RF与源极用RF相比，频率低，振幅大。源极用RF的频率为例如几十～几百MHz，偏置用RF的频率为例如几百kHz。
如图2所示，在晶片载放面40a沿着外缘而形成有密封带40b，在密封带40b的内侧形成有多个小突起40c。密封带40b及多个小突起40c形成于晶片载放面40a的基准面40d。小突起40c在本实施方式中为扁平的圆柱突起。密封带40b的顶面及多个小突起40c的顶面位于同一平面上。密封带40b及小突起40c的高度(即，基准面40d至上述顶面的距离)为几μm～几十μm。晶片W以与密封带40b的顶面及多个小突起40c的顶面接触的状态载放于晶片载放面40a。
FR载放台30及晶片载放台40可以由陶瓷材料制作。作为陶瓷材料，例如可以举出：氧化铝、氮化铝等。环状接合层26、圆形接合层27可以为例如由焊料、金属钎料形成的层。上述接合层26、27利用例如TCB(Thermal compression bonding)形成。TCB是指：将金属接合材料夹入于待接合的2个部件之间，以加热到金属接合材料的固相线温度以下的温度的状态将2个部件加压接合的公知方法。
内部空间50是由晶片载放台40的下表面(包括圆形接合层27在内)、基底基材20的晶片载放台支撑部21的外周面、FR载放台30的内周面及基底基材20的FR载放台支撑面22a包围的环状空间。内部空间50的上表面由晶片载放台40及圆形接合层27封堵。内部空间50的宽度(FR载放台30的径向上的长度)优选为0.1mm以上。
连通路25是设置于基底基材20、且从基底基材20的下表面至内部空间50的通路。连通路25将内部空间50和基底基材20的外部连通。此处例示了1条连通路25。连通路25借助沿着上下方向贯穿设置板96的贯通孔95而与外部的压力调节器80连接。压力调节器80可以将内部空间50设为真空气氛，或者使其返回大气压力。
上述半导体制造装置用部件10采用夹紧部件70而安装于腔室94的内部所设置的设置板96。夹紧部件70为截面呈大致倒L字状的环状部件，且具有内周台阶面70a。半导体制造装置用部件10和设置板96通过夹紧部件70而实现一体化。以在半导体制造装置用部件10的基底基材20的凸缘面23a载放有夹紧部件70的内周台阶面70a的状态，自夹紧部件70的上表面***螺栓71，并旋合于在设置板96的上表面设置的螺孔97。螺栓71安装于沿着夹紧部件70的圆周方向以等间隔设置的多个部位(例如8处、12处)。夹紧部件70、螺栓71可以由绝缘材料制作，也可以由导电材料(金属等)制作。在基底基材20的下表面与设置板96的上表面之间可以配置有密封部件(未图示)。作为密封部件，可以举出：将各供电部件54、58、64、74包围的O型环、维持连通路25与贯通孔95的气密性的O型环、直径与基底基材20的直径大致相同的O型环等。上述密封部件因将螺栓71旋合于螺孔97而在上下方向上被挤压，发挥出密封性。密封部件可以由金属制成，也可以由树脂制成。
接下来，采用图4，对半导体制造装置用部件10的制造例进行说明。图4是半导体制造装置用部件10的制造工序图。应予说明，此处省略供电部件54、58、74的安装结构。首先，准备基底基材20、FR载放台30以及环状的金属接合材料82(图4的(A))。例如，如下制作基底基材20。首先，按照日本特许第5666748号公报、日本特许第5666749号公报，制作内置有冷媒流路的MMC制的圆形冷却板。对该圆形冷却板施加外形加工，由此得到具备晶片载放台支撑部21、FR载放台支撑部22以及凸缘部23、且内置有冷媒流路24的基底基材20。在该基底基材20设置连通路25。例如，如下制作FR载放台30。首先，制作3块陶瓷粉末的圆板成型体。接下来，在第一块圆板成型体的上表面沿着外周印刷与偏置用RF电极相同形状的印刷电极，在第二块圆板成型体的上表面沿着外周印刷与FR吸附用电极相同形状的印刷电极。然后，按印刷电极面朝上的方式将第二块圆板成型体层叠于第一块圆板成型体的印刷电极面，进而，将第三块圆板成型体层叠于该第二块圆板成型体上，制成层叠体。对该层叠体进行热压烧成，并对得到的烧成体施加外形加工，由此得到环状的FR载放台30。各印刷电极分别成为FR吸附用电极31和偏置用RF电极32。该阶段的FR载放台30与最终的FR载放台30相比，FR吸附用电极31至FR载放台30的上表面的距离较长。金属接合材料82最终成为环状接合层26。
接下来，将环状的金属接合材料82层叠于基底基材20的FR载放台支撑面22a，并将环状的FR载放台30层叠于环状的金属接合材料82上，由此得到层叠体。一边对该层叠体进行加热一边对FR载放台30的上表面进行加压(TCB)，由此得到接合体M1(图4的(B))。例如，如下进行TCB。于金属接合材料82的固相线温度以下(例如固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，对层叠体进行加压而接合，之后返回室温。据此，金属接合材料82成为环状接合层26。作为此时的金属接合材料82，可以使用Al－Mg系接合材料、Al－Si－Mg系接合材料。例如，使用Al－Si－Mg系接合材料进行TCB的情况下，以在真空气氛下加热的状态对层叠体进行加压。金属接合材料82优选使用厚度为100μm左右的金属接合材料。
接下来，准备晶片载放台40和圆形的金属接合材料84，并且，对接合体M1的FR载放台30施加磨削加工，使FR载放台30的上表面的高度与晶片载放台支撑面21a的高度一致(图4的(C))。除了印刷电极的形状、外形加工不同以外，可以与FR载放台30同样地制作晶片载放台40。金属接合材料84最终成为圆形接合层27。接下来，将圆形的金属接合材料84层叠于晶片载放台支撑面21a的整面及FR载放面30a的内周部，并将圆形的晶片载放台40层叠于圆形的金属接合材料84上，由此得到层叠体。一边对该层叠体进行加热一边对晶片载放台40的上表面进行加压(TCB)，由此得到接合体M2(图4的(D))。据此，金属接合材料84成为圆形接合层27。之后，对晶片载放台40的上表面施加镜面加工，然后，利用喷砂加工等，在该面形成密封带40b、多个小突起40c(图2)，得到半导体制造装置用部件10。
在制造工序的途中，可以在基底基材20、晶片载放台40设置升降销孔。升降销孔是供使晶片W相对于晶片载放面40a上下移动的升降销插穿的孔。优选对升降销孔的壁面予以保护，以使其与导体(基底基材20、接合层26、27)电绝缘。
接下来，采用图1，对半导体制造装置用部件10的使用例进行说明。如上所述，在腔室94的设置板96设置有半导体制造装置用部件10。在腔室94的顶面配置有将工序气体从多个气体喷射孔向腔室94的内部释放的喷头98。
在半导体制造装置用部件10的FR载放面30a载放有聚焦环78，并在晶片载放面40a载放有晶片W。聚焦环78沿着上端部的内周具备台阶，以使其不与晶片W发生干涉。该状态下，对晶片吸附用电极41施加晶片吸附用电源52的直流电压，使晶片W吸附于晶片载放面40a。与此同时，对FR吸附用电极31施加FR吸附用电源56的直流电压，使聚焦环78吸附于FR载放面30a。另外，使压力调节器80进行工作，将环状的内部空间50设为真空气氛。据此，内部空间50作为热阻层而发挥作用，因此，容易将晶片W的温度和聚焦环78的温度独立地控制。并且，将腔室94的内部设定为规定的真空气氛(或减压气氛)，从喷头98供给工序气体，同时对基底基材20施加来自源极用RF电源62的源极用RF电压。与此同时，对偏置用RF电极32、42施加来自偏置用RF电源72的偏置用RF电压。于是，在电位与被施加了源极用RF电压的基底基材20的电位相同的接合层26、27和喷头98之间产生等离子体。并且，利用该等离子体，对晶片W施加CVD成膜或是施加刻蚀。源极用RF电压的施加是为了生成等离子体，偏置用RF电压的施加是为了向晶片W、聚焦环78引入离子。
应予说明，随着对晶片W进行等离子体处理，聚焦环78也有所消耗，不过，由于聚焦环78比晶片W厚，所以，在对多块晶片W进行处理之后进行聚焦环78的更换。
以上说明的半导体制造装置用部件10中，晶片载放台40与FR载放台30分体，且接合于FR载放面30a的内周部及晶片载放台支撑面21a。因此，与像专利文献1那样采用晶片载放台和聚焦环载放台一体化形成的保持部件的情形相比，能够抑制开裂。即，一体化形成的保持部件中，容易在晶片载放台与FR载放台的连结部位发生开裂，不过，上述实施方式中，没有该连结部位，因此，能够抑制开裂。另外，环状的内部空间并非封闭空间，借助在基底基材设置的连通路而与基底基材的外部连通。因此，能够借助连通路而从外部控制内部空间。
另外，晶片载放台40与圆形接合层27一同将内部空间50的上部封闭。因此，能够借助连通路25而将内部空间50的压力设为真空或大气压力。
此外，环状接合层26及圆形接合层27均为金属接合层，因此，与上述接合层26、27为树脂(有机)接合层的情形相比，能够将晶片W的热、聚焦环78的热效率良好地向基底基材20传递。另外，能够使上述接合层26、27的电位与基底基材20的电位相同。
进而，FR载放面30a和晶片载放台支撑面21a为相同高度。因此，能够将晶片载放台40比较容易地接合于FR载放面30a的内周部及晶片载放台支撑面21a。
并且，晶片载放台40分别单独地内置有晶片吸附用电极41及偏置用RF电极42，FR载放台30分别单独地内置有FR吸附用电极31及偏置用RF电极32。通过将各偏置用RF电极32、42配置于接近于各载放台30、40的表面的位置，使得向晶片W引入离子的引入效率提高。从降低等离子体的密度偏差的观点出发，源极用RF电极的尺寸需要为比晶片载放台40上的晶片面直径大的区域，因此，将晶片载放台40及FR载放台30冷却的基底基材20兼用作源极用RF电极。
应予说明，本发明并不受上述实施方式的任何限定，当然只要属于本发明的技术范围就可以以各种方案实施。
上述实施方式中，示出了借助连通路25而将内部空间50的压力设为真空或大气压力的例子，但不特别限定于此。例如，可以借助连通路25而改变封入于内部空间50的气体的种类。
上述实施方式中，晶片载放台40采用与圆形接合层27一同将内部空间50的上部封闭的构成，但不特别限定于此。例如，如图5所示，晶片载放台40(包括圆形接合层27在内)可以具有从内部空间50至晶片载放面40a的多个贯通孔45。图5中，对与上述实施方式相同的构成要素标记相同符号。据此，可以将内部空间50用作气体通路。即，可以将从外部导入至连通路25的气体(例如He等热传导气体)经由环状的内部空间50而从多个贯通孔45向载放于晶片载放面40a的晶片W的下表面(由密封带40b、小突起40c、基准面40d以及晶片W包围的空间)供给。通常，向晶片W的下表面供给气体的情况下，在基底基材20的内部形成与基底基材20为同心圆的环状通路，自基底基材20的下表面开始设置与该环状通路连结的连通路，自环状通路开始设置贯穿基底基材20、圆形接合层27及晶片载放台40的多个气体孔。如果是图5的结构，则不需要在基底基材20的内部形成环状通路，或者形成从该环状通路至基底基材20的上表面的孔。
上述实施方式中，使冷媒流路24的顶面至晶片载放台支撑面21a的距离d1与冷媒流路24的顶面至FR载放台支撑面22a的距离d2相同，但不特别限定于此。例如，可以使距离d1比距离d2短。据此，能够效率良好地降低晶片W的温度。
上述实施方式中，示出了冷媒流路24俯视在基底基材20的晶片载放台支撑面21a及FR载放台支撑面22a的整体以一笔画的要领形成为旋涡状的例子，但不特别限定于此。例如，如图6及图7所示，可以将晶片用冷媒流路24a和FR用冷媒流路24b分别独立地设置，分别供给不同***的冷媒。图6及图7中，对与上述实施方式相同的构成要素标记相同符号。晶片用冷媒流路24a俯视在晶片载放台支撑面21a的整体以一笔画的要领形成，FR用冷媒流路24b俯视在FR载放台支撑面22a的整体以一笔画的要领形成。据此，容易将晶片W的温度和聚焦环78的温度单独地控制。
上述实施方式中，如图8所示，晶片载放台40的外周面、圆形接合层27的外周面、FR载放台30的外周面、环状接合层26的外周面及基底基材20中的在外部露出的面优选由绝缘膜12a、12b覆盖。图8中，对与上述实施方式相同的构成要素标记相同符号。据此，能够防止接合层26、27的外周面、基底基材20中的在外部露出的面腐蚀。绝缘膜12a中的将晶片载放台40的外周面覆盖的部分可以省略，绝缘膜12b中的将FR载放台30的外周面覆盖的部分也可以省略。或者，如图9所示，可以在圆形接合层27的外周面及其周边区域(晶片载放台40的外周面的一部分及FR载放台30的FR载放面30a的一部分)、环状接合层26的外周面及其周边区域(FR载放台30的外周面的一部分)设置绝缘膜形成用的沟，按将该沟填埋的方式形成绝缘膜14a、14b。图9中，对与上述实施方式相同的构成要素标记相同符号。形成绝缘膜14a、14b后，以使得绝缘膜14a的表面与晶片载放台40的外周面、FR载放台30的FR载放面30a齐平的方式施加形状加工，并且，以使得绝缘膜14b的表面与FR载放台30的外周面齐平的方式施加形状加工。即便如此，也能够防止接合层26、27的外周面、基底基材中的在外部露出的面腐蚀。作为绝缘膜12a、12b、14a、14b，例如可以举出：氧化铝、三氧化二钇等喷镀膜。
上述实施方式中，使用了内置有冷媒流路24的基底基材20，不过，可以像图10所示的半导体制造装置用部件110那样使用未内置冷媒流路的基底基材120。图10中，对与上述实施方式相同的构成要素标记相同符号。应予说明，基底基材120具有晶片载放台支撑部121及FR载放台支撑部122。基底基材120不具有夹紧用的凸缘部，不过，可以具有凸缘部。
上述实施方式中，晶片载放台40分别单独地内置有晶片吸附用电极41及偏置用RF电极42，FR载放台30分别单独地内置有FR吸附用电极31及偏置用RF电极32，但不特别限定于此。例如，可以像图11所示的半导体制造装置用部件210那样，晶片载放台240内置有兼用电极241，FR载放台230内置有兼用电极231。图11中，对与上述实施方式相同的构成要素标记相同符号。晶片载放台240的兼用电极241被施加晶片吸附用电源52的直流电压，同时，也被施加偏置用RF电源72的RF电压。另外，FR载放台230的兼用电极231被施加FR吸附用电源56的直流电压，同时，也被施加偏置用RF电源72的RF电压。据此，能够使晶片载放面240a与被施加偏置用RF电压的兼用电极241之间的距离比上述实施方式短，因此，其间的电抗变小，能够效率良好地向晶片W引入离子。另外，能够使FR载放面230a与被施加偏置用RF电压的兼用电极231之间的距离比上述实施方式短，因此，其间的电抗变小，能够效率良好地向聚焦环78引入离子。应予说明，图11中，可以采用未内置冷媒流路的图10的基底基材120来代替基底基材20。
或者，可以像图12所示的半导体制造装置用部件310那样，晶片载放台340及FR载放台330未内置电极。图12中，对与上述实施方式相同的构成要素标记相同符号。借助供电部件354而向基底基材20施加兼用作晶片吸附用电源和FR吸附用电源的通用的吸附用电源352的直流电压。在基底基材20与吸附用电源352之间设置有LPF353。基底基材20还被施加源极用RF电源62的RF电压和偏置用RF电源72的RF电压。可以使晶片载放台340的厚度比图1的晶片载放台40、图11的晶片载放台240薄。另外，可以根据晶片载放台支撑面21a与FR载放台支撑面22a的距离而使FR载放台330的厚度变薄。晶片载放台340的厚度、FR载放台330的厚度优选为1mm以下。据此，能够将晶片W静电吸附于晶片载放面340a，并将聚焦环78静电吸附于FR载放面330a。另外，将偏置用的RF电压施加于基底基材20的情况下，晶片W和电位与基底基材20的电位相同的圆形接合层27之间的电抗、聚焦环78和电位与基底基材20的电位相同的环状接合层26之间的电抗较小，因此，能够效率良好地进行利用偏置用的RF电压向晶片W引入离子、向聚焦环78引入离子。此外，由于不需要在晶片载放台340、FR载放台330内置电极，所以，结构简化，不需要设置用于向所内置的电极供给电源的贯通孔，还能够抑制生成温度的特异点。聚焦环78的厚度根据FR载放面330a与晶片载放面340a的距离进行确定。因此，想要使聚焦环78的寿命变长的情况下，使该距离变长即可。应予说明，图12中，可以采用未内置冷媒流路的图10的基底基材120来代替基底基材20。
可以采用图13所示的基底基材420来代替上述实施方式的基底基材20。图13中，对与上述实施方式相同的构成要素标记相同的符号。图13的半导体制造装置用部件410中，基底基材420在晶片载放台支撑部421的外周具有具备比晶片载放台支撑面421a低的FR载放台支撑面422a的环状的FR载放台支撑部422，且在FR载放台支撑部422的外周具有具备比FR载放台支撑面422a低的凸缘面423a的凸缘部423。基底基材420具有冷媒流路沟424。冷媒流路沟424设置成在基底基材420的下表面呈开口。基底基材420隔着密封部件416a、416b而固定于腔室侧的设置板96。密封部件416a为直径比基底基材420的直径稍小且将冷媒流路沟424的整体包围的环状部件，密封部件416b为将与内部空间50连通的连通路425包围的环状部件。通过插穿于夹紧部件470的螺栓471旋合于设置板96的螺孔，使得基底基材420的凸缘部423借助夹紧部件470而按压于设置板96。据此，密封部件416a、416b被挤压而发挥出密封性。冷媒流路沟424的开口由密封部件416a、416b和设置板96封闭而成为冷媒流路。基底基材420与基底基材20相比，使用的材料较少，因此，能够将成本抑制在较低水平。
或者，可以采用图14所示的基底基材520来代替上述实施方式的基底基材20。图14中，对与上述实施方式相同的构成要素标记相同的符号。图14的半导体制造装置用部件510中，基底基材520中，基底基材上部520U和基底基材下部520L隔着密封部件516a、516b而被夹紧。基底基材上部520U在晶片载放台支撑部521的外周具有具备比晶片载放台支撑面521a低的FR载放台支撑面522a的环状的FR载放台支撑部522，且在FR载放台支撑部522的外周具有具备比FR载放台支撑面522a低的凸缘面523a的凸缘部523。基底基材上部520U不具有冷媒流路。基底基材下部520L具有冷媒流路沟524。冷媒流路沟524设置成在基底基材下部520L的上表面呈开口。密封部件516a为直径比基底基材下部520L的直径稍小且将冷媒流路沟524的整体包围的环状部件，密封部件516b为将与内部空间50连通的连通路525包围的环状部件。通过插穿于夹紧部件570的螺栓571旋合于设置板96的螺孔，使得基底基材上部520U的凸缘部523借助夹紧部件570而按压于设置板96。据此，密封部件516a、516b被挤压而发挥出密封性。冷媒流路沟524的开口由密封部件516a、516b和基底基材上部520U封闭而成为冷媒流路。这种情况下，可以由MMC制作基底基材上部520U，由比MMC容易加工的易加工性材料制作基底基材下部520L。作为加工性的指标，例如可以采用JIS B 0170(2020)给出的切削性指数。作为易加工性材料，优选为切削性指数40以上的材料，更优选为切削性指数100以上的材料，进一步优选为切削性指数140以上的材料。作为易加工性材料，例如可以举出：铝、铝合金、不锈钢(SUS材料)、树脂(耐热树脂)等。
上述实施方式中，使环状接合层26及圆形接合层27为金属接合层，但不特别限定于此。例如，可以采用树脂接合层来代替金属接合层。
上述实施方式的晶片载放台40及FR载放台30中可以根据需要内置有加热器电极(电阻发热体)。
上述实施方式中，制作陶瓷制的晶片载放台40、FR载放台30的情况下，通过对陶瓷粉末的成型体进行热压烧成来制作，不过，此时的成型体可以通过将多个流延成型体层叠来制作，也可以通过铸模法来制作，还可以通过将陶瓷粉末压固来制作。
上述实施方式中，基底基材20具备俯视在基底基材20的整体以一笔画的要领形成的冷媒流路24，但不特别限定于此。例如，基底基材20可以具有在基底基材20的下表面设置的多个有底筒状的孔，也可以向各孔供给冷媒。
上述实施方式中，可以没有圆形接合层27中的与内部空间50对置的环状部分。亦即，晶片载放台40的下表面可以在内部空间50内露出。

Claims (9)

1.一种半导体制造装置用部件，其中，具备：
导电性的基底基材，该基底基材具有具备圆形的晶片载放台支撑面的晶片载放台支撑部，且在所述晶片载放台支撑部的外周具有具备比所述晶片载放台支撑面低的环状的聚焦环载放台支撑面的聚焦环载放台支撑部；
绝缘性的聚焦环载放台，在该聚焦环载放台的上表面具有环状的聚焦环载放面，且接合于所述聚焦环载放台支撑面；
绝缘性的晶片载放台，在该晶片载放台的上表面具有圆形的晶片载放面，与所述聚焦环载放台分体，且俯视与所述聚焦环载放面的内周部重复，接合于所述聚焦环载放面的内周部及所述晶片载放台支撑面；
环状的内部空间，该内部空间由所述晶片载放台的下表面、所述基底基材的所述晶片载放台支撑部的外周面、所述聚焦环载放台的内周面及所述基底基材的所述聚焦环载放台支撑面包围；以及
连通路，该连通路设置于所述基底基材，将所述内部空间和所述基底基材的外部连通。
2.根据权利要求1所述的半导体制造装置用部件，其中，
所述晶片载放台将所述内部空间的上部封闭。
3.根据权利要求1所述的半导体制造装置用部件，其中，
所述晶片载放台具有从所述内部空间至所述晶片载放面的贯通孔。
4.根据权利要求1～3中的任一项所述的半导体制造装置用部件，其中，
所述聚焦环载放台借助第一接合层而接合于所述聚焦环载放台支撑面，
所述晶片载放台借助第二接合层而接合于所述晶片载放台支撑面，
所述第一接合层及第二接合层均为金属接合层。
5.根据权利要求1～4中的任一项所述的半导体制造装置用部件，其中，
所述聚焦环载放面和所述晶片载放台支撑面为相同高度。
6.根据权利要求1～5中的任一项所述的半导体制造装置用部件，其中，
所述基底基材内置有冷媒流路，
所述冷媒流路的顶面至所述晶片载放台支撑面的距离比所述冷媒流路的顶面至所述聚焦环载放台支撑面的距离短。
7.根据权利要求1～6中的任一项所述的半导体制造装置用部件，其中，
所述基底基材内置有冷媒流路，
所述冷媒流路中的与所述晶片载放台支撑面对应的晶片用流路和与所述聚焦环载放台支撑面对应的聚焦环用流路独立地设置，被分别供给不同***的冷媒。
8.根据权利要求1～7中的任一项所述的半导体制造装置用部件，其中，
所述晶片载放台分别单独地内置有晶片吸附用电极及偏置用RF电极，或者内置有所述晶片吸附用电极及所述偏置用RF电极的兼用电极，
所述聚焦环载放台分别单独地内置有聚焦环吸附用电极及聚焦环用RF偏置电极，或者内置有所述聚焦环吸附用电极及所述聚焦环用RF偏置电极的兼用电极，
所述基底基材兼用作源极用RF电极。
9.根据权利要求1～7中的任一项所述的半导体制造装置用部件，其中，
所述晶片载放台及所述聚焦环载放台未内置电极，
所述基底基材兼用作晶片吸附用电极、聚焦环吸附用电极、偏置用RF电极及源极用RF电极。
CN202310115342.7A 2022-03-08 2023-02-15 半导体制造装置用部件 Pending CN116741692A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-035115 2022-03-08
JP2022035115A JP2023130678A (ja) 2022-03-08 2022-03-08 半導体製造装置用部材

Publications (1)

Publication Number Publication Date
CN116741692A true CN116741692A (zh) 2023-09-12

Family

ID=87913933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310115342.7A Pending CN116741692A (zh) 2022-03-08 2023-02-15 半导体制造装置用部件

Country Status (5)

Country Link
US (1) US20230290622A1 (zh)
JP (1) JP2023130678A (zh)
KR (1) KR20230132365A (zh)
CN (1) CN116741692A (zh)
TW (1) TW202339070A (zh)

Also Published As

Publication number Publication date
US20230290622A1 (en) 2023-09-14
KR20230132365A (ko) 2023-09-15
TW202339070A (zh) 2023-10-01
JP2023130678A (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
CN114864433A (zh) 半导体制造装置用构件及其制法
US20230125679A1 (en) Member for semiconductor manufacturing apparatus and method for manufacturing the same
US20230055928A1 (en) Wafer placement table
CN116741692A (zh) 半导体制造装置用部件
US20230343565A1 (en) Wafer placement table
US20240079218A1 (en) Wafer placement table
US20230111137A1 (en) Wafer placement table
US20240079217A1 (en) Wafer placement table
WO2023063016A1 (ja) ウエハ載置台
JP7483121B2 (ja) 半導体製造装置用部材
US20230057107A1 (en) Wafer placement table
US20230197500A1 (en) Wafer placement table
US20230343564A1 (en) Wafer placement table
JP7364822B1 (ja) ウエハ載置台
WO2023153021A1 (ja) 半導体製造装置用部材
WO2024004040A1 (ja) ウエハ載置台
US20230420230A1 (en) Wafer placement table
TW202412166A (zh) 晶圓載置台
CN116130324A (zh) 晶片载放台
CN116959941A (zh) 晶片载放台
JP2023158901A (ja) 金属部材、半導体製造装置、及び保持装置
JP2023096244A (ja) 半導体製造装置用部材
TW202232647A (zh) 半導體製造裝置用構件以及其製造方法
CN115966449A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination