CN116737623A - 一种通信协议切换方法、芯片和电子设备 - Google Patents
一种通信协议切换方法、芯片和电子设备 Download PDFInfo
- Publication number
- CN116737623A CN116737623A CN202310487268.1A CN202310487268A CN116737623A CN 116737623 A CN116737623 A CN 116737623A CN 202310487268 A CN202310487268 A CN 202310487268A CN 116737623 A CN116737623 A CN 116737623A
- Authority
- CN
- China
- Prior art keywords
- switch
- terminal
- circuit
- chip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
Abstract
本申请公开了一种通信协议切换方法、芯片和电子设备，使芯片兼容多种通信协议，且节省了芯片的接口和接口电路数量。该芯片包括：协议切换电路、通用接口电路以及n路数字电路，n≥2；所述通用接口电路为通用于n种通信协议的传输要求的接口电路；所述协议切换电路，用于在协议切换信号的控制下，使所述n路数字电路切换选通，同一时间仅有一路数字电路处于选通状态；其中，第i路数字电路处于选通状态，是指所述通用接口电路通过第i路数字电路与后级电路连通，此时芯片能够以所述n种通信协议中的第i种通信协议对外通信，i＝1、2、…、n。
Description
技术领域
本发明涉及电子技术领域，更具体地说，涉及一种通信协议切换方法、芯片和电子设备。
背景技术
为实现在同一颗芯片上兼容多种通信协议，通常需要增加接口数量，并在该芯片上为每一种通信协议都单独设置对应的接口电路。举个例子，SSI(Synchronous SerialInterface，同步串行接口)和IIC(Inter-Integrated Circuit，集成电路总线)都是常见的通信协议，如果芯片需要用这两种通信协议切换传输数据，在不做特殊处理的情况下，则需要为该芯片增加四个接口进行数据传输(SSI和IIC两种通信协议各占两个接口)，并设置SSI接口电路和IIC接口电路。
但是上述方案无疑会造成芯片的接口数量增多以及接口电路数量增多，增加了芯片硬件成本。
发明内容
有鉴于此，本发明提供一种通信协议切换方法、芯片和电子设备，以使芯片兼容多种通信协议，且节省芯片的接口和接口电路数量。
一种芯片，包括：协议切换电路、通用接口电路以及n路数字电路，n≥2；
所述通用接口电路为通用于n种通信协议的传输要求的接口电路；
所述协议切换电路，用于在协议切换信号的控制下，使所述n路数字电路切换选通，同一时间仅有一路数字电路处于选通状态；
其中，第i路数字电路处于选通状态，是指所述通用接口电路通过第i路数字电路与后级电路连通，此时芯片能够以所述n种通信协议中的第i种通信协议对外通信，i＝1、2、…、n。
可选的，当n＝2时，所述芯片中具有的两路数字电路分别为同步串行接口SSI数字电路和集成电路总线IIC数字电路。
可选的，所述协议切换信号是第一原始信号经所述通用接口电路、处于选通状态的数字电路进行先后处理后，再输出到所述协议切换电路的信号。
可选的，所述协议切换电路包括：第一开关TG1、第二开关TG2、第三开关TG3、第四开关TG4、第五开关TG5、第六开关TG6和反相器F1；
所述第一开关TG1～第六开关TG6这六个开关中的每个开关都具有四个端子，对应其中的任意一个开关来说：当开关的第一端子为低电平且第二端子为高电平时，开关的第三端子与第四端子连通也即开关导通，反之，开关关断；
所述第一开关TG1的第三端子和所述第三开关TG3的第三端子连接在一起后接入所述通用接口电路；
所述第一开关TG1的第二端子、所述第二开关TG2的第二端子、所述第三开关TG3的第一端子、所述第四开关TG4的第一端子、所述第五开关TG5的第二端子、所述第六开关TG6的第二端子以及所述反相器F1的输出端连接在一起；
所述反相器F1的输入端、所述第二开关TG2的第一端子、所述第二开关TG2的第四端子、所述第一开关TG1的第一端子、所述第四开关TG4的第二端子、所述第四开关TG4的第四端子、所述第三开关TG3的第二端子、所述第五开关TG5的第一端子以及所述第六开关TG6的第二端子连接在一起；
所述第一开关TG1的第四端子连接第一路数字电路的一端，所述第二开关TG2的第三端子和所述第五开关TG5的第三端子共同连接第一路数字电路的另一端，所述第三开关TG3的第四端子连接第二路数字电路的一端，所述第四开关TG4的第三端子和所述第六开关TG6的第三端子共同连接第二路数字电路的另一端；所述第五开关TG5的第四端子和所述第六开关TG6的第四端子连接在一起后接入所述后级电路；
所述协议切换信号包括用于选通第二路数字电路的第一切换信号和用于选通第一路数字电路的第二切换信号；初始时默认选通任一路数字电路；第一路数字电路初始时输出低电平，当接收到第一切换信号时输出高电平，延时预设时间后输出复位为低电平；第二路数字电路初始时输出高电平，当接收到第二切换信号时输出低电平，延时预设时间后输出复位为高电平。
可选的，所述第一原始信号为满足所述n种通信协议的传输要求的信号。
或者，所述协议切换信号是第二原始信号经芯片上除所述通用接口电路以外的一个接口电路、芯片内的判断电路进行先后处理后，再输出到所述协议切换电路的信号；所述判断电路用于判断所述第二原始信号的内容，输出相应信号。
可选的，所述协议切换电路包括：第一开关TG1、第二开关TG2、第三开关TG3、第四开关TG4和反相器F1；
所述第一开关TG1～第四开关TG4这四个开关中的每个开关都具有四个端子，对应其中的任意一个开关来说：当开关的第一端子为低电平且第二端子为高电平时，开关的第三端子与第四端子连通也即开关导通，反之，开关关断；
所述第一开关TG1的第三端子和所述第三开关TG3的第三端子连接在一起后接入所述通用接口电路；
所述判断电路的输出端、所述第一开关TG1的第二端子、所述第二开关TG2的第二端子、所述第三开关TG3的第一端子、所述第四开关TG4的第一端子以及所述反相器F1的输入端连接在一起；
所述反相器F1的输出端、所述第二开关TG2的第一端子、所述第一开关TG1的第一端子、所述第四开关TG4的第二端子以及所述第三开关TG3的第二端子连接在一起；
所述第一开关TG1的第四端子连接第一路数字电路的一端，所述第二开关TG2的第三端子连接第一路数字电路的另一端，所述第三开关TG3的第四端子连接第二路数字电路的一端，所述第四开关TG4的第三端子连接第二路数字电路的另一端；
所述第二开关TG2的第四端子以及所述第四开关TG4的第四端子连接在一起后接入所述后级电路；
所述判断电路在需要选通第一路数字电路时，输出高电平信号；在需要选通第二路数字电路时，输出低电平信号。
可选的，所述第二原始信号是以脉冲数不同传递不同信息的脉冲信号，或者所述第二原始信号是以电平高低传递不同信息的电平信号。
一种电子设备，包括：如上述公开的任一种芯片。
一种通信协议切换方法，应用于如上述公开的任一种芯片；
所述方法包括：接收原始信号；判断所述原始信号是否用于协议切换，若是，生成并输出所述协议切换信号。
从上述的技术方案可以看出，本发明在芯片上设计一个能够通用于多种通信协议的传输要求的接口电路，基于该通用的接口电路，芯片切换使用多种通信协议对外通信，从而实现了在同一颗芯片上兼容多种通信协议，且节省了芯片的接口和接口电路数量，降低了芯片硬件成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种芯片内部结构示意图；
图2为本发明实施例公开的又一种芯片内部结构示意图；
图3为本发明实施例公开的又一种芯片内部结构示意图；
图4为应用于图1所示芯片中的协议切换电路的结构示意图；
图5为应用于图3所示芯片中的协议切换电路的结构示意图；
图6为本发明实施例公开的一种通信协议切换方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，本发明实施例公开了一种芯片，包括：协议切换电路(图1中示出的协议切换电路A和协议切换电路B两部分组成一个完整的协议切换电路)、通用接口电路以及n路数字电路，n≥2(图1中仅以n＝2作为示例)；
所述通用接口电路为通用于n种通信协议的传输要求的接口电路；
所述协议切换电路，用于在协议切换信号的控制下，使所述n路数字电路切换选通，同一时间仅有一路数字电路处于选通状态；
其中，第i路数字电路处于选通状态，是指所述通用接口电路通过第i路数字电路与后级电路连通，此时芯片能够以所述n种通信协议中的第i种通信协议对外通信，i＝1、2、…、n。
接口是主机与芯片之间传输数据的端口；接口电路是对接口的输入信号进行处理，使之满足某种通信协议对电气特征的传输要求的电路。由以上对本发明实施例的描述可知，本发明实施例不再在芯片上为n种通信协议分别设置接口电路，而是在芯片上设计一个能够通用于所述n种通信协议的传输要求的接口电路，通过切换选通n种通信协议对应的n路数字电路，使芯片可以切换使用多种通信协议对外通信，具体为：
当主机与芯片之间需要使用所述n种通信协议中的第1种通信协议传输数据时，就让主机顺次通过通用接口电路前端的接口、该通用接口电路、第1路数字电路连通至后级电路；当主机与芯片之间需要使用所述n种通信协议中的第2种通信协议传输数据时，让主机顺次通过该通用接口电路前端的接口、该通用接口电路、第2路数字电路连通至该后级电路；……；当主机与芯片之间需要使用所述n种通信协议中的第n种通信协议传输数据时，让主机顺次通过该通用接口电路前端的接口、该通用接口电路、第n路数字电路连通至该后级电路。
此时由于芯片采用了通用接口电路、而不必为n种通信协议分别设置接口电路，所以节省了芯片的接口电路数量以及总的接口数量。
综上所述，本发明实施例在芯片上设计一个能够通用于多种通信协议的传输要求的接口电路，基于该通用的接口电路，芯片切换使用多种通信协议对外通信，从而实现了在同一颗芯片上兼容多种通信协议，且节省了芯片的接口和接口电路数量，降低了芯片硬件成本。
举个例子，为使芯片兼容SSI(Synchronous Serial Interface，同步串行接口)和IIC(Inter-Integrated Circuit，集成电路总线)两种通信协议，本发明设置n＝2，并设置芯片内的两路数字电路分别为IIC数字电路和SSI数字电路，例如图2所示。具体分析如下：
IIC是由Philips公司开发的一种双向二线制同步串行总线，IIC只需要两根线进行通信，分别是SCL(Serial Clock Line，串行时钟线)和SDA(Serial Data Line，串行数据线)。
SSI是一种计数时钟脉冲的协议，其通信原理为：输入一段时钟脉冲，存入移位寄存器转换为二进制数；一段脉冲数输入完毕后置高输入信号一段时间，同时触发一个复位信号先将移位寄存器里的二进制数传递出去，再将移位寄存器清零，之后可以按此规律依次发送不同的脉冲数给芯片进行配置。
IIC通信协议常用于主机配置芯片或者读取芯片状态，SSI通信协议常用于主机配置芯片的状态。芯片在正常工作时可能只需要用到SSI通信协议，但由于SSI通信协议无法读取芯片状态，所以在需要对芯片进行测试或调试时，就需要用到IIC通信协议。现有方案为实现芯片兼容SSI和IIC两种通信协议，在芯片上为SSI通信协议设置两个接口，为IIC通信协议设置SCL接口和SDA接口，同时设置SSI接口电路、IIC接口电路、SSI数字电路和IIC数字电路；当主机通过SCL接口和SDA接口向IIC接口电路传输数据时，IIC数字电路实现主机配置芯片或者读取芯片状态；当主机通过为SSI设置的两个接口向SSI接口电路传输数据时，SSI数字电路实现主机配置芯片的状态。
为使芯片兼容SSI和IIC两种通信协议，本发明实施例采用同时满足SSI和IIC两种通信协议传输要求的接口电路作为通用接口电路，基于该通用接口电路，芯片可以切换使用SSI和IIC通信协议对外通信，而不必为SSI和IIC两种通信协议分别设置接口电路，节省了接口电路数量；而且，由于芯片采用了通用接口电路、而不必为SSI和IIC两种通信协议分别设置接口电路，所以总的接口数量也随之减少，由原来的需要四个接口传输数据变为只需要两个接口传输数据。
可选的，在上述公开的任一实施例中，所述协议切换信号可以通过不同路径输入。比如说，所述协议切换信号可以是第一原始信号经所述通用接口电路、处于选通状态的数字电路进行先后处理后，再输出到所述协议切换电路的信号(下称“通过第一路径输入的信号”)；其中，处于选通状态的数字电路的处理内容主要是判断第一原始信号的内容，包括判断第一原始信号是否为用于协议切换的信号以及要切换到哪一种通信协议。再比如说，例如图3所示，所述协议切换信号也可以是第二原始信号经芯片上除所述通用接口电路以外的一个接口电路、芯片内的判断电路进行先后处理后，再输出到所述协议切换电路的信号(下称“通过第二路径输入的信号”)；所述判断电路用于判断第二原始信号的内容，包括判断第二原始信号是否为用于协议切换的信号以及要切换到哪一种通信协议，输出相应信号。
在一个实施例中，当所述协议切换信号是通过第一路径输入的信号且n＝2时，如图4所示，所述协议切换电路包括：第一开关TG1、第二开关TG2、第三开关TG3、第四开关TG4、第五开关TG5、第六开关TG6和反相器F1；
所述协议切换电路中的每个开关都具有四个端子，对于其中的任意一个开关来说，当该开关的第一端子为低电平0且第二端子为高电平1时，该开关的第三端子与第四端子连通也即该开关导通，反之该开关关断；
第一开关TG1的第三端子和第三开关TG3的第三端子连接在一起后接入所述通用接口电路；
第一开关TG1的第二端子、第二开关TG2的第二端子、第三开关TG3的第一端子、第四开关TG4的第一端子、第五开关TG5的第二端子、第六开关TG6的第二端子以及反相器F1的输出端连接在一起；
反相器F1的输入端、第二开关TG2的第一端子、第二开关TG2的第四端子、第一开关TG1的第一端子、第四开关TG4的第二端子、第四开关TG4的第四端子、第三开关TG3的第二端子、第五开关TG5的第一端子以及第六开关TG6的第二端子连接在一起；
第一开关TG1的第四端子连接第一路数字电路的一端，第二开关TG2的第三端子和第五开关TG5的第三端子共同连接第一路数字电路的另一端，第三开关TG3的第四端子连接第二路数字电路的一端，第四开关TG4的第三端子和第六开关TG6的第三端子共同连接第二路数字电路的另一端；第五开关TG5的第四端子和第六开关TG6的第四端子连接在一起后接入所述后级电路。
所述协议切换信号包括用于选通第二路数字电路的第一切换信号和用于选通第一路数字电路的第二切换信号。初始时默认选通任一路数字电路；第一路数字电路初始时输出置低电平0，当接收到第一切换信号时输出置高电平1，延时预设时间后输出复位为低电平0；第二路数字电路初始时输出置高电平1，当接收到第二切换信号时输出置低电平0，延时预设时间后输出复位为高电平1。
比如说初始时默认选通第一路数字电路，TG5、TG1和TG2导通，TG6、TG3和TG4关断，第一路数字电路初始时输出低电平0，第二路数字电路初始时输出高电平1；当需要切换选通第二路数字电路时，主机通过通用接口电路控制第一路数字电路输出高电平1同时给第一路数字电路一个延时复位信号，此时TG5、TG1和TG2关断，TG6、TG3和TG4导通，延时一段时间后第一路数字电路输出的信号复位为0。当需要切换回第二路数字电路选通时，主机通过通用接口电路控制第二路数字电路输出置0同时给第二路数字电路一个延时复位信号，则TG5、TG1和TG2导通，TG6、TG3和TG4不导通，延时一段时间后第二路数字电路输出的信号复位为1。
当所述协议切换信号是通过第一路径输入的信号时，所述第一原始信号为满足所述n种通信协议的传输要求的信号。
在又一个实施例中，当所述协议切换信号是通过第二路径输入的信号且n＝2时，如图5所示，所述协议切换电路包括：第一开关TG1、第二开关TG2、第三开关TG3、第四开关TG4和反相器F1；
所述协议切换电路中的每个开关都具有四个端子，对于其中的任意一个开关来说，当该开关的第一端子为低电平且第二端子为高电平时，该开关的第三端子与第四端子连通也即该开关导通，反之该开关关断；
第一开关TG1的第三端子和第三开关TG3的第三端子连接在一起后接入所述通用接口电路；
所述判断电路的输出端、第一开关TG1的第二端子、第二开关TG2的第二端子、第三开关TG3的第一端子、第四开关TG4的第一端子以及反相器F1的输入端连接在一起；
反相器F1的输出端、第二开关TG2的第一端子、第一开关TG1的第一端子、第四开关TG4的第二端子以及第三开关TG3的第二端子连接在一起；
第一开关TG1的第四端子连接第一路数字电路的一端，第二开关TG2的第三端子连接第一路数字电路的另一端，第三开关TG3的第四端子连接第二路数字电路的一端，第四开关TG4的第三端子连接第二路数字电路的另一端；
第二开关TG2的第四端子以及第四开关TG4的第四端子连接在一起后接入所述后级电路。
所述判断电路在需要选通第一路数字电路时，输出高电平信号；在需要选通第二路数字电路时，输出低电平信号。
在图5中，主机向接口电路输入第二原始信号，所述判断电路判断第二原始信号输出高电平或低电平，当判断电路输出高电平1时，第一开关TG1和第二开关TG2导通，第三开关TG3和第四开关TG4关断，第一路数字电路选通；当判断电路输出低电平0时，第一开关TG1和第二开关TG2关断，第三开关TG3和第四开关TG4导通，第二路数字电路选通。
当所述协议切换信号是通过第二路径输入的信号时，所述第二原始信号可以是以脉冲数不同传递不同信息的脉冲信号，或者所述第二原始信号也可以是以电平高低传递不同信息的电平信号。
此外，本发明实施例还公开了一种电子设备，包括：如上述公开的任一种芯片。
此外，本发明实施例还公开了一种通信协议切换方法，应用于如上述公开的任一种芯片；如图6所示，所述方法包括：
步骤S01：接收原始信号；
其中，当所述协议切换信号是通过上述第一路径输入的信号时，该原始信号为上述第一原始信号；当所述协议切换信号是通过上述第二路径输入的信号时，该原始信号为上述第二原始信号。
步骤S02：判断所述原始信号是否用于协议切换，若是，进入步骤S03；若否，执行其他操作。
步骤S03：生成并输出所述协议切换信号。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的芯片相对应，所以描述的比较简单，相关之处参见芯片部分说明即可。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的不同对象，而不必用于描述特定的顺序或先后次序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片，其特征在于，包括：协议切换电路、通用接口电路以及n路数字电路，n≥2；
所述通用接口电路为通用于n种通信协议的传输要求的接口电路；
所述协议切换电路，用于在协议切换信号的控制下，使所述n路数字电路切换选通，同一时间仅有一路数字电路处于选通状态；
其中，第i路数字电路处于选通状态，是指所述通用接口电路通过第i路数字电路与后级电路连通，此时芯片能够以所述n种通信协议中的第i种通信协议对外通信，i＝1、2、…、n。
2.根据权利要求1所述的芯片，其特征在于，当n＝2时，所述芯片中具有的两路数字电路分别为同步串行接口SSI数字电路和集成电路总线IIC数字电路。
3.根据权利要求1或2所述的芯片，其特征在于，所述协议切换信号是第一原始信号经所述通用接口电路、处于选通状态的数字电路进行先后处理后，再输出到所述协议切换电路的信号。
4.根据权利要求3所述的芯片，其特征在于，所述协议切换电路包括：第一开关(TG1)、第二开关(TG2)、第三开关(TG3)、第四开关(TG4)、第五开关(TG5)、第六开关(TG6)和反相器(F1)；
所述第一开关(TG1)～第六开关(TG6)这六个开关中的每个开关都具有四个端子，对应其中的任意一个开关来说：当开关的第一端子为低电平且第二端子为高电平时，开关的第三端子与第四端子连通也即开关导通，反之，开关关断；
所述第一开关(TG1)的第三端子和所述第三开关(TG3)的第三端子连接在一起后接入所述通用接口电路；
所述第一开关(TG1)的第二端子、所述第二开关(TG2)的第二端子、所述第三开关(TG3)的第一端子、所述第四开关(TG4)的第一端子、所述第五开关(TG5)的第二端子、所述第六开关(TG6)的第二端子以及所述反相器(F1)的输出端连接在一起；
所述反相器(F1)的输入端、所述第二开关(TG2)的第一端子、所述第二开关(TG2)的第四端子、所述第一开关(TG1)的第一端子、所述第四开关(TG4)的第二端子、所述第四开关(TG4)的第四端子、所述第三开关(TG3)的第二端子、所述第五开关(TG5)的第一端子以及所述第六开关(TG6)的第二端子连接在一起；
所述第一开关(TG1)的第四端子连接第一路数字电路的一端，所述第二开关(TG2)的第三端子和所述第五开关(TG5)的第三端子共同连接第一路数字电路的另一端，所述第三开关(TG3)的第四端子连接第二路数字电路的一端，所述第四开关(TG4)的第三端子和所述第六开关(TG6)的第三端子共同连接第二路数字电路的另一端；所述第五开关(TG5)的第四端子和所述第六开关(TG6)的第四端子连接在一起后接入所述后级电路；
所述协议切换信号包括用于选通第二路数字电路的第一切换信号和用于选通第一路数字电路的第二切换信号；初始时默认选通任一路数字电路；第一路数字电路初始时输出低电平，当接收到第一切换信号时输出高电平，延时预设时间后输出复位为低电平；第二路数字电路初始时输出高电平，当接收到第二切换信号时输出低电平，延时预设时间后输出复位为高电平。
5.根据权利要求3所述的芯片，其特征在于，所述第一原始信号为满足所述n种通信协议的传输要求的信号。
6.根据权利要求1或2所述的芯片，其特征在于，所述协议切换信号是第二原始信号经芯片上除所述通用接口电路以外的一个接口电路、芯片内的判断电路进行先后处理后，再输出到所述协议切换电路的信号；所述判断电路用于判断所述第二原始信号的内容，输出相应信号。
7.根据权利要求6所述的芯片，其特征在于，所述协议切换电路包括：第一开关(TG1)、第二开关(TG2)、第三开关(TG3)、第四开关(TG4)和反相器(F1)；
所述第一开关(TG1)～第四开关(TG4)这四个开关中的每个开关都具有四个端子，对应其中的任意一个开关来说：当开关的第一端子为低电平且第二端子为高电平时，开关的第三端子与第四端子连通也即开关导通，反之，开关关断；
所述第一开关(TG1)的第三端子和所述第三开关(TG3)的第三端子连接在一起后接入所述通用接口电路；
所述判断电路的输出端、所述第一开关(TG1)的第二端子、所述第二开关(TG2)的第二端子、所述第三开关(TG3)的第一端子、所述第四开关(TG4)的第一端子以及所述反相器(F1)的输入端连接在一起；
所述反相器(F1)的输出端、所述第二开关(TG2)的第一端子、所述第一开关(TG1)的第一端子、所述第四开关(TG4)的第二端子以及所述第三开关(TG3)的第二端子连接在一起；
所述第一开关(TG1)的第四端子连接第一路数字电路的一端，所述第二开关(TG2)的第三端子连接第一路数字电路的另一端，所述第三开关(TG3)的第四端子连接第二路数字电路的一端，所述第四开关(TG4)的第三端子连接第二路数字电路的另一端；
所述第二开关(TG2)的第四端子以及所述第四开关(TG4)的第四端子连接在一起后接入所述后级电路；
所述判断电路在需要选通第一路数字电路时，输出高电平信号；在需要选通第二路数字电路时，输出低电平信号。
8.根据权利要求6所述的芯片，其特征在于，所述第二原始信号是以脉冲数不同传递不同信息的脉冲信号，或者所述第二原始信号是以电平高低传递不同信息的电平信号。
9.一种电子设备，其特征在于，包括：如权利要求1～8中任一项所述的芯片。
10.一种通信协议切换方法，其特征在于，应用于如权利要求1～8中任一项所述的芯片；
所述方法包括：接收原始信号；判断所述原始信号是否用于协议切换，若是，生成并输出所述协议切换信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310487268.1A CN116737623A (zh) | 2023-04-28 | 2023-04-28 | 一种通信协议切换方法、芯片和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310487268.1A CN116737623A (zh) | 2023-04-28 | 2023-04-28 | 一种通信协议切换方法、芯片和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116737623A true CN116737623A (zh) | 2023-09-12 |
Family
ID=87910472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310487268.1A Pending CN116737623A (zh) | 2023-04-28 | 2023-04-28 | 一种通信协议切换方法、芯片和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116737623A (zh) |
-
2023
- 2023-04-28 CN CN202310487268.1A patent/CN116737623A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878234A (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| US20100235555A1 (en) | Software layer for communication between rs-232 to i2c translation ic and a host | |
| US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
| US5555213A (en) | Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds | |
| CN101217651B (zh) | 处理串行化的视频数据以用于显示的方法和设备 | |
| US20020133795A1 (en) | Interface circuit and method of testing or debugging semiconductor device using it | |
| US5931933A (en) | Apparatus and method for communication and translation for selected one of a variety of data bus formats | |
| CN111078614A (zh) | 一种基于fpga的功能模块 | |
| CN114003541A (zh) | 一种通用型iic总线电路及其传输方法 | |
| CN113868065B (zh) | 一种测试和烧录叠封芯片的方法、叠封芯片 | |
| US11343065B2 (en) | Serial bidirectional communication circuit and method thereof | |
| US5388225A (en) | Time-domain boundary bridge method and apparatus for asynchronous sequential machines | |
| CN116737623A (zh) | 一种通信协议切换方法、芯片和电子设备 | |
| US7574549B2 (en) | Bridge design for SD and MMC multiplexing | |
| CN111984575B (zh) | 信号传输电路与方法 | |
| TWM321548U (en) | Control device for level shift of IIC | |
| CN215181981U (zh) | 端口复用电路、设备及电子设备 | |
| US7812640B2 (en) | Bridge design for SD and MMC data buses | |
| KR100986042B1 (ko) | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 | |
| CN218734241U (zh) | 一种毛刺过滤电路、低速通信接口及电子设备 | |
| KR20010020189A (ko) | 슬레이브 그룹 인터페이스 장치를 경유하여 버스와 주변 장치를 인터페이스하는 방법 및 시스템 | |
| CN108932210B (zh) | 串行周边接口的数据传送装置与数据接收装置 | |
| CN111752876B (zh) | 一种用于接口优先级仲裁的*** | |
| CN117707868A (zh) | Spi从机使能方法、***及装置 | |
| EP2074518A2 (en) | Spaced-one-hot receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |