CN1167128C - 电熔化熔断器及其阵列和排列 - Google Patents

Abstract

通过从结构的最上层远距离提供电压到熔断器上来编程埋入多层结构内的电熔断器。用导电座来堆叠组成熔断器的熔断器座从而在熔断器和最上层之间提供电气路径。导电座的尺寸与熔断器座相同。极大地降低了用于编程埋入多层结构内的电熔断器所需的电压。此外，可用导电条来替代导电座，每个导电条与每个熔断器的两个座之一短接。使得熔化所选择的熔断器之一所需的电压降低到一个更低值。

Description

电熔化熔断器及其阵和排列

技术领域

本发明涉及电熔化熔断器的阵列，特别涉及导电触点和设计为降低触点和熔断器之间电阻的开槽条，从而最小化用于编程熔断器的外部提供电压的数值。

背景技术

熔断器和反熔断器已被广泛地用到半导体工业中，尤其是用在集成电路(IC)芯片和多层的第二层封装中。这些元件已用于各种目的，例如，用于如DRAM中的激励冗余单元，用于专用IC芯片或多层组件等。熔断器可通过激光束来电熔化或编程。在现有技术中这两种技术都已很成功地使用。

编程电熔化熔断器和反熔断器(下文反熔断器和熔断器将结合在单一类中)一般需要充足的电压。由于外部提供的具有高数值的电压很可能损坏熔断器阵列周围的器件，所以这种要求有明显的缺陷。如在DRAM中的情况一样，当形成IC的所有器件被紧密地压装到一起时，这种情况是尤其如此。因此，在半导体工业中出现一种用于降低编程熔断器所需电压值的趋势，从而促使重新设计熔断器以最小化电熔化熔断器所需外部提供电压而并不对周围器件造成损坏。

另一方面，特别是由于每个熔断器需要一个用于编程目的的锁存器，所以排列成线性结构的熔断器使用大量的芯片固有空间。而在一个阵列结构中，锁存器的数量可被有效地减少。但是，由于串联的非常小的通路将芯片内很深处埋入的熔断器连接到多层结构的最上层，所以密集熔断器的布局增加了线电阻。

在几个因素中，电激励熔断器所需的电压取决于连接熔断器到内联导线的熔断器电气路径的总电阻。该电阻由实际熔断器的电阻和连接熔断器到电源的导线和触点的电阻组成。一旦确定了熔断器的几何形状，那么计算导线到熔断器的电阻是很重要的。

参考图1，表示连接两个通路的常规熔断器的电气模型的示意图，每个通路分别由串联连接的单个通路的结合组成，通路横越形成该结构的不同层。

结合图2所示的物理布局将更好地理解图1中所示的电气模型。图2表示一个由连接到熔断器座100的每一端的熔断片102形成的典型的电气熔断器元件。熔断器被埋入顶层下面的几层，从而提供到熔断器的电压必须跨过几层导线。在这种情况下，110、120和130表示三个导线层，以及通路(或连接柱)105、115和125使导线层互相连接。通过例子，对于装入0.25微米技术的器件，连接柱典型地是0.25微米的量级。最好搭接块越小越好，或许每侧为0.5微米，从而与技术中允许的最小特性一致。在其中典型使用A1和W的DRAM中，连接柱柱体的电阻约为10欧。返回路径的第二触点的电阻也为10欧，从而总的导线电阻为20欧的量级。

由通路130、125、120、115和110组成的电气路径互相串联连接。最下面的通路110与连接到熔断片102的熔断器座100相接。熔断片102的第二端终止于第二熔断器座100，第二熔断器座100又与互相串联的一系列通路即115、120、125和130相接。在图1中，通路130、125、120、115和110的第一和第二串联组合分别用电阻R1和R2表示。由熔断器座100和熔断片102组成的熔断器的电阻在图1中用Rf表示。V表明编程熔断器所需的外部电压。使用如上所述的典型值，即，R1＝R2＝10欧，以及Rf＝20欧，因此V1+V2＝Vf，其中V1是通过R1的电压降，Vf是通过熔断器的电压降，以及V2是通过第二组通路的电压降。所以，编程熔断器所需的外部提供电压是2Vf。

在典型的熔断器排列中，用于形成通路的最小尺寸即0.25微米使电阻增加约10欧，从而为了电熔化埋入IC内的熔断器，就必须从边远区如IC的最上层提供如5-15伏的实际电压到熔断片上。当内联导线的层数增加时，这个问题就更为复杂。内联导线的层数增加可以导致每层的两个额外通路或连接柱的相应增加，每层增加1-2欧。而且，正如此后解释的一样，只有一半的提供电压用于熔化熔断器。熔断器附近的器件将经受较高的电压。由于高电压所致的介质击穿，这又引起对可靠性的关注，这种高电压所致的介质击穿可以导致器件品质降低。

因此，问题在于怎样防止可靠性问题，为了说明IC中任何和所有熔断器位置，这就需要选择常见的“较坏情况”的电压。这还需要同时提供均匀的外部电压以编程所有的熔断器，从而使得该电压均匀地提供到该结构中的所有的熔断器上。

发明内容

所以，本发明的目的是在每个熔断器座的顶上堆叠多个导电座以形成深埋入多层结构内的熔断器，从而把每个所述的熔断器座连接到该结构的最顶层的预定位置。

本发明的另一个目的是通过导电条来短接每个熔断器的两个座之一，其中熔断器排列为阵列结构，使得另一个可用来单个编程熔断器并且通过一个导电条在另一个导电条上面的方式来堆叠导电条从而将形成阵列的熔断器从它们位于多层结构的深处的位置被连接到最顶层的选择点。

本发明的又一目的是通过使这些导电座的尺寸与熔断器座相近似最小化电熔化所选熔断器所需的外部提供电压的数值。

本发明的又一目的是通过减少熔断器阵列所用区域来充分减少用来实现冗余电路的固有空间的损失。

本发明的又一目的是使导电条形成用于连接所有短接的熔断片的“壁层”，其中该壁层竖直向上延伸到芯片或封装的最上层。

在本发明的第一方面，提供一种多层结构中的可编程熔断器的阵列，每个所述的可编程熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座所述阵列的特征在于：导电条分别短接每个所述可编程熔断器的所述熔断器座之一。

根据本发明的上述可编程熔断器的阵列，其中所述的导电条延伸通过每个所述的层并且提供连续而又均匀的导电路径，该导电路径把所述的被短接的熔断器座连接到所述多层结构的顶层。

根据本发明的上述可编程熔断器的阵列，其中所述的导电条的电阻小于1欧。

根据本发明的上述可编程熔断器的阵列，其中编程所选择的所述熔断器之一所需的电压按与所述的导电条的尺寸成反比的方式降低。

根据本发明的第二方面，提供一种埋入多层结构内的熔断器，所述的熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座，所述的熔断器的特征在于：与所述的熔断器座尺寸相同的导电座堆叠在所述的熔断器座上。

根据本发明的上述熔断器，其中所述的熔断器座被连接到所述的多层结构的上层。

本发明还提供一种埋入多层结构内的共平面可编程熔断器的阵列，每个所述的熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座，所述阵列的特征在于：与所述的熔断器座尺寸相同的导电座堆叠在所述的熔断器座上。

根据本发明的上述熔断器阵列，其中延伸通过每个所述层的所述的导电座提供到所述熔断器座的电气路径，并且把所述的熔断器座连接到所述多层结构的上层。

根据本发明的第三方面，提供一种埋入多层结构内的共平面可编程熔断器的排列，所述的可编程熔断器被构造为阵列，所述的可编程熔断器阵列位于互相垂直布置的触点之间，每个所述的可编程熔断器具有端接于熔断器座的熔断片，共平面可编程熔断器的排列的特征在于：每排所述的熔断器被连接到位于每个所述排的一端的导电条上，同时也被连接到位于所述熔断器第二端的垂直定位的导电条上，从而只有一个所述的熔断器被定位在所述的任意两个互相垂直的导电条之间。

根据本发明的上述熔断器排列，其中通过提供电压到一对所述的垂直导电条上来编程每个所述的熔断器，所述的垂直导电条用于连接所述熔断器的对应座。

根据本发明的上述熔断器排列，其中在所述的熔断器阵列下面的每个所述的导电条连续地延伸通过所述多层结构的所述熔断器下面的每个所述层，提供连续而又均匀的导电路径，该导电路径把所述的熔断器座连接到所述多层结构的最底层。

根据本发明的上述熔断器排列，其中在所述熔断器阵列上面的每个所述的导电条连续地延伸通过所述多层结构的所述熔断器上面的每个所述层，提供连续而又均匀的导电路径，该导电路径把所述的熔断器座连接到所述多层结构的最顶层。

附图说明

在此结合是说明书一部分的附图和如下解释本发明原理的详细描述，来说明本发明优选实施例。

图1是应用具有多个串联通路的常规熔断器的电气模型的示意图。

图2表示常规电熔断器，用通路或连接柱通过多层导线连接该常规电熔断器到IC芯片或多层封装的最顶层。

图3表示本发明第一实施例的导电座，该导电座迂回通过多个层到达IC芯片或多层封装的最上层。

图4表示本发明另一个实施例的每个熔断器的一个座，该熔断器被短接以形成公共总线，该总线延伸到IC或多层封装的最顶层。

图5说明本发明第三实施例的以阵列结构排列的熔断器，带有一个被短接以形成一条总线的座，其中总线构成延伸到芯片或多层封装最顶层的竖直壁层。

具体实施方式

在图3中所示的本发明的第一实施例中，示出了迂回通过多个层到达IC芯片或多层封装的最上层的导电座，从而，相对于图2中所示的常规排列来说大大地降低了其导线的电阻。

正如任何常规熔断器中一样，熔断片202终止于两个座200。但是，连接到座的导线适用于提供最小的电阻。用与导线层上的座不同的较大导电座来替代标准通路或连接柱。现在通过任意给定导线层的最大允许尺寸而不是通过最小允许尺寸来进一步描述该过程。座210、220和230表示每个导线层上的座，而205、215和225表示用于连接柱层中的座。在本例中，座200、205、210、215、220、225和230的标称尺寸均是2微米见方。导线和通路层的典型厚度为0.2-0.5微米。金属最上层即230的厚度范围是0.5-1.5微米。通路层的座的尺寸与导线层稍有不同以适应蚀刻技术处理期间层间的容限。对于本例中所述的尺寸，每条接到熔断器的导线的总导线电阻仅为0.1欧。从而两个触点的电阻仅为0.2，这使得总的导线电阻比常规考虑的总的导线电阻小100倍。对于电阻为20欧量级的常规熔断器来说，这表示极大降低了用于熔化熔断器的外部提供电压的数值。用图1中所示电气模型来解释时，就是R1＝R2≈0.1。因此，通过多个电气部件的电压降为V1≈V2≈0。所以外部电压接近Vf或接近图2中所述的最初提供的现有技术中所需的电压的一半。对于图3中所示的例子来说，电压几乎降低了2倍。

图4所示的第二实施例说明所有熔断器的端子(即，熔断器座)之一被短接到一起的情况。这些共同的端子通过大的总线被连接，并且不同于导线层，连接柱层再次用导线替代。熔断片302被连接到位于熔断片一端的单独座305上，同时也连接到位于另一端的公用的导线300上。导线310、320和330的典型宽度为2微米并且具有被连接到最上层的外座所需的最小长度。通路层307、317和327被导线替代，其标称宽度为2微米。导线和通路层的典型厚度范围是0.2-0.5微米。最后一层金属，即330的厚度为0.5-1.5微米。在图3的情况中，导线和通路层之间的宽度稍有不同，这是为了适应与覆盖容限相关的蚀刻问题。座305被连接到与图3所示结构相似的外座上。

图5中示出第三实施例，其中熔断器以阵列结构排列。在此，与图4中所示排列相似的“壁层状”公用端子被用于熔断器的两个端子或座中。用450表示阵列布局的熔断器元件。用一个四层金属化图来说明熔断器的结构。一组矩形的触点总线500、510和520沿南北方向示出。这些总线的每个由两个导线层400和410组成。其间的通路层用开槽触点405来替代，该开槽触点405很象位于导线层400上面和导线层410下面并沿导线400和410的长度方向布置的两条线路。另一组触点总线600和610沿垂直于总线500、510和520方向的东西方向示出。这些总线的每个也由两个导线层420和430组成。如上所述，420和430之间的通路层也用开槽触点425来替代，该开槽触点425沿导线420和430的长度方向布置。该熔断器位于通路层中的层410和420之间并用450来表示。这些熔断器仅构成相互垂直的总线之间的电气连接。虽然并不限定通路450是共平面的，但是在此所示的通路450位于一层中，即第二和第三导线层之间。如本发明背景技术中所述的那样，熔断器450可以是标准电熔断器或反熔断器。用导线层400和410来表示一组端子，其间是南北方向布置的通路405。用导线层420和430来表示第二组端子，其间是东西方向布置的通路425。两组端子相互垂直并且两组端子的相交处确定了熔断器阵列450的优选位置。如上所述，导线和通路层的典型厚度为0.2-0.5微米，典型宽度为约2微米。熔断器450可以是标准电熔断器或反熔断器。

参考图5来解释熔断器的熔化和定址方案。参考标号700作为一个具体的熔断器450，为了定址和编程该熔断器，必须在总线500和600之间提供电压。由于熔断器700位于总线500和600的交叉处，所以熔断器700是在这种情况下熔化的唯一熔断器。在第二个例子中，如果在总线510和600之间提供电压，那么只有熔断器710被激励。因此，通过选择一个南北方向的总线和一个东西方向的总线，一次只能定址一条熔断器，即位于两条总线交叉处的熔断器。

总之，在图3、4和5中所示的三种情况下，导线电阻的典型范围是十分之几欧而不是典型的常规熔断器结构的更典型的几十欧。本领域的技术人员可以理解这样的例子即，当熔断片电阻典型为10-20欧的量级时，用于激励熔断器所需的外部电压超过用于编程熔断器所需电压的两倍。从而本发明的熔断器结构极大地降低了用于熔化熔断器所需电压的数值。

更具体地，参考图3和4，本发明的熔断器结构在以下方面不同于标准通路或连接柱。用开槽触点替代通路，其中至少一个尺寸是本技术中的导线层所允许的最小特征尺寸的4倍，最好是8至10倍。在图4中，槽位于其上面和下面的线路长度方向并且与线路一样长。

尽管本发明是参考几个实施例来描述的，但是本领域内的技术人员能容易地理解可以引入不脱离本发明范围和精神的各种改变和变更。

Claims (12)

1.一种多层结构中的可编程熔断器的阵列，每个所述的可编程熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座，所述阵列的特征在于：导电条分别短接每个所述可编程熔断器的所述熔断器座之一。

2.如权利要求1所述的可编程熔断器的阵列，其中所述的导电条延伸通过每个所述的层并且提供连续而又均匀的导电路径，该导电路径把所述的被短接的熔断器座连接到所述多层结构的顶层。

3.如权利要求1所述的可编程熔断器的阵列，其中所述的导电条的电阻小于1欧。

4.如权利要求1所述的可编程熔断器的阵列，其中编程所选择的所述熔断器之一所需的电压按与所述的导电条的尺寸成反比的方式降低。

5.一种埋入多层结构内的熔断器，所述的熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座，所述的熔断器的特征在于：与所述的熔断器座尺寸相同的导电座堆叠在所述的熔断器座上。

6.如权利要求5所述的熔断器，其中所述的熔断器座被连接到所述的多层结构的上层。

7.一种埋入多层结构内的共平面可编程熔断器的阵列，每个所述的熔断器具有一个熔断片，该熔断片的每一端部端接于一个熔断器座，所述阵列的特征在于：与所述的熔断器座尺寸相同的导电座堆叠在所述的熔断器座上。

8.如权利要求7所述的阵列，其中延伸通过每个所述层的所述的导电座提供到所述熔断器座的电气路径，并且把所述的熔断器座连接到所述多层结构的上层。

9.一种埋入多层结构内的共平面可编程熔断器的排列，所述的可编程熔断器被构造为阵列，所述的可编程熔断器阵列位于互相垂直布置的触点之间，每个所述的可编程熔断器具有端接于熔断器座的熔断片，共平面可编程熔断器的排列的特征在于：每排所述的熔断器被连接到位于每个所述排的一端的导电条上，同时也被连接到位于所述熔断器第二端的垂直定位的导电条上，从而只有一个所述的熔断器被定位在所述的任意两个互相垂直的导电条之间。

10.如权利要求9所述的排列，其中通过提供电压到一对所述的垂直导电条上来编程每个所述的熔断器，所述的垂直导电条用于连接所述熔断器的对应座。

11.如权利要求9所述的排列，其中在所述的熔断器阵列下面的每个所述的导电条连续地延伸通过所述多层结构的所述熔断器下面的每个所述层，提供连续而又均匀的导电路径，该导电路径把所述的熔断器座连接到所述多层结构的最底层。

12.如权利要求9所述的排列，其中在所述熔断器阵列上面的每个所述的导电条连续地延伸通过所述多层结构的所述熔断器上面的每个所述层，提供连续而又均匀的导电路径，该导电路径把所述的熔断器座连接到所述多层结构的最顶层。

Images