CN116711009A - 记录介质、记录装置、记录方法、再现装置以及再现方法 - Google Patents

Abstract

本技术涉及能够正确再现以高密度记录的多进制码的记录介质、记录装置、记录方法、再现装置以及再现方法。根据本发明，记录介质存储：通过将用户数据编码为M进制(d，k)RLL码所产生的M进制多进制码，其中M至少为3；以及M进制特定模式，其重复比多进制码的最长游程k长的游程。执行从记录介质的再现，并且根据特定模式对多进制码进行解码。例如，本技术可应用于记录介质和对记录介质执行记录/再现的记录/再现装置。

Description

记录介质、记录装置、记录方法、再现装置以及再现方法

技术领域

本技术涉及记录介质、记录装置、记录方法、再现装置以及再现方法，并且具体地，涉及例如可正确地再现以高密度记录的多进制码(multilevel code，多进制码)的记录介质、记录装置、记录方法、再现装置以及再现方法。

背景技术

在过去，本申请人提出了ML值的多进制码的记录和再现，该ML值可采用至少三个ML值中的任何一个，该多进制码适合于高密度记录(例如，参见PTL 1)。

[引用列表]

[专利文献]

[PTL 1]

PCT专利公开号WO 2020/090457

发明内容

[技术问题]

专利文献1未公开正确地再现高密度记录的多进制码的具体方法。

鉴于这种情况做出本技术，并且本技术的目的在于能够正确地再现以高密度记录的多进制码。

[问题的解决方案]

根据本技术的记录介质是以下记录介质，即，在其上记录有通过将用户数据编码成三值以上的ML值的(d，k)-RLL码而产生的ML值的多进制码的，以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式。

根据本技术的记录介质在其上记录有通过将用户数据编码成三值以上的ML值的(d，k)-RLL码而产生的ML值的多进制码，以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式。

根据本技术的记录装置是一种记录装置，包括：编码部，将用户数据编码为多进制码，该多进制码是三值以上的ML值的(d，k)-RLL码；以及记录部，在记录介质上记录该多进制码和重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式。

根据本技术的记录方法是一种记录方法，包括：将用户数据编码为多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及在记录介质上记录所述多进制码以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式。

在根据本技术的记录装置和记录方法中，将用户数据编码成多进制码，该多进制码是三值以上的ML值的(d，k)-RLL码，并且在记录介质上记录该多进制码和重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式。

根据本技术的再现装置是以下再现装置，包括：再现部，从记录介质执行再现，所述记录介质上记录有通过将用户数据编码为三值以上的ML值的(d，k)-RLL码而产生的ML值的多进制码，以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式；以及解码部，根据所述特定模式对所述多进制码进行解码。

根据本技术的再现方法是以下再现方法，包括：从记录介质执行再现，所述记录介质上记录有通过将用户数据编码为三值以上的ML值的(d，k)-RLL码而产生的ML值的多进制码，以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式；以及根据所述特定模式对所述多进制码进行解码。

在根据本技术的再现装置和再现方法中，从记录介质执行再现，所述记录介质上记录有通过将用户数据编码成三值以上的ML值的(d，k)-RLL码而产生的ML值的多进制码以及重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式，并且根据所述特定模式对所述多进制码进行解码。

记录装置和再现装置可以是分立装置，或者可以是包括在一个装置中的内部块。

此外，可以通过使计算机执行程序来实现记录装置和再现装置。程序可以通过记录在记录介质上或者经由传输介质传输来分发。

附图说明

图1是描述应用本技术的记录/再现装置的实施例的配置实例的框图。

图2是用于说明记录/再现装置将用户数据记录在光盘16上的记录处理的实例的流程图。

图3是用于说明记录/再现装置对记录在光盘16上的用户数据进行再现的再现处理的实例的流程图。

图4是描述信道编码部12的构造实例的框图。

图5为描述信号处理部17的构造实例的框图。

图6是用于说明用于表示多进制码的表示方法的图。

图7为描述用于生成边缘码(由边缘码表示的多进制码)的码生成模型的图。

图8是描述了码LUT的实例的图，其中，登记了作为k＝4/ML＝5 9-位/4-单元码的512个块码。

图9是描述其中登记了作为k＝4/ML＝5 9-位/4-单元码的512个块码的码LUT的实例的图。

图10为描述码LUT的实例的图，其中，登记了作为k＝4/ML＝5 9-位/4-单元码512个块码。

图11是描述登记了作为k＝4/ML＝5 9-位/4-单元码的512个块码的码LUT的实例的图。

图12是示出了登记了作为k＝4/ML＝5 9-位/4-单元码的512个块码的码LUT的实例的图。

图13是描述记录了作为k＝4/ML＝5 9-位/4-单元码的512个块码的码LUT的实例的图。

图14是用于说明在ECC处理部11处配置的ECC集群的实例的图。

图15是用于说明在帧构造部13处构造的帧的实例的图。

图16是描述FS的实例的图。

图17是用于说明在RUB构造部14处构造的RUB的实例的图。

图18是描述运入的构造实例的图。

图19是描述包括在GAptn和GBptn中的G-100CELL以及包括在LAptn和LBptn中的L-100CELL的构造实例的图。

图20是描述SY0的构造实例的图。

图21是描述NC0的构造实例的图。

图22是描述4单元模式和2-2单元模式的构造实例的图。

图23是描述APC SYNC的构造实例的图。

图24是描述NC1和NC2的构造实例的图。

图25是示出了运出的构造实例的图。

图26是示出由帧构造部13执行的帧构造和DC控制的具体实例的图。

图27是用于说明在同步检测部18处检测特定模式的实例的图。

图28是用于说明检测特定模式的检测处理的实例的流程图。

图29是描述在模拟中计算的非相似性的实例的图。

图30是描述在模拟中计算的非相似性的第一替代实例的图。

图31是描述在模拟中计算的非相似性的第二替代实例的图。

图32是描述在模拟中计算的非相似性的第三替代实例的图。

图33是用于说明多进制码的DC控制的优点的图。

图34是用于说明多进制码的DC控制的优点的图。

图35是用于说明多进制码的DC控制的优点的图。

图36为示出作为多进制码的解码性能的所需SNR的实例的图。

图37是描述计算机的实施方式的构造实例的框图。

具体实施方式

<应用本技术的记录/再现装置的实施方式>

图1是描述应用本技术的记录/再现装置的实施方式的构造实例的框图。

在图1中，记录/再现装置具有ECC(纠错编码)处理部11、信道编码部12、帧构造部13、RUB(Recording Unit Block，记录单位块)构造部14、记录/再现***15、光盘16、信号处理部17、同步检测部18、帧检测部19、DCC删除部20、信道解码部21、ECC处理部22以及控制部23。

向ECC处理部11提供要在光盘16上记录的对象用户数据(图像、声音或其他内容、计算机程序或各种其他类型的数据)。

ECC处理部11配置包括预定单位的用户数据的ECC对象数据。ECC对象数据是ECC处理的对象数据。ECC处理部11通过对ECC对象数据执行添加奇偶校验的ECC处理来构造作为二进制数据串的ECC集群。ECC处理部11将ECC集群提供给信道编码部12。

信道编码部12将来自ECC处理部11的ECC集群编码为预定的信道码。

这里，例如，可以采用三值以上的ML值的多进制码作为信道码。例如，作为ML值多进制码，可以采用根据后述的码生成模型所确定的状态转变而生成的多进制码。

通过由信道编码部12进行编码，ECC集群被编码成ML值多进制码。在下文中，通过编码ECC集群而产生的(一串)多进制码也分别被称为集群多进制码。从信道编码部12向帧构造部13提供集群多进制码。

帧构造部13构造包括从信道编码部12提供的集群多进制码串的帧，并且将帧提供给RUB构造部14。

即，帧构造部13将从信道编码部12提供的集群多进制码串划分为DC控制单位(DC控制单位是进行DC(直流)控制的单位)，对各DC控制单位集群多进制码(的串)进行DC控制。

此外，帧构造部13通过将表示该帧的开始(或结束)的FS(Frame Sync)添加到已经经历DC控制的多个DC控制单位集群多进制码来构造帧。

通过将DCC(直流控制)单元添加到DC控制单位集群多进制码中来执行DC控制。每个DCC单元是一个多进制值，其假定ML值与作为信道码的多进制码相似，并且可以被视为一个多进制码。

除了上述的帧构造以外，帧构造部13还具有进行DC控制的DC控制部。

RUB构造部14通过将Run-in(运入)和Run-out(运出)分别添加到从帧构造部13供应的多个帧的开始和结束来将RUB构造为用作在光盘16上记录的单位的记录块，并且将RUB供应至记录/再现***15。

Run-in和Run-out具有多进制值(multilevel value)的模式，其假定ML值与作为信道码的多进制码(multilevel code)相似，并且可以被视为多进制码串。Run-in和Run-out分别表示RUB的开始和结束。

当构造RUB时，APC(自动功率控制)SYNC可以被添加到RUB中包括的多个帧中的APCSYNC对其是必要的帧。

每个APC SYNC具有多进制值的模式，其假定ML值与作为信道码的多进制码相似，并且可以被视为多进制码串。APC SYNC具有用于记录/再现装置的信道时钟的定时恢复或用于功率控制的模式。

记录/再现***15包括未示出的拾取器等。记录/再现***15作为通过用照射激光等光而形成标记，在光盘16上记录数据(多进制码)的记录部发挥功能。此外，记录/再现***15用作再现部，该再现部通过使用激光照射光盘16、从光盘16接收激光的反射光并且根据反射光输出再现信号来再现记录在光盘16上的数据。

记录/再现***15根据RUB构造部14中的RUB用激光照射光盘16，并且在光盘16上记录RUB。此外，记录/再现***15通过用激光照射光盘16来再现对应于记录在光盘16上的RUB等的再现信号(RF(射频)信号)，并且将再现信号提供给信号处理部17。

光盘16是一种类型的盘状记录介质，并且岸台(轨道)和槽(轨道)形成为彼此相邻作为光盘16上的轨道。

槽是作为槽的轨道，并且例如摆动以用于寻址。岸台是置于(相邻)两个槽之间的轨道。

对于高线密度记录的数据，在光盘16上的岸台和组中记录数据(形成标记)。

除此之外，例如，可以采用其上未形成用于记录数据的槽(仅形成用于施加伺服的槽)并且在其上执行通常所称的无槽镜面记录的盘形记录介质等作为光盘16。

信号处理部17通过对从记录/再现***15提供的再现信号执行信号处理来恢复多进制码串，并且将多进制码串提供给同步检测部18和帧检测部19。由信号处理部17恢复的多进制码串包括通过对包括用户数据的ECC集群进行编码而产生的多进制码、(多进制值作为)Run-in和Run-out、(多进制值作为)FS以及(多进制值作为)APC SYNC。

这里，作为信道码的多进制码是ML值(d，k)-RLL码。所有的Run-in、FS和APC SYNC是ML值的特定模式，其包括大于作为信道码的多进制码的最大游程(run)k的重复码的游程。

同步检测部18从信号处理部17提供的多进制码串中检测Run-in、FS和APC SYNC作为特定模式，并将Run-in、FS和APC SYNC提供给帧检测部19和需要Run-in、FS和APC SYNC的其他块。

帧检测部19根据从同步检测部18提供的特定模式中的(例如，FS)从信号处理部17提供的多进制码串中检测帧，并将该帧提供给DCC删除部20。

DCC删除部20从由帧检测部19提供的帧中删除DCC单元，并且向信道解码部21提供通过编码作为删除的结果获得的ECC集群而产生的多进制码(集群多进制码)。

信道解码部21解码(信道解码)从DCC删除部20提供的集群多进制码(clustermultilevel code)，并且向ECC处理部22提供通过解码获得的ECC集群。

由于信道解码部21对包括在根据如上所述的特定模式检测到的帧中的集群多进制码进行解码，因此信道解码部21可以根据特定模式对集群多进制码进行解码。

ECC处理部22通过对ECC集群执行ECC处理来纠正从信道解码部21提供的ECC集群中包括的ECC对象数据所发生的错误，并且输出已经经历纠错的ECC对象数据中包括的用户数据。

控制部23控制包括在记录/再现装置中的每个块。即，控制部23具有内置寄存器组23A。例如，根据在未图示的操作部上的操作等，在寄存器组23A中存储(设定)命令、各种信息。控制部23根据寄存器组23A中存储的值(设定值)来控制包括在记录/再现装置中的每个块。

要注意的是，在图1中，除了配置为执行再现和记录这两者的装置以外，记录/再现装置可以被配置为仅仅执行再现的专用再现装置或者仅仅执行记录的专用记录装置。

此外，在图1中，记录/再现装置还可构造成具有预先内置的光盘16的形式，或者还可构造成光盘16可附接和可拆卸的形式。

此外，包含在图1中的记录/再现装置中的ECC处理部11至RUB构造部14以及信号处理部17至控制部23可由一个芯片构造。

此外，除了诸如光盘16的盘状记录介质之外，可以采用带状或卡状记录介质或使用半导体的诸如存储卡的记录介质作为其上记录多进制码的记录介质。

<记录处理>

图2是用于说明图1所示的记录/再现装置将用户数据记录在光盘16上的记录处理的实例的流程图。

在步骤S11中，ECC处理部11从提供给ECC处理部11的用户数据构造包括预定单位的用户数据的ECC对象数据。此外，ECC处理部11构造包括通过对ECC对象数据执行ECC处理而添加了奇偶校验的ECC对象数据的ECC集群，并将该ECC集群提供给信道编码部12。然后，从步骤S11，处理进行至步骤S12。

在步骤S12中，信道编码部12将从ECC处理部11提供的ECC集群编码为ML值多进制码(集群多进制码)，并将该ML值多进制码提供给帧构造部13。然后，处理进行至步骤S13。

在步骤S13中，帧构造部13构造包括信道编码部12提供的集群多进制码串的帧，并将该帧提供给RUB构造部14。然后，处理进行至步骤S14。

帧构造部分13通过将从信道编码部12提供的集群多进制码串划分为DC控制单位并且将DCC单元添加到DC控制单位集群多进制码(的串)来执行DC控制。

然后，帧构造部13通过对已经经历了DC控制的多个DC控制单位群多进制码添加FS而构造帧。

在步骤S14中，RUB构造部14从帧构造部13接收帧，并且将APC SYNC添加到APCSYNC对其是必要的帧。此外，RUB构造部14通过聚集多个必要的帧并且将Run-in和Run-out添加到该集合帧来构造RUB。RUB构造部14将RUB供应至记录/再现***15。然后，处理从步骤S14前进到步骤S15。

在步骤S15中，记录/再现***15根据RUB通过使用激光照射光盘16将由RUB构造部14供应的RUB记录在光盘16上。

此后，执行类似处理，并且由此以RUB为单位将用户数据记录在光盘16上。即，以RUB为记录单位执行在光盘16上的记录。

<再现处理>

图3是用于说明图1中所示的记录/再现装置对记录在光盘16上的用户数据进行再现的再现处理的实例的流程图。

在步骤S21中，记录/再现***15通过用激光照射光盘16来再现对应于记录在光盘16上的RUB的再现信号，并且将再现信号提供给信号处理部17。然后，处理进行至步骤S22。

在步骤S22中，信号处理部17对来自记录/再现***15的再现信号执行信号处理。

在对再现信号的信号处理中，执行再现信号的均衡化、作为RUB的多进制码串的恢复等。

从信号处理部17向同步检测部18和帧检测部19提供通过对再现信号的信号处理所获得的多进制码串。然后，处理从步骤S22进入步骤S23。

在步骤S23中，同步检测部18从来自信号处理部17的多进制码串中检测作为特定模式的Run-in、FS以及APC SYNC，并将Run-in、FS以及APC SYNC提供给帧检测部19。然后，处理进行至步骤S24。

在步骤S24中，帧检测部19根据来自同步检测部18的特定模式，从信号处理部17提供的多进制码串中检测帧，并将帧提供给DCC删除部20。然后，处理进行至步骤S25。

在步骤S25中，DCC删除部20从帧检测部19提供的帧中删除DCC单元。DCC信道删除部20将通过从帧中删除DCC单元而获得的集群多进制码提供给信道解码部21。然后，处理从步骤S25进入步骤S26。

在步骤S26中，信道解码部21将从DCC删除部20提供的集群多进制码解码(信道解码)为ECC集群(其是二进制数据串)，并将该ECC集群提供给ECC处理部22。然后，处理进行至步骤S27。

在步骤S27中，ECC处理部22对从信道解码部21供应的ECC集群中包括的ECC对象数据执行ECC处理。ECC处理部22输出包括在已经经历ECC处理的ECC对象数据中的用户数据。

此后，通过相似的处理，以RUB为单位从光盘16再现用户数据。

<信道编码部12的构造实例>

图4是描述图1中所示的信道编码部12的构造实例的框图。

在图4中，信道编码部12具有LUT(查找表)存储部51和码生成部52。

LUT存储部51中存储码LUT，在该码LUT中，将包括由后述的码生成模型生成的多进制边缘码串的块码和作为编码成这些多进制边缘码的对象的二值数据彼此关联地登记。

从ECC处理部11向码生成部52提供二进制数据ECC集群。码生成部52参照存储在LUT存储部51中的码LUT，并且对从帧构造部13提供的ECC集群进行编码。

即，码生成部52通过将以预定数量的位为单位的ECC集群转换成包括与码LUT上的二进制数据的预定数量的位相关联的多进制边缘码串的块码，对二进制数据ECC集群进行编码。

然后，码生成部52将通过编码所获得的块码(即，多进制边缘码串)提供给帧构造部13。

<信号处理部17的构造实例>

图5为示出在图1中所示的信号处理部17的构造实例的框图。

在图5中，信号处理部17具有ADC(模数转换器)31、PLL(锁相环)32、存储器33、自适应均衡部34、恢复部35、卷积部36、误差计算部37、HPF(高通滤波器)41和AGC(自动增益控制器)42。

ADC 31被提供有来自记录/再现***15的再现信号。ADC 31与从PLL 32提供的信道时钟同步地执行从记录/再现***15提供的模拟再现信号的AD转换，并且输出作为该转换的结果而获得的数字再现信号。由ADC 31输出的再现信号经由HPF 41和AGC 42提供给PLL 32和存储器33。

PLL 32生成与经由HPF 41和AGC 42从ADC 31提供的再现信号同步的时钟作为信道时钟，并且将信道时钟提供给ADC 31和包括在记录/再现装置中的并且信道时钟对其是必要的其他块。

存储器33在其上临时存储经由HPF 41和AGC 42从ADC 31提供的再现信号。

自适应均衡部34自适应均衡存储在存储器33上的再现信号，并且向恢复部35和误差计算部37提供通过均衡从期望的PR信道获得的再现信号(如PR(部分响应)信号)而产生的均衡信号y。

这里，向自适应均衡部34提供来自误差计算部37的均衡信号y的误差e。在自适应均衡部34处自适应地执行再现信号的均衡，使得来自误差计算部37的误差e减小。

恢复部35通过从自适应均衡部34提供的均衡信号y执行最大似然解码(例如，维特比解码)来恢复作为信道码的多进制码串，将多进制码串提供给同步检测部18和帧检测部19，并且还将多进制码串提供给卷积部36。

应注意，例如，可通过最大似然解码以外的方法(即，例如，阈值处理等)执行在恢复部35处的多进制码的恢复。

卷积部36通过执行从恢复部35供应的多进制码串与期望的PR信道的脉冲响应的卷积来生成目标信号(其为作为自适应均衡部34的均衡的结果的均衡信号y的目标)，并且将目标信号供应至误差计算部37，。

误差计算部37确定从自适应均衡部34提供的均衡信号y相对于从卷积部36提供的目标信号的误差e，并且将误差e提供给自适应均衡部34。

此处，例如，包含在记录在光盘16上的RUB中的Run-in等已经变成已知的模式。例如，通过均衡这种已知模式的再现信号获得的均衡信号y的目标信号可以通过从均衡信号y恢复的恢复结果与期望的PR信道的脉冲响应的卷积来确定。此外，例如，通过对已知模式的再现信号进行均衡化而获得的均衡信号y的目标信号可以通过从均衡信号y恢复的恢复结果与所期望的PR信道的脉冲响应之间的卷积获得的。

HPF 41通过对再现信号进行滤波来切除由ADC 31输出的再现信号的DC(直流)分量，并将该再现信号提供给AGC 42。

AGC 42执行调整来自HPF 41的再现信号的增益的AGC(自动增益控制)处理，并且将再现信号提供至PLL 32和存储器33。

<多进制码表达方法>

图6是用于说明用于表达多进制码的表达方法的图。

这里，三值以上的ML值的多进制码中的一个(值)被称为单元(cell，信元)。n个单元是n个多进制码的序列。多进制码的码长度由单元的数量表示。

ML值多进制码可以由ML值的多进制级码、多进制边缘码或NRZ(非归零)码表示。

多进制级码是以值(级)表达多进制码的码，以下也称为级码。ML值多进制码包括可以假定0、1、2、…和ML-1的值。

这里，ML值多进制码的反转(级反转)是指将级码转换成相对于0或ML-1的中间值与级码对称相反的值。因此，在时间t(t-th)的级码L(t)反转之后的级码L'(t)由公式L'(t)＝ML-1-L(t)表示。

多进制边缘码是由边缘表达多进制码的码，以下也称为边缘码。

边缘表示多进制码从前一值的变化量，轮换地使用ML值多进制码所能取的0到ML-1进行计数。

例如，在两个连续的ML＝5多进制码单元是00的情况下，这两个单元之间的边缘是0，因为从第一单元的0到第二单元的0的变化量是0。

例如，在两个连续的ML＝5多进制码单元是01的情况下，这两个单元之间的边缘是1，因为从第一单元的0到第二单元的1的变化量是1。

例如，在两个连续的ML＝5多进制码单元是13的情况下，这两个单元之间的边缘是2，因为从第一单元的1到第二单元的3的变化量是2。

例如，在两个连续的ML＝5多进制码单元是32的情况下，这两个单元之间的边缘是4，因为如果通过使用0至4＝ML-1来轮换地计数，则从第一单元的3到第二单元的2的变化量是4。

因而，例如，表达ML＝5级码00113322…的边缘码是*0102040…*是从紧挨着0(其是级码00113322…的开始)之前的值确定的值。

时间t处的级码L(t)和时间t处的边缘码c(t)满足公式L(t)＝(L(t-1)+c(t))％ML。％表示模运算符，并且A％B表示当A除以B时获得的余数。

信道编码部12(图1)将从ECC处理部11提供的ECC集群(包括用户数据)编码成表达上述多进制码的边缘码，并将边缘码提供给帧构造部13。

帧构造部13将DCC单元添加到从信道编码部12供应的边缘码，同时将边缘码转换成级码，并且构造帧。根据上述公式L(t)＝(L(t-1)+c(t))％ML执行从边缘码c(t)到级码L(t)的转换。

NRZ码是通过包括0作为中心值的值来表达多进制码(级码)的码。在时间t的NRZ码N(t)由使用级码L(t)的公式N(t)＝L(t)*2-(ML-1)表示。ML＝5级码0、1、2、3和4的NRZ码为-4、-2、0、+2和+4。

<码生成模型>

图7是表示用于生成在LUT存储部51(图4)中的码LUT中登记的边缘码(多进制码通过其表达)的码生成模型的图。

码生成模型具有表示连续零计数的状态。状态的数目等于连续零边缘的情况的数目。因此，如果作为连续零计数的最大值的最大连续重复计数由k表示，则码生成模型总共具有k+1个状态，其为状态s0、状态s1、…。以及状态s#k。状态s#i是表示连续零计数为i的状态。

根据码生成模型，在输出0作为边缘码的情况下，转变发生至状态s#k'，状态s#k'表示连续零计数k'(<＝k)，连续零计数k'表示包括0的连续零边缘的数量。另外，根据码生成模型，在输出1到ML-1中的任一个作为边缘码的情况下，转变发生到表示连续零计数为0的状态s0。当状态是表示连续零计数是最大连续重复计数k的状态s#k时，仅可以输出除了0之外的1至ML-1中的任一个作为边缘码，并且在输出1至ML-1中的任一个的边缘码之后发生到状态s0的转变。

登记在码LUT中的边缘码可以根据如由与上述码生成模型类似的码生成模型所确定的状态转变来生成。

通常，关于信道码(记录调制码)，需要确保存在足够的频率，以该频率获得例如在生成信道时钟的PLL处用于检测相位误差的信息。即，必须确保存信道码的值的转变(改变)的足够频率。因此，执行通常称为k限制的限制来限制同一值的连续重复次数的最大值。

例如，在最大连续重复计数k被限制为1的情况下的码生成模型包括表示连续零计数为0的状态s0和表示连续零计数为1的状态s1。

在状态s0的情况下，从0到ML-1的值中的任何值可以作为边缘码被输出。在状态s0中，在输出0作为边缘码的情况下，发生从状态s0到状态s1的状态转变，在输出1到ML-1中的任何值作为边缘码的情况下，发生从状态s0到状态s0的状态转变。

在状态sl的情况下，不能输出0作为边缘码，并且可以输出除了0之外的从1到ML-1的任何值。在状态sl中，输出从1到ML-1的值中的任何值作为边缘码，并且发生从状态sl到状态s0的状态转变。

下面以ML＝5多进制码为例说明由码生成模型生成的多进制码(边缘码)。

另外，在专利文献1中记载了通过码生成模型生成多进制码的细节。

在编码(多进制编码)到多进制码中，例如，具有特定数量的位的二进制数据被转换成(一串)多进制码，该多进制码是一个或多个值的单元的序列。因而，以位/单元为单位表达编码到多进制码的编码率。

假设在最大连续重复计数k＝∞的情况下，多进制码的编码效率定义为编码率与多进制码的理论极限编码率的比率。

多进制码的理论极限编码率是指多进制码的理论极限编码率，即，理论上可以分配给多进制码中的一个单元的二进制数据的最大位数。通过取ML＝5多进制码的香农容量4.828427的log₂，在最大连续重复计数k＝1的情况下ML＝5多进制码的理论极限编码率可被确定为(近似地)2.271553＝log₂4.828427位。

本发明人已确认，如果对于ML＝5多进制码，最大连续重复次数k等于或大于2，则编码率迅速接近理论极限编码率并且编码效率变得等于或大于99％。

在此，作为信道编码部12处的多进制码的编码方法，假设例如采用将m位的二值数据转换为包括n单元多进制码串的固定长度(n个单元)的块编码(表示块编码的边缘码串)的方法。

下面，说明在包括n单元多进制码串的固定长度的块码中，包含k＝4/ML＝5多进制码的块码(表示k＝4/ML＝5多进制码的边缘码)。k＝4/ML＝5多进制码是在最大连续重复计数k＝4的情况下的ML＝5多进制码(由边缘码表示)。

本发明人确认，在包含k＝4/ML＝5多进制码的块码(表示k＝4/ML＝5多进制码的边缘码)中，具有4个单元的码长度n的块码是达到97％的编码效率的高效率的块码。

对于码长n为4个单元的包括k＝4/ML＝5多进制码的块码，将9位的二进制数据编码为包括4单元多进制码的块码。这里，如上所述的9位二进制数据被编码为码长n为4个单元的包括k＝4/ML＝5多进制码的块码也被描述为k＝4/ML＝5 9-位/4-单元码。

通过在k＝4/ML＝5码生成模型中执行从作为初始状态的某个状态开始的四个状态转换，可以生成包括在k＝4/ML＝5 9-位/4-单元码(表达多进制码)中的(一串)边缘码。

由于高频再现增益在光学记录中低，RMTR(重复最小转变游程)(重复最小转变游程)受到限制。通过限制RMTR，可以减少再现信号的高频分量。例如，对于作为二进制信道码(二进制码)的17PP码和PCWA110码，RMTR分别被限制为6和2。

RMTR意指最小转变模式的重复次数，该最小转变模式是在最小循环中在同一值(等级)之间变化的情况下在该最小循环中的模式。例如，重复41的情况下的41或14或者在ML＝5边缘码(包括ML＝5的块码)中重复23的情况下的23或32是最小转变模式。

关于边缘码c(t)，满足公式c(t)+c(t+1)＝ML的游程长度是RMTR。关于级码L(t)，满足公式L(t)！＝L(t+1)以及公式L(t)＝L(t+2)的游程长度是RMTR。A！＝B表示A和B不相等。

图8、图9、图10、图11、图12和图13是描述在其中登记了作为k＝4/ML＝5 9-位/4-单元码的512个块码的码LUT的实例的图。

块码(包括在其中的4单元边缘码)和二进制数据彼此相关联地登记在码LUT中。图8至图13通过十进制数描述了9位二进制数据。根据图8至图13中的码LUT，例如，二进制数据0(此处由九位表示的零)编码成块码1111(包括在其中的4单元边缘码)。

在图8至图13中描述的码LUT中登记的块码的RMTR限于3(或更小)。另外，根据图8至图13所示的码LUT进行信道码而得到的多进制码(边缘码)串为ML＝5(0，4)-RLL码。

注意，当表达为边缘码时，ML-值(d，k)-RLL码是最小游程为d且最大游程为k的ML-值多进制码。因而，当表达为级码时，ML值(d，k)-RLL码是最小游程是d+1并且最大游程是k+1的ML值多进制码。例如，当表达为级码时，ML＝5(0，4)-RLL码为其最小游程为1且最大游程为5的五进制码。

注意，用于记录/再现装置的多进制码(包括多进制码的块码)不限于图8至图13中所示的多进制码。即，除了图8至图13所示的多进制码之外，通过使用码生成模型生成的五进制值的多进制码可用于记录/再现装置。此外，通过使用码生成模型生成的三进制值的多进制码、四进制值的多进制码、或者六进制值或六进制值以外的多进制码可以用于记录/再现装置。

<ECC集群>

图14是用于说明在图1中所示的ECC处理部11处构成的ECC集群的实例的图。

例如，ECC处理部11构造包括256-kB(千字节)用户数据的ECC对象数据，并构造包括该ECC对象数据的ECC集群。

ECC处理部11包括和加扰256-kB用户数据中的EDC(错误检测码)，并且将包括RUB的地址和填充(pad.)的控制数据添加到加扰的结果，从而将262，740-B(字节)数据构造为ECC对象数据。

这里，ECC处理部11由256-kB用户数据构造128(＝256kB/2kB)个扇区，处理2048-B(＝2kB)用户数据作为一个扇区。

ECC对象数据包括布置在开始处的一条80-B(字节)控制数据、布置在控制数据之后的128个2048-B扇区、紧挨着每个扇区之后布置的4-BEDC、以及布置在结束处的4-B填充。

在图14中，括号中的数字表示字节计数，而不在括号中的数字表示符号计数。这里，在ECC处理中，一个符号等于10位。

ECC处理部11在左右方向和上下方向以232×906个符号构造ECC对象数据。如上所述，232×906-符号ECC对象数据是具有262，740B＝232个符号×10位×906行/8位的大小的数据。

例如，ECC处理部11通过将4-符号奇偶校验(PI(Parity Inner))添加到232×906-符号ECC对象数据的每行并且还将88-符号奇偶校验(PO(Parity Outer))添加到232×906-符号ECC对象数据的每列来构成236×994-符号ECC集群。在ECC处理部11处构成的ECC集群是具有10位符号(2^10个伽罗瓦域)的PO[994，906]×PI[236，232]的乘积码。

假设ECC集群的符号串的一行是2360dbit大小的数据(数据位)＝236个符号×10位，并且2360dbit大小的这一行数据是行数据，ECC集群被划分为行数据。此外，由包括在左右方向上彼此相邻布置的多条行数据的数据串构造帧，并且构造包括该帧的RUB。然后，在光盘16的轨道方向上记录RUB。

注意，ECC集群可以通过向232×906-符号ECC对象数据的每行和每列添加4-符号奇偶校验(PI)并且还添加76-符号奇偶校验(PO)来构造。在这种情况下，构造236×982-符号ECC集群。

可以根据寄存器组23A的存储值来选择(设置)是构造236×994-符号ECC集群还是构造236×982-符号ECC集群。

<帧>

图15是用于说明在图1中所示的帧构造部13中构造的帧的实例的图。

从信道编码部12向帧构造部13提供例如根据图8至图13所示的码LUT对ECC集群进行信道码(多进制编码)而得到的(一串)集群多进制码。

即，在信道编码部12处，根据图8至图13中描述的码LUT，将包括ECC集群的在左右方向上(一行)彼此相邻布置的行数据的数据串编码为块码，作为k＝4/ML＝5 9-位/4-单元码。该块码串作为集群多进制码串从信道编码部12提供给帧构造部13。

从信道编码部12供应至帧构造部13的集群多进制码已经变成边缘码。帧构造部13构造包含级码的帧，同时将作为集群多进制码的边缘码变换成级码，并进行DC控制。

帧构造部13将级码串作为集群多进制码例如以作为进行DC控制的DC控制单位的240个单元为单位布置在帧中。作为DC控制单位的240-单元级码串也被称为码串，并且从帧的开始起的第i个码串也被描述为码串Code#i。

帧构造部13将20-单元FS布置在帧的开始。然后，在FS之后，帧构造部13排列16个码串Code#1、Code#2、…、以及Code#16。

当布置每个码串Code#i时，执行DC控制，以在码串Code#i的开始添加ML＝5多进制码作为使从帧的开始到码串Code#i的结束的DSV(数字和值)的绝对值最小化的1-单元DCC单元。该DC控制减少了帧的DC分量。

DSV是关于多进制码串计算的NRZ码的积分值，并且服务于包括在对其计算积分值的多进制码串中的DC分量的索引。

如果从多进制码串的开头到第K个多进制码(第K个单元)的多进制码的DSV表示为DSV(K)，并且第i个多进制码的NRZ码表示为N(i)，则可以根据公式DSV(K)＝∑N(i)来计算DSV(K)。∑表示随着i从1变化到K而变的总和。

帧构造部13将DCC单元添加到紧挨在FS之后布置的码串Code#1的开始，其中，DCC单元最小化从帧的开始到码串Code#1的结束的DSV的绝对值。

然后，帧构造部13紧接着FS之后布置码串Code#1，其中，在码串Code#1的开始添加最小化DSV的DCC单元。

此后，帧构造部13将DCC单元添加到码串Code#2的开始，该DCC单元最小化从帧的开始到码串Code#2的结束的DSV的绝对值。

然后，帧构造部13紧接着码串Code#1之后布置码串Code#2，其中，在码串Code#2的开始添加最小化DSV的DCC单元。

类似规则适应于剩余部分，并且帧构造部13通过将DCC单元添加在编码串Code#3至Code#16的开始来构造帧。

因而，该帧包括一个FS、十六个码串Code#1至Code#16以及十六个DCC单元。FS、码串Code#i和DCC单元分别包括20个单元、240个单元和一个单元。因此，帧包括3876(＝20+16×240+16×1)个单元。排除FS的帧部分包括3856(＝3876-20)个单元。

注意，FS的DSV是0。因而，从帧的开始到码串Code#i的结束的DSV的计算可以通过从紧接在FS之后的部分到码串Code#i的结束的DSV的计算来执行。

<FS>

图16是示出图15中的FS的实例的图。

图16描述了在采用图8至图13中描述的k＝4/ML＝5 9-位/4-单元码进行信道编码的情况下，作为20-单元FS的级码的实例。

FS具有+模式或-模式。+模式和-模式处于级反转关系。

FS具有其中存在每个级码0和4的八个连续单元的模式。因此，FS具有包括重复码的游程大于5的ML＝5特定模式，这是图8至图13中描述的k＝4/ML＝5 9-位/4-单元码的级码的最大游程，即，ML＝5(0，4)-RLL码，用于用户数据的信道编码。结果，通过在FS和用户数据之间进行区分，能够更容易地检测FS，并且能够正确地再现以高密度记录的多进制码。

要注意的是，在图8到图13中描述的k＝4/ML＝5 9-位/4-单元码中，TR(Transition Run，转变游程)等于或短于1。

TR表示夹在相同级码之间的不同级码的游程长度。

例如，在级码串…2311030中，在终止位置处030中存在夹在相同级码0之间的不同级码3的仅一个实例。因此，TR＝1。

此外，例如，在级码串…23410303中，在终止位置处的0303中，存在夹在相同级码0之间的不同级码3和夹在相同级码3之间的不同级码0的连续实例。因此，TR＝2。

作为要包括在帧中的FS，从+模式和-模式中选择提供更小TR的模式。

例如，对于布置在终止位置处的TR＝1的多进制码串……030之后的帧，以下列方式选择具有提供更小TR的-模式的FS。

即，在多进制码串…030之后布置具有+模式的FS的情况下，连接部处的多进制码串为…030 34444…，连接部是0303，并且TR＝2。

另一方面，在多进制码串…030之后布置具有-模式的FS的情况下，连接部处的多进制码串为…030 10000…，连接部为030，TR＝1。

因此，具有-模式的FS提供比具有+模式的FS更小的TR。因此，选择具有-模式的FS。

在图8至图13中描述的k＝4/ML＝5 9-位/4-单元码(边缘码)中，级码是TR等于或小于1的多进制码串。

此外，在作为通过布置图16中所示的FS所构造的帧的多进制码串中，遵循与RMTR相关的限制(RMTR＝3)有关的规则，与在图8至图13中所示的k＝4/ML＝5 9-位/4-单元码相似。

<RUB>

图17是用于说明在图1中所示的RUB构造部14处构造的RUB的实例的图。

RUB构造部14从由帧构造部13提供的多个帧和APC SYNC构造帧集群，并且通过将Run-in和Run-out分别添加到帧集群的开始和结束来构造RUB。

RUB构造部14从帧构造部13获取要包括在一个RUB中的272个帧，作为要包括在帧群集中的帧。

注意，如图15所示，要包括在RUB中的272个帧中的第一帧至第271个帧包括3876个单元，但是最后的第272个帧包括1985个单元。

如图15所示，在第一帧至第271帧中的每个中，在开始处布置20-单元FS，并且此后，布置16组1-单元DCC单元和240-单元码串。

另一方面，在第272帧中，在开始处布置20-单元FS，之后布置8组1-单元DCC单元和240-单元码串。进一步，此后布置一组1-单元DCC单元和36-单元码串。

如上所述，第272个帧包含1985(＝20+8×1+8×240+1×1+1×36)个单元，包括1个20-单元FS和9个1-单元DCC单元以及8个240-单元码串和1个36-单元码串。排除第272帧的FS之外的部分包括1965(＝1985-20)个单元。

作为要包括在一个RUB中的272个帧，帧构造部13配置271个3876-单元帧和一个1985-单元帧。

RUB构造部14通过将三个520-单元APC SYNC添加到要包括在一个RUB中的272个帧的集合来构造帧集群。

三个APC SYNC被添加到要包括在一个RUB中的272个帧的集合中，使得它们以基本恒定的间隔布置。

例如，三个APC SYNC分别被添加到要被包括在一个RUB中的272帧中的第68、第136和第204帧的结束(第69、第137和第205帧的开始)。

由于APC SYNC以大致恒定的间隔布置，因此可以使得对帧集群执行时序恢复等的时序一致。

RUB构造部14通过向帧群集的开始添加4360-单元Run-in并且还向帧群集的结束添加259-单元Run-out来构造RUB。

<Run-in>

图18是描述图17中的Run-in的构造实例的图。

即，图18示出了记录在光盘16的两个相邻轨道中的Run-in的实例。

图18示出了记录在岸台L中的Run-in和记录在岸台L的内周侧和外周侧中的一侧的槽G中的Run-in。

在光盘16上，岸台L和在岸台L的内周侧和外周侧中的至少一侧的槽G形成一对。Run-in(并且进而RUB)以Run-in在轨道方向上的相同位置处彼此相邻的形式被记录在岸台L和槽G的对中。图18示出了该对岸台L和槽G的Run-in。

Run-in是如参考图17所说明的4360-单元模式，并且从开始包括PLL/LMS训练(其是4000-单元ML＝5模式)以及RUB SYNC(其是360-单元ML＝5模式)，它们被布置在其中。

例如，PLL/LMS训练用于学习XTC(Cross Talk Cancel，串扰消除)、执行增益恢复(AGC 42(图5)处的增益的调整)、在PLL 32(图5)中抽取、以及执行定时恢复(PLL 32处的信道时钟的调整)。

XTC是通过在自适应均衡部34(图5)处执行的再现信号的自适应均衡来消除再现信号中的串扰分量的处理。

例如，通过在FIR(有限脉冲响应)滤波器处过滤再现信号来执行XTC。XTC的学习是在XTC中使用的FIR滤波器的抽头系数的学习，并且抽头系数被自适应地调整，使得由误差计算部37输出的均衡信号y的误差e减小。

在XTC学***方误差减小。因而，XTC学习是LMS(最小均方)学习。

针对槽G的PLL/LMS训练从其开始包括被布置在其中的GAptn(其为2000-单元ML＝5模式)和GBPtn(其为2000-单元ML＝5模式)。用于岸台L的PLL/LMS训练从其开始包括布置在其中的LAptn和LBptn，其中LAptn是2000-单元ML＝5模式，LBptn是2000-单元ML＝5模式。

例如，GAptn可以通过布置作为彼此相邻的100-单元ML＝5模式的20个G-100CELL来构造。例如，与GAptn类似地，GBptn可以通过将20个G-100CELL彼此相邻布置而构造。在这种情况下，GAptn和GBptn具有相同的模式。

注意，针对GAptn和GBptn可以采用不同的模式。

例如，LAptn可以通过布置作为彼此相邻的100-单元ML＝5模式的二十个L-100CELL来构造。例如，类似于LAptn，LBptn可以通过将20个L-100CELL彼此相邻地布置来构造。在这种情况下，LAptn和LBptn具有相同的模式。

注意，针对LAptn和LBptn可以采用不同的模式。

作为GAptn和GBptn中要包含的G-100CELL和LAptn和LBptn中要包含的L-100CELL，可以采用给出通过使用NRZ码计算的并且等于或低于阈值并且例如给出0的互相关值的大小的模式。

两个ML值多进制码串A和B的互相关值XC(K)表示多进制码串A和B之间的相关性。

长度为K的多进制码串A、B中第i个NRZ码分别定义为NA(i)、NB(i)。例如，可根据公式XC(K)＝∑(NA(i)×NB(i))计算多进制码串A和B的互相关值XC(K)。∑表示随着i从1变化到K而变的总和。

通过采用互相关值为0的大小的模式作为G-100CELL和L-100CELL，相邻的岸台G和槽L的整个PLL/LMS训练之间的互相关值的大小也为0。

结果，可以在串扰的影响减小的情况下检测PLL/LMS训练。

此外，作为G-100CELL和L-100CELL，可以采用给出等于或小于阈值并且例如给出0的DSV的大小的模式。

通过采用DSV的大小为0的模式作为G-100CELL和L-100CELL，，整个PLL/LMS训练的DSV的大小也为0。

结果，可以在减少的DC分量的情况下检测PLL/LMS训练。

应注意，在图18中由虚线包围的GAptn中的前200个单元中，能够布置用于APC的APC模式来代替G-100CELL。例如，可以针对每个RUB选择在GAptn中的前200个单元中布置G-100CELL还是布置APC模式。类似地，同样在LAptn中的前200个单元中，APC模式可以被选择性地部分来代替L-100CELL。

RUB SYNC用于检测包括RUB SYNC等的RUB中的帧的FS。

针对槽G的RUB SYNC从其开始包括布置在其中的40-单元SY0、40-单元NC0、SY0、4-单元4-单元模式、NC0、4-单元2-2单元模式、SY0、4-单元模式、2-2单元模式、NC0、4-单元模式、2-2单元模式、SY0、4-单元模式、2-2单元模式、4-单元模式、NC0和4-单元模式。

所有SY0、NC0、4-单元模式和2-2单元模式是ML＝5模式。

针对岸台L的RUB SYNC从其开始包括排列在其中的NC0、SY0、NC0、2-2单元模式、SY0、4-单元模式、NC0、2-2模式、4-单元模式、SY0、2-2单元模式、4-单元模式、NC0、2-2单元模式、4-单元模式、2-2单元模式、SY0和2-2单元模式。

类似于参考图16说明的FS，SY0、NC0、4-单元模式和2-2单元模式具有+模式或-模式。

图18中写入+的SY0、NC0、4-单元模式以及2-2单元模式是+模式。上方写有-的SY0、NC0、4-单元模式以及2-2单元模式是-模式。上方没有写有+和-的SY0和NC0是+模式。

作为针对槽G和岸台L的RUB SYNC，可以采用给出互相关值的大小等于或小于阈值并且例如给出0的模式。

因此，可以在串扰的影响减小的情况下检测RUB SYNC(包括在其中的SY0等)。

另外，作为针对槽G和岸台L的RUB SYNC，可以采用给出DSV的大小等于或小于阈值并且例如给出0的模式。

因此，可以在DC分量降低的情况下检测RUB SYNC(包括在其中的SY0等)。

应注意，如果PLL/LMS训练和RUB SYNC的DSV是0，则整个Run-in的DSV也是0。

图19是描述图18所示的包括在GAptn和GBptn中的G-100CELL(G-100单元)和包括在LAptn和LBptn中的L-100CELL(L-100单元)的构造实例的图。

图19中的A示出了作为100-单元G-100CELL的级码的实例。图19中的B示出了作为100-单元L-100CELL的级码的实例。

如参考图18所解释的，G-100CELL和L-100CELL具有给出互相关值为0的模式。此外，G-100CELL和L-100CELL具有给出DSV的大小为0的模式。

图20是描述在图18中描述的SY0的构造实例的图。

图20描述了作为40-单元SY0的级码的实例。

SY0具有如参考图18所说明的+模式或-模式。

每个SY0具有以下模式，在该模式中，存在每个级码0和4的八个连续单元。因此，SY0具有ML＝5模式，该模式包括大于5的重复码游程，这是图8至图13中所描述的k＝4/ML＝5 9-位/4-单元码(即，用于用户数据的信道编码的ML＝5(0，4)-RLL码)的级码中的最大游程。

包括SY0的RUB SYNC以及进而Run-in也具有包括大于5的重复码的游程的ML＝5特定模式，这是用于用户数据的信道编码的ML＝5(0，4)-RLL码的级码中的最大游程。因此，通过在RUB SYNC与用户数据之间进行区分，可以使得更容易地检测RUB SYNC(包括在RUBSYNC中的SY0)，并且正确地再现以高密度记录的多进制码。

图21是示出图18中描述的NC0的构造实例的图。

图21描述了作为40-单元NC0的级码的实例。

NC0具有如参考图18所说明的+模式或-模式。

图20中所示的SY0和图21中所示的NC0的互相关值(的大小)是0。

如图18所示，在针对槽G和岸台L的Run-in中，SY0和NC0被布置在相对的位置(相邻的位置)处。因此，在槽G和岸台L中的SY0的区和NC0的区中，互相关值变为0。

图22是示出图18中所示的4-单元模式和2-2单元模式的构造实例的图。

图22中的A示出了作为4-单元4-单元模式的级码的实例。图22中的B示出了作为4-单元2-2模式的级码的实例。

如参考图18所说明的，4-单元模式和2-2单元模式具有+模式或-模式。

4-单元模式是包括具有相同值的四个连续单元的模式。2-2单元模式是包括具有第一值的两个连续单元和跟随它们的并且具有不同于第一值的第二值的两个连续单元的模式。

4-单元模式和2-2单元模式的互相关值是0。

如图18所示，在针对槽G和岸台L的Run-in中，4-单元模式和2-2单元模式布置在相对的位置处。因此，在槽G和岸台L中的4-单元模式的区和2-2单元模式的区中，互相关值变为0。

如上所述，在槽G和岸台L中的SY0的区和NC0的区中，互相关值变为0，并且在4-单元模式的区和2-2单元模式的区中，互相关值也变为0。

因此，如参考图18所解释的，针对槽G和岸台L的RUB SYNC的互相关值为0。

<APC SYNC>

图23是描述图17中描述的APC SYNC的构造实例的图。

即，图23描述了在作为光盘16的两个相邻轨道的槽G和岸台L中记录的APC SYNC的实例。

针对槽G的APC SYNC从其开始包括布置在其中的八个40-单元NC1、SY0、4-单元模式、2-2单元模式、4-单元模式、NC0、4-单元模式、2-2单元模式、4-单元模式、SY0、4-单元模式、2-2单元模式、4-单元模式、2-2单元模式和NC0。

针对岸台L的APC SYNC从其开始包括布置在其中的八个40-单元NC2、NC0、2-2单元模式、4-单元模式、2-2单元模式、SY0、2-2单元模式、4-单元模式、2-2单元模式、NC0、2-2单元模式、4-单元模式、2-2单元模式、4-单元模式、以及SY0。

所有的NC1和NC2是ML＝5模式。

APC SYNC被构造为给出DSV为0的模式。

此外，如参考图20所解释的，SY0具有ML＝5模式(其包括大于5的重复码的游程)，这是用于用户数据的信道编码的ML＝5(0，4)-RLL码的级码中的最大游程。

包括SY0的APC SYNC也具有ML＝5特定模式(其包括大于5的重复码的游程)，这是用于用户数据的信道编码的ML＝5(0，4)-RLL码的级码的最大游程。因此，通过在APC SYNC和用户数据之间进行区分，可以使更容易地检测APC SYNC(包括在其中的SY0)并且正确地再现以高密度记录的多进制码。

注意，在图23中由虚线包围并且是槽G的APC SYNC的开始处的八个NC1的一部分的200个单元中，能够布置用于APC的APC模式而不是NC1。例如，可以针对每个APC SYNC或RUB选择布置NC1还是布置APC模式。类似地，同样在作为岸台L的APC SYNC的开始处的八个NC2的一部分的200个单元中，可以选择性地布置APC模式。

此外，在用于槽G和岸台L的APC SYNC中，给出互相关值为0的SY0和NC0被布置在相对的位置处。类似地，给出互相关值为0的4-单元模式和2-2单元模式也被布置在相对的位置处。

因此，槽G的APC SYNC中从紧接着八个NC1之后到APC SYNC的结束的区域的互相关值是0。类似地，在用于岸台L的APC SYNC中从紧接着八个NC2之后到APC SYNC的结束的区域的互相关值是0。

图24是描述图23中描述的NC1和NC2的构造实例的图。

图24中的A示出了作为40-单元NC1的级码的实例。图24中的B描述了作为40-单元NC2的级码的实例。

NC1和NC2的互相关值为0。此外，NC1和NC2两者都具有给出为0的DSV的模式。

如参考图23所解释的，从紧接在用于槽G的APC SYNC的八个NC1之后到APC SYNC的结束的区域的互相关值以及从紧接在用于岸台L的APC SYNC的八个NC2之后到APC SYNC的结束的区域的互相关值都是0。

然后，因为NC1和NC2的互相关值也是0，所以槽G和岸台L的APC SYNC的互相关值是0。

<Run-out(运出)>

图25是示出了图17中的Run-out的构造实例的图。

即，图25示出了记录在作为光盘16的两个相邻轨道的槽G和岸台L中的Run-out的实例。

槽G和岸台L的每个Run-out通过从其开始布置60-单元SY1和199-单元PoA来构造。

通过将三个20-单元FS(图16)彼此相邻地布置来构造SY1。

针对槽G的PoA被构造为199-单元级码串，该199-单元级码串从通过彼此相邻地布置针对槽G的GAptn(图18)中包括的两个100-单元G-100CELL而构造的200-单元级码串中仅排除最后一个单元。

针对岸台L的PoA被构造为199-单元级码串，该199-单元级码串从通过彼此相邻地布置岸台L的LAptn(图18)中包括的两个100-单元L-100CELL而构造的200-单元级码串中仅排除最后一个单元。

用于槽G和岸台L的PoA的互相关值为0。

如果两个SY1的互相关值的大小被用作阈值，则槽G和岸台L的Run-out的互相关值的大小等于或小于该阈值。

如上所述，通过使槽G和岸台L的Run-out的互相关值的大小等于或小于阈值，可以在串扰影响最小的情况下检测Run-out。

<通过帧构造部13的帧构造和DC控制的具体实施例>

图26是示出由帧构造部13执行的帧构造和DC控制的具体实例的图。

例如，这里假定从ECC处理部11提供给信道编码部12的ECC集群的行数据串是0x006 0x199 0x1c5...0x表示其后跟随的值是十六进制。

在本实施例中，一个符号包括10个位，并且，如果行数据串0x0060x199 0x1c5...以符号为单位表示，即，以10位为单位，该串为行数据位串0000000110 01100110010111000101…。

在信道编码部12处，根据图8至图13所示的码LUT，将行数据以9位为单位信道编码为k＝4/ML＝5 9-位/4-单元码。

鉴于此，如果以9位为单位表示行数据位串000000011001100110010111000101…，则其变为000000011 001100110 010111000...。

9-位单位行数据位串000000011 001100110 010111000...以十进制记数法被表示为3 102 184...。

根据图8至图13中所示的码LUT，将9-位单位行数据串3 102 184…信道编码为k＝4/ML＝5 9-位/4-单元码。根据信道编码，将行数据串3 102184...编码为边缘码串12111343 0134...作为集群多进制码。

从信道编码部12向帧构造部13提供如上所述的作为集群多进制码的边缘码串1211 1343 0134...。

帧构造部13将20-单元FS布置在帧的开始。另外，帧构造部13将作为集群多进制码的边缘码变换为级码。

然后，帧构造部13在进行DC控制的同时，将级码作为集群多进制码(其是十六个240-单元码串Code#1、Code#2、...、Code#16)布置在FS之后。

在DC控制中，当布置每个码串Code#i时，将ML＝5多进制码作为最小化从帧的开始到码串Code#i的结束的DSV的绝对值的DCC单元添加到码串Code#i的开始。

帧构造部13通过使用帧构造部13的内置存储器(未示出)执行DC控制。

图26描述用于DC控制的帧构造部13的内置存储器的存储内容的实例。

在图26中，地址ADDR通过单元的数量表示所测量的相对于作为0位置的帧的开始的地址ADDR的位置。从帧的开始起的第(i+1)位置(单元)的地址ADDR是i。

由于20-单元FS安排在帧的开始，所以将要添加到处于开始的码串Code#1的开始处的DCC单元布置在地址ADDR＝20处。然后，将码串Code#1布置在其开始处于地址ADDR＝21、即、在地址ADDR＝21至260的240个单元中。

级LVL#j表示在DCC单元(的值)是j的情况下的级码。例如，在地址ADDR＝21的列中，级LVL0为1340。1340表示在DCC单元为0的情况下的地址ADDR＝21的单元中开头的4-单元级码为1340。

注意，地址ADDR表示作为地址ADDR的列中描述的级LVL#j的级码串的开始处的级码的位置。例如，在地址ADDR＝257的列中，级LVL0是2220，并且地址ADDR＝257表示第一单元2220中的2的位置。因而，2220的最后一个单元中的0的地址ADDR为260。

DCC#p表示从帧的开始的第p个DCC单元。在DCC#p的列中，级LVL#j表示DCC单元#p的级(级码)j。

紧邻级LVL#j以下的DSV表示在DCC单元是j的情况下的DSV。

在DC控制中，帧构造部13将作为要被添加到处于开始处的码串Code#1的开始处的DCC单元的候选的五进制值0、1、2、3和4分别写入到紧接在FS之后的地址ADDR＝20的列中的级LVL0、LVL1、LVL2、LVL3和LVL4的行中。

此后，假设要添加到码串Code#1的开头的DCC单元是j，则帧构造部13将作为群集多进制码的边缘码串的第1到第240个单元中的240个单元转换成作为码串Code#1的候选的级码。

结果，对于要添加到码串Code#1的开头的DCC单元的候补0至4中的每一个，获得作为码串Code#1的候补的240-单元级码串。

帧构造部13在级LVL0至LVL4的行中的地址ADDR＝21至260处，写入240-单元级码串作为关于DCC单元候选0至4中的每一个的码串Code#1的候选。

例如，关于DCC单元候选0(LVL0)，作为上述集群多进制码的边缘码串1211 13430134…被转换成级码串1340 1431 1204…，并且写入级LVL0的行的地址ADDR＝21至260。

具体而言，例如，由于紧接边缘码串1211的第一单元之前的级码为DCC单元候选0，因此，将第一单元中的边缘码1转换为从0逐一循环计数的级码1。

由于紧接边缘码串1211的第二单元之前的级码为上一次转换得到的级码1，因此，将第二单元中的边缘码2转换成从1逐二地循环计数后的级码3。

由于紧接边缘码串1211的第三单元之前的级码为上一次转换得到的级码3，因此，将第三单元中的边缘码1转换为从3逐一地循环计数的级码4。

由于紧接边缘码串1211的第四单元之前的级码为前一次转换得到的级码4，因此，将第四单元中的边缘码1转换成从4逐一地循环计数后的级码0。

此外，关于DCC单元候选0之外的DCC单元候选1至4(LVL1至LVL4)，类似地，边缘码串1211 1343 0134…作为集群多进制码，转换为作为码串Code#1的候选的级码串。然后，将作为关于DCC单元候选1至4(LVL1至LVL4)中的每一个的码串Code#1的候选的级码写入级LVL1至LVL4的行中的地址ADDR＝21至260。

帧构造部13计算从帧的开始到在地址ADDR＝260处写入的级码的每个级LVL#j的DSV。

此处，如参考图15所解释的，FS的DSV是0。因而，在关于紧接每个级LVL0至LVL4的FS(从帧的开始)之后在地址ADDR＝20处写入的DCC单元候选0至4的DSV等于DCC单元候选0至4的NRZ码-4、-2、0、+2和+4。

帧构造部13检测具有直到在地址ADDR＝260处写入的级码的DSV的最小绝对值的级(在下文中，也称为最小DSV级)LVL#j。

帧构造部13将最小DSV值LVL#j的DCC单元候选j固定为要添加到码串Code#1的开头的DCC单元。此外，帧构造部13将作为写在最小DSV级LVL#j的地址ADDR＝21至260的码串Code#1的候选的级码固定为码串Code#1。

然后，帧构造部13将固定DCC单元添加到固定码串Code#1的开头，并将它们布置在FS之后。

在图26中，直到关于级LVL0至LVL4的在地址ADDR＝260处写入的级码的DSV是-76、-4、58、30和-8。因此，因为具有最小绝对值的DSV是级LVL1的-4，所以级LVL1被检测为最小DSV级。

然后，将最小DSV级LVL1的DCC单元候选1固定为将被添加到码串Code#1的开头的DCC单元。另外，作为最小DSV级LVL1的地址ADDR＝21至260的写入的码串Code#1的候选的级码固定为码串Code#1。

接下来，帧构造部13将作为要被添加到第二码串Code#2的开始的DCC单元的候选的五进制值0至4分别写入到紧接在码串#1之后的地址ADDR＝261的列中的级LVL0至LVL4的行中。

假设要添加到码串Code#2的开头的DCC单元是j，则帧构造部13将作为群集多进制码的边缘码串的第241到第480单元的240个单元转换成作为码串Code#2的候选的级码。

结果，对于要添加到码串Code#2的开头的DCC单元的候选0至4中的每一个，获得240-单元级码串作为码串Code#2的候选。

帧构造部13在级LVL0至LVL4的行中的地址ADDR＝262至501处，写入240-单元级码串作为关于DCC单元候选0至4中的每一个的码串Code#2的候选。

帧构造部13计算从帧的开始到在地址ADDR＝501处写入的级码的每个级LVL#j的DSV。

通过使用直到码串Code#1的紧接之前固定的最后单元(即，在地址ADDR＝260处写入的级码)DSV＝-4作为参考来执行DSV的计算。

因而，关于在紧挨着每个级LVL0至LVL4之前固定的码串Code#1之后紧接的地址ADDR＝261处写入的DCC单元候选0至4的DSV是通过将DCC单元候选0至4的NRZ码-4、-2、0、+2和+4分别加到用作基准的DSV＝-4获得的-8、-6、-4、-2和0。

帧构造部13检测具有直到在地址ADDR＝501处写入的级码的最小绝对值DSV的最小DSV级LVL#j，。

帧构造部13将最小DSV值LVL#j的DCC单元候选j固定为要添加到码串Code#2的开头的DCC单元。此外，帧构造部13将作为在最小DSV级LVL#j的地址ADDR＝262至501处写入的的候选的级码固定为码串Code#2。

然后，帧构造部13将固定的DCC单元添加到固定的码串Code#2的开头，并将它们布置在码串Code#1之后。

在图26中，关于级LVL0至LVL4的直到在地址ADDR＝501处写入的级码的DSV是-10、-38、84、-24和-32。因此，由于具有最小绝对值的DSV是级LVL0的-10，所以将级LVL0检测为最小DSV级。

然后，将最小DSV级LVL0的DCC单元候选0固定为要添加到码串Code#2的开头的DCC单元。此外，作为最小DSV级LVL0的地址ADDR＝262至501处写入的码串Code#2的候选的级码固定为码串Code#2。

此后，类似地，帧构造部13布置码串Code#3至Code#16，并且在作为DC控制执行DCC单元添加的同时构造帧。

<特定模式的检测>

图27是用于说明在同步检测部18中检测特定模式的实例的图。

例如，从信号处理部17向同步检测部18提供多进制码级码串，作为再现信号的维特比解码结果。同步检测部18从信号处理部17供应的级码串中检测Run-in中的RUB SYNC、FS和APC SYNC作为特定模式。

同步检测部18具有图27所示的寄存器组。寄存器组包括其上存储ML＝5级码并且顺序连接的多个寄存器D。

寄存器组中包含的寄存器D的数量等于或大于在同步检测部18中待检测的最长的特定模式的单元的数量。在图27中，包括在寄存器组中的寄存器D的数量等于RUB SYNC的单元的数量(RUB SYNC的单元的数量为360)。

在寄存器组中，第一级寄存器D(图27中的最右寄存器D)被供应来自信号处理部17的级码(在下文中，也称为再现级码)。

第一级的寄存器D锁存从信号处理部17提供的最新再现级码，并且每个其他寄存器D锁存前一寄存器D(图27中其右侧的寄存器D)的存储值。从信号处理部17提供给寄存器组的再现级码串由此从最右寄存器D移位到最左寄存器D。因此，按照从最左寄存器D到最右寄存器D的时间顺序，在寄存器组中包括的寄存器D上存储来自信号处理部17的再现级码串。

当最新的再现级码存储在最右寄存器D时，同步检测部18计算存储在包括最右寄存器D和随后的寄存器的L个寄存器上的再现级码串C(t-(L-1))、…、C(t-(L-2))、…、C(t)与作为特定模式的级码串S(0)、S(1)、…、和S(L-1)之间的非相似性，L等于特定模式的单元的数量L。

C(t)表示存储在最右寄存器D上的最新再现级码，即，最新时间t的再现级码。

非相似性表示两个多进制码串之间的非相似性程度。在两个串相同的情况下，非相似性的值假定预定的最小值，例如0，并且随着非相似性的程度增加而增加。

例如，可根据公式IXC(t)＝∑abs(ZC(t-i)-ZS(i))来计算再现级码串C(t-(L-1))至C(t)和作为特定模式的级码串S(0)至S(L-1)之间的非相似性IXC(t)。

在公式IXC(t)＝∑abs(ZC(t-i)-ZS(i))，∑表示随着i从0变化到L-1而变化的总和。另外，abs()表示括号中的值的绝对值。ZC(t-i)和ZS(i)分别表示作为特定模式的再现级码C(t-i)和级码S(i)的NRZ码。

要注意的是，根据公式IXC(t)＝∑abs(ZC(t-i)-ZS(i))，非相似性被计算为再现级码C(t-i)的NRZ码与包含在特定模式中的级码S(i)之间的差值ZC(t-i)-ZS(i)的绝对值的总和。除了差值ZC(t-i)-ZS(i)的绝对值之和，还可以采用与差值ZC(t-i)-ZS(i)的大小对应的值，例如差值ZC(t-i)-ZS(i)的平方和，作为非相似性。

同步检测部18根据再现级码串C(t-(L-1))至C(t)和级码串S(0)至S(L-1)之间的非相似性IXC(t)检测特定模式作为特定模式。

即，在检测到等于或低于阈值的非相似性IXC(t)的情况下，同步检测部18将检测到非相似性IXC(t)的再现级码C(t)的位置检测为特定模式的终止位置，并将L单元再现级码串C(t-(L-1))至C(t)检测为特定模式的级码串S(0)至S(L-1))。

应注意，在检测到等于或低于阈值的非相似性v并且此后在作为与预定数量的单元相对应的时间长度的确定区(预定区)中未检测到低于该非相似性v的非相似性的情况下，同步检测部18可检测特定模式，该特定模式将在其中检测到非相似性v的再现级码的位置确定为特定模式的终止位置。

作为距最右边寄存器D的确定区(对应于其的单元的数量)的寄存器D的位置被定义为数据提取位置。当在确定区中未检测到低于非相似性v(其等于或低于阈值)的非相似性的情况下，将在其中检测到非相似性v的再现级码的位置检测为特定模式的(终止)位置时，在非相似性的最小值等于或低于阈值的情况下，将以数据提取位置为中心的确定区的两倍大的区中检测到非相似性的最小值的再现级码的位置检测为特定模式的位置。

在这种情况下，当在非相似性v1附近获得等于或低于阈值但高于非相似性v1(其等于或低于阈值)的非相似性v2时，可以防止将在其中检测到非相似性v2的再现级码的位置错误检测为特定模式的位置。

图28是用于说明检测特定模式的检测处理的实例的流程图。

在步骤S111中，同步检测部18重置指向内置寄存器组(图27)中的寄存器D的位置的检测指针。当检测指针被重置时，检测指针被设置成指向寄存器组中开始(最右位置)处的寄存器D。

另外，在步骤S111中，同步检测部18将表示非相似性的最小值的最小非相似性重置，进入步骤S112。当重置最小非相似性时，将最小非相似性设置为大于阈值(相似性阈值)的预定值。

在步骤S112中，同步检测部18计算包括L个再现级码并存储在L个寄存器D(包括在寄存器组开始时的寄存器D和跟随的寄存器)上的串C(t-(L-1))至C(t)与单元数量等于L的特定模式的级码串S(0)至S(L-1)之间的非相似性IXC(t)，并且处理进行至步骤S113。

在步骤S113中，同步检测部18判断在当前执行的检测处理中是否已检测到(计算出)等于或低于阈值的非相似性，并且检测指针指向数据提取位置处的寄存器D。

在步骤S113中确定未检测到等于或低于阈值的非相似性或检测指针未指向数据提取位置处的寄存器D的情况下，处理进行至步骤S114。

在步骤S114中，同步检测部18判断最新的非相似性IXC(t)是否等于或低于阈值以下且低于最小非相似性。

在步骤S114中确定最新的非相似性IXC(t)等于或低于阈值且低于最小非相似性的情况下，即，在计算出等于或低于阈值且低于最小非相似性的非相似性IXC(t)的情况下，处理进行到步骤S115。

在步骤S115中，同步检测部18重置检测指针，如在步骤S111中。另外，在步骤S115中，同步检测部18将最小非相似性更新为最新的非相似性IXC(t)，处理进入步骤S117。

另外，在步骤S114中确定最新的非相似性IXC(t)不等于或不低于阈值或不低于最小非相似性的情况下，处理进行至步骤S116。

即，例如，在非相似性IXC(t)不等于或不低于阈值的情况下，或者非相似性IXC(t)等于或低于阈值但不低于最小非相似性的情况下，处理从步骤S114进行到步骤S116。

在步骤S116中，同步检测部18递增检测指针，并且处理进行至步骤S117。当检测指针递增时，检测指针被设置成指向紧接当前寄存器D的寄存器D(紧接当前寄存器D并且在其左侧的寄存器D)。

在步骤S117中，将再现级码新近地提供给在寄存器组的开始处的寄存器D，处理等待直到每个寄存器D的存储值(再现级码)移位，并且返回到步骤S112，并且此后重复类似处理。

然后，在步骤S113中确定已经检测到等于或低于阈值的非相似性并且检测指针指向数据提取位置处的寄存器D的情况下，处理进行至步骤S118。

即，在检测出等于或低于阈值的非相似性之后已经经过了确定区间的情况下，从步骤S113进入步骤S118。

在步骤S118中，同步检测部18通过检测存储在数据提取位置处的寄存器D上的再现级码的位置作为特定模式的(终止)位置来检测特定模式，并且结束特定模式检测处理。特定模式检测过程在其结束之后再次执行。

根据图28的检测处理，在检测到等于或低于阈值的非相似性v的情况下，如果在以获得非相似性v的再现级码的位置(时间)为中心的确定区中不存在低于非相似性v的非相似性，将在其中获得非相似性v的再现级码的位置检测为特定模式的位置。

因此，在特定模式的位置以外的位置检测到等于或低于阈值的非相似性的情况下，能够抑制将位置错误检测为特定模式的位置。

应注意，在本实施方式中，作为表示两个多进制码串之间的非相似性程度的非相似性，采用与再现级码串与特定模式的NRZ码之间的差异的大小对应的值，并且根据该非相似性检测特定模式。

可通过其他方式执行特定模式的检测，例如，根据表示再现级码串与特定模式之间的相似程度的相似性。

例如，图18中解释的多进制码串A和B的互相关值XC(K)＝∑(NA(i)×NB(i))可用作再现级码串与特定模式之间的相似性。

由于互相关值XC(K)随着再现级码串和特定模式之间的相似性增加而增加，因此在采用互相关值XC(K)作为相似性的情况下，可将相似性等于或大于阈值的级码的位置检测为特定模式的位置。

然而，由于再现级码串和特定模式的互相关值XC(K)可假定的最大值根据特定模式及其长度(单元数)而改变，所以在采用这样的互相关值XC(K)作为相似性的情况下，不容易设置适当的阈值。

同时，如参考图27所解释的，在再现级码串C(t-(L-1))至C(t)和作为特定模式的级码串S(0)至S(L-1)匹配的情况下，根据公式IXC(t)＝∑abs(ZC(t-i)-ZS(i))计算的非相似性值IXC(t)取0，这是最小值，并且随着再现级码串C(t-(L-1))至C(t)与作为特定模式的级码串S(0)至S(L-1)之间的非相似性程度增加而增加。

因而，通过使用作为最小值的0作为基准，可以容易地设置用于检测特定模式的非相似性阈值。

图29是描述在模拟中计算的非相似性的实例的图。

在图29中，水平轴表示时间(再现级码的单元数)t，垂直轴表示非相似性IXC(t)。

在模拟中，执行从通过对槽G的再现信号的维特比解码获得的再现级码串中检测RUB SYNC作为特定模式的检测处理。

图29描述了在再现级码的cER(单元错误率)是0的情况下的非相似性。

在模拟中，RUB SYNC(的终止)的位置在再现级码串中的时间t＝759。

在图29中，在对应于RUB SYNC的位置的某个时间t＝759处，非相似性IXC(759)是0，其是最小值。

接近时间t＝759，除了时间t＝759之外，在时间t＝759之前和之后也存在非相似性IXC(t)的负峰(指向下方的峰)。应注意，在时间t＝759之前和之后的负峰的非相似性IXC(t)为约350。因此，例如，通过将非相似性IXC(t)的阈值设置为大约200，可以正确地检测在时间t＝759位置处的RUB SYNC。

应注意，例如，在阈值在图29中被设定为400的情况下，除了在时间t＝759处的非相似性IXC(759)，在时间t＝759之前和之后的非相似性IXC(t)大约为350，非相似性也等于或低于阈值。

应当注意，时间t＝759前后约350的非相似性IXC(t)处于其中存在最小非相似性IXC(759)的从时间t＝759的确定区中。在这种情况下，根据图28中的检测过程，不是在时间t＝759之前和之后作为大约350的非相似性IXC(t)的位置，而是时间t＝759(其中存在最小非相似性IXC(759))被正确地检测为特定模式的位置。

图30是描述在模拟中计算的非相似性的第一替代实例的图。图31是描述在模拟中计算的非相似性的第二替代实例的图。图32是描述在模拟中计算的非相似性的第三替代实例的图。

如在图29的情况下，在模拟中，执行从通过对槽G的再现信号的维特比解码获得的再现级码串中检测RUB SYNC作为特定模式的检测处理。RUB SYNC的位置在再现级码串中的时间t＝759，与在图29的情况中一样。

在图30至图32中，类似于图29，水平轴表示时间t，垂直轴表示非相似性IXC(t)。

图30描述了在再现级码的cER约为0.018的情况下的非相似性。图31描述了在再现级码的cER约为0.100的情况下的非相似性。图32描述了在再现级码的cER约为0.599的情况下的非相似性。

根据图30至图32可以确认，在cER等于或低于约0.1(图30和图31)的情况下，可以通过将阈值设置为约200来足够精确地检测作为特定模式的RUB SYNC。

此外，可以证实，即使在cER相当低并且大约为0.5(图32)的情况下，通过将阈值设置为大约300，也可以足够精确地检测作为特定模式的RUB SYNC。

<DC控制的优点>

图33、图34和图35是用于说明多进制码的DC控制的优点的图。

图33描述了在不执行多进制码的DC控制的情况下获得的ML＝5多进制码串的功率谱密度(PSD)，即，通过将例如作为固定级码的0添加为DCC单元来构造帧而获得的。

在图33中，水平轴表示归一化频率，垂直轴表示PSD。这同样适用于图34和图35。

根据图33可以确认，在不执行多进制码的DC控制的情况下，即使具有大约1e-4(＝0.0001)的归一化频率，PSD也大约为0dB，并且低频分量不减少。

图34描述了在执行多进制码的DC控制的情况下ML＝5多进制码串的PSD。

根据图34可确认，在执行多进制码的DC控制的情况下，在归一化频率大约为1e-4的情况下，PSD大约为-23dB，且低频分量减少。

图35描述了用作AD(Archival Disc)2的信道码的二进制PCWA(奇偶-互补字分配)100个码的PSD。

AD2是能够高密度记录数据的光盘标准，并且例如在2018年7月的“White Paper：Archival Disc Technology 2nd Edition”中描述了细节。

AD2中采用PCWA110码作为信道码，其是编码率为2/3的二进制码。例如，在日本专利号4998472中描述了PCWA110码。

在AD2，DC控制是通过为每59位的用户数据添加1位的DCC位来执行的。因而，对于将用户数据信道码为编码率为2/3的PCWA110码而获得的PCWA110码串，以90T(90位)的PCWA110码串为单位执行DC控制。T表示信道时钟的周期。

根据图34和图35可确认，多进制码的DC控制(图34)获得与AD2(图35)相当的低频分量减少的优点。

在本技术中，如参考图15和图26所说明的，以240个单元(240T)的多进制码串为单位执行多进制码的DC控制。

因此，与在AD2的情况下相比，可更有效地执行根据本技术的多进制码的DC控制。

即，通过根据本技术的多进制码的DC控制，通过以长于(频率低于)二进制PCWA110码的DC控制的周期执行的DC控制，可以获得与二进制PCWA110编码的DC控制等效的关于低频分量减少的性能。

<所需SNR>

图36为示出作为多进制码的解码性能的所需SNR的一个实例的图。

在图36中，水平轴表示在光盘16上记录的线密度比率与AD2的线密度。纵轴表示作为获得1e-4(＝0.0001)的cER所需的SNR(信噪比)的所需SNR。

随着所需的SNR减小，用于获得所希望的cER可以容忍的再现信号中的噪声量增加。因而，低要求SNR表示良好的码(信息)解码性能。

在图36中，绘制了由本发明人执行的关于二进制PCWA110码和ML＝5多进制码(五进制码)的模拟所获得的所需SNR。

在图36中，二进制-ISI＝11表示在作为码间干扰的长度的ISI(符号间干扰)长度为11T的情况下的PCWA110码的所需SNR。二进制-ISI＝13表示在ISI长度为13T的情况下的PCWA110码的所需SNR。五进制-ISI＝3表示在ISI长度为3T的情况下五进制码的所需SNR。

此外，在图5中，AD2的所需SNR由虚线表示。

根据图36可确认，ISI长度为3T的五进制码(五进制-ISI＝3)可实现与AD2的解码性能相等的解码性能，具有的线性密度为AD2的线性密度的120％。

因而，根据ISI长度为3T的五进制码(五进制-ISI＝3)，当旨在实现等同于AD2的解码性能的解码性能时，线密度能够增强20％。

这里，RUB中包括的用户数据的数据量与RUB的数据量的比率被定义为格式效率。

虽然AD2的RUB的格式效率为约87.9％，但是由五进制码配置的图17中的RUB的格式效率为约88.051％。因此，使用五进制码的RUB，格式效率比AD2提高约0.2％。

因而，通过使用五进制码，与AD2相比，线密度能够增强20％，而不劣化格式效率。

因而，在到目前为止说明的情况下，k＝4/ML＝5 9-位/4-单元码被用作包括用于信道编码的三值以上的ML值的多进制码的块码，用于信道编码的块码不限于k＝4/ML＝59-位/4-单元码。

即，作为信道编码所使用的块码，例如可以采用由1-单元的多进制码、2-单元的多进制码或多进制码(每个具有由任意k/ML码生成模型(诸如k＝5/ML＝4 9-位/5-单元码)生成的两个以上单元)的构造的块码。

<应用本技术的计算机的说明>

接下来，上述的ECC处理部11至RUB构造部14和信号处理部17至ECC处理部22中的一些或全部的一系列处理可以通过硬件执行或可以通过软件执行。在一系列处理由软件执行的情况下，包括在软件中的程序安装在通用计算机等上。

图37是示出安装有执行上述一系列处理的程序的计算机的一个实施方式的构造实例的框图。

程序可以提前记录在作为内置在计算机中的记录介质的硬盘905或ROM 903上。

可替换地，程序可以存储(记录)在由驱动器909驱动的可移除记录介质911上。这种可移除记录介质911可以提供为通常所谓的封装软件。此处，例如，可移除记录介质911的实例包括软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用盘)、磁盘、半导体存储器等。

应注意，除了如上所述从可移除记录介质911安装在计算机上之外，程序可经由通信网络或广播网络下载到计算机上并且安装在内置硬盘905上。即，例如，程序可以经由用于数字卫星广播的人造卫星从下载站点无线传输至计算机，或者通过电缆经由诸如LAN(局域网)或者因特网的网络传输至计算机。

计算机具有内置CPU(中央处理单元)902，并且CPU 902经由总线901与输入/输出接口910连接。

例如，在经由输入/输出接口910根据对用户输入部907的操作接收命令的输入时，CPU 902根据该命令执行存储在ROM(只读存储器)903上的程序。可替换地，CPU 902通过将程序加载到RAM(随机存取存储器)904上来执行存储在硬盘905上的程序。

以这种方式，CPU 902根据上述流程图执行处理或者通过上述框图中的配置执行处理。然后，例如，根据需要，CPU 902促使处理的结果经由输入/输出接口910输出、从输出部906中输出、从通信部908传输、记录在硬盘905上。

注意，输入部907包括键盘、鼠标、麦克风等。此外，输出部906包括LCD(液晶显示器)、扬声器等。

这里，在本说明书中，由计算机根据程序执行的处理不必按照如流程图描述的顺序按照时间顺序执行。即，由计算机根据程序执行的处理还包括并行或单独执行的处理(例如，并行处理或对象处理)。

此外，程序可以是由单个计算机(处理器)处理的程序，或者可以是由多个计算机以分布式方式处理的程序。此外，程序可以是被传送至远程计算机并在其上执行的程序。

应注意，本技术的实施方式不限于上述实施方式，并且在不背离本技术的主旨的范围内可以以各种方式改变。

此外，本说明书中描述的优点仅作为实施例示出，而不是唯一的实施例，并且可具有其他优点。

应注意，本技术可采用以下配置。

<1>

一种记录介质，其中，

所述记录介质上记录有：

通过将用户数据编码成ML值的(d，k)-RLL码而产生的三值以上的ML值的多进制码，以及

所述ML值的特定模式，其包括大于所述多进制码的最大游程k的重复码的游程。

<2>

根据<1>的记录介质，其中，

所述记录介质上记录有通过编码包括所述用户数据和用于ECC处理的奇偶校验的二进制ECC(纠错编码)集群而产生的所述多进制码。

<3>

根据<1>或<2>所述的记录介质，其中，

所述记录介质上记录有所述多进制码，所述多进制码经受DC(直流)控制以最小化DSV(数字和值)的绝对值，所述DSV是由包括0作为中心值的ML值表示所述多进制码的NRZ(非归零)码的累积值。

<4>

根据<3>的记录介质，其中，

通过将ML值的DCC(直流控制)单元添加到多进制码的串中来执行DC控制。

<5>

根据<1>至<4>中任一项所述的记录介质，其中，

所述记录介质包括盘状记录介质。

<6>

根据<5>的记录介质，其中，

在相邻的轨道中记录ML值的模式，该ML值的模式通过使用NRZ(非归零)码计算的互相关值的大小等于或小于阈值，NRZ码通过使用包括0的ML值作为中心值来表示多进制码。

<7>

根据<6>的记录介质，其中，

将互相关值为0的ML值的模式记录在相邻轨道中。

<8>

根据<1>至<7>中任一项所述的记录介质，其中，

在RUB(记录单位块)的记录单元中执行在记录介质上的记录，

所述RUB包括：

具有代表RUB起点的模式的试验(Run-in)，

多个帧，包括通过编码二进制ECC(纠错编码)集群而产生的所述多进制码，所述二进制ECC集群包括所述用户数据和用于ECC处理的奇偶校验，以及

具有表示RUB末端的模式的运出，以及

特定模式是Run-in。

<9>

根据<8>的记录介质，其中，

所述RUB包括具有表示所述帧的开始的模式的FS(Frame Sync)，以及

所述特定模式是FS。

<10>

根据<8>或<9>所述的记录介质，其中，

所述RUB包括具有APC的模式的APC(自动功率控制)SYNC，以及

所述特定模式是APC SYNC。

<11>

一种记录装置，包括：

编码部，用于将用户数据编码成多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及

记录部，其在记录介质上记录所述多进制码和所述ML值的特定模式，所述特定模式包括重复码的游程，所述重复码的游程大于所述多进制码的最大游程k。

<12>

根据<11>的记录装置，进一步包括：

DC(直流)控制部，执行DC控制以最小化DSV(数字和值)的绝对值，DSV(数字和值)是通过包括作为中心值的0的ML值表示多进制码的NRZ(非归零)码的累积值。

<13>

根据<12>的记录装置，其中

DC控制部将ML值的DCC(直流控制)单元加到多进制码的串中来执行DC控制。

<14>

一种记录方法，包括：

将用户数据编码成多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL编码；以及

在记录介质上记录所述多进制码和所述ML值的特定模式，所述特定模式包括大于所述多进制码的最大游程k的重复码的游程。

<15>

一种再现装置，包括：

再现部，其从记录介质执行再现，所述记录介质上记录有通过将用户数据编码为所述ML值的(d，k)-RLL码而产生的三值以上的ML值的多进制码以及所述ML值的特定模式，所述特定模式包括大于所述多进制码的最大游程k的重复码游程；以及

解码部，根据所述特定模式对所述多进制码进行解码。

<16>

根据<15>的再现装置，进一步包括：

检测部，从由所述记录介质再现的所述多进制码的串中检测所述特定模式；

所述解码部对通过根据所述特定模式对所述用户数据进行编码而产生的所述多进制码进行解码。

<17>

根据<16>的再现装置，其中，

所述检测部根据表示从所述记录介质再现的所述多进制码的串与所述特定模式之间的非相似性的非相似性来检测所述特定模式。

<18>

根据<17>的再现装置，其中，

所述检测部计算与从所述记录介质再现的所述多进制码的串的NRZ(非归零)码与所述特定模式之间的差值的大小相对应的值作为非相似性，所述NRZ码通过包括0作为中心值的ML值来表示所述多进制码。

<19>

根据<18>的再现装置，其中，

所述检测部在所述非相似性的最小值为阈值以下的情况下，将在规定区域中检测出所述非相似性的最小值的所述多进制码的位置检测为所述特定模式的位置。

<20>

一种再现方法，包括：

从记录介质执行再现，所述记录介质上记录有通过将用户数据编码为所述ML值的(d，k)-RLL码而产生的三值以上的ML值的多进制码，以及所述ML值的特定模式，所述特定模式包括重复码的游程，所述重复码的游程大于所述多进制码的最大游程k；以及

根据所述特定模式对所述多进制码进行解码。

[参考标号列表]

11：ECC处理部

12：信道编码部

13：帧构造部

14：RUB构造部

15：记录/再现***

16：光盘

17：信号处理部

18：同步检测部

19：帧检测部

20：DCC删除部

21：信道解码部

22：ECC处理部

23：控制部

23A：寄存器组

51：LUT存储部

52：码生成部

31：ADC

32：PLL

33：存储器

34：自适应均衡部

35：恢复部

36：卷积部

37：误差计算部

41：HPF

42：AGC

901：总线

902：CPU

903：ROM

904：RAM

905：硬盘

906：输出部

907：输入部

908：通信部

909：驱动器

910：输入/输出接口

911可移除记录介质。

权利要求书(按照条约第19条的修改)

1.(修改)一种记录介质，其中，

所述记录介质上记录有：

通过将用户数据编码成三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，以及

所述ML值的特定模式，所述特定模式重复大于所述多进制码的最大游程k的游程，以及

使用NRZ(非归零)码计算的互相关值的大小为阈值以下的ML值的模式记录在相邻的轨道中，其中，NRZ码用以0为中心值的ML值来表达所述多进制码。

2.根据权利要求1所述的记录介质，其中，

所述记录介质上记录有通过编码包括所述用户数据和用于ECC(纠错编码)处理的奇偶校验的二进制ECC集群所产生的所述多进制码。

3.(删除)

4.(删除)

5.根据权利要求1所述的记录介质，其中，

所述记录介质为盘状记录介质。

6.(删除)

7.(修改)根据权利要求1所述的记录介质，其中，

互相关值为0的所述ML值的模式记录在相邻轨道中。

8.根据权利要求1所述的记录介质，其中，

在所述记录介质上的记录是以RUB(记录单位块)为记录单位来执行的，

所述RUB包括：

作为表示RUB的开始的模式的运入，

多个帧，包括通过编码二进制ECC(纠错编码)集群所产生的所述多进制码，其中，所述二进制ECC集群包括所述用户数据和用于ECC处理的奇偶校验，以及

作为表示RUB的结束的模式的运出，以及

所述特定模式是所述运入。

9.根据权利要求8所述的记录介质，其中，

所述RUB包括作为表示帧的开头的模式的FS(Frame Sync)，以及

所述特定模式是所述FS。

10.根据权利要求8所述的记录介质，其中，

所述RUB包括作为用于APC(自动功率控制)的模式的APCSYNC，以及

所述特定模式是所述APC SYNC。

11.(修改)一种记录设备，包括：

编码部，将用户数据编码成多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及

记录部，记录重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式，并且所述记录部在相邻的轨道中记录使用NRZ(非归零)码计算的互相关值的大小为阈值以下的ML值的模式，其中，NRZ码用以0为中心值的ML值来表达所述多进制码。

12.(删除)

13.(删除)

14.(修改)一种记录方法，包括：

将用户数据编码成多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及

记录重复大于所述多进制码的最大游程k的游程的所述ML值的特定模式，并且在相邻的轨道中记录使用NRZ(非归零)码计算的互相关值的大小为阈值以下的ML值的模式，其中，NRZ码用以0为中心值的ML值来表达所述多进制码。

15.(修改)一种再现设备，包括：

再现部，从记录介质执行再现，所述记录介质上记录有通过将用户数据编码成三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，并且所述记录介质上记录有所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程；

检测部，从由所述记录介质再现的所述多进制码的串检测所述特定模式；以及

解码部，根据所述特定模式对所述多进制码进行解码，其中所述检测部根据表示从所述记录介质再现的所述多进制码的串与所述特定模式之间的非相似性程度的非相似性来检测所述特定模式，并且

所述检测部计算与从所述记录介质再现的所述多进制码的串与所述特定模式之间在NRZ(非归零)码中的差值的大小相对应的值作为非相似性，所述NRZ码用以0为中心值的ML值来表达所述多进制码。

16.(修改)根据权利要求15所述的再现设备，其中，

所述解码部对通过根据所述特定模式对所述用户数据进行编码所产生的所述多进制码进行解码。

17.(删除)

18.(删除)

19.(修改)根据权利要求15所述的再现设备，其中，

所述检测部在预定区间中将在所述非相似性的最小值为阈值以下的情况下检测出所述最小值的非相似性的所述多进制码的位置检测为所述特定模式的位置。

20.(修改)一种再现方法，包括：

从记录介质执行再现，其中，所述记录介质上记录有通过将用户数据编码为三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，并且所述记录介质上记录所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程；

从由所述记录介质再现的所述多进制码的串检测所述特定模式；以及

根据所述特定模式对所述多进制码进行解码，其中

所述检测是

根据表示从所述记录介质再现的所述多进制码的串与所述特定模式之间的非相似性程度的非相似性来检测所述特定模式，并且

计算与从所述记录介质再现的所述多进制码的串与所述特定模式之间在NRZ(非归零)码中的差值的大小相对应的值作为非相似性，所述NRZ码用以0为中心值的ML值来表达所述多进制码。

Claims (20)

1.一种记录介质，其中，

所述记录介质上记录有：

通过将用户数据编码成三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，以及

所述ML值的特定模式，所述特定模式重复大于所述多进制码的最大游程k的游程。

2.根据权利要求1所述的记录介质，其中，

所述记录介质上记录有通过编码包括所述用户数据和用于ECC(纠错编码)处理的奇偶校验的二进制ECC集群所产生的所述多进制码。

3.根据权利要求1所述的记录介质，其中，

所述记录介质上记录有经受最小化DSV(数字和值)的绝对值的DC(直流)控制的所述多进制码，其中，所述DSV是由以0为中心值的ML值表达所述多进制码的NRZ(非归零)码的累积值。

4.根据权利要求3所述的记录介质，其中，

所述DC控制是通过将所述ML值的DCC(直流控制)单元添加到所述多进制码的串中来执行的。

5.根据权利要求1所述的记录介质，其中，

所述记录介质为盘状记录介质。

6.根据权利要求5所述的记录介质，其中，

使用NRZ(非归零)码计算的互相关值的大小为阈值以下的ML值的模式记录在相邻的轨道中，其中，NRZ码用以0为中心值的ML值来表达所述多进制码。

7.根据权利要求6所述的记录介质，其中，

互相关值为0的所述ML值的模式记录在相邻轨道中。

8.根据权利要求1所述的记录介质，其中，

在所述记录介质上的记录是以RUB(记录单位块)为记录单位来执行的，

所述RUB包括：

作为表示RUB的开始的模式的运入，

多个帧，包括通过编码二进制ECC(纠错编码)集群所产生的所述多进制码，其中，所述二进制ECC集群包括所述用户数据和用于ECC处理的奇偶校验，以及

作为表示RUB的结束的模式的运出，以及

所述特定模式是所述运入。

9.根据权利要求8所述的记录介质，其中，

所述RUB包括作为表示帧的开头的模式的FS(Frame Sync)，以及

所述特定模式是所述FS。

10.根据权利要求8所述的记录介质，其中，

所述RUB包括作为用于APC(自动功率控制)的模式的APCSYNC，以及

所述特定模式是所述APC SYNC。

11.一种记录装置，包括：

编码部，将用户数据编码成多进制码，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及

记录部，在记录介质上记录所述多进制码和所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程。

12.根据权利要求11所述的记录装置，进一步包括：

DC(直流)控制部，执行最小化DSV(数字和值)的绝对值的DC控制，其中，DSV(数字和值)是由以0为中心值的ML值表达所述多进制码的NRZ(非归零)码的累积值。

13.根据权利要求12所述的记录装置，其中，

所述DC控制部通过将所述ML值的DCC(直流控制)单元加到所述多进制码的串中来执行所述DC控制。

14.一种记录方法，包括：

将用户数据编码成多进制码，其中，所述多进制码是三值以上的ML值的(d，k)-RLL码；以及

在记录介质上记录所述多进制码和所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程。

15.一种再现装置，包括：

再现部，从记录介质执行再现，所述记录介质上记录有通过将用户数据编码成三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，并且所述记录介质上记录有所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程；以及

解码部，根据所述特定模式对所述多进制码进行解码。

16.根据权利要求15所述的再现装置，进一步包括：

检测部，从由所述记录介质再现的所述多进制码的串检测所述特定模式，

所述解码部对通过根据所述特定模式对所述用户数据进行编码所产生的所述多进制码进行解码。

17.根据权利要求16所述的再现装置，其中，

所述检测部根据表示从所述记录介质再现的所述多进制码的串与所述特定模式之间的非相似性程度的非相似性来检测所述特定模式。

18.根据权利要求17所述的再现装置，其中，

所述检测部计算与从所述记录介质再现的所述多进制码的串与所述特定模式之间在NRZ(非归零)码中的差值的大小相对应的值作为非相似性，所述NRZ码用以0为中心值的ML值来表达所述多进制码。

19.根据权利要求18所述的再现装置，其中，

所述检测部在预定区间中将在所述非相似性的最小值为阈值以下的情况下检测出最小值的非相似性的所述多进制码的位置检测为所述特定模式的位置。

20.一种再现方法，包括：

从记录介质执行再现，其中，所述记录介质上记录有通过将用户数据编码为三值以上的ML值的(d，k)-RLL码所产生的所述ML值的多进制码，并且所述记录介质上记录所述ML值的特定模式，其中，所述特定模式重复大于所述多进制码的最大游程k的游程；以及

根据所述特定模式对所述多进制码进行解码。