CN116667838A - 一种芯片内多种类型电阻复用的校准电路 - Google Patents

Abstract

本发明属于集成电路技术领域，提供一种芯片内多种类型电阻复用的校准电路，包括：校准子电路，用于建立静态工作点，基于校准对象闭合校准开关，并输出对应的校准编码；写入子电路，与所述校准子电路、目标电路连接，用于基于所述校准编码，生成与所述校准子电路相等的电阻值，以对所述目标电路的电阻进行校准。本发明提供一种用于解决不同类型电阻调用或者复用时，对其进行量化校准的方案，以得到阻值、特性满足要求的精准电阻。

Description

一种芯片内多种类型电阻复用的校准电路

技术领域

本发明涉及集成电路技术领域，特别是涉及一种芯片内多种类型电阻复用的校准电路。

背景技术

随着集成电路发展，芯片内通常需要使用多种不同类型的电阻，来满足不同模块和应用的需求。然而，不同类型电阻的温漂特性和工艺参数差别较大，无法满足大批量生产时电阻特性的统一，且片内参考电阻的绝对值精度较差，通常无法得到精准的电阻。此外，由于芯片设计往往需要对成本，版图布局等考虑，因此还会遇到相同功能模块使用不同类型电阻、不同类型电阻需要表现出相对稳定特性的需求。

发明内容

本发明的目的是提供一种芯片内多种类型电阻复用的校准电路，能够解决上述问题。

本发明提供的技术方案如下：

在一些实施方式中，本发明提供一种芯片内多种类型电阻复用的校准子电路，包括：

校准子电路，用于建立静态工作点，基于校准对象闭合校准开关，并输出对应的校准编码；

写入子电路，与所述校准子电路、目标电路连接，用于基于所述校准编码，生成与所述校准子电路相等的电阻值，以对所述目标电路的电阻进行校准。

在一些实施方式中，所述校准子电路，包括：放大器，静态开关，第一MOS模块，第二MOS模块，校准电阻模块，比较器模块，反馈控制模块；

所述放大器的反相输入端与所述静态开关连接，所述静态开关连接所述第一MOS模块，所述放大器的同相输入端输入参考电压，所述放大器的输出端与所述第一MOS模块、所述第二MOS模块连接；

所述第一MOS模块与所述第二MOS模块、片内参考电阻模块、所述校准电阻模块连接；

所述比较器模块，与所述第二MOS模块、所述校准电阻模块、所述片内参考电阻模块、所述反馈控制模块连接。

在一些实施方式中，所述比较器模块包括：

单端比较器子模块，用于根据所述比较器的正输入端和负输入端的差值，输出比较结果至反馈控制模块，以使得所述反馈控制模块将所述校准电阻模块中电阻的电阻值校准至所述片内参考电阻的电阻值；

输入前级斩波子模块，与所述单端比较器子模块连接，用于对所述单端比较器子模块的输出进行滤波。

在一些实施方式中，

所述第一MOS模块包括：第一MOS阵列，包括：若干个共源共栅的第一电流镜并联组成；第一开关阵列，包括与所述第一MOS阵列中每个第一电流镜分别连接的第一开关；

所述第二MOS模块包括：第二MOS阵列，包括：若干个共源共栅的第二电流镜并联组成；第三开关阵列，包括与所述第二MOS阵列中每个第二电流镜分别连接的第三开关。

在一些实施方式中，

所述片内参考电阻模块包括：片内参考电阻阵列，包括：若干个不同类型的片内参考电阻；第二开关阵列，包括与所述片内参考电阻阵列中每个片内参考电阻分别连接的第二开关。

在一些实施方式中，

所述校准电阻模块包括：校准电阻阵列，包括：若干个校准电阻并联组成；第四开关阵列，包括与所述校准电阻阵列中每个校准电阻分别连接的第四开关。

在一些实施方式中，

当所述校准子电路上电后，闭合所述静态开关，所述放大器开始工作，所述校准子电路建立静态工作点，所述放大器的反相输入端电压等于所述放大器的正相输入端电压。

在一些实施方式中，

当建立静态工作点后，基于所述片内参考电阻模块的校准对象闭合所述片内参考电阻模块中对应的第二开关；

根据所述比较器模块的工作电压和所述校准对象的电阻值闭合所述第一MOS阵列中对应的第一开关，以使得所述第一MOS阵列输出使得所述比较器模块正常工作的正端工作电压，得到控制所述第一MOS阵列导通的第一编码；

将所述第一编码写入到控制所述第二MOS阵列中对应的第三开关，以使得所述第二MOS阵列与所述第一MOS阵列匹配；

所述校准电阻阵列基于所述第一编码，输出第二编码，并写入所述校准电阻阵列中对应的第四开关，所述校准电阻阵列闭合所述第二编码对应的电阻，以使得所述比较器模块的负端工作电压等于所述比较器模块的正端工作电压。

在一些实施方式中，

所述校准电阻阵列中每一个电阻、所述片内参考电阻、所述第一MOS阵列、所述第二MOS阵列之间存在以下关系：

m·M·Ry_max·I0≈n·N·Rx·I0≈V_{CMP_INPUT}；

基于上述关系，得到所述校准电阻阵列中每一个电阻和所述第一MOS阵列、所述第二MOS阵列的匹配关系：

m·M·Ry_max＝n·N·Rx；

其中，m为所述校准电阻阵列中实际工作的电阻数量；M为所述第二MOS阵列中开关闭合数量；Ry_max为所述校准电阻阵列中单个电阻满量程时的最大电阻；n为所述片内参考电阻的选通数量；N为所述第一MOS阵列；Rx为所述片内参考电阻；V_{CMP_INPUT}为所述比较器模块的输入端电压。

在一些实施方式中，

所述单端比较器子模块通过二分法逐次校准所述校准电阻模块中的电阻，经过n次比较得到两个校准的第三编码，将两个校准的第三编码取平均值得到最终的第三编码：

其中，code3为所述最终的第三编码，code3_1、code3_2为所述两个校准的第三编码；

所述写入子电路将所述最终的第三编码写入到所述目标电路中，以校准所述目标电路的电阻；所述目标电路包括单颗芯片内的若干电路模块。

本发明提供的一种芯片内多种类型电阻复用的校准子电路至少具有以下有益效果：

本发明提供一种用于解决不同类型电阻调用或者复用时，对其进行量化校准的方案，以得到阻值、特性满足要求的精准电阻。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种芯片内多种类型电阻复用的校准子电路的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明中的一种芯片内多种类型电阻复用的校准电路的一个实施例的示意图；

图2是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中校准方案示意图；

图3是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中的示意图；

图4是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中电阻阵列A2的示意图；

图5是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中比较器的结构示意图；

图6是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中比较器的斩波电路示意图；

图7是本发明中的一种芯片内多种类型电阻复用的校准电路的另一实施例中二分法的校准时序波形图；

图8是本发明的一种芯片内多种类型电阻复用的校准电路的另一实施例中单颗芯片内各个需要校准的模块示意图；

图9是本发明的一种芯片内多种类型电阻复用的校准电路的另一实施例中一写入子电路的示意图；

图10是本发明的一种芯片内多种类型电阻复用的校准电路的另一实施例中另一写入子电路的示意图；

图11是本发明的一种芯片内多种类型电阻复用的校准电路的另一实施例中又一写入子电路的示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

需要说明的是，在本实施例中的一些技术术语：

电流镜：镜像恒流源，输出电流对输入电流按一定比例复制，可用来产生偏置电流。

电阻阵列：将若干电阻通过特定的串并联方式连接起来。

二分法：首先确定有根区间，将区间二等分，逐步将有根区间缩小，直至有根区间在所求范围内，便可求出满足精度要求的近似根。

共源共栅：由共源极和共栅极的级联形成的结构。可以增大增益，起放大器的作用；也可以构成恒定电流源。

在一个实施例中，如图1所示，本发明提供一种芯片内多种类型电阻复用的校准电路，包括：

校准子电路100，用于建立静态工作点，基于校准对象闭合校准开关，并输出对应的校准编码；

写入子电路200，与所述校准子电路、目标电路连接，用于基于所述校准编码，生成与所述校准子电路相等的电阻值，以对所述目标电路的电阻进行校准。

在一些实施方式中，所述校准子电路，包括：放大器，静态开关，第一MOS模块，第二MOS模块，校准电阻模块，比较器模块，反馈控制模块；

所述放大器的反相输入端与所述静态开关连接，所述静态开关连接所述第一MOS模块，所述放大器的同相输入端输入参考电压，所述放大器的输出端与所述第一MOS模块、所述第二MOS模块连接；

所述第一MOS模块与所述第二MOS模块、片内参考电阻模块、所述校准电阻模块连接；

所述比较器模块，与所述第二MOS模块、所述校准电阻模块、所述片内参考电阻模块、所述反馈控制模块连接。

在一些实施方式中，所述比较器模块包括：

单端比较器子模块，用于根据所述比较器的正输入端和负输入端的差值，输出比较结果至反馈控制模块，以使得所述反馈控制模块将所述校准电阻模块中电阻的电阻值校准至所述片内参考电阻的电阻值；

输入前级斩波子模块，与所述单端比较器子模块连接，用于对所述单端比较器子模块的输出进行滤波。

在一些实施方式中，

所述第一MOS模块包括：第一MOS阵列，包括：若干个共源共栅的第一电流镜并联组成；第一开关阵列，包括与所述第一MOS阵列中每个第一电流镜分别连接的第一开关；

所述第二MOS模块包括：第二MOS阵列，包括：若干个共源共栅的第二电流镜并联组成；第三开关阵列，包括与所述第二MOS阵列中每个第二电流镜分别连接的第三开关。

在一些实施方式中，

所述片内参考电阻模块包括：片内参考电阻阵列，包括：若干个不同类型的片内参考电阻；第二开关阵列，包括与所述片内参考电阻阵列中每个片内参考电阻分别连接的第二开关。

在一些实施方式中，

所述校准电阻模块包括：校准电阻阵列，包括：若干个校准电阻并联组成；第四开关阵列，包括与所述校准电阻阵列中每个校准电阻分别连接的第四开关。

在一些实施方式中，

当所述校准子电路上电后，闭合所述静态开关，所述放大器开始工作，所述校准子电路建立静态工作点，所述放大器的反相输入端电压等于所述放大器的正相输入端电压。

在一些实施方式中，

当建立静态工作点后，基于所述片内参考电阻模块的校准对象闭合所述片内参考电阻模块中对应的第二开关；

根据所述比较器模块的工作电压和所述校准对象的电阻值闭合所述第一MOS阵列中对应的第一开关，以使得所述第一MOS阵列输出使得所述比较器模块正常工作的正端工作电压，得到控制所述第一MOS阵列导通的第一编码；

将所述第一编码写入到控制所述第二MOS阵列中对应的第三开关，以使得所述第二MOS阵列与所述第一MOS阵列匹配；

所述校准电阻阵列基于所述第一编码，输出第二编码，并写入所述校准电阻阵列中对应的第四开关，所述校准电阻阵列闭合所述第二编码对应的电阻，以使得所述比较器模块的负端工作电压等于所述比较器模块的正端工作电压。

在一些实施方式中，

所述校准电阻阵列中每一个电阻、所述片内参考电阻、所述第一MOS阵列、所述第二MOS阵列之间存在以下关系：

m·M·Ry_max·I0≈n·N·Rx·I0≈V_{CMP_INPUT}；

基于上述关系，得到所述校准电阻阵列中每一个电阻和所述第一MOS阵列、所述第二MOS阵列的匹配关系：

m·M·Ry_max＝n·N·Rx；

其中，m为所述校准电阻阵列中实际工作的电阻数量；M为所述第二MOS阵列中开关闭合数量；Ry_max为所述校准电阻阵列中单个电阻满量程时的最大电阻；n为所述片内参考电阻的选通数量；N为所述第一MOS阵列；Rx为所述片内参考电阻；V_{CMP_INPUT}为所述比较器模块的输入端电压。

在一些实施方式中，

所述单端比较器子模块通过二分法逐次校准所述校准电阻模块中的电阻，经过n次比较得到两个校准的第三编码，将两个校准的第三编码取平均值得到最终的第三编码：

其中，code3为所述最终的第三编码，code3_1、code3_2为所述两个校准的第三编码；

所述写入子电路将所述最终的第三编码写入到所述目标电路中，以校准所述目标电路的电阻；所述目标电路包括单颗芯片内的若干电路模块。

在一个实施例中，如图2所示，整体方案可分为两部分：校准子电路部分，写入子电路部分。

校准子电路部分如图3所示：

PAMP为运算放大器，由于MP0和MP3构成了它的第二级，因此其结构使用单级运放即可满足增益需求，包括但不限于折叠共源共栅，五管放大等。

Rx1～Rxn为芯片内部电阻，它们可以为不同类型、有不同的温漂特性和工艺参数，校准时可以选通任意组合。

MOS阵列A0、A1为若干个个共源共栅电流镜并联组成。

S0为单个开关，S1、S2、S3分别是多路电流镜、电阻阵列的开关，数量与对应支路数量相等。

CMP为比较器，比较器输出信号给到“反馈控制”电路。

子电阻阵列Ry是由“反馈控制”模块给定的编码Cali<n：0>控制的一个电阻阵列，编码规则由设计的反馈算法定义，如二进制码、温度计码等，电阻阵列A2由M个子阵列Ry组成，如图4所示。

其中，编码规则由设计的反馈算法定义具体包括：校准的规则可以有很多种，因为校准的方式可以有很多种，各有优劣。一般根据应用场景可以自己根据输出结果选择处理方式。项目中应用的是二分法校准，编码方式为二进制码。

在本实施例中，工作过程包括：

步骤1：上电，闭合S0，运算放大器开始工作，电路建立静态工作点：

由运放“虚短”特性得到Vfb＝Vref，从而得到I0＝Vref/R0,由于R0为芯片内部电阻，受温度、工艺参数等影响较大，因此这里只是为了产生一个粗略的单元电流值。

具体的，设置静态工作点：通过运放负反馈，使得反馈节点电压等于Vref。其它节点如图3中的Vpbias，Vcasp通过偏置电路给定。整个电路中所有节点的电压电流都会有稳定的工作点。

其中，电流值的表达式是Vref/R0，Vref由芯片内部可以设置选择为多个值，由于运放的负反馈会使得这个电压很精准；R0是芯片内部一个定值电阻，可以是几K，也可以是几十K，取决于设计者，比如本项目中Vref设置的是1.2V，R0设置的是4K。但是由于R0是片内电阻，它会随着温度，工艺角等因素波动，即每颗芯片该处的电流都是有差异的，比如在项目中设计值为4K，但是实际中可能是3.5K，也可能是4.8K等等，一般波动可以达到±20％甚至更多，所以这里说是一个比较粗略的电流。

其实这也是本发明存在的意义，芯片内部电阻无法做准，尤其是大批量量产的时候，各种类型的电阻在不同批次下，不同环境温度下会大范围波动，且波动方向没有规则，所以需要校准。

步骤2：

闭合S2中需要校准的开关，即选通所需要的参考电阻组合，得到一个总的参考电阻R，同时闭合S1中的部分开关使得电流镜按比例复制得到N×I0电流加到R上得到一个使正常CMP工作的电压V+，此时得到一个控制MOS阵列A0导通的code1。

其中，闭合S2中需要校准的开关是指：校准对象的选择。校准子电路中会有各个设计好的与写入模块相对应的电阻阵列，它们共同组成电阻阵列A2。然后，比如说想校准A写入模块中的一个目标，就在校准子电路中选择闭合与A模块对应的电阻阵列，然后开始对该电阻阵列校准。然后如果想校准B写入模块，则操作方式同理，所以是“想校准哪个，就闭合哪个，选择哪个”这样的方式。

另外，闭合S1中部分开关是根据I＝V+/R来闭合，V+是比较器正常工作的电压，项目中是700mV～1V左右，V+范围大的话更灵活，但是对比较器的设计要求也会高一些；R如文中所述是各个片内参考电阻的等效总电阻，R作为校准电阻阵列的校准目标，最终目的是使得校准电阻阵列的电阻值与R的阻值相等。然后根据V+，R得到一个I值，通过I值去选择电流镜需要闭合的开关数量。

其中，片内参考电阻是校准电阻阵列的校准目标，最终目的是使得校准电阻阵列的电阻值，等于片内参考电阻。

步骤3：将code1写入到控制MOS阵列A1的开关阵列S3，使A1、A0匹配，即两个电流镜阵列输出的电流相等。电阻阵列A2与MOS阵列A1也存在匹配关系，即电阻阵列A2根据code1同样得到一个code2，并写入开关S4(软件控制写入)，使得此时电阻阵列A2中闭合code2对应的子电阻阵列Ry后得到的总电阻RA2，和MOS阵列A1产生的电流M×I0，所得到的比较器负端电压V-和上文的V+相接近，类似一个粗调，使得比较器正负端的差距会尽可能小，以利于后续校准的尽快收敛。即每一个子阵列Ry，各个片内电阻Rx，MOS阵列A0、MOS阵列A1之间有如下关系：

m·M·Ry_maxI0≈n·N·Rx·I0≈V_{CMP_INPUT}

其中，Vcmp-input为比较器输入端电压。

从而得到电阻、MOS阵列(A0和A1)间的匹配关系：

m·M·Ry_max＝n·N·Rx

上述两式中，Rymax为单个Ry阵列满量程时的最大电阻，I0为每个共源共栅电流镜单元的电流，m为电阻阵列Ry实际工作的数量，M为MOS阵列A1闭合数量，n为片内参考电阻的选通数量，N为MOS阵列A0的闭合数量。

电流镜和电阻阵列的数量同比例增大时，电流阵列按比例增大而电阻阵列由于并联则按比例缩小，最终实现静态工作点基本稳定。

Ry电阻阵列如图3所示，和电阻阵列A2类似，采用并联电阻阵列的设计，可以减小开关导通电阻引入的误差。且开关尺寸从S0，S1，……，到Sn需要按2倍依次增大，使得开关导通电阻与对应权重的电阻相匹配。

然后，比较器会根据输入端的差值，输出比较结果，并配合二分法或者其他逻辑实现反馈控制，最终将电阻阵列精确地校准至参考电阻R。比较器由于单端输出，会存在***误差，以及固有的随机误差，通过全差分开关级斩波电路减小输入offset(抵消)。比较器结构和斩波电路图如图5、6所示，比较器正负端正常输入和交叉输入时，二分法的校准时序波形如图7所示。

经过n次比较会得到两个校准的code，即为code3_1、code3_2，两者取平均值得到最终的code3：

写入子电路部分主要是将校准的code通过控制程序写入到目标电路中，实现对单颗芯片内所有有特殊需求电阻的校准，如图8所示。

code能够针对多种类型的电阻进行校准的验证方式：

整个校准过程就是个逐次逼近的过程，校准后的电阻阵列和目标电阻(即上述参考电阻R)会非常接近，精确程度由校准位数决定(图2中Cali<n:0>的n，n越大越准，但是占用面积也会越大)，这个code就是校准的输出结果。

校准子电路中的电阻阵列和写入子电路中的电阻阵列我们设计成完全一样的，因此把校准子电路的code输出到写入子电路的阵列后，俩阵列得到的电阻是相等的，且都等于目标电阻。而写入子电路有很多个，它们的电阻类型由于各自功能需求不同也是不同的。也就是对多种类型的电阻进行校准。

校准精度只能通过理论设计以及仿真数据来保证，或者通过芯片测试来验证。没有设计额外的验证方式。

写入子电路中待校准电阻阵列均由校准子电路的输出code控制，从而得到与校准子电路中相等的精确的一个电阻值。这里主要是列举了一些应用场合，对应于图5中的目标模块。

写入子电路应用举例1：如图9所示，通过运放虚短特性和校准后的电阻，产生一个精准电流Iss＝VREF/R_s0，而不再需要设计其它带隙基准电流。

写入子电路应用举例2：如图10所示，通过校准后的电阻，产生一个输出寄生电阻可调的反相器，从而使得整个反相器的延迟可控。

写入子电路应用举例3：如图11所示，通过校准后的电阻，产生特定负载的CML电路。

本发明能够满足对于单芯片内各种模块中电阻校准的不同需求，实现电阻的灵活复用和精确校准，从而实现各个模块特定功能需求。

在本实施例中，通过电阻阵列和比较器电路，实现芯片内各种类型电阻的校准，使对电阻有精度和特性要求的模块都能通过该方案达成。

在本实施例中，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的***，可以通过其他的方式实现。示例性的，以上所描述的实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种芯片内多种类型电阻复用的校准电路，其特征在于，包括：

校准子电路，用于建立静态工作点，基于校准对象闭合校准开关，并输出对应的校准编码；

写入子电路，与所述校准子电路、目标电路连接，用于基于所述校准编码，生成与所述校准子电路相等的电阻值，以对所述目标电路的电阻进行校准。

2.根据权利要求1所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，所述校准子电路，包括：放大器，静态开关，第一MOS模块，第二MOS模块，校准电阻模块，比较器模块，反馈控制模块；

所述放大器的反相输入端与所述静态开关连接，所述静态开关连接所述第一MOS模块，所述放大器的同相输入端输入参考电压，所述放大器的输出端与所述第一MOS模块、所述第二MOS模块连接；

所述第一MOS模块与所述第二MOS模块、片内参考电阻模块、所述校准电阻模块连接；

所述比较器模块，与所述第二MOS模块、所述校准电阻模块、所述片内参考电阻模块、所述反馈控制模块连接。

3.根据权利要求2所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，所述比较器模块包括：

单端比较器子模块，用于根据所述比较器的正输入端和负输入端的差值，输出比较结果至反馈控制模块，以使得所述反馈控制模块将所述校准电阻模块中电阻的电阻值校准至所述片内参考电阻的电阻值；

输入前级斩波子模块，与所述单端比较器子模块连接，用于对所述单端比较器子模块的输出进行滤波。

4.根据权利要求3所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

所述第一MOS模块包括：第一MOS阵列，包括：若干个共源共栅的第一电流镜并联组成；第一开关阵列，包括与所述第一MOS阵列中每个第一电流镜分别连接的第一开关；

所述第二MOS模块包括：第二MOS阵列，包括：若干个共源共栅的第二电流镜并联组成；第三开关阵列，包括与所述第二MOS阵列中每个第二电流镜分别连接的第三开关。

5.根据权利要求4所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

所述片内参考电阻模块包括：片内参考电阻阵列，包括：若干个不同类型的片内参考电阻；第二开关阵列，包括与所述片内参考电阻阵列中每个片内参考电阻分别连接的第二开关。

6.根据权利要求5所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

所述校准电阻模块包括：校准电阻阵列，包括：若干个校准电阻并联组成；第四开关阵列，包括与所述校准电阻阵列中每个校准电阻分别连接的第四开关。

7.根据权利要求6所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

当所述校准子电路上电后，闭合所述静态开关，所述放大器开始工作，所述校准子电路建立静态工作点，所述放大器的反相输入端电压等于所述放大器的正相输入端电压。

8.根据权利要求7所述的一种芯片内多种类型电阻复用的校准子电路，其特征在于，

当建立静态工作点后，基于所述片内参考电阻模块的校准对象闭合所述片内参考电阻模块中对应的第二开关；

根据所述比较器模块的工作电压和所述校准对象的电阻值闭合所述第一MOS阵列中对应的第一开关，以使得所述第一MOS阵列输出使得所述比较器模块正常工作的正端工作电压，得到控制所述第一MOS阵列导通的第一编码；

将所述第一编码写入到控制所述第二MOS阵列中对应的第三开关，以使得所述第二MOS阵列与所述第一MOS阵列匹配；

所述校准电阻阵列基于所述第一编码，输出第二编码，并写入所述校准电阻阵列中对应的第四开关，所述校准电阻阵列闭合所述第二编码对应的电阻，以使得所述比较器模块的负端工作电压等于所述比较器模块的正端工作电压。

9.根据权利要求8所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

所述校准电阻阵列中每一个电阻、所述片内参考电阻、所述第一MOS阵列、所述第二MOS阵列之间存在以下关系：

m·M·Ry_max·IO≈n·N·Rx·IO≈V_{CMP_INPUT}；

基于上述关系，得到所述校准电阻阵列中每一个电阻和所述第一MOS阵列、所述第二MOS阵列的匹配关系：

m·M·Ry_max＝n·N·Rx；

其中，m为所述校准电阻阵列中实际工作的电阻数量；M为所述第二MOS阵列中开关闭合数量；Ry_max为所述校准电阻阵列中单个电阻满量程时的最大电阻；n为所述片内参考电阻的选通数量；N为所述第一MOS阵列；Rx为所述片内参考电阻；V_{CMP_INPUT}为所述比较器模块的输入端电压。

10.根据权利要求9所述的一种芯片内多种类型电阻复用的校准电路，其特征在于，

所述单端比较器子模块通过二分法逐次校准所述校准电阻模块中的电阻，经过n次比较得到两个校准的第三编码，将两个校准的第三编码取平均值得到最终的第三编码：

其中，code3为所述最终的第三编码，code3_1、code3_2为所述两个校准的第三编码；

所述写入子电路将所述最终的第三编码写入到所述目标电路中，以校准所述目标电路的电阻；所述目标电路包括单颗芯片内的若干电路模块。