CN116646431A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN116646431A CN116646431A CN202310769277.XA CN202310769277A CN116646431A CN 116646431 A CN116646431 A CN 116646431A CN 202310769277 A CN202310769277 A CN 202310769277A CN 116646431 A CN116646431 A CN 116646431A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitting diode
- gan
- light
- composite interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000002131 composite material Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 28
- 239000012159 carrier gas Substances 0.000 description 22
- 230000007547 defect Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底，及依次层叠在所述衬底上的缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层；所述第一复合界面层包括依次层叠的第一AlxGa1‑xN层、第一ByGa1‑ yN层和第一GaN层；第二复合界面层包括依次层叠的第二AlxGa1‑xN层、第二ByGa1‑yN层和第二GaN层；第三复合界面层包括依次层叠的第三AlxGa1‑xN层、第三ByGa1‑yN层和第三InzGa1‑zN层。实施本发明，能够提高发光二极管的发光效率和抗静电能力。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
为了解决衬底与GaN外延层之间存在的晶格失配问题，现有技术普遍采用PVD(物理气相沉积)的方法在衬底上镀一层AlN缓冲层，然后再在缓冲层上依次沉积本征GaN层、U/N型GaN层、多量子阱有源层以及P型GaN层、接触层。但是，PVD镀膜得到的AlN缓冲层过于致密，不利于本征GaN层的三维生长；此外，虽然AlN缓冲层可以在一定程度上缓解衬底与GaN的晶格失配，但是仍然会有较多的位错、缺陷以及孔隙产生，不仅会影响N型外延层的晶体质量，向上衍生迁移之后会影响有源区的发光效率和发光二极管的抗静电能力。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，可以提升发光二极管的发光效率和抗静电能力。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，工艺简单，制得的发光二极管外延片发光效率高。
为达到上述技术效果，本发明提供了一种发光二极管外延片，包括衬底，及依次层叠在所述衬底上的缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层；
所述第一复合界面层包括依次层叠的第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层；
第二复合界面层包括依次层叠的第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层；
第三复合界面层包括依次层叠的第三AlxGa1-xN层、第三ByGa1-yN层和第三InzGa1-zN层。
作为上述技术方案的改进，所述第一AlxGa1-xN层中x的取值范围为0.3-0.6，所述第二AlxGa1-xN层中x的取值范围为0.2-0.4，所述第三AlxGa1-xN层中x的取值范围为0.1-0.3。
作为上述技术方案的改进，所述第一ByGa1-yN层中y的取值范围为0.3-0.8，所述第二ByGa1-yN层中y的取值范围为0.1-0.3，所述第三ByGa1-yN层中y的取值范围为0.1-0.3。
作为上述技术方案的改进，所述第三InzGa1-zN层中z的取值范围为0.1-0.2。
作为上述技术方案的改进，所述第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层为非掺杂层；
所述第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层为N型掺杂层；
所述第三AlxGa1-xN层和第三ByGa1-yN层为N型掺杂层，所述第三InzGa1-zN层为非掺杂层。
作为上述技术方案的改进，所述第二AlxGa1-xN层的掺杂浓度为2×1016-6×1016cm-3，所述第二ByGa1-yN层的掺杂浓度为2×1016-6×1016cm-3，所述第二GaN层的掺杂浓度为5×1017-1×1018cm-3；
所述第三AlxGa1-xN层的掺杂浓度为2×1017-6×1017cm-3，所述第三ByGa1-yN层的掺杂浓度为1×1016-3×1016cm-3。
作为上述技术方案的改进，所述第一AlxGa1-xN层的厚度为5-10nm，第一ByGa1-yN层的厚度为3-6nm，第一GaN层的厚度为20-60nm；
所述第二AlxGa1-xN层的厚度为50-100nm，第二ByGa1-yN层的厚度为50-100nm，第二GaN层的厚度为100-200nm；
所述第三AlxGa1-xN层的厚度为20-60nm，第三ByGa1-yN层的厚度为20-60nm，第三InzGa1-zN层的厚度为10-30nm。
相应的，本发明还提供了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，包括以下步骤：
提供一衬底，在所述衬底上依次生长缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层；
其中，所述第一复合界面层包括依次层叠的第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层；
第二复合界面层包括依次层叠的第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层；
第三复合界面层包括依次层叠的第三AlxGa1-xN层、第三ByGa1-yN层和第三InzGa1-zN层。
作为上述技术方案的改进，
所述第一复合界面层的生长温度为800-900℃，生长压力为100-200Torr；
所述第二复合界面层的生长温度为1000-1150℃，生长压力为100-150Torr；
所述第三界面复合层的生长温度为850-1050℃，生长压力为100-150Torr。
相应的，本发明还提供了一种发光二极管，所述发光二极管包括上述的发光二极管外延片。
实施本发明实施例，具有如下有益效果：
本发明提供的发光二极管外延片，分别在缓冲层和本征GaN层之间、U型GaN层和N型GaN层之间、N型GaN层和多量子阱有源层之间生长第一复合界面层、第二复合界面层和第三复合界面层。其中，第一复合界面层可以缓解缓冲层与本征GaN层之间的晶格失配，降低位错；第二复合界面层既可以为电子的迁移提供通道，又能降低缺陷的密度，减少漏电通道，提升抗静电的能力；第三复合界面层可以在增加电子和空穴的复合概率的同时提前释放应力，减少有源区内的失配应力，综合提升发光效率和抗静电能力。
附图说明
图1是本发明实施例1中的发光二极管外延片的结构示意图；
图2是本发明实施例1中的第一复合界面层的结构示意图；
图3是本发明实施例1中的第二复合界面层的结构示意图；
图4是本发明实施例1中的第三复合界面层的结构示意图；
图5是本发明实施例1中的发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合具体实施例对本发明作进一步地详细描述。
如图1-图4所示，本发明实施例提供了一种发光二极管外延片，包括衬底1，及依次层叠在所述衬底1上的缓冲层2、第一复合界面层3、本征GaN层4、U型GaN层5、第二复合界面层6、N型GaN层7、第三复合界面层8、多量子阱有源层9、P型外延层10和接触层11。
其中，所述第一复合界面层3包括依次层叠的第一AlxGa1-xN层31、第一ByGa1-yN层32和第一GaN层33。第一AlxGa1-xN层31主要是为了缓解缓冲层2与本征GaN层4之间的失配应力；第一ByGa1-yN层32中的B原子较小，可以部分填充底层的缺陷，降低缺陷密度；第一GaN层33是对缓冲层2表面的修复填充，同时为三维生长的本征GaN提供部分成核晶种。
第二复合界面层6包括依次层叠的第二AlxGa1-xN层61、第二ByGa1-yN层62和第二GaN层63。第二复合界面层中的第二AlxGa1-xN层61和第二ByGa1-yN层62既可以为电子的迁移提供通道，又可以降低缺陷的密度，减少漏电通道，提升抗静电的能力。
第三复合界面层8包括依次层叠的第三AlxGa1-xN层81、第三ByGa1-yN层82和第三InzGa1-zN层83。第三复合界面层8的第三AlxGa1-xN层81和第三ByGa1-yN层82主要起到减缓电子流速的作用，有利于提升前几个有源区内的电子密度，增加电子和空穴的复合概率；同时第三AlxGa1-xN层81、第三ByGa1-yN层82与第三InzGa1-zN层83之间可以提前释放应力，减少有源区内的失配应力，综合提升发光效率和抗静电能力。
在一种实施方式中，所述第一AlxGa1-xN层31中的Al浓度＞第二AlxGa1-xN层61＞第三AlxGa1-xN层81。由于第一复合界面层3用于缓解缓冲层与后续外延结构的晶格失配，因此第一AlxGa1-xN层31中的Al浓度最高，第二复合界面层6和第三复合界面层8主要用于阻挡缺陷随着外延结构的层叠向上蔓延，因此可以选用较低的Al浓度，第三AlxGa1-xN层81中的低Al组分还有利于工作电压的降低。优选的，所述第一AlxGa1-xN层31中x的取值范围为0.3-0.6，所述第二AlxGa1-xN层61中x的取值范围为0.2-0.4，所述第三AlxGa1-xN层81中x的取值范围为0.1-0.3。
在一种实施方式中，所述第一ByGa1-yN层32中y的取值范围为0.3-0.8，所述第二ByGa1-yN层62中y的取值范围为0.1-0.3，所述第三ByGa1-yN层82中y的取值范围为0.1-0.3。B原子的相对体积较小，可以***或填充到位错产生的空位中，对缺陷进行填补并抑制位错的延伸。
在一种实施方式中，所述第一AlxGa1-xN层31、第一ByGa1-yN层32和第一GaN层33为非掺杂层。由于第一复合界面层3主要用于缓解缓冲层与GaN层之间的失配应力，因此可以不进行掺杂。
所述第二AlxGa1-xN层61、第二ByGa1-yN层62和第二GaN层63为N型掺杂层。优选的，N型掺杂可以为Si掺杂。第二AlxGa1-xN层61和第二ByGa1-yN层62掺杂后的高势垒使得底层的缺陷湮灭或者转向，从而进一步降低底层的缺陷密度。
所述第三AlxGa1-xN层81和第三ByGa1-yN层82为N型掺杂层，所述第三InzGa1-zN层83为非掺杂层。优选的，N型掺杂可以为Si掺杂。第三AlxGa1-xN层81和第三ByGa1-yN层82通过Si掺杂后可以进一步降低N型GaN层7的电子流速。
在一种实施方式中，所述第二AlxGa1-xN层61的掺杂浓度为2×1016-6×1016cm-3，所述第二ByGa1-yN层62的掺杂浓度为2×1016-6×1016cm-3，所述第二GaN层63的掺杂浓度为5×1017-1×1018cm-3；所述第三AlxGa1-xN层81的掺杂浓度为2×1017-6×1017cm-3，所述第三ByGa1-yN层82的掺杂浓度为1×1016-3×1016cm-3。掺杂浓度过小会导致第二复合界面层6和第三复合界面层8中的电子浓度过低，掺杂浓度过大会引起过多的缺陷。
在一种实施方式中，第一AlxGa1-xN层31的厚度为5-10nm，第一ByGa1-yN层32的厚度为3-6nm，第一GaN层33的厚度为20-60nm。优选的，所述第一复合界面层3的总厚度为30-75nm，若第一复合界面层3的总厚度＜30nm，对晶格失配的缓解效果较弱，若第一复合界面层3的总厚度＞75nm，由于其生长温度偏低，过厚反而会引起晶体质量下降、资源浪费。
所述第二AlxGa1-xN层61的厚度为50-100nm，第二ByGa1-yN层62的厚度为50-100nm，第二GaN层63的厚度为100-200nm。优选的，第二复合界面层6的总厚度为0.25-0.4μm，若第二复合界面层6的总厚度＜0.25μm，对缺陷的填补作用较小，若第二复合界面层6的总厚度＞0.4μm，则会引起后续的生长缺陷。
所述第三AlxGa1-xN层81的厚度为20-60nm，第三ByGa1-yN层82的厚度为20-60nm，第三InzGa1-zN层83的厚度为10-30nm。优选的，第三复合界面层8的总厚度为50-120nm，若第三复合界面层8的总厚度＜50nm，对降低电子流速的作用较小，若第三复合界面层8的总厚度＞120nm，会造成表面粗化，影响外延片的良率。
除了上述复合界面层外，本发明的其它层状结构的特点如下：
在一种实施方式中，所述衬底1为蓝宝石衬底、碳化硅衬底或硅衬底中的一种。优选的，衬底1选用蓝宝石衬底。
在一种实施方式中，所述缓冲层2为AlGaN缓冲层或AlN缓冲层。优选的，缓冲层2为AlN缓冲层。缓冲层2的厚度为25-75nm。
在一种实施方式中，所述本征GaN层4的厚度为1.5-2μm。
在一种实施方式中，所述U型GaN层5为Si掺杂，Si掺杂浓度为5×1017-1×1018cm-3，U型GaN层5的厚度为0.3-0.6μm。
在一种实施方式中，所述N型GaN层7为Si掺杂，Si掺杂浓度为3×1018-8×1018cm-3，N型GaN层7的厚度1-2μm。
在一种实施方式中，所述多量子阱有源层9包括周期性层叠的InGaN量子阱层、量子阱低温GaN帽层和GaN量子垒层，周期数为6-12，所述单个InGaN量子阱层中的In组分所占摩尔比为25-40％，单个InGaN量子阱层的厚度为2-5nm，所述单个量子阱低温GaN帽层的厚度为0.4-0.8nm，所述单个GaN量子垒层的厚度为9-19nm。
在一种实施方式中，所述P型外延层10为p-GaN层，P型掺杂为Mg掺杂，Mg掺杂浓度为8×1018-1×1020cm-3，P型外延层10的厚度为60-200nm。
在一种实施方式中，所述接触层11为p-InGaN层，P型掺杂为Mg掺杂，Mg掺杂浓度为1×1019-1×1020cm-3，In掺杂浓度为1.1×1020-8×1020cm-3，接触层11的厚度为10-50nm。
如图5所示，本发明还公开了一种发光二极管外延片的制备方法，包括以下步骤：
S100提供一种衬底：
在一种实施方式中，所述衬底选用图形化蓝宝石衬底(PSS)。
S101生长缓冲层：
在一种实施方式中，将所述衬底置于PVD中，以Ar为溅射气体，N2为前驱体、Al靶作为靶材，通少量的O2调节晶体质量，溅射温度为500-600℃、溅射功率为3000-5000W，得到AlN缓冲层。
在一种实施方式中，将镀完AlN缓冲层的晶片置于MOCVD中，通H2作为载气，控制温度为1100-1200℃，热处理时间为2-6min，此步主要去除衬底上的水氧等杂质，为后续生长做准备。
S102生长第一复合界面层：
控制反应腔温度为800-900℃，压力为100-200Torr，通入N2为载气，TMGa为Ga源，TMAl为Al源，NH3为N源，生长第一AlxGa1-xN层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，继续生长第一ByGa1-yN层；关闭B2H6，其余保持不变，继续生长第一GaN层。本层主要是缓解AlN缓冲层与GaN层之间的晶格失配，降低位错。
S103生长本征GaN层：
控制反应腔温度为1110-1160℃，压力为100-300Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，其中N2和H2的体积比为1:(20-40)。
S104生长U型GaN层：
控制反应腔温度为1120-1200℃，压力为180-300Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，SiH4提供掺杂。
S105生长第二复合界面层：
控制反应腔温度为1000-1150℃，压力为100-150Torr，通入N2为载气，TMAl为Al源，TMGa为Ga源，NH3为N源，SiH4提供掺杂，生长第二AlxGa1-xN层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，继续生长第二ByGa1-yN层；关闭B2H6，其余保持不变，继续生长第二GaN层。本层主要是阻挡底层缺陷向上蔓延，降低缺陷密度。
S106生长N型GaN层：
控制反应腔温度为1130-1200℃，压力为200-300Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，SiH4提供掺杂。本层主要提供电子。
S107生长第三复合界面层：
控制反应腔温度为1000-1050℃，压力为100-150Torr，通入N2为载气，TMAl为Al源，TMGa为Ga源，NH3为N源，SiH4提供掺杂，生长第三AlxGa1-xN层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，控制反应腔温度为950-1000℃，继续生长第三ByGa1-yN层；关闭B2H6，控制反应腔温度为800-900℃，通入TMIn为In源，其余保持不变，继续生长第三InzGa1-zN层。本层主要用来阻挡底层缺陷，减缓电子的流动速度，同时缓解底层与量子阱之间的应力。
S108生长多量子阱有源层
控制反应腔温度为700-750℃，压力为100-150Torr，通入N2为载气，NH3为N源，TMIn为In源，TEGa为Ga源，生长InGaN量子阱层；关闭In源，其余源气等条件不变，继续生长量子阱低温GaN帽层；随后关闭所有源，只通N2，温度拉升至830-850℃，烘烤10s；烘烤之后控制反应腔温度为850-900℃，再次通入H2和N2为载气，NH3为N源，TMIn为In源，TEGa为Ga源，SiH4提供掺杂，生长GaN量子垒层；周期性循环生长InGaN量子阱层、量子阱低温GaN帽层和GaN量子垒层。
S109生长P型外延层：
控制反应腔温度为920-1000℃，压力为260-400Torr，通入N2和H2为载气，NH3为N源，TEGa为Ga源，Cp2Mg提供掺杂。
S110生长接触层：
控制反应腔温度为850-950℃，压力为150-300Torr，通入N2和H2为载气，NH3为N源，TEGa为Ga源，TMIn为In源，Cp2Mg提供掺杂。
相应的，本发明还提供了一种发光二极管，所述发光二极管包括上述的发光二极管外延片。
下面以具体实施例进一步阐述本发明。
实施例1
本实施例提供一种发光二极管外延片，包括衬底，及依次层叠在所述衬底上的缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层。
其中，衬底为蓝宝石衬底。
缓冲层为AlN层，厚度为30nm。
第一复合界面层包括依次层叠的第一Al0.55Ga0.45N层、第一B0.5Ga0.5N层和第一GaN层。第一Al0.55Ga0.45N层的厚度为6nm，第一B0.5Ga0.5N层的厚度为4nm，第一GaN层的厚度为35nm。
本征GaN层的厚度为1.6μm。
U型GaN层中Si的掺杂浓度为7×1018cm-3，厚度为0.45μm。
第二复合界面层包括依次层叠的第二Al0.3Ga0.7N层、第二B0.2Ga0.8N层和第二GaN层。第二Al0.3Ga0.7N层中Si的掺杂浓度为4.5×1016cm-3，厚度为66nm，第二B0.2Ga0.8N层中Si的掺杂浓度为4.5×1016cm-3，厚度为50nm，第二GaN层中Si的掺杂浓度为5.5×1017cm-3，厚度为150nm。
N型GaN层中Si的掺杂浓度为5×1018cm-3，厚度为1.55μm。
第三复合界面层包括依次层叠的第三Al0.25Ga0.75N层、第三B0.22Ga0.78N层和第三In0.18Ga0.82N层。第三Al0.25Ga0.75N层中Si的掺杂浓度为5×1017cm-3，厚度为40nm，第三B0.22Ga0.78N层中Si的掺杂浓度为2×1016cm-3，厚度为30nm，第三In0.18Ga0.82N层的厚度为20nm。
多量子阱层包括周期***替生长的InGaN量子阱层、量子阱低温GaN帽层和GaN量子垒层，周期数为9。其中，InGaN量子阱层的厚度为3nm，量子阱低温GaN帽层的厚度为0.45nm，GaN量子垒层的厚度为15nm。
P型外延层中Mg的掺杂浓度为5×1019cm-3，厚度为85nm。
接触层中Mg的掺杂浓度为8×1019cm-3，In的掺杂浓度为5×1020cm-3，厚度为25nm。
上述发光二极管外延片的制备方法，包括以下步骤：
S100提供一种衬底：
选用蓝宝石衬底。
S101生长缓冲层：
将衬底置于PVD中，以Ar为溅射气体，N2为前驱体、Al靶作为靶材，通少量的O2调节晶体质量，溅射温度为550℃、溅射功率为4000W，得到AlN缓冲层。
将镀完AlN缓冲层的晶片置于MOCVD中，通H2为载气进行热处理，温度为1150℃，时间为4min。
S102生长第一复合界面层：
控制反应腔温度为850℃，压力为150Torr，通入N2为载气，TMGa为Ga源，TMAl为Al源，NH3为N源，生长第一Al0.55Ga0.45N层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，继续生长第一B0.5Ga0.5N层；关闭B2H6，其余保持不变，继续生长第一GaN层。
S103生长本征GaN层：
控制反应腔温度为1120℃，压力为200Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，其中N2和H2的体积比为1:30。
S104生长U型GaN层：
控制反应腔温度为1150℃，压力为220Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，SiH4提供掺杂。
S105生长第二复合界面层：
控制反应腔温度为1050℃，压力为120Torr，通入N2为载气，TMAl为Al源，TMGa为Ga源，NH3为N源，SiH4提供掺杂，生长第二Al0.3Ga0.7N层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，继续生长第二B0.2Ga0.8N层；关闭B2H6，其余保持不变，继续生长第二GaN层。
S106生长N型GaN层：
控制反应腔温度为1150℃，压力为220Torr，通入N2和H2为载气，TMGa为Ga源，NH3为N源，SiH4提供掺杂。
S107生长第三复合界面层：
控制反应腔温度为1020℃，压力为120Torr，通入N2为载气，TMAl为Al源，TMGa为Ga源，NH3为N源，SiH4提供掺杂，生长第三Al0.25Ga0.75N层；关闭TMAl，通入B2H6为B源，其余源气等条件不变，控制反应腔温度为950℃，继续生长第三B0.22Ga0.78N层；关闭B2H6，控制反应腔温度为850℃，通入TMIn为In源，其余保持不变，继续生长第三In0.18Ga0.82N层。
S108生长多量子阱有源层：
控制反应腔温度为720℃，压力为120Torr，通入N2为载气，NH3为N源，TMIn为In源，TEGa为Ga源，生长InGaN量子阱层；关闭In源，其余源气等条件不变，继续生长量子阱低温GaN帽层；随后关闭所有源，只通N2，温度拉升至840℃，烘烤10s；烘烤之后控制反应腔温度为880℃，再次通入H2和N2为载气，NH3为N源，TMIn为In源，TEGa为Ga源，SiH4提供掺杂，生长GaN量子垒层；周期性循环生长InGaN量子阱层、量子阱低温GaN帽层和GaN量子垒层。
S109生长P型外延层：
控制反应腔温度为950℃，压力为300Torr，通入N2和H2为载气，NH3为N源，TEGa为Ga源，Cp2Mg提供掺杂。
S110生长接触层：
控制反应腔温度为900℃，压力为180Torr，通入N2和H2为载气，NH3为N源，TEGa为Ga源，TMIn为In源，Cp2Mg提供掺杂。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于，第一复合界面层、第二复合界面层和第三复合界面层的组分和掺杂浓度不同。
具体的，第一复合界面层包括依次层叠的第一Al0.53Ga0.47N层、第一B0.52Ga0.48N层和第一GaN层。
第二复合界面层包括依次层叠的第二Al0.33Ga0.67N层、第二B0.18Ga0.82N层和第二GaN层。第二Al0.33Ga0.67N层中Si的掺杂浓度为4.8×1016cm-3，第二B0.18Ga0.82N层中Si的掺杂浓度为4.8×1016cm-3，第二GaN层中Si的掺杂浓度为5.8×1017cm-3。
第三复合界面层包括依次层叠的第三Al0.27Ga0.73N层、第三B0.23Ga0.77N层和第三In0.2Ga0.8N层。第三Al0.27Ga0.73N层中Si的掺杂浓度为5.4×1017cm-3，第三B0.23Ga0.77N层中Si的掺杂浓度为2.5×1016cm-3。
实施例3
本实施例提供一种发光二极管外延片，其与实施例1的区别在于，第一复合界面层、第二复合界面层和第三复合界面层的组分和掺杂浓度不同。
具体的，第一复合界面层包括依次层叠的第一Al0.55Ga0.45N层、第一B0.53Ga0.47N层和第一GaN层。
第二复合界面层包括依次层叠的第二Al0.35Ga0.65N层、第二B0.22Ga0.78N层和第二GaN层。第二Al0.35Ga0.65N层中Si的掺杂浓度为4.8×1016cm-3，第二B0.22Ga0.78N层中Si的掺杂浓度为4.8×1016cm-3，第二GaN层中Si的掺杂浓度为5.8×1017cm-3。
第三复合界面层包括依次层叠的第三Al0.26Ga0.74N层、第三B0.24Ga0.76N层和第三In0.2Ga0.8N层。第三Al0.26Ga0.74N层中Si的掺杂浓度为5.4×1017cm-3，第三B0.24Ga0.76N层中Si的掺杂浓度为2.5×1016cm-3。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不设置第一复合界面层、第二复合界面层和第三复合界面层。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，仅设置第一复合界面层，不设置第二复合界面层和第三复合界面层。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，仅设置第二复合界面层，不设置第一复合界面层和第三复合界面层。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，仅设置第三复合界面层，不设置第一复合界面层和第二复合界面层。
性能测试：
对实施例1-3和对比例1-4制得的发光二极管外延片制成10mil×24mil的水平结构的LED芯片，测试其发光亮度(测试电流为120mA)、抗静电性能(-8kV)和工作电压。检测结果如表1所示。
表1发光二极管外延片的光电性能测试结果
由表1结果可知，本发明实施例1提供的发光二极管外延片制得的芯片的发光亮度和抗静电性能提升，工作电压降低。从对比例1-4与实施例1的对比可以看出，当不采用本发明实施例1提供的复合界面层时，难以有效提高光电性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底，及依次层叠在所述衬底上的缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层；
所述第一复合界面层包括依次层叠的第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层；
第二复合界面层包括依次层叠的第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层；
第三复合界面层包括依次层叠的第三AlxGa1-xN层、第三ByGa1-yN层和第三InzGa1-zN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一AlxGa1-xN层中x的取值范围为0.3-0.6，所述第二AlxGa1-xN层中x的取值范围为0.2-0.4，所述第三AlxGa1-xN层中x的取值范围为0.1-0.3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第一ByGa1-yN层中y的取值范围为0.3-0.8，所述第二ByGa1-yN层中y的取值范围为0.1-0.3，所述第三ByGa1-yN层中y的取值范围为0.1-0.3。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述第三InzGa1-zN层中z的取值范围为0.1-0.2。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层为非掺杂层；
所述第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层为N型掺杂层；
所述第三AlxGa1-xN层和第三ByGa1-yN层为N型掺杂层，所述第三InzGa1-zN层为非掺杂层。
6.如权利要求5所述的发光二极管外延片，其特征在于，所述第二AlxGa1-xN层的掺杂浓度为2×1016-6×1016cm-3，所述第二ByGa1-yN层的掺杂浓度为2×1016-6×1016cm-3，所述第二GaN层的掺杂浓度为5×1017-1×1018cm-3；
所述第三AlxGa1-xN层的掺杂浓度为2×1017-6×1017cm-3，所述第三ByGa1-yN层的掺杂浓度为1×1016-3×1016cm-3。
7.如权利要求1所述的发光二极管外延片，其特征在于，所述第一AlxGa1-xN层的厚度为5-10nm，第一ByGa1-yN层的厚度为3-6nm，第一GaN层的厚度为20-60nm；
所述第二AlxGa1-xN层的厚度为50-100nm，第二ByGa1-yN层的厚度为50-100nm，第二GaN层的厚度为100-200nm；
所述第三AlxGa1-xN层的厚度为20-60nm，第三ByGa1-yN层的厚度为20-60nm，第三InzGa1- zN层的厚度为10-30nm。
8.一种发光二极管外延片的制备方法，用于制备如权利要求1-7任一项所述的发光二极管外延片，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次生长缓冲层、第一复合界面层、本征GaN层、U型GaN层、第二复合界面层、N型GaN层、第三复合界面层、多量子阱有源层、P型外延层和接触层；
其中，所述第一复合界面层包括依次层叠的第一AlxGa1-xN层、第一ByGa1-yN层和第一GaN层；
第二复合界面层包括依次层叠的第二AlxGa1-xN层、第二ByGa1-yN层和第二GaN层；
第三复合界面层包括依次层叠的第三AlxGa1-xN层、第三ByGa1-yN层和第三InzGa1-zN层。
9.如权利要求8所述的发光二极管外延片的制备方法，其特征在于，
所述第一复合界面层的生长温度为800-900℃，生长压力为100-200Torr；
所述第二复合界面层的生长温度为1000-1150℃，生长压力为100-150Torr；
所述第三界面复合层的生长温度为800-1050℃，生长压力为100-150Torr。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-7中任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769277.XA CN116646431A (zh) | 2023-06-27 | 2023-06-27 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769277.XA CN116646431A (zh) | 2023-06-27 | 2023-06-27 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116646431A true CN116646431A (zh) | 2023-08-25 |
Family
ID=87623097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310769277.XA Pending CN116646431A (zh) | 2023-06-27 | 2023-06-27 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116646431A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116978997A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117691017A (zh) * | 2024-02-04 | 2024-03-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
-
2023
- 2023-06-27 CN CN202310769277.XA patent/CN116646431A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116978997A (zh) * | 2023-09-25 | 2023-10-31 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116978997B (zh) * | 2023-09-25 | 2023-12-15 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117691017A (zh) * | 2024-02-04 | 2024-03-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN117691017B (zh) * | 2024-02-04 | 2024-05-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN116646431A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115458650A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN115241336B (zh) | 外延片、外延片生长工艺及发光二极管 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115458653A (zh) | 一种深紫外发光二极管外延片及其制备方法、发光二极管 | |
| CN117239025B (zh) | GaN基绿光LED外延片及其制备方法、LED | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN217641376U (zh) | 一种led外延片及led芯片 | |
| CN116314515A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117832348B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116978997B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117525237B (zh) | 绿光Micro-LED外延片及其制备方法、绿光Micro-LED | |
| CN114497306B (zh) | 一种GaN基LED外延片、外延生长方法及LED芯片 | |
| CN116344691B (zh) | 发光二极管外延片及其制备方法、led |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |