CN116632002A - 一种电阻修调电路、设计方法及其设计装置 - Google Patents
一种电阻修调电路、设计方法及其设计装置 Download PDFInfo
- Publication number
- CN116632002A CN116632002A CN202310904376.4A CN202310904376A CN116632002A CN 116632002 A CN116632002 A CN 116632002A CN 202310904376 A CN202310904376 A CN 202310904376A CN 116632002 A CN116632002 A CN 116632002A
- Authority
- CN
- China
- Prior art keywords
- trimming
- resistor
- resistor string
- resistors
- strings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 328
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000005669 field effect Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种电阻修调电路、设计方法及其设计装置。其中电阻修调电路,包括:第一个第一电阻串的第一端与电压输入端连接;第二个第一电阻串的第二端与依次串联的第二电阻串连接;串联的第二电阻串的末端通过第二第一电阻串接地;其中,相邻的第二电阻串之间的连接节点通过一开关单元与电压输出端连接;串联的第二电阻串的末端与第二第一电阻串之间的连接节点通过一开关单元与电压输出端连接;第一个第三电阻串与第一个第二电阻串至第n个第二电阻串并联;第二个第三电阻串与第n+1个第二电阻串至第2n个第二电阻串并联。本发明提供的方案,降低了修调电阻的匹配个数,节省了版图设计面积,有利于小型化设计。
Description
技术领域
本发明实施例涉及集成电路设计技术领域,尤其涉及一种电阻修调电路、设计方法及其设计装置。
背景技术
目前,电阻修调电路被广泛的应用于各种集成电路中,来提高输出电压的准确性。在电源电压发生波动时,通过修调电阻对电源电压进行事先分压,避免幅值过大导致供电的超出后续电路的量程范围,因此,通过电阻修调电路输出更加精确的供电电压,以配合后续电路的合理运行。
现有技术中存在多种传统的电阻修调方案。其中,包括通过串联修调电阻,基于电阻分压原理实现电压的调整,但当修调精度要求较高,设计的电阻个数会成倍增多,从而增加了版图面积,不利于小型化设计。
发明内容
本发明提供一种电阻修调电路、设计方法及其设计装置,用以解决现有技术中的缺陷,实现在高精度的电压修调,同时降低了修调电阻的匹配个数,节省了版图设计面积,有利于小型化设计。
第一方面,本发明实施例提供一种电阻修调电路,包括:至少两个第一电阻串、2n个第二电阻串、至少两个第三电阻串和2n个开关单元;其中,n为正整数;
第一个所述第一电阻串的第一端与电压输入端连接;第二个所述第一电阻串的第二端与依次串联的所述第二电阻串连接;串联的所述第二电阻串的末端通过第二所述第一电阻串接地;
其中,相邻的所述第二电阻串之间的连接节点通过一所述开关单元与所述电压输出端连接;串联的第二电阻串的末端与第二所述第一电阻串之间的连接节点通过一所述开关单元与所述电压输出端连接;
第一个所述第三电阻串与第一个所述第二电阻串至第n个所述第二电阻串并联;第二个所述第三电阻串与第n+1个所述第二电阻串至第2n个所述第二电阻串并联,其中,n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
可选的,所述第一电阻串包括a个修调电阻,所述第二电阻串包括b个修调电阻,所述第三电阻串包括c个修调电阻;a,b和c均为正整数;
所述电阻修调电路的修调精度为:;V1为输入电压。
可选的,所述电阻修调电路的修调范围为。
可选的,所述修调电阻的阻值相等。
可选的,所述开关单元为场效应开关管。
第二方面,本发明实施例提供一种电阻修调电路的设计方法,用于设计如本发明任意实施例所述的电阻修调电路,包括:
根据所述第三电阻串与n个所述第二电阻串的并联关系,确定修调电路的修调范围和修调精度;
根据所述修调电路的修调范围、目标修调范围、所述修调电路的修调精度和目标修调精度确定所述第二电阻串的个数;
根据所述修调电路的修调范围和目标修调范围,选定所述第一电阻串和所述第三电阻串中修调电阻的个数;
结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
可选的,所述第一电阻串包括a个修调电阻,所述第二电阻串包括b个修调电阻,所述第三电阻串包括c个修调电阻;a,b和c均为正整数;
根据所述修调电路的修调范围和目标修调范围选定所述第一电阻串和所述第三电阻串中修调电阻的个数,包括:
根据所述修调电路的修调范围和目标修调范围确定第一对应关系;其中,所述第一对应关系为:;K为目标修调范围;
根据所述第一对应关系选取所述第三电阻串中修调电阻的个数为1、或2、或3、或4……,当所述第一电阻串中修调电阻的个数对应为整数时,则确定为选定的所述第一电阻串和所述第三电阻串中修调电阻的个数。
可选的,结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10,包括:
选取所述第二电阻串中修调电阻的个数为1、或2、或3、或4……,结合所述第二电阻串的个数,使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
第三方面,本发明实施例提供一种电阻修调电路的设计装置,用于设计如本发明任意实施例所述的电阻修调电路,包括:
确定模块,用于根据所述第三电阻串与n个所述第二电阻串的并联关系,确定修调电路的修调范围和修调精度;
第一计算模块,用于根据所述修调电路的修调范围、目标修调范围、所述修调电路的修调精度和目标修调精度确定所述第二电阻串的个数;
第二计算模块,用于根据所述修调电路的修调范围和目标修调范围,选定所述第一电阻串和所述第三电阻串中修调电阻的个数;
第三计算模块,用于结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
可选的,其特征在于,所述第二计算模块包括:
对应单元,用于根据所述修调电路的修调范围和目标修调范围确定第一对应关系;其中,所述第一对应关系为:;K为目标修调范围;
选择单元,用于根据所述第一对应关系选取所述第三电阻串中修调电阻的个数为1、或2、或3、或4……,当所述第一电阻串中修调电阻的个数对应为整数时,则确定为选定的所述第一电阻串和所述第三电阻串中修调电阻的个数。
本发明实施例提供的技术方案,通过在串联的n个第二电阻串上并联第三电阻串,根据第二电阻串和第三电阻串的并联关系,实现在高精度的电压修调,同时降低了修调电阻的匹配个数,节省了版图设计面积,有利于小型化设计。
附图说明
图1为现有技术中常用的电阻分压的修调电路;
图2为本发明实施例提供一种电阻修调电路的结构示意图;
图3为本发明实施例提供一种电阻修调电路的设计方法;
图4为本发明实施例提供一种电阻修调电路的设计装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为现有技术中常用的电阻分压的修调电路,其中,修调电阻依次串联,示例性的,以对Vref/2电压进行修调为例,根据修调电路可以设置两个电压修调的方向。当修调精度要求比较低时,例如对Vref/2电压进行Vref/2-40%Vref至Vref/2+40%Vref范围的修调,每个修调的步进为1%Vref,则根据分压原理,此时共需要100个电阻R进行匹配,即每个开关单元SW1至SW2n控制的分压步进为R/100R=1%。也就是说需要100个电阻R0可以实现Vref/2电压进行Vref/2-40%Vref至Vref/2+40%Vref范围的修调,由输出端Vout输出。
当修调精度要求比较高时,例如对Vref/2电压进行Vref/2-4%Vref至 Vref/2+4%Vref, 每个修调的步进为0.1%Vref,则根据分压原理,此时共需要1000个电阻R进行匹配,即每个开关控制的分压步进为R/1000R=0.1%,也就是说需要1000个电阻R进行匹配,显然随着修调精度的提高,需要的电阻数量同样增加,因此增加的版图设计面积,同时也不能实现很好的匹配效果。
有鉴于此,图2为本发明实施例提供一种电阻修调电路的结构示意图,参见图2,包括:至少两个第一电阻串110、2n个第二电阻串120、至少两个第三电阻串130和2n个开关单元SW;其中,n为正整数;
第一个第一电阻串110的第一端与电压输入端连接;第二个第一电阻串110的第二端与依次串联的第二电阻串120连接;串联的第二电阻串120的末端通过第二第一电阻串110接地;
其中,相邻的第二电阻串120之间的连接节点通过一开关单元SW与电压输出端连接;串联的第二电阻串120的末端与第二第一电阻串110之间的连接节点通过一开关单元SW与电压输出端连接;
第一个第三电阻串130与第一个第二电阻串120至第n个第二电阻串120并联;第二个第三电阻串130与第n+1个第二电阻串120至第2n个第二电阻串120并联,其中,n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值至少大于10。
具体的,第一电阻串110、第二电阻串120和第三电阻串130均为修调电阻串联组成的电阻串,其中,第一个第一电阻串110的第一端接入电压输入端,第一个第一电阻串110的第二端与串联的2n个第二电阻串120的一端连接,串联的第二电阻串120的另一端通过第二个第一电阻串110接地,其中,为了提高版图的修调电阻的匹配,第二电阻串120的个数选择为偶数个。示例性的,与第一个第一电阻串110连接的第二电阻串120记为第一个第二电阻串120,依次类推,2n个第二电阻串120串联,第一个第二电阻串120和第二个第二电阻串120之间连接第一个开关单元SW1的一端,第一个开关单元SW1的另一端与电压输出端连接,相似的,每个相邻的第二电阻串120之间的连接节点与电压输出端之间连接一个开关单元SW。在第2n个第二电阻串120与第二个第一电阻串110的连接节点与电压输出端之间连接第2n个开关单元SW2n。n个第二电阻串120与第三电阻串130并联,当n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值时,n个第二电阻串120与第三电阻串130并联后的阻值约等于第三电阻串130的总阻值,因此根据并联后的电阻值关系,可以确定修调电路的电压修调范围。其中,当n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值大于或等于10时,可以认为n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值。在进行电压修调时,通过闭合对应连接节点对应的开关单元SW,则在电压输出端输出相对应的分压电压。
示例性的,基于本发明实施例提供的电阻修调电路,当修调精度要求比较高时,例如对V1/2电压进行V1/2-4%V1 至 V1/2+4%V1的修调, 每个修调的步进为0.1%V1,其中,V1为输入电压。设计时考虑版图的匹配问题,所以每个电阻串中修调电阻的个数都为整数倍,设置2个第一电阻串110,2个第三电阻串130。因此根据并联后的电阻值关系,将修调范围赋值为8%,通过计算可以得到采用40个第二电阻串120,即可实现正负两个方向的修调,为了满足尽可能少的设置修调电阻,令第二电阻串120中设置1个修调电阻,对应的得到在第一电阻串110中设置23个修调电阻,在第三电阻串130中设置2个修调电阻即可满足修调范围的要求,从而整个修调电路中,只需要130个修调电阻就能完成修调步进值为0.1%的修调,在高精度的修调电电路中采用更少的修调电阻匹配,相比于现有结构节省了版图面积。
本发明实施例提供的技术方案,通过在串联的n个第二电阻串上并联第三电阻串,根据第二电阻串和第三电阻串的并联关系,实现在高精度的电压修调,同时降低了修调电阻的匹配个数,节省了版图设计面积,有利于小型化设计。
基于上述实施例,可选的,第一电阻串110包括a个修调电阻R,在图2中标识为aR,第二电阻串120包括b个修调电阻R,在图2中标识为bR,第三电阻串130包括c个修调电阻R,在图2中标识为cR,;a,b和c均为正整数;电阻修调电路的修调精度为:;V1为输入电压。
具体的,第一电阻串110中设置a个串联的修调电阻R,第二电阻串120中设置b个串联的修调电阻R,第三电阻串130中设置c个串联的修调电阻R,当n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值时,n个第二电阻串120和第三电阻串130并联后的阻值为nbR*cR/(nbR+cR)≈cR,相当于第一电阻串110和第三电阻串130串联,因此根据分压原理,第三电阻串130的分压为。从而可以确定修调电路的修调范围为:
;
从而可以得到修调精度为:
,其中,V1为电压输入端的输入电压。示例性的,第一电阻串110、第二电阻串120和第三电阻串130中的修调电阻R可以为相同的电阻,例如阻值、型号等参数为相同,进一步提高修调电路中的修调电阻R的设计匹配性。
可选的,开关单元SW可以采用开关功能的器件,例如场效应开关管、电磁开关等,通过开关单元SW的导通截止功能,改变修调电路的输出电压,实现完成电压修调的目的。
图3为本发明实施例提供一种电阻修调电路的设计方法,本实施例可适用于修调电路的设计情况,该方法可以由修调电路的设计装置来执行,该装置可采用硬件和/或软件的方式来实现。该方法具体包括如下步骤:
S110、根据第三电阻串与n个第二电阻串的并联关系,确定修调电路的修调范围和修调精度;
具体的,第一电阻串110包括a个修调电阻R,第二电阻串120包括b个修调电阻R,第三电阻串130包括c个修调电阻R;a,b和c均为正整数;
n个第二电阻串120与第三电阻串130并联,当n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值时,n个第二电阻串120与第三电阻串130并联后的阻值约等于第三电阻串130的总阻值,因此根据并联后的电阻值关系,可以确定修调电路的电压修调范围。其中,当n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值大于或等于10时,可以认为n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值。
当n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值时,n个第二电阻串120和第三电阻串130并联后的阻值为nbR*cR/(nbR+cR)≈cR,相当于第一电阻串110和第三电阻串130串联,因此根据分压原理,第三电阻串130的分压为。从而可以确定修调电路的修调范围为:
;
从而可以得到修调精度为:
。
S120、根据修调电路的修调范围、目标修调范围、修调电路的修调精度和目标修调精度确定第二电阻串的个数;
具体的,将修调电路的修调范围和目标修调范围建立等式关系,修调电路的修调精度和目标修调精度建立等式关系,利用等式关系计算第二电阻串120的个数。例如,基于本发明实施例提供的电阻修调电路,当修调精度要求比较高时,例如对V1/2电压进行V1/2-4%V1 至 V1/2+4%V1的修调, 每个修调的步进为0.1%V1,则根据修调范围可以得到,根据修调精度可以得到/>。因此根据计算可以得出n为40,即第二电阻串120的个数为80个。
S130、根据修调电路的修调范围和目标修调范围,选定第一电阻串和第三电阻串中修调电阻R的个数;
具体的,根据设计的目标修调范围以及设计要求,需要保证第一电阻串110和第三电阻串130中修调电阻R的个数均为正整数,因此可以根据设计要求选定第一电阻串110和第三电阻串130中修调电阻R的个数,例如,可以假设第一电阻串110或第三电阻串130中修调电阻R的个数为一个值,计算得到另一电阻串中的个数。示例性的,以设计要求为使用修调电阻R个数最少为例,则根据修调范围可以得到,假设第三电阻串130中修调电阻R的个数为1,则计算得到第二电阻串120中修调电阻R的个数为11.5不满足正整数的要求,因此,假设第三电阻串130中修调电阻R的个数为2,则计算得到第二电阻串120中修调电阻R的个数为23,因此可以选定第三电阻串130中修调电阻R的个数为2,第二电阻串120中修调电阻R的个数为23。
S140、结合第二电阻串的个数和第三电阻串中修调电阻R的个数选定第二电阻串中修调电阻R的个数,并使n个第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
具体的,根据设计要求,需要保证第二电阻串120中修调电阻R的个数为正整数,因此可以根据设计要求选定第二电阻串120中修调电阻R的个数,示例性的,以设计要求为使用修调电阻R个数最少为例,由于需要n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值,因此在上述步骤中,第三电阻串130中的修调电阻R个数采用最少个数。可以令第二电阻串120中修调电阻R的个数为1,40个第二电阻串120的总阻值与第三电阻串130的总阻值的比值为20,满足远大于的要求。从而整个修调电路中,只需要130个修调电阻R就能完成修调步进值为0.1%的修调,在高精度的修调电电路中采用更少的修调电阻R匹配,相比于现有结构节省了版图面积。
可选的,根据修调电路的修调范围和目标修调范围选定第一电阻串110和第三电阻串130中修调电阻R的个数,包括:
根据修调电路的修调范围和目标修调范围确定第一对应关系;其中,第一对应关系为:;K为目标修调范围;
根据第一对应关系选取第三电阻串130中修调电阻R的个数为1、或2、或3、或4……,当第一电阻串110中修调电阻R的个数对应为整数时,则确定为选定的第一电阻串110和第三电阻串130中修调电阻R的个数。
具体的,对V1/2电压进行V1/2-4%V1 至 V1/2+4%V1的修调, 每个修调的步进为0.1%V1,则根据修调范围可以得到,根据修调精度可以得到/>。由于需要n个第二电阻串120的总阻值远远大于第三电阻串130的总阻值,因此第三电阻串130中的修调电阻R个数尽可能采用最少个数。因此修调范围/>,假设第三电阻串130中修调电阻R的个数为1,则计算得到第二电阻串120中修调电阻R的个数为11.5不满足正整数的要求,因此,假设第三电阻串130中修调电阻R的个数为2,则计算得到第二电阻串120中修调电阻R的个数为23,因此可以选定第三电阻串130中修调电阻R的个数为2,第二电阻串120中修调电阻R的个数为23。若计算得到第二电阻串120中修调电阻R的个数不满足正整数的要求,则继续假设假设第三电阻串130中修调电阻R的个数为3,直至满足要求。
可选的,结合第二电阻串120的个数和第三电阻串130中修调电阻R的个数选定第二电阻串120中修调电阻R的个数,并使n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值至少大于5,包括:
选取第二电阻串120中修调电阻R的个数为1、或2、或3、或4……,结合第二电阻串120的个数,使n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值至少大于10。
具体的,根据设计要求,需要保证第二电阻串120中修调电阻R的个数为正整数,因此可以根据设计要求选定第二电阻串120中修调电阻R的个数,示例性的,以设计要求为使用修调电阻R个数最少为例,可以令第二电阻串120中修调电阻R的个数为1,判断是否满足n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值至少大于10,若满足则确定第二电阻串120中修调电阻R的个数,若不满足则继续假设第二电阻串120中修调电阻R的个数为2,继续判断直至满足要求。
图4为本发明实施例提供一种电阻修调电路的设计装置的结构示意图,参见图4,包括:
确定模块410,用于根据第三电阻串130与n个第二电阻串120的并联关系,确定修调电路的修调范围和修调精度;
第一计算模块420,用于根据修调电路的修调范围、目标修调范围、修调电路的修调精度和目标修调精度确定第二电阻串120的个数;
第二计算模块430,用于根据修调电路的修调范围和目标修调范围,选定第一电阻串110和第三电阻串130中修调电阻R的个数;
第三计算模块440,用于结合第二电阻串120的个数和第三电阻串130中修调电阻R的个数选定第二电阻串120中修调电阻R的个数,并使n个第二电阻串120的总阻值与第三电阻串130的总阻值的比值至少大于10。
可选的,第二计算模块包括:
对应单元,用于根据修调电路的修调范围和目标修调范围确定第一对应关系;其中,第一对应关系为:;K为目标修调范围;
选择单元,用于根据第一对应关系选取第三电阻串130中修调电阻R的个数为1、或2、或3、或4……,当第一电阻串110中修调电阻R的个数对应为整数时,则确定为选定的第一电阻串110和第三电阻串130中修调电阻R的个数。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种电阻修调电路,其特征在于,包括:至少两个第一电阻串、2n个第二电阻串、至少两个第三电阻串和2n个开关单元;其中,n为正整数;
第一个所述第一电阻串的第一端与电压输入端连接;第二个所述第一电阻串的第二端与依次串联的所述第二电阻串连接;串联的所述第二电阻串的末端通过第二所述第一电阻串接地;
其中,相邻的所述第二电阻串之间的连接节点通过一所述开关单元与电压输出端连接;串联的第二电阻串的末端与第二所述第一电阻串之间的连接节点通过一所述开关单元与所述电压输出端连接;
第一个所述第三电阻串与第一个所述第二电阻串至第n个所述第二电阻串并联;第二个所述第三电阻串与第n+1个所述第二电阻串至第2n个所述第二电阻串并联,其中,n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
2.根据权利要求1所述的电阻修调电路,其特征在于,所述第一电阻串包括a个修调电阻,所述第二电阻串包括b个修调电阻,所述第三电阻串包括c个修调电阻;a,b和c均为正整数;
所述电阻修调电路的修调精度为:;V1为输入电压。
3.根据权利要求2所述的电阻修调电路,其特征在于,所述电阻修调电路的修调范围为。
4.根据权利要求2所述的电阻修调电路,其特征在于,所述修调电阻的阻值相等。
5.根据权利要求1所述的电阻修调电路,其特征在于,所述开关单元为场效应开关管。
6.一种电阻修调电路的设计方法,用于设计如权利要求1-5任一所述的电阻修调电路,其特征在于,包括:
根据所述第三电阻串与n个所述第二电阻串的并联关系,确定修调电路的修调范围和修调精度;
根据所述修调电路的修调范围、目标修调范围、所述修调电路的修调精度和目标修调精度确定所述第二电阻串的个数;
根据所述修调电路的修调范围和目标修调范围,选定所述第一电阻串和所述第三电阻串中修调电阻的个数;
结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
7.根据权利要求6所述的电阻修调电路的设计方法,其特征在于,所述第一电阻串包括a个修调电阻,所述第二电阻串包括b个修调电阻,所述第三电阻串包括c个修调电阻;a,b和c均为正整数;
根据所述修调电路的修调范围和目标修调范围选定所述第一电阻串和所述第三电阻串中修调电阻的个数,包括:
根据所述修调电路的修调范围和目标修调范围确定第一对应关系;其中,所述第一对应关系为:;K为目标修调范围;
根据所述第一对应关系选取所述第三电阻串中修调电阻的个数为1、或2、或3、或4……,当所述第一电阻串中修调电阻的个数对应为整数时,则确定为选定的所述第一电阻串和所述第三电阻串中修调电阻的个数。
8.根据权利要求7所述的电阻修调电路的设计方法,其特征在于,结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10,包括:
选取所述第二电阻串中修调电阻的个数为1、或2、或3、或4……,结合所述第二电阻串的个数,使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
9.一种电阻修调电路的设计装置,用于设计如权利要求1-5任一所述的电阻修调电路,其特征在于,包括:
确定模块,用于根据所述第三电阻串与n个所述第二电阻串的并联关系,确定修调电路的修调范围和修调精度;
第一计算模块,用于根据所述修调电路的修调范围、目标修调范围、所述修调电路的修调精度和目标修调精度确定所述第二电阻串的个数;
第二计算模块,用于根据所述修调电路的修调范围和目标修调范围,选定所述第一电阻串和所述第三电阻串中修调电阻的个数;
第三计算模块,用于结合所述第二电阻串的个数和所述第三电阻串中修调电阻的个数选定所述第二电阻串中修调电阻的个数,并使n个所述第二电阻串的总阻值与第三电阻串的总阻值的比值至少大于10。
10.根据权利要求9所述的电阻修调电路的设计装置,其特征在于,所述第二计算模块包括:
对应单元,用于根据所述修调电路的修调范围和目标修调范围确定第一对应关系;其中,所述第一对应关系为:;K为目标修调范围;
选择单元,用于根据所述第一对应关系选取所述第三电阻串中修调电阻的个数为1、或2、或3、或4……,当所述第一电阻串中修调电阻的个数对应为整数时,则确定为选定的所述第一电阻串和所述第三电阻串中修调电阻的个数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310904376.4A CN116632002A (zh) | 2023-07-24 | 2023-07-24 | 一种电阻修调电路、设计方法及其设计装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310904376.4A CN116632002A (zh) | 2023-07-24 | 2023-07-24 | 一种电阻修调电路、设计方法及其设计装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116632002A true CN116632002A (zh) | 2023-08-22 |
Family
ID=87590635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310904376.4A Pending CN116632002A (zh) | 2023-07-24 | 2023-07-24 | 一种电阻修调电路、设计方法及其设计装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116632002A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223836A (ja) * | 1997-02-05 | 1998-08-21 | New Japan Radio Co Ltd | 半導体集積回路のトリミングパターン |
CN202634363U (zh) * | 2012-04-12 | 2012-12-26 | 佛山华芯微特科技有限公司 | 一种用于振荡器的修调电路 |
CN107888151A (zh) * | 2016-09-30 | 2018-04-06 | 美国亚德诺半导体公司 | 放大器校准 |
EP3401932A1 (en) * | 2017-05-12 | 2018-11-14 | Ams Ag | An electric circuit for trimming a resistance of a resistor |
CN208351358U (zh) * | 2018-05-11 | 2019-01-08 | 佛山华芯微特科技有限公司 | 一种高精度基准电压的修调电路 |
CN109861674A (zh) * | 2019-04-09 | 2019-06-07 | 深圳市万微微电子技术有限公司 | 一种高精度绝对电压比较器的实现电路 |
CN110336564A (zh) * | 2019-07-12 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种高线性度串联电阻网络 |
CN116388715A (zh) * | 2023-04-10 | 2023-07-04 | 西安微电子技术研究所 | 一种仪表放大器超低增益误差修调电路及方法 |
-
2023
- 2023-07-24 CN CN202310904376.4A patent/CN116632002A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223836A (ja) * | 1997-02-05 | 1998-08-21 | New Japan Radio Co Ltd | 半導体集積回路のトリミングパターン |
CN202634363U (zh) * | 2012-04-12 | 2012-12-26 | 佛山华芯微特科技有限公司 | 一种用于振荡器的修调电路 |
CN107888151A (zh) * | 2016-09-30 | 2018-04-06 | 美国亚德诺半导体公司 | 放大器校准 |
EP3401932A1 (en) * | 2017-05-12 | 2018-11-14 | Ams Ag | An electric circuit for trimming a resistance of a resistor |
CN208351358U (zh) * | 2018-05-11 | 2019-01-08 | 佛山华芯微特科技有限公司 | 一种高精度基准电压的修调电路 |
CN109861674A (zh) * | 2019-04-09 | 2019-06-07 | 深圳市万微微电子技术有限公司 | 一种高精度绝对电压比较器的实现电路 |
CN110336564A (zh) * | 2019-07-12 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种高线性度串联电阻网络 |
CN116388715A (zh) * | 2023-04-10 | 2023-07-04 | 西安微电子技术研究所 | 一种仪表放大器超低增益误差修调电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050162207A1 (en) | Hysteresis comparator circuit | |
CN114814556B (zh) | 一种高效的集成电路芯片修调测试电路及测试方法 | |
CN109660254B (zh) | 一种用于数模转换器的电阻校准设备及方法 | |
US20100201476A1 (en) | Digital potentiometer architecture with multiple string arrays allowing for independent calibration in rheostat mode | |
CN110874113A (zh) | 电流生成电路 | |
CN116632002A (zh) | 一种电阻修调电路、设计方法及其设计装置 | |
US20030154456A1 (en) | Resistor circuit | |
CN111429954B (zh) | 电压校准电路、半导体存储结构及其电压校准方法 | |
KR970007358B1 (ko) | 온도계 코드 또는 순환 코드용으로 적합한 에러 수정 회로 | |
US20200127676A1 (en) | Calibration method and related calibration system | |
CN116360540A (zh) | 用于芯片测试的电压调节***及电压调节方法 | |
US6455952B1 (en) | Adjustment circuit for voltage division | |
CN113489314B (zh) | 用于调整电荷泵输出电压的装置、电子设备 | |
JP2004080238A (ja) | D/aコンバータ及び自動補正方法 | |
US7638981B2 (en) | Charging device | |
CN107590342B (zh) | 一种面积优化设计的阻抗校正电路 | |
CN112217517A (zh) | 一种调节数字模拟转换器的方法及相关设备 | |
CN218240203U (zh) | 高精度电流采集电路以及电子设备 | |
JP6308840B2 (ja) | 充電回路、放電回路、エンベローブジェネレータ | |
CN116483762A (zh) | 一种用一个引脚配置多个芯片地址或工作模式的芯片 | |
CN113381084B (zh) | 校准电路、电池保护芯片及校准电路的校准方法 | |
CN114257211B (zh) | 一种可变带宽有源rc滤波器及其增益设置方法 | |
CN115267300A (zh) | 高精度电流采集电路以及电子设备 | |
CN112702063B (zh) | 一种电流舵dac电路 | |
CN115567034A (zh) | 一种模拟滤波器带宽校准电路及校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |