CN116623293B - 一种复合碳化硅衬底及其制备方法和应用 - Google Patents

一种复合碳化硅衬底及其制备方法和应用 Download PDF

Info

Publication number
CN116623293B
CN116623293B CN202310913101.7A CN202310913101A CN116623293B CN 116623293 B CN116623293 B CN 116623293B CN 202310913101 A CN202310913101 A CN 202310913101A CN 116623293 B CN116623293 B CN 116623293B
Authority
CN
China
Prior art keywords
silicon carbide
layer
monocrystalline silicon
bonding
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310913101.7A
Other languages
English (en)
Other versions
CN116623293A (zh
Inventor
郭超
黄秀松
母凤文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jc Innovative Semiconductor Substrate Technology Co ltd
Beijing Qinghe Jingyuan Semiconductor Technology Co ltd
Original Assignee
Jc Innovative Semiconductor Substrate Technology Co ltd
Beijing Qinghe Jingyuan Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jc Innovative Semiconductor Substrate Technology Co ltd, Beijing Qinghe Jingyuan Semiconductor Technology Co ltd filed Critical Jc Innovative Semiconductor Substrate Technology Co ltd
Priority to CN202310913101.7A priority Critical patent/CN116623293B/zh
Publication of CN116623293A publication Critical patent/CN116623293A/zh
Application granted granted Critical
Publication of CN116623293B publication Critical patent/CN116623293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种复合碳化硅衬底及其制备方法和应用，属于半导体技术领域，所述制备方法包括以下步骤：在中间牺牲层的表面两侧制备单晶碳化硅薄层，分别记为第一单晶碳化硅薄层和第二单晶碳化硅薄层，所述第一单晶碳化硅薄层和第二单晶碳化硅薄层分别与所述中间牺牲层键合连接，得到键合组件；在所述键合组件的表面两侧生长多晶碳化硅层，所述多晶碳化硅层中含有游离C相；去除所述键合组件中的中间牺牲层，得到两个所述复合碳化硅衬底。该制备方法可避免多晶碳化硅层和单晶碳化硅薄层之间的接合界面，成功率高，成本低。基于该方法制备的复合碳化硅衬底具有较低的电阻率，多晶碳化硅层和单晶碳化硅薄层之间结合紧密、牢固，可实现工业化生产。

Description

一种复合碳化硅衬底及其制备方法和应用
技术领域
本发明属于半导体技术领域，具体涉及一种复合碳化硅衬底及其制备方法和应用。
背景技术
碳化硅衬底多应用于新能源汽车、光伏、工控、轨交等功率领域的导电型衬底，外延层上制造各类功率器件，或应用于5G通讯、国防等射频领域的半绝缘型衬底，主要用于制造氮化镓射频器件。
碳化硅衬底材料的制备主要包括原料合成、碳化硅晶体生长、晶锭加工、晶棒切割、切割片研磨、研磨片抛光、抛光片清洗等环节，其中制备难点主要是晶体生长和切割研磨抛光环节，是限制碳化硅良率与产能提升的瓶颈。晶体生长环节通常使用物理气相传输法（PVT），其基本原理是将碳化硅粉末加热到2000℃以上，高温升华后气相成分在浓度梯度的作用下进行物质传输，最后在温度较低的碳化硅籽晶表面重结晶，促使晶体长大。但是，该方法的成本较高，限制了碳化硅衬底的大规模应用。
降低碳化硅衬底的成本的一个方法是，将高质量单晶碳化硅层和低质量单晶/多晶碳化硅衬底接合，形成复合碳化硅衬底。其中，接合方式通常采用键合。但是，接合界面有一定的几率存在以下问题：一是接合界面处存在非晶，使得该复合衬底不能制造高质量的器件；二是接合界面会产生额外的电阻，增加了复合衬底的整体电阻率。
因此，如何解决当前复合衬底中的接合界面带来的不利影响，是亟需解决的技术问题。
发明内容
针对现有技术的不足，本发明的目的在于提供一种复合碳化硅衬底及其制备方法和应用。本发明提供的制备方法避免了多晶碳化硅层和单晶碳化硅薄层之间的接合界面，成功率高，成本低。基于该制备方法制备的复合碳化硅衬底具有较低的电阻率，多晶碳化硅层和单晶碳化硅薄层之间结合紧密、牢固，可实现工业化生产。
为达到此发明目的，本发明采用以下技术方案：
第一方面，本发明提供一种复合碳化硅衬底的制备方法，所述制备方法包括以下步骤：
（1）在中间牺牲层的表面两侧制备单晶碳化硅薄层，分别记为第一单晶碳化硅薄层和第二单晶碳化硅薄层，所述第一单晶碳化硅薄层和第二单晶碳化硅薄层分别与所述中间牺牲层键合连接，得到键合组件；
（2）在所述键合组件的表面两侧生长多晶碳化硅层，所述多晶碳化硅层中含有游离C相；
（3）去除所述键合组件中的中间牺牲层，得到两个所述复合碳化硅衬底。
本发明在单晶碳化硅薄层的表面直接生长多晶碳化硅层，多晶碳化硅层和单晶碳化硅薄层之间不存在接合界面，成功率高，成本低。基于该制备方法制备的复合碳化硅衬底具有较低的电阻率，多晶碳化硅层和单晶碳化硅薄层之间结合紧密、牢固，可实现工业化生产。
作为本发明一种优选的技术方案，步骤（1）所述中间牺牲层的材质包括碳、硅、氧化硅、氮化硅或金属硅化物中的任意一种或至少两种的组合。
本发明中，采用的中间牺牲层的材料均是易腐蚀的物质，便于后期去除。
优选地，步骤（1）所述中间牺牲层的厚度为100-10000μm，例如可以是100μm、1000μm、3000μm、5000μm、7000μm、8000μm或10000μm等，优选为300-5000μm。
优选地，步骤（1）所述第一单晶碳化硅薄层和第二单晶碳化硅薄层的厚度独立地为0.1-10μm，例如可以是0.1μm、0.5μm、1μm、2μm、4μm、6μm、8μm或10μm等。
作为本发明一种优选的技术方案，步骤（1）所述键合组件的具体制备方法包括方式一或方式二，所述方式一包括以下步骤：
（a1）在单晶碳化硅层的一面注入离子，形成预埋的弱化层；
（b1）将所述单晶碳化硅层的离子注入面和中间牺牲层的一面进行键合连接；
（c1）施加应力使所述单晶碳化硅层沿所述弱化层断裂，得到待回收层和键合有第一单晶碳化硅薄层的中间牺牲层；
（d1）重复步骤（a1）-（c1），在所述中间牺牲层的另一面键合第二单晶碳化硅薄层，得到所述键合组件；
所述方式二包括以下步骤：
（a2）在第一单晶碳化硅层的一面和第二单晶碳化硅层的一面分别注入离子，形成2个预埋的弱化层；
（b2）将所述第一单晶碳化硅层、第二单晶碳化硅层和中间牺牲层进行键合连接，得到一三明治结构；
（c2）施加应力使所述三明治结构沿2个所述的弱化层断裂，得到所述键合组件。
本发明中，采用方式一制备键合组件，需要前后进行两次弱化层断裂，工序更多，但操作难度小，良品率较高；采用方式二制备键合组件，仅需要进行一次弱化层断裂，工序更小，但操作难度大，良品率较低。可根据生产制造的实际情况选择方式一或方式二。
本发明中，步骤（c1）得到的待回收层，以及步骤（c2）断裂后得到的待回收层，均可以回收利用，降低成本。
优选地，步骤（a1）所述离子和步骤（a2）所述离子独立地包括氢离子和/或氦离子。
优选地，步骤（a1）所述离子和步骤（a2）所述离子的注入深度独立地为0.15-10μm，例如可以是0.15μm、0.5μm、1μm、3μm、5μm、7μm或10μm。
优选地，步骤（c1）所述施加应力和步骤（c2）所述施加应力的方式独立地包括热处理和/或机械分离。
本发明对所述热处理的参数不作具体限定，示例性的，例如可以是在900-1100℃的温度下热处理0.5-2h。
作为本发明一种优选的技术方案，步骤（1）所述中间牺牲层包括中间基板和位于所述中间基板两侧的牺牲层，所述牺牲层分别与所述第一单晶碳化硅薄层和第二单晶碳化硅薄层键合连接，具体步骤采用方式三或方式四进行，所述方式三包括以下步骤：
（a3）在单晶碳化硅层的一面注入离子，形成预埋的弱化层；
（b3）在中间基板的一面生长牺牲层，然后将所述单晶碳化硅层的离子注入面和所述牺牲层的表面进行键合连接；
（c3）施加应力使所述单晶碳化硅层沿所述弱化层断裂，得到待回收层和键合有第一单晶碳化硅薄层的组件；
（d3）重复步骤（a3）-（c3），在所述中间基板的另一面生长的牺牲层表面键合第二单晶碳化硅薄层，得到所述键合组件；
所述方式四包括以下步骤：
（a4）在第一单晶碳化硅层的一面和第二单晶碳化硅层的一面分别注入离子，形成2个预埋的弱化层；
（b4）在中间基板的两面分别生长牺牲层，然后将第一单晶碳化硅层的离子注入面和第二单晶碳化硅层的离子注入面分别与中间基板两面的牺牲层进行键合连接，得到一三明治结构；
（c4）施加应力使所述三明治结构沿2个所述的弱化层断裂，得到所述键合组件。
本发明中，采用方式三或方式四制备键合组件，后续可以采用化学方法对牺牲层进行腐蚀，中间基板可以一起被腐蚀，也可以不被腐蚀，以便重复利用。
优选地，步骤（a3）所述离子和步骤（a4）所述离子独立地包括氢离子和/或氦离子。
优选地，步骤（a3）所述离子和步骤（a4）所述离子的注入深度独立地为0.15-10μm，例如可以是0.15μm、0.5μm、1μm、3μm、5μm、7μm或10μm。
优选地，步骤（c3）所述施加应力和步骤（c4）所述施加应力的方式独立地包括热处理和/或机械分离。
本发明对所述热处理的参数不作具体限定，示例性的，例如可以是在900-1100℃的温度下热处理0.5-2h。
优选地，所述中间基板的材质包括碳化硅、硅或碳中的任意一种或至少两种的组合。
优选地，所述中间基板的厚度为100-10000μm，例如可以是100μm、1000μm、3000μm、5000μm、7000μm、8000μm或10000μm等，优选为300-5000μm。
优选地，所述牺牲层的材质包括碳、硅、氧化硅、氮化硅或金属硅化物中的任意一种或至少两种的组合。
优选地，所述牺牲层的厚度为0.1-10μm，例如可以是0.1μm、0.5μm、1μm、2μm、4μm、6μm、8μm或10μm等。
作为本发明一种优选的技术方案，步骤（2）所述多晶碳化硅层中掺杂N元素。
优选地，所述多晶碳化硅层中，N元素的掺杂浓度为1×1018-1×1021/cm3，例如可以是1×1018/cm3、5×1018/cm3、1×1019/cm3、5×1019/cm3、1×1020/cm3、5×1020/cm3或1×1021/cm3等。
优选地，所述掺杂N元素的原料包括氮气和/或氨气，优选为氮气。
优选地，所述掺杂N元素的原料和所述多晶碳化硅层生长的原料中，氮硅原子比为(0.7-1):1，例如可以是0.7、0.75、0.8、0.85、0.9、0.95或1等，优选为(0.85-1):1。
作为本发明一种优选的技术方案，步骤（2）所述多晶碳化硅层采用方式五或方式六进行生长，所述方式五的具体步骤包括：
在键合组件的表面两侧沉积多晶碳化硅层，所述多晶碳化硅层中含有均匀分布的游离C相；
所述方式六的具体步骤包括：
在键合组件的表面两侧先生长过渡层，再生长均质层，得到所述多晶碳化硅层。
本发明中，采用方式五直接生长具有均匀分布的游离C相的多晶碳化硅层，工艺简单，但单晶碳化硅薄层和多晶碳化硅层之间的结合强度较低；采用方式六先生长过渡层，过渡层中沿着靠近均质层的方向游离C相逐渐增加，工艺更复杂，但单晶碳化硅层和多晶碳化硅之间的结合质量更好。
优选地，所述多晶碳化硅层生长的方法包括化学气相沉积法。
优选地，所述多晶碳化硅层生长的原料包括同时含硅元素和碳元素的化合物，或者包括硅源和碳源组合的化合物。
优选地，所述同时含硅元素和碳元素的化合物包括三氯甲基硅烷和/或甲基硅烷。
优选地，所述硅源包括气态硅源或液态硅源。
优选地，所述液态硅源包括四氯化硅和/或三氯氢硅。
需要说明的是，四氯化硅和三氯氢硅在常温常压下为液体，故在气相沉积过程中需要通过载气进行传输，具体为：通过采用载气鼓泡方法，将常温下呈现液态的四氯化硅或三氯氢硅转变为蒸汽，随着载气进行传输。
本发明对载气的种类不作具体限定，示例性的，例如可以是氢气。
优选地，所述气态硅源包括二氯氢硅。
优选地，所述多晶碳化硅层生长的原料还包括稀释气，所述稀释气包括氢气和/或氩气，优选为氢气。
优选地，所述碳源包括甲烷、乙烯或丙烷中的任意一种或至少两种的组合，优选为乙烯。
优选地，所述过渡层的厚度为0.05-60μm，例如可以是0.05μm、0.1μm、1μm、5μm、10μm、20μm、30μm、40μm、50μm或60μm等，优选为0.5-30μm。
本发明中，若过渡层的厚度过小，则制造难度大，过渡层局部的厚度不均匀会导致游离C相直接和单晶碳化硅薄层结合，影响多晶层和单晶碳化硅薄层的结合质量；若过渡层的厚度过大，则过渡层的电阻率较高，其占复合碳化硅衬底的总厚度的比例过大，会增加复合衬底的整体电阻率。
作为本发明一种优选的技术方案，所述方式五中，稀释气中的氢元素和硅源中的硅元素的原子比，或稀释气中的氩元素和硅源中的硅元素的原子比独立地为(3-10):1，例如可以是3:1、4:1、5:1、6:1、7:1、8:1、9:1或10:1等，优选为(6-10):1。
优选地，所述方式五中，碳源和硅源的碳硅原子比为(2.5-5):1，例如可以是2.5:1、3:1、3.5:1、4:1、4.5:1或5:1等，优选为(4-5):1。
优选地，所述方式五中，沉积的温度为1400-1600℃，例如可以是1400℃、1450℃、1500℃、1550℃或1600℃等，优选为1500-1600℃。
优选地，所述方式五中，沉积多晶碳化硅层时的腔体压力为10-40KPa，例如可以是10KPa、20KPa、30KPa或40KPa等，优选为20-40KPa。
优选地，所述方式六中，生长过渡层的具体步骤包括：先采用工艺参数A，然后逐渐过渡到工艺参数B，使得过渡层中形成的游离C相沿着远离键合组件的方向逐渐增加。
优选地，从所述工艺参数A过渡至所述工艺参数B的具体方式如下：每隔1-30min，调整一次碳硅原子比、腔体温度和腔体压力。
优选地，所述工艺参数A中，碳硅原子比小于2.5或大于5，例如可以是2、1.5、1、5.5、6或6.5等，腔体温度小于1400℃或大于1600℃，例如可以是1300℃、1200℃、1100℃、1000℃、1700℃、1800℃、1900℃或2000℃等，腔体压力小于10KPa或大于40KPa，例如可以是5KPa、1KPa、45KPa、50KPa或55KPa等。
优选地，所述工艺参数B中，碳硅原子比为2.5-5，腔体温度为1400-1600℃，腔体压力为10-40KPa。
优选地，所述生长均质层的过程中，采用所述工艺参数B进行生长。
第二方面，本发明提供一种采用如第一方面所述的制备方法制备得到的复合碳化硅衬底，所述复合碳化硅衬底包括多晶碳化硅层和第一单晶碳化硅薄层，或者包括多晶碳化硅层和第二单晶碳化硅薄层，所述多晶碳化硅层中含有游离C相；
优选地，所述多晶碳化硅层的厚度为50-800μm，例如可以是50μm、100μm、200μm、300μm、400μm、500μm、600μm、700μm或800μm等，优选为300-600μm。
优选地，所述单晶碳化硅薄层的厚度为0.1-10μm，例如可以是0.1μm、0.5μm、1μm、2μm、4μm、6μm、8μm或10μm等。
优选地，所述单晶碳化硅薄层的电阻率为0.01-0.03Ω∙cm，例如可以是0.01Ω∙cm、0.015Ω∙cm、0.02Ω∙cm、0.025Ω∙cm或0.03Ω∙cm等。
优选地，所述游离C相为石墨结构。
作为本发明一种优选的技术方案，所述多晶碳化硅层中掺杂有N元素。
优选地，所述多晶碳化硅层中含有均匀分布的游离C相，或者所述多晶碳化硅层沿着远离所述单晶碳化硅薄层的方向依次包括过渡层和均质层；
所述过渡层沿着远离所述单晶碳化硅薄层的方向，游离C相逐渐增加，所述均质层中含有均匀分布的游离C相；
所述过渡层中，靠近所述单晶碳化硅薄层的一侧不含游离C相，远离所述单晶碳化硅薄层的一侧含有均匀分布的游离C相；
所述均质层中含有均匀分布的游离C相。
优选地，所述含有均匀分布的游离C相的多晶碳化硅层中，电阻率小于0.01Ω∙cm，例如可以是0.008Ω∙cm、0.006Ω∙cm、0.004Ω∙cm、0.002Ω∙cm或0.001Ω∙cm等。
优选地，所述过渡层中，靠近所述单晶碳化硅薄层的一侧的电阻率大于0.05Ω∙cm，例如可以是0.06Ω∙cm、0.08Ω∙cm、0.1Ω∙cm、0.12Ω∙cm或0.14Ω∙cm等，远离所述单晶碳化硅薄层的另一侧的电阻率小于0.01Ω∙cm，例如可以是0.008Ω∙cm、0.006Ω∙cm、0.004Ω∙cm、0.002Ω∙cm或0.001Ω∙cm等。
优选地，所述均质层的电阻率小于0.01Ω∙cm，例如可以是0.008Ω∙cm、0.006Ω∙cm、0.004Ω∙cm、0.002Ω∙cm或0.001Ω∙cm等。
第三方面，本发明提供一种半导体器件，所述半导体器件包括如第二方面所述的复合碳化硅衬底。
本发明所述的数值范围不仅包括上述列举的点值，还包括没有列举出的上述数值范围之间的任意的点值，限于篇幅及出于简明的考虑，本发明不再穷尽列举所述范围包括的具体点值。
相对于现有技术，本发明具有以下有益效果：
（1）本发明提供的制备方法避免了多晶碳化硅层和单晶碳化硅薄层之间的接合界面，成功率高，成本低。
（2）基于本发明提供的制备方法制备的复合碳化硅衬底具有较低的电阻率，多晶碳化硅层和单晶碳化硅薄层之间结合紧密、牢固，可实现工业化生产。
附图说明
图1为本发明实施例1制备的复合碳化硅衬底的结构示意图。
图2为本发明实施例1制备复合碳化硅衬底的工艺流程图。
图3为本发明实施例1制备键合组件的工艺流程图。
图4为本发明实施例2制备键合组件的工艺流程图。
图5为本发明实施例3制备复合碳化硅衬底的工艺流程图。
图6为本发明实施例3制备键合组件的工艺流程图。
图7为本发明实施例4制备键合组件的工艺流程图。
图8为本发明实施例5制备的复合碳化硅衬底的结构示意图。
图9为本发明实施例5制备键合组件的工艺流程图。
图10为本发明实施例6制备复合碳化硅衬底的工艺流程图。
其中，1-单晶碳化硅薄层；10-单晶碳化硅层；10'-待回收层；11-第一单晶碳化硅薄层；12-第二单晶碳化硅薄层；2-中间牺牲层；21-中间基板；22-牺牲层；3-多晶碳化硅层；31-过渡层；32-均质层；4-弱化层。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
实施例1
本实施例提供了一种复合碳化硅衬底的制备方法，其工艺流程图如图2所示，所述制备方法包括以下步骤：
（1）在厚度为5000μm的中间牺牲层2（材质为硅）的表面两侧制备单晶碳化硅薄层1，分别记为第一单晶碳化硅薄层11和第二单晶碳化硅薄层12，厚度均为5μm，电阻率均为0.02Ω∙cm，所述第一单晶碳化硅薄层11和第二单晶碳化硅薄层12分别与所述中间牺牲层2键合连接，得到键合组件，具体方法如图3所示，包括以下步骤：
（a1）在单晶碳化硅层10的一个表面进行氢离子注入，被电场加速的氢离子进入到距离注入面5.5μm的位置，形成预埋的弱化层4；
（b1）将所述单晶碳化硅层10的离子注入面和中间牺牲层2的一面进行键合连接；
（c1）在950℃下进行1.5h的热处理，使所述单晶碳化硅层10沿所述弱化层4断裂，得到待回收层10'和键合有第一单晶碳化硅薄层11的中间牺牲层2；
（d1）重复步骤（a1）-（c1），在所述中间牺牲层2的另一面键合第二单晶碳化硅薄层12，得到所述键合组件；
（2）在所述键合组件的两个表面同时进行化学气相沉积，使得在两个表面上分别生长一层多晶碳化硅层3，厚度均为400μm，所述多晶碳化硅层3中含有均匀分布的游离C相（石墨结构），且多晶碳化硅层3中掺杂有浓度为5×1020/cm3的N元素，电阻率为0.005Ω∙cm，具体的生长步骤包括：
将所述键合组件放置于化学气相沉积的反应腔室内，在腔体温度为1500℃、腔体压力为25KPa的条件下，向反应腔体通入三氯氢硅、乙烯（碳硅原子比为3.5:1）、氮气（氮硅原子比为0.85:1）和稀释气（即氢气，氢硅原子比为6:1），其中，三氯氢硅通过载气鼓泡方法由液态转变为蒸汽，随着载气进行传输，载气为氢气；
（3）采用氢氟酸、硝酸的混合溶液（体积比为1:1），去除键合组件中的中间牺牲层2，研磨、抛光后得到所述复合碳化硅衬底。
图1示出了本实施例制备的复合碳化硅衬底的结构示意图。
实施例2
本实施例与实施例1的不同之处为，步骤（1）制备键合组件的方法如图4所示，其具体方法包括：
（a2）分别在两个单晶碳化硅层10的一个表面注入氢离子，被电场加速的氢离子进入到距离注入面5.5μm的位置，形成2个预埋的弱化层4；
（b2）将两个单晶碳化硅层10的离子注入面和中间牺牲层2的两侧表面分别进行键合连接，得到一三明治结构；
（c2）在1000℃下进行1h的热处理，使得所述三明治结构沿2个所述的弱化层4断裂，得到键合组件。
其余制备方法和参数与实施例1保持一致。
实施例3
本实施例提供了一种复合碳化硅衬底的制备方法，其工艺流程图如图5所示，所述制备方法包括以下步骤：
（1）在中间牺牲层2的表面两侧制备单晶碳化硅薄层1，分别记为第一单晶碳化硅薄层11和第二单晶碳化硅薄层12，厚度均为10μm，电阻率均为0.01Ω∙cm，所述中间牺牲层2包括厚度为1000μm的中间基板21（材质为碳化硅）和位于所述中间基板21两侧的厚度均为5μm的牺牲层22（材质均为硅），所述牺牲层22分别与所述第一单晶碳化硅薄层11和第二单晶碳化硅薄层12键合连接，得到键合组件，具体方法如图6所示，包括以下步骤：
（a3）在单晶碳化硅层10的一个表面注入氢离子，被电场加速的氢离子进入到距离注入面11μm的位置，形成预埋的弱化层4；
（b3）在中间基板21的一个表面生长牺牲层22，然后将所述单晶碳化硅层10的离子注入面和所述牺牲层22的表面进行键合连接；
（c3）在1050℃下进行0.5h的热处理，使所述单晶碳化硅层10沿所述弱化层4断裂，得到待回收层10'和键合有第一单晶碳化硅薄层11的组件；
（d3）重复步骤（a3）-（c3），在所述中间基板21的另一表面生长牺牲层22，并键合第二单晶碳化硅薄层12，得到所述键合组件；
（2）在所述键合组件的两个表面同时进行化学气相沉积，使得在两个表面上分别生长一层多晶碳化硅层3，厚度均为100μm，所述多晶碳化硅层3中含有均匀分布的游离C相（石墨结构），且多晶碳化硅层3中掺杂有浓度为1×1018/cm3的N元素，电阻率为0.008Ω∙cm，具体的生长步骤包括：
将所述键合组件放置于化学气相沉积的反应腔室内，在腔体温度为1400℃、腔体压力为10KPa的条件下，向反应腔体通入三氯氢硅、丙烷（碳硅原子比为2.5:1）、氮气（氮硅原子比为0.7:1）和稀释气（即氢硅原子比为3:1），其中，三氯氢硅通过鼓泡方法由液态转变为蒸汽，随着载气进行传输，载气为氢气；
（3）采用氢氟酸、硝酸的混合溶液（体积比为1:1），去除键合组件中的中间牺牲层2，研磨、抛光后得到所述复合碳化硅衬底。
实施例4
本实施例与实施例3的不同之处为，步骤（1）制备键合组件的方法如图7所示，具体方法包括：
（a4）分别在两个单晶碳化硅层10的一个表面注入氢离子，被电场加速的氢离子进入到距离注入面11μm的位置，形成2个预埋的弱化层4；
（b4）在中间基板21的两面分别生长牺牲层22，然后将第一单晶碳化硅层10的离子注入面和第二单晶碳化硅层10的离子注入面分别与中间基板21两面的牺牲层22进行键合连接，得到一三明治结构；
（c4）在1050℃下进行0.5h的热处理，使得所述三明治结构沿2个所述的弱化层4断裂，得到键合组件。
其余制备方法和参数与实施例3保持一致。
实施例5
本实施例提供了一种复合碳化硅衬底的制备方法，所述制备方法包括以下步骤：
（1）在厚度为10000μm的中间牺牲层2（材质为碳）的表面两侧制备单晶碳化硅薄层1，分别记为第一单晶碳化硅薄层11和第二单晶碳化硅薄层12，厚度均为1μm，电阻率均为0.03Ω∙cm，所述第一单晶碳化硅薄层11和第二单晶碳化硅薄层12分别与所述中间牺牲层2键合连接，得到键合组件，具体方法如图9所示，包括以下步骤：
（a1）在单晶碳化硅层10的一个表面进行氢离子注入，被电场加速的氢离子进入到距离注入面1.2μm的位置，形成预埋的弱化层4；
（b1）将所述单晶碳化硅层10的离子注入面和中间牺牲层2的一面进行键合连接；
（c1）在900℃下进行1.5h的热处理，使所述单晶碳化硅层10沿所述弱化层4断裂，得到待回收层10'和键合有第一单晶碳化硅薄层11的中间牺牲层2；
（d1）重复步骤（a1）-（c1），在所述中间牺牲层2的另一面键合第二单晶碳化硅薄层12，得到所述键合组件；
（2）在所述键合组件的表面两侧先生长厚度为30μm的过渡层31，再生长厚度为320μm的均质层32，得到所述多晶碳化硅层3，所述多晶碳化硅层3中掺杂有浓度为1×1021/cm3的N元素，具体步骤包括：
（i）通过化学气相沉积法，即先采用工艺参数A，然后每隔10min调整一次工艺参数，经过6次调整后变为工艺参数B，制得过渡层31，所述过渡层31沿着远离所述单晶碳化硅薄层1的方向，游离C相逐渐增加，且靠近所述单晶碳化硅薄层1的一侧不含游离C相，电阻率为0.1Ω∙cm，远离所述单晶碳化硅薄层1的一侧含有均匀分布的游离C相，电阻率为0.005Ω∙cm；
其中，工艺参数A中，碳硅原子比为2:1，腔体温度为1300℃，腔体压力为5KPa；工艺参数B中，碳硅原子比为5:1，腔体温度为1600℃，腔体压力为40KPa；
（ii）通过化学气相沉积法，即采用所述工艺参数B，在所述过渡层31上生长均质层32，所述均质层32中含有均匀分布的游离C相，电阻率为0.005Ω∙cm；
（3）通入温度为1000℃的热空气，使得碳氧化为二氧化碳，去除键合组件中的中间牺牲层2，研磨、抛光后得到所述复合碳化硅衬底。
图8示出了本实施例制备的复合碳化硅衬底的结构示意图。
实施例6
本实施例与实施例5的不同之处为，步骤（1）制备键合组件的制备方法包括：
（a4）分别在两个单晶碳化硅层10的一个表面注入氢离子，被电场加速的氢离子进入到距离注入面1.2μm的位置，形成2个预埋的弱化层4；
（b4）在中间基板21的两面分别生长牺牲层22，然后将第一单晶碳化硅层10的离子注入面和第二单晶碳化硅层10的离子注入面分别与中间基板21两面的牺牲层22进行键合连接，得到一三明治结构；
（c4）在900℃下进行1.5h的热处理，使得所述三明治结构沿2个所述的弱化层4断裂，得到键合组件。
其余制备方法和参数与实施例5保持一致。
图10示出了本实施例制备复合碳化硅衬底的工艺流程图。
实施例7
本实施例与实施例5的不同之处为，通过调整过渡层31沉积的时间，使得过渡层31的厚度为0.02μm。
其余制备方法和参数与实施例7保持一致。
实施例8
本实施例与实施例5的不同之处为，通过调整过渡层31沉积的时间，使得过渡层31的厚度为65μm。
其余制备方法和参数与实施例7保持一致。
实施例9
本实施例与实施例1的不同之处为，步骤（2）中不添加氮气，即不对多晶碳化硅层3中进行N掺杂。
其余制备方法和参数与实施例1保持一致。
对比例1
本实施例与实施例1的不同之处为，步骤（2）中碳硅原子比为5.5:1。
其余制备方法和参数与实施例1保持一致。
对比例2
本对比例与实施例1的不同之处为，所述多晶碳化硅层3中不含游离C相，即步骤（2）中碳硅原子比为2:1。
其余制备方法和参数与实施例1保持一致。
对比例3
本对比例与实施例1的不同之处为，不进行步骤（1），而是直接在中间牺牲层2上沉积多晶碳化硅层3。
其余制备方法和参数与实施例1保持一致。
对比例4
本对比例与实施例1的不同之处为，不进行步骤（2），而是得到键合组件后，直接去除中间牺牲层2。
其余制备方法和参数与实施例1保持一致。
对比例5
本对比例提供了一种复合碳化硅衬底，包括厚度为5μm的单晶碳化硅薄层和与所述单晶碳化硅薄层键合连接的厚度为400μm的多晶碳化硅层，单晶碳化硅薄层的电阻率为0.02Ω∙cm，多晶碳化硅层含有均匀分布的游离C相（石墨结构），且多晶碳化硅层中掺杂有浓度为5×1020/cm3的N元素，电阻率为0.005Ω∙cm，具体步骤包括：
（1）准备厚度为350μm的单晶碳化硅衬底和厚度为400μm的多晶碳化硅衬底；
（2）在单晶碳化硅衬底的一个表面进行氢离子注入，被电场加速的氢离子进入到距离注入面5.1μm的位置，形成预埋的弱化层；
（3）将所述单晶碳化硅衬底的离子注入面和多晶碳化硅衬底的一面进行键合连接；
（4）在900℃下进行1.5h的热处理，使所述单晶碳化硅衬底沿所述弱化层断裂，得到键合有单晶碳化硅薄层的多晶碳化硅衬底；
（5）对单晶碳化硅薄层的表面进行抛光，得到所述复合碳化硅衬底。
性能测试
对实施例1-9和对比例1-5制备的复合碳化硅衬底进行电阻率测试、单晶碳化硅薄层和多晶碳化硅层之间的结合强度测试。
电阻率测试方法：利用非接触式涡流法方阻仪对复合衬底的5个采样点（中央1个采样点、边缘4个均布的采样点）进行电阻率测试，并将上述5个电阻率值的平均值作为复合衬底的电阻率。
结合强度测试方法：采用一维拉伸法测量单晶层和多晶层之间的结合强度。
测试结果如表1所示。
表1
分析：
由上表可知，本发明提供的制备方法可以有效降低复合碳化硅衬底的电阻率，多晶碳化硅层和单晶碳化硅薄层之间结合紧密、牢固，可实现工业化生产。
由实施例1与实施例5的数据可知，若在键合组件的表面先生长过渡层，再生长均质层，则单晶碳化硅层和多晶碳化硅层之间的结合强度有所提高，复合衬底的整体电阻率有所增加，但仍然满足后续器件制造的要求。
由实施例5与实施例7-8的数据结果可知，过渡层的厚度过小，则制造难度大，过渡层局部的厚度不均匀会导致游离C相直接和单晶碳化硅薄层结合，单晶碳化硅层和多晶碳化硅层之间的结合强度明显降低；过渡层的厚度过大，则过渡层的电阻率较高，其占复合碳化硅衬底的总厚度的比例过大，复合衬底的整体电阻率显著增加，不能满足后续器件制造的要求。
由实施例1与实施例9的数据结果可知，若不对多晶碳化硅层中进行N掺杂，则多晶碳化硅层的电阻率会增加，从而复合衬底的整体电阻率有所增加。
由实施例1与对比例1的数据结果可知，若碳硅原子比过大，则多晶碳化硅层中会产生团聚的大尺寸石墨，大大降低单晶碳化硅层和多晶碳化硅层的结合强度。
由实施例1与对比例2的数据结果可知，若多晶碳化硅层中不含游离C相，则多晶碳化硅层的电阻率过高，从而导致复合衬底的整体电阻率大幅增加，不能满足制造半导体器件的电阻率要求。
由实施例1与对比例3的数据结果可知，若直接在中间牺牲层上沉积多晶碳化硅层，最后只能得到多晶碳化硅衬底，无法用于半导体器件的制造。
由实施例1与对比例4的数据结果可知，若得到键合组件后，直接去除中间牺牲层，单晶碳化硅薄层由于厚度太小变得非常易碎，难以操作，无法进行后续的多晶碳化硅层的沉积，不能得到任何衬底。
由实施例1与对比例5的数据结果可知，在单晶碳化硅层上直接生长多晶碳化硅层，两者之间的结合强度明显大于通过键合方式连接的复合衬底。
申请人声明，本发明通过上述实施例来说明本发明的工艺方法，但本发明并不局限于上述工艺步骤，即不意味着本发明必须依赖上述工艺步骤才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

Claims (9)

1.一种复合碳化硅衬底的制备方法，其特征在于，所述制备方法包括以下步骤：
（1）在中间牺牲层的表面两侧制备单晶碳化硅薄层，分别记为第一单晶碳化硅薄层和第二单晶碳化硅薄层，所述第一单晶碳化硅薄层和第二单晶碳化硅薄层分别与所述中间牺牲层键合连接，得到键合组件；
（2）在所述键合组件的表面两侧生长多晶碳化硅层，所述多晶碳化硅层中含有游离C相；
（3）去除所述键合组件中的中间牺牲层，得到两个所述复合碳化硅衬底；
步骤（2）所述多晶碳化硅层采用方式五或方式六进行生长，所述方式五的具体步骤包括：
在键合组件的表面两侧直接沉积多晶碳化硅层，所述多晶碳化硅层中含有均匀分布的游离C相；
所述方式六的具体步骤包括：
在键合组件的表面两侧先生长过渡层，再生长均质层，得到所述多晶碳化硅层；
所述多晶碳化硅层生长的原料包括同时含硅元素和碳元素的化合物，或者包括硅源和碳源组合的化合物；
所述多晶碳化硅层生长的原料还包括稀释气，所述稀释气包括氢气和/或氩气；
所述过渡层的厚度为0.05-60μm；
所述过渡层沿着远离所述单晶碳化硅薄层的方向，游离C相逐渐增加，所述均质层中含有均匀分布的游离C相。
2.根据权利要求1所述的制备方法，其特征在于，步骤（1）所述中间牺牲层的材质包括碳、硅、氧化硅、氮化硅或金属硅化物中的任意一种或至少两种的组合；
步骤（1）所述中间牺牲层的厚度为100-10000μm；
步骤（1）所述第一单晶碳化硅薄层和第二单晶碳化硅薄层的厚度独立地为0.1-10μm。
3.根据权利要求1所述的制备方法，其特征在于，步骤（1）所述键合组件的具体制备方法包括方式一或方式二，所述方式一包括以下步骤：
（a1）在单晶碳化硅层的一面注入离子，形成预埋的弱化层；
（b1）将所述单晶碳化硅层的离子注入面和中间牺牲层的一面进行键合连接；
（c1）施加应力使所述单晶碳化硅层沿所述弱化层断裂，得到待回收层和键合有第一单晶碳化硅薄层的中间牺牲层；
（d1）重复步骤（a1）-（c1），在所述中间牺牲层的另一面键合第二单晶碳化硅薄层，得到所述键合组件；
所述方式二包括以下步骤：
（a2）在第一单晶碳化硅层的一面和第二单晶碳化硅层的一面分别注入离子，形成2个预埋的弱化层；
（b2）将所述第一单晶碳化硅层、第二单晶碳化硅层和中间牺牲层进行键合连接，得到一三明治结构；
（c2）施加应力使所述三明治结构沿2个所述的弱化层断裂，得到所述键合组件。
4.根据权利要求1所述的制备方法，其特征在于，步骤（1）所述中间牺牲层包括中间基板和位于所述中间基板两侧的牺牲层，所述牺牲层分别与所述第一单晶碳化硅薄层和第二单晶碳化硅薄层键合连接，具体步骤采用方式三或方式四进行，所述方式三包括以下步骤：
（a3）在单晶碳化硅层的一面注入离子，形成预埋的弱化层；
（b3）在中间基板的一面生长牺牲层，然后将所述单晶碳化硅层的离子注入面和所述牺牲层的表面进行键合连接；
（c3）施加应力使所述单晶碳化硅层沿所述弱化层断裂，得到待回收层和键合有第一单晶碳化硅薄层的组件；
（d3）重复步骤（a3）-（c3），在所述中间基板的另一面生长的牺牲层表面键合第二单晶碳化硅薄层，得到所述键合组件；
所述方式四包括以下步骤：
（a4）在第一单晶碳化硅层的一面和第二单晶碳化硅层的一面分别注入离子，形成2个预埋的弱化层；
（b4）在中间基板的两面分别生长牺牲层，然后将第一单晶碳化硅层的离子注入面和第二单晶碳化硅层的离子注入面分别与中间基板两面的牺牲层进行键合连接，得到一三明治结构；
（c4）施加应力使所述三明治结构沿2个所述的弱化层断裂，得到所述键合组件。
5.根据权利要求1所述的制备方法，其特征在于，步骤（2）所述多晶碳化硅层中掺杂N元素；
所述多晶碳化硅层中，N元素的掺杂浓度为1×1018-1×1021/cm3；
所述掺杂N元素的原料包括氮气和/或氨气。
6.根据权利要求1所述的制备方法，其特征在于，所述方式五中，稀释气中的氢元素和硅源中的硅元素的原子比，或稀释气中的氩元素和硅源中的硅元素的原子比独立地为(3-10):1；
所述方式五中，碳源和硅源的碳硅原子比为(2.5-5):1；
所述方式五中，沉积的温度为1400-1600℃；
所述方式五中，沉积多晶碳化硅层时的腔体压力为10-40KPa；
所述方式六中，生长过渡层的具体步骤包括：先采用工艺参数A，然后逐渐过渡到工艺参数B，使得过渡层中形成的游离C相沿着远离键合组件的方向逐渐增加；
所述工艺参数A中，碳硅原子比小于2.5或大于5，腔体温度小于1400℃或大于1600℃，腔体压力小于10KPa或大于40KPa；
所述工艺参数B中，碳硅原子比为2.5-5，腔体温度为1400-1600℃，腔体压力为10-40KPa；
所述生长均质层的过程中，采用所述工艺参数B进行生长。
7.一种采用如权利要求1-6任一项所述的制备方法制备得到的复合碳化硅衬底，其特征在于，所述复合碳化硅衬底包括多晶碳化硅层和单晶碳化硅薄层，所述单晶碳化硅薄层为第一单晶碳化硅薄层或第二单晶碳化硅薄层，所述多晶碳化硅层中含有游离C相；
所述游离C相为石墨结构。
8.根据权利要求7所述的复合碳化硅衬底，其特征在于，所述多晶碳化硅层中掺杂有N元素；
所述多晶碳化硅层中含有均匀分布的游离C相，或者所述多晶碳化硅层沿着远离所述单晶碳化硅薄层的方向依次包括过渡层和均质层；
所述过渡层中，靠近所述单晶碳化硅薄层的一侧不含游离C相，远离所述单晶碳化硅薄层的一侧含有均匀分布的游离C相；
所述均质层中含有均匀分布的游离C相。
9.一种半导体器件，其特征在于，所述半导体器件包括如权利要求7或8所述的复合碳化硅衬底。
CN202310913101.7A 2023-07-25 2023-07-25 一种复合碳化硅衬底及其制备方法和应用 Active CN116623293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310913101.7A CN116623293B (zh) 2023-07-25 2023-07-25 一种复合碳化硅衬底及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310913101.7A CN116623293B (zh) 2023-07-25 2023-07-25 一种复合碳化硅衬底及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN116623293A CN116623293A (zh) 2023-08-22
CN116623293B true CN116623293B (zh) 2023-10-13

Family

ID=87592474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310913101.7A Active CN116623293B (zh) 2023-07-25 2023-07-25 一种复合碳化硅衬底及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN116623293B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN107488043A (zh) * 2016-06-12 2017-12-19 中国科学院宁波材料技术与工程研究所 多层复合膜、其制备方法以及作为碳化硅及其复合材料连接材料的应用
JP2021020827A (ja) * 2019-07-26 2021-02-18 住友金属鉱山株式会社 炭化ケイ素積層体の製造方法
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN115662881A (zh) * 2022-12-21 2023-01-31 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法
CN115961342A (zh) * 2022-12-12 2023-04-14 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022100072A1 (de) * 2022-01-03 2023-07-06 Infineon Technologies Ag Verfahren zum herstellen einer metallsilicidschicht oberhalb eines siliciumcarbidsubstrats und halbleitervorrichtung, die eine metallsilicidschicht umfasst

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2014229842A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN107488043A (zh) * 2016-06-12 2017-12-19 中国科学院宁波材料技术与工程研究所 多层复合膜、其制备方法以及作为碳化硅及其复合材料连接材料的应用
JP2021020827A (ja) * 2019-07-26 2021-02-18 住友金属鉱山株式会社 炭化ケイ素積層体の製造方法
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN115961342A (zh) * 2022-12-12 2023-04-14 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法
CN115662881A (zh) * 2022-12-21 2023-01-31 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吕振林,高积强,王红洁,金志浩.添加元素对反应烧结碳化硅导电特性的影响.西安交通大学学报.2000,(第02期),全文. *

Also Published As

Publication number Publication date
CN116623293A (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
KR20120001606A (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
EP2072646A1 (en) Process for producing single crystal of silicon carbide
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
CN115088063A (zh) 用于制造包括位于由SiC制成的载体衬底上的由单晶SiC制成的薄层的复合结构的方法
CN102140680A (zh) 氮化镓单晶的制备方法
CN116623293B (zh) 一种复合碳化硅衬底及其制备方法和应用
CN108511322A (zh) 一种在二维石墨衬底上制备GaN薄膜的方法
KR100288473B1 (ko) 단결정탄화규소 및 그 제조방법
CN115161767B (zh) 一种(100)/(111)取向复合的高性能金刚石半导体的制备方法
CN114481307B (zh) 一种SiC单晶衬底及其制备方法与应用
CN116623297B (zh) 一种碳化硅复合衬底及其制备方法和应用
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
CN111584344A (zh) 一种GeSn和SiGeSn合金材料及其外延方法
CN110164811A (zh) 一种碳化硅衬底循环使用的方法和GaN HEMT器件的制作方法
Chang et al. A GeSi-buffer structure for growth of high-quality GaAs epitaxial layers on a Si substrate
CN113053735B (zh) BxAlyGa(1-x-y)N自支撑单晶衬底及其制备方法
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
CN114525582B (zh) 一种单晶金刚石及制备方法
CN215680607U (zh) 一种复合半导体衬底
WO2023058355A1 (ja) ヘテロエピタキシャル膜の作製方法
CN118109900A (zh) 一种金刚石氮化铝异质结外延材料制备方法
Wang et al. Interface characteristics of InP/Si heterojunction fabricated by low-temperature wafer bonding based on microcrystalline Ge interlayer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant