CN116610279A - 数据传输接口、方法、装置、电子设备及计算机存储介质 - Google Patents

数据传输接口、方法、装置、电子设备及计算机存储介质 Download PDF

Info

Publication number
CN116610279A
CN116610279A CN202310565807.9A CN202310565807A CN116610279A CN 116610279 A CN116610279 A CN 116610279A CN 202310565807 A CN202310565807 A CN 202310565807A CN 116610279 A CN116610279 A CN 116610279A
Authority
CN
China
Prior art keywords
signal
transmission
data
clock signal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310565807.9A
Other languages
English (en)
Inventor
熊立双
王傅磊
刘顺
刘�东
姚炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202310565807.9A priority Critical patent/CN116610279A/zh
Publication of CN116610279A publication Critical patent/CN116610279A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)

Abstract

本申请实施例提供了一种数据传输接口、方法、装置、电子设备及计算机存储介质，其中数据传输接口包括：第一时钟线，用于传输帧时钟信号，帧时钟信号用于指示每一帧传输信号的起始位，传输信号包括数据信号和控制信号；第二时钟线，用于传输位时钟信号，其中，位时钟信号的上升沿和下降沿中的一个用于指示传输信号为数据信号，另一个用于指示传输信号为控制信号；数据线，用于传输传输信号，传输信号中包括交替存在的数据信号和控制信号。本申请实施例提供的数据传输接口既可以传输数据信号又可以传输控制信号，从而在需要进行数据信号和控制信号传输时，仅占用一个数据传输接口即可，能够显著减少数据传输所占用的接口资源。

Description

数据传输接口、方法、装置、电子设备及计算机存储介质
技术领域
本申请实施例涉及数据传输领域，尤其涉及一种数据传输接口、方法、装置、电子设备及计算机存储介质。
背景技术
数字数据的采集、处理和传输是多媒体技术的重要组成部分。面对不同的需求，数字信号会有不同的处理方法和格式。数据传输接口协议便定义了数据的传输格式，按照传输信号的种类，数据传输接口可分为控制接口和数据接口。各设备制造商可按照数据传输接口协议的标准生产应用于各种设备的数据传输接口，以满足不同的数据传输需求。
但是，现有的大部分数据传输接口只是能单独处理数据信号或数据传输接口，而不能既用于处理数据传输接口又用于处理数据传输接口，例如IIS接口和IIC接口等。所以，一个音频***内往往需要集成两套数据传输接口，用来分别进行数据信号和控制信号的传输，所占端口资源较多，成本较高。
因此，亟需一种新的数据传输接口，在需要进行数据信号和控制信号传输时减少数据传输占用的接口资源。
发明内容
有鉴于此，本申请实施例提供一种数据传输的方案，以至少部分解决上述问题。
根据本申请实施例的第一方面，提供了一种数据传输接口，包括：第一时钟线，用于传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；第二时钟线，用于传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；数据线，用于传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
可选地，本申请任意实施例中，所述数据线用于传输多个音频通道对应的所述传输信号，每个所述音频通道占用的所述位时钟信号的周期数量相同。
可选地，本申请任意实施例中，若所述传输信号符合标准IIS格式，且所述多个音频通道包括左通道和右通道，则：
所述帧时钟信号的低电平用于指示所述传输信号为所述左通道对应的所述传输信号，所述帧时钟信号的高电平用于指示所述传输信号为所述右通道对应的所述传输信号；其中，所述帧时钟信号的下降沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位；
若所述传输信号符合左对齐IIS格式或右对齐IIS格式，且所述多个音频通道包括左通道和右通道，则：
所述帧时钟信号的高电平用于指示所述传输信号为所述左通道对应的所述传输信号，所述帧时钟信号的低电平用于指示所述传输信号为所述右通道对应的所述传输信号；其中，所述帧时钟信号的上升沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位。
可选地，本申请任意实施例中，若所述传输信号符合TMD格式，则所述数据线用于在所述帧时钟信号的一个周期内，按照预定时序，先后传输各个所述音频通道对应的所述传输信号；其中，所述帧时钟信号的上升沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位。
可选地，本申请任意实施例中，所述数据线包括第一数据线和第二数据线，所述第一数据线用于将主机的所述传输信号传递给从机，所述第二数据线用于将所述从机的所述信号传递给所述主机。
根据本申请实施例的第二方面，提供了一种数据传输方法，包括：
通过数据传输接口的第一时钟线传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；通过所述数据传输接口的第二时钟线传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；通过所述数据传输接口的数据线传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
可选地，本申请任意实施例中，所述通过所述数据传输接口的数据线传输所述传输信号包括：通过所述数据线传输多个音频通道对应的所述传输信号，其中，每个所述音频通道占用的所述位时钟信号的周期数量相同。
根据本申请实施例的第三方面，提供了一种数据传输装置，包括：
第一传输模块，用于通过数据传输接口的第一时钟线传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；第二传输模块，用于通过所述数据传输接口的第二时钟线传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；第三传输模块，用于通过所述数据传输接口的数据线传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
根据本申请实施例的第四方面，提供了一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如上述方法对应的操作。
根据本申请实施例的第五方面，提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述的方法。
本申请实施例中，可利用第一时钟线的帧时钟信号指示每一帧传输信号的起始位，以划分出各帧传输信号，并在每帧传输信号中，通过第二时钟线的位时钟信号的上升沿和下降沿中的一个指示传输信号为数据信号，另一个用于指示传输信号为控制信号，从而可以对一帧传输信号中的数据信号和控制信号进行准确区分，使得数据线能够实现既可传输数据信号，又可传输控制信号，即仅通过一个本申请实施例提供的数据传输接口便能够既传输数据信号又传输控制信号。所以，在需要进行数据信号和控制信号传输时，采用本申请实施例提供的数据传输接口仅占需用一个数据传输接口的资源，能够显著减少数据传输所占用的接口资源。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为根据本申请实施例的一种数据传输接口的结构框图；
图2为根据本申请实施例的一种信号传输时序图；
图3为根据本申请实施例的一种数据传输***的结构框图；
图4为根据本申请实施例的另一种信号传输时序图；
图5为根据本申请实施例的再一种信号传输时序图；
图6为根据本申请实施例的一种数据传输方法的步骤流程图；
图7为根据本申请实施例的一种数据传输装置的结构框图；
图8为根据本申请实施例的一种电子设备的结构示意图。
具体实施方式
为了使本领域的人员更好地理解本申请实施例中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员所获得的所有其他实施例，都应当属于本申请实施例保护的范围。
图1示出了一种适用本申请实施例的数据传输接口的结构框图。如图1所示，该数据传输接口包括：第一时钟线101、第二时钟线102、数据线103。
第一时钟线101用于传输帧时钟(Frame Clock，FCK)信号。帧时钟信号用于指示每一帧传输信号的起始位，传输信号包括数据信号和控制信号。
本申请实施例中，帧时钟信号用于指示每一帧传输信号的起始位，即帧时钟信号可用于区分传输信号的帧次，具体地，一帧传输信号的长度对应于一个周期的帧时钟信号的长度。帧时钟信号的上升沿或下降沿均可用于指示每一帧传输信号的起始位，具体地，帧时钟信号可以指示传输信号中正对着帧时钟信号的上升沿或下降沿的数据位置，为一帧传输信号的起始位；也可以指示传输信号中滞后或提前于帧时钟信号的上升沿或下降沿若干位的数据位置，为一帧传输信号的起始位。传输信号为待传输的目标信号，传输信号包括数据信号和控制信号，其中，数据信号可以为用于传递视频、音频、文本等数据的信号，控制信号可以为用于传递控制指令的信号。
第二时钟线102用于传输位时钟(Bit Clock，BCK)信号，其中，位时钟信号的上升沿和下降沿中的一个用于指示传输信号为数据信号，另一个用于指示传输信号为控制信号。
位时钟可用于指示传输信号中数据信号和控制信号的位置分布，参照图2所示，位时钟信号BCK的上升沿用于指示其对应的传输信号DATA为数据信号，位时钟信号BCK的下降沿用于指示其对应的传输信号DATA为控制信号。当然，在一些可选的实施例中，也可以采用位时钟信号BCK的下降沿指示其对应的传输信号DATA为数据信号，采用位时钟信号BCK的上升沿指示其对应的传输信号DATA为控制信号。每段控制信号和数据信号的最小单位为1bit(比特)。
数据线103用于传输传输信号，传输信号中包括交替存在的数据信号和控制信号。其中，传输信号中数据信号和控制信号与位时钟信号上升沿和下降沿的变化相对应，具体表现为每一段数据信号和每一段控制信号交替出现，即可利用一段传输信号同时传递数据信号和控制信号。
本申请实施例中，可利用第一时钟线的帧时钟信号指示每一帧传输信号的起始位，以划分出各帧传输信号，并在每帧传输信号中，通过第二时钟线的位时钟信号的上升沿和下降沿中的一个指示传输信号为数据信号，另一个用于指示传输信号为控制信号，从而可以对一帧传输信号中的数据信号和控制信号进行准确区分，使得数据线能够实现既可传输数据信号，又可传输控制信号，即仅通过一个本申请实施例提供的数据传输接口便能够既传输数据信号又传输控制信号。所以，在需要进行数据信号和控制信号传输时，采用本申请实施例提供的数据传输接口仅占需用一个数据传输接口的资源，能够显著减少数据传输所占用的接口资源。
在一些可选的实施例中，数据线还可用于传输多个音频通道对应的传输信号，每个音频通道占用的位时钟信号的周期数量相同。
音频通道可用于传输音频数据，也可以用于控制音频设备的控制指令。每个音频通道占用的位时钟信号的周期数量相同，即各个通道能够传输数据的最大位宽相同，每个音频通道占用的位时钟信号的周期数量可通过控制信号进行配置。其中，位宽指一次能传输的数据宽度，即一次能传输的数据量。不同通道对应的传输信号可以通过帧时钟信号的上升沿或下降沿进行指示，也可以按照预定的顺序进行排序，解析数据时按照该预定顺序进行解析即可。另外，本申请实施例中，帧时钟信号、位时钟信号和数据信号的周期和对应关系等均可通过控制信号进行配置，以兼容其他种类的数据传输接口。
本申请实施例中，数据线还可用于传输多个音频通道对应的传输信号，即一帧传输信号中可包含多个音频通道对应的传输信号，从而使一帧信号可以传递较多的数据，提升数据传输效率。另外，每个音频通道占用的位时钟信号的周期数量相同，可以使一帧传输信号中各个音频通道传输的数据量相同，提高各个音频通道的同步率。
参照图3，其示出了一种数据传输***的结构框图，其中，数据传输接口的数据线包括第一数据线1031和第二数据线1032，第一数据线1031用于将主机的传输信号传递给从机，第二数据线1032用于将从机的信号传递给主机。
主机为主要用于发送控制指令的设备，一般用与对任务进行协调和分配，从机为主要用于接收控制指令的设备，一般用于执行某些具体的任务，例如主机为计算机，从机为计算机的外接音箱，此时主机可控制从机执行播放音乐的任务。
本申请实施例中，除第一数据线外还包括第二数据线，从机可通过第二数据线将其自身的运行状态向主机进行反馈，使得主机可以根据从机的运行状态更好地对从机进行控制，从而提高工作效率。
另外，现在也可以采用soundwire接口做到既可以传输控制信号又可以传输数据信号传输，但soundwire接口存在一些缺陷，例如soundwire接口的帧同步机制较为复杂(帧同步指获取每帧信号的起始标记的过程)，初始化建立通信过程所用时间较长；以及，在soundwire接口传输的信号中控制信号只占传输的一帧信号中的48bit，远小于数据信号的数量，因此，其控制信号的传输速率远低于数据信号，即控制信号和数据信号的传输速率相差太大，控制信号具有较大的滞后性，采用soundwire接口无法实现对从机***的实时控制和监测。
相较于soundwire接口，本申请实施例中可以通过帧时钟信号对每一帧传输信号的起始位进行指示，即可以采用帧时钟信号的下降沿或上升沿作为每一帧传输信号开头的标记，从而无需进行复杂的帧同步过程，节省帧同步所需的运算。另外，本申请实施例中，数据线的传输信号为交替设置的数据信号和控制信号，这可以使得数据信号和控制信号的传输速率相同，即可以使控制信号与数据信号基本同步，从而实现对从机的实时控制。在此将基础上，利用第二数据线接收从机的反馈，便能够更好地实现对从机的实时监测。
在一些可选的实施例中，若传输信号符合标准IIS格式，且多个音频通道包括左通道和右通道，则如图4所示，帧时钟信号的低电平用于指示传输信号为左通道对应的传输信号，帧时钟信号的高电平用于指示传输信号为右通道对应的传输信号；其中，帧时钟信号的下降沿用于指示数据信号和控制信号的起始位以及最高比特位(Most Significant Bit。MSB)，数据的最高比特位和起始位可以为同一位。最高比特位又称最高有效位，指的是一个n位二进制数字中的n-1位，与最高比特位相对的概念为最低比特位(Least SignificantBit，LSB)，最低比特位又称最低有效位，指二进制数字中的第0位(即最低位)。
IIS(Integrated Interchip Sound，芯片间传递音讯)是飞利浦在1986年定义的数字音频传输标准，用于数字音频数据在***内部器件之间传输。采用IIS技术的数据传输接口为IIS接口，其包括三种信号线，分别用于传输帧时钟信号(又称声道选择信号)、位时钟信号(又称串行时钟信号)和数据信号。本申请实施中，帧时钟信号与IIS接口的帧时钟信号相对应，位时钟信号与IIS接口的位时钟信号相对应，传输信号与IIS接口的数据信号相对应。
IIS具有三种不同的操作模式，分别为标准IIS模式、左对齐IIS模式和右对齐IIS模式。标准IIS格式、左对齐IIS格式和右对齐IIS格式分别为标准IIS模式、左对齐IIS模式和右对齐IIS模式对应的信号配置格式(即各个模式的帧时钟信号、位时钟信号和数据信号的对应关系)。IIS协议为现有技术，其三种模式的具体内容可参照相关技术，此处不再进行赘述。
本申请实施例中，在传输信号符合标准IIS格式时，帧时钟信号的低电平用于指示传输信号为左通道对应的传输信号，帧时钟信号的高电平用于指示传输信号为右通道对应的传输信号，并且，帧时钟信号的下降沿用于指示数据信号和控制信号的起始位以及最高比特位，本申请实施例的帧时钟信号、位时钟信号与标准IIS格式的左右声道选择信号、时钟信号和数据信号的配置方式相同，此时本申请实施例提供的数据传输接口可传输标准IIS格式的传输信号。应该理解，标准IIS格式中一帧数据信号相对于帧时钟信号延迟了一个位时钟信号周期的长度，并且传输时先传输数据信号的最高位，本申请实施例的传输信号同样这样设置。
作为一种可行的实现方式，若传输信号符合左对齐IIS格式或右对齐IIS格式，且多个音频通道包括左通道和右通道，帧时钟信号的高电平用于指示传输信号为左通道对应的传输信号，帧时钟信号的低电平用于指示传输信号为右通道对应的传输信号；其中，帧时钟信号的上升沿用于指示数据信号和控制信号的起始位以及最高比特位。
本申请实施例中，在传输信号符合标准左对齐IIS格式或右对齐IIS格式时，帧时钟信号的高电平用于指示传输信号为左通道对应的传输信号，帧时钟信号的低电平用于指示传输信号为右通道对应的传输信号；并且，帧时钟信号的上升沿用于指示数据信号和控制信号的起始位以及最高比特位，即，本申请实施例的帧时钟信号、位时钟信号和传输信号与左对齐IIS格式和右对齐IIS格式的帧时钟信号、位时钟信号和数据信号的配置方式相同，此时本申请实施例提供的数据传输接口可传输左对齐IIS格式和右对齐IIS格式的传输信号。
本申请实施例中，数据传输接口的帧时钟信号、位时钟信号和传输信号可通过相关配置，与标准IIS格式、左对齐IIS格式和右对齐IIS格式相适应，从而可以兼容IIS协议。所以，本申请实施例提供的数据传输接口能够兼容IIS协议的数据传输接口，极大地提高了本申请实施例提供的数据传输接口的适用范围。
在一些可选的实施例中，若传输信号符合TMD格式，则如图5所示，数据线用于在帧时钟信号的一个周期内，按照预定时序，先后传输通道0至通道N中各个音频通道对应的传输信号；其中，帧时钟信号的上升沿用于指示数据信号和控制信号的起始位以及最高比特位。
TDM(Time Division Multiplexing，时分复用)为一种可以将不同通道的信号相互交织在不同的时间段内，沿着同一个数据通道进行传输，并在接收端将各个时间段内的信号提取来还原成原来信号的通信技术。
采用TDM技术的数据传输接口即为TDM接口，与IIS接口相似，TDM接口也包括三种信号线，分别用于传输帧同步时钟信号、数据时钟信号和数据信号(包括接收数据信号和发送数据信号)。TMD格式即为TDM技术的信号配置格式(即帧同步时钟信号、数据时钟信号和数据信号的对应关系)。本申请实施例中，帧时钟信号对应于TMD接口的帧同步时钟信号，位时钟信号对应于TMD接口的数据时钟信号，传输信号对应于TMD接口的数据信号。
本申请实施例中，在传输信号符合TMD格式时，则数据线用于在帧时钟信号的一个周期内，按照预定时序，先后传输各个音频通道对应的传输信号；并且，帧时钟信号的上升沿用于指示数据信号和控制信号的起始位以及最高比特位。即本申请实施例中数据传输接口对应的帧时钟信号、位时钟信号和传输信号与TMD格式的帧时钟信号、位时钟信号和数据信号的配置方式相同，此时本申请实施例提供的数据传输接口可传输TMD格式的传输信号。
本申请实施例中，数据传输接口的帧时钟信号，位时钟信号和传输信号可通过相关配置，与TDM格式相适应，从而能够兼容TDM接口，能够极大地提高本申请实施例提供的数据传输接口的适用范围。
参考说明书附图6，其示出了本申请一个实施例提供的一种数据传输方法的步骤流程图，如图6所示，数据传输方法包括以下步骤。
S602：通过数据传输接口的第一时钟线传输帧时钟信号，帧时钟信号用于指示每一帧传输信号的起始位，传输信号包括数据信号和控制信号。
S604：通过数据传输接口的第二时钟线传输位时钟信号，其中，位时钟信号的上升沿和下降沿中的一个用于指示传输信号为数据信号，另一个用于指示传输信号为控制信号。
S606：通过数据传输接口的数据线传输传输信号，传输信号中包括交替存在的数据信号和控制信号。
本申请实施例中，可利用第一时钟线的帧时钟信号指示每一帧传输信号的起始位，以划分出各帧传输信号，以在每帧传输信号中，通过第二时钟线的位时钟信号的上升沿和下降沿中的一个指示传输信号为数据信号，另一个用于指示传输信号为控制信号，从而可以对一帧传输信号中的数据信号和控制信号进行准确区分，使得数据线能够实现既可传输数据信号，又可传输控制信号，即仅通过一个本申请实施例提供的数据传输接口便能够既传输数据信号又传输控制信号。所以，在需要进行数据信号和控制信号传输时，采用本申请实施例提供的数据传输接口仅占需用一个数据传输接口的资源，能够显著减少数据传输所占用的接口资源。
在一些可选的实施例中，通过数据传输接口的数据线传输传输信号包括：通过数据线传输多个音频通道对应的传输信号，其中，每个音频通道占用的位时钟信号的周期数量相同。
本申请实施例中，还可通过数据线传输多个音频通道对应的传输信号，即一帧传输信号中可包含多个音频通道对应的传输信号，从而使一帧信号可以传递较多的数据，提升数据传输效率。另外，每个音频通道占用的位时钟信号的周期数量相同，可以使一帧传输信号中各个音频通道传输的数据量相同，提高各个音频通道的同步率。
本申请实施例提供的数据传输方法与前述数据传输接口实施例基于相同的发明构思，可达到相同的效果，具体实现过程可参见前述数据传输方法实施例中的描述，在此不再进行赘述。
如图7所示，本申请实施例提供了一种数据传输装置，其中包括第一传输模块701、第二传输模块702以及第三传输模块703。
第一传输模块701用于通过数据传输接口的第一时钟线传输帧时钟信号，帧时钟信号用于指示每一帧传输信号的起始位，传输信号包括数据信号和控制信号。
第二传输模块702用于通过数据传输接口的第二时钟线传输位时钟信号，其中，位时钟信号的上升沿和下降沿中的一个用于指示传输信号为数据信号，另一个用于指示传输信号为控制信号；
第三传输模块703用于通过数据传输接口的数据线传输传输信号，传输信号中包括交替存在的数据信号和控制信号。
本申请实施例提供的云计算***与前述数据传输方法实施例基于相同的发明构思，可达到相同的效果，具体实现过程可参见前述数据传输方法实施例中的描述，在此不再进行赘述。
参照图8，示出了根据本申请又一实施例的一种电子设备的结构示意图，本申请具体实施例并不对电子设备的具体实现做限定。
如图8所示，该电子设备可以包括：处理器(processor)802、通信接口(Communications Interface)804、存储器(memory)806、以及通信总线808。
其中：
处理器802、通信接口804、以及存储器806通过通信总线808完成相互间的通信。
通信接口804，用于与其它电子设备或服务器进行通信。
处理器802，用于执行程序810，具体可以执行上述数据传输方法实施例中的相关步骤。
具体地，程序810可以包括程序代码，该程序代码包括计算机操作指令。
处理器802可能是CPU，或者是特定集成电路ASIC(Application SpecificIntegrated Circuit)，或者是被配置成实施本申请实施例的一个或多个集成电路。智能设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。
存储器806，用于存放程序810。存储器806可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
程序810可包括多条计算机指令，程序810具体可以通过多条计算机指令使得处理器802执行前述多个方法实施例中任一实施例所描述的数据传输方法对应的操作。
程序810中各步骤的具体实现可以参见上述方法实施例中的相应步骤和单元中对应的描述，并具有相应的有益效果，在此不赘述。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的设备和模块的具体工作过程，可以参考前述方法实施例中的对应过程描述，在此不再赘述。
本申请实施例还提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述多个方法实施例中任一实施例所描述的方法。该计算机存储介质包括但不限于：只读光盘(Compact Disc Read-Only Memory，CD-ROM)、随机存储器(RandomAccess Memory，RAM)、软盘、硬盘或磁光盘等。
此外，需要说明的是，本申请实施例所涉及到的与用户有关的信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于执行的操作数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
需要指出，根据实施的需要，可将本申请实施例中描述的各个部件/步骤拆分为更多部件/步骤，也可将两个或多个部件/步骤或者部件/步骤的部分操作组合成新的部件/步骤，以实现本申请实施例的目的。
上述根据本申请实施例的方法可在硬件、固件中实现，或者被实现为可存储在记录介质(诸如CD-ROM、RAM、软盘、硬盘或磁光盘)中的软件或计算机代码，或者被实现通过网络下载的原始存储在远程记录介质或非暂时机器可读介质中并将被存储在本地记录介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件(诸如专用集成电路(Application Specific Integrated Circuit，ASIC)或现场可编辑门阵列(Field Programmable Gate Array，FPGA))的记录介质上的这样的软件处理。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件(例如，随机存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、闪存等)，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现在此描述的方法。此外，当通用计算机访问用于实现在此示出的方法的代码时，代码的执行将通用计算机转换为用于执行在此示出的方法的专用计算机。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请实施例的范围。
以上实施方式仅用于说明本申请实施例，而并非对本申请实施例的限制，有关技术领域的普通技术人员，在不脱离本申请实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本申请实施例的范畴，本申请实施例的专利保护范围应由权利要求限定。

Claims (10)

1.一种数据传输接口，其特征在于，包括：
第一时钟线，用于传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；
第二时钟线，用于传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；
数据线，用于传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
2.根据权利要求1所述的数据传输接口，其特征在于，所述数据线用于传输多个音频通道对应的所述传输信号，每个所述音频通道占用的所述位时钟信号的周期数量相同。
3.根据权利要求2所述的数据传输接口，其特征在于，若所述传输信号符合标准IIS格式，且所述多个音频通道包括左通道和右通道，则：
所述帧时钟信号的低电平用于指示所述传输信号为所述左通道对应的所述传输信号，所述帧时钟信号的高电平用于指示所述传输信号为所述右通道对应的所述传输信号；其中，所述帧时钟信号的下降沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位；
若所述传输信号符合左对齐IIS格式或右对齐IIS格式，且所述多个音频通道包括左通道和右通道，则：
所述帧时钟信号的高电平用于指示所述传输信号为所述左通道对应的所述传输信号，所述帧时钟信号的低电平用于指示所述传输信号为所述右通道对应的所述传输信号；其中，所述帧时钟信号的上升沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位。
4.根据权利要求2所述的数据传输接口，其特征在于，
若所述传输信号符合TMD格式，则：所述数据线用于在所述帧时钟信号的一个周期内，按照预定时序，先后传输各个所述音频通道对应的所述传输信号；其中，所述帧时钟信号的上升沿用于指示所述数据信号和所述控制信号的起始位以及最高比特位。
5.根据权利要求1所述的数据传输接口，其特征在于，所述数据线包括第一数据线和第二数据线，所述第一数据线用于将主机的所述传输信号传递给从机，所述第二数据线用于将所述从机的所述信号传递给所述主机。
6.一种数据传输方法，其特征在于，包括：
通过数据传输接口的第一时钟线传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；
通过所述数据传输接口的第二时钟线传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；
通过所述数据传输接口的数据线传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
7.根据权利要求6所述数据传输方法，其特征在于，所述通过所述数据传输接口的数据线传输所述传输信号包括：通过所述数据线传输多个音频通道对应的所述传输信号，其中，每个所述音频通道占用的所述位时钟信号的周期数量相同。
8.一种数据传输装置，包括：
第一传输模块，用于通过数据传输接口的第一时钟线传输帧时钟信号，所述帧时钟信号用于指示每一帧传输信号的起始位，所述传输信号包括数据信号和控制信号；
第二传输模块，用于通过所述数据传输接口的第二时钟线传输位时钟信号，其中，所述位时钟信号的上升沿和下降沿中的一个用于指示所述传输信号为所述数据信号，另一个用于指示所述传输信号为控制信号；
第三传输模块，用于通过所述数据传输接口的数据线传输所述传输信号，所述传输信号中包括交替存在的所述数据信号和所述控制信号。
9.一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；
所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求6或7所述的方法对应的操作。
10.一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如权利要求6或7所述的方法。
CN202310565807.9A 2023-05-18 2023-05-18 数据传输接口、方法、装置、电子设备及计算机存储介质 Pending CN116610279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310565807.9A CN116610279A (zh) 2023-05-18 2023-05-18 数据传输接口、方法、装置、电子设备及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310565807.9A CN116610279A (zh) 2023-05-18 2023-05-18 数据传输接口、方法、装置、电子设备及计算机存储介质

Publications (1)

Publication Number Publication Date
CN116610279A true CN116610279A (zh) 2023-08-18

Family

ID=87681191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310565807.9A Pending CN116610279A (zh) 2023-05-18 2023-05-18 数据传输接口、方法、装置、电子设备及计算机存储介质

Country Status (1)

Country Link
CN (1) CN116610279A (zh)

Similar Documents

Publication Publication Date Title
CN108363737B (zh) 一种数据格式转换方法、装置及设备
US20150248373A1 (en) Bit allocation over a shared bus to facilitate an error detection optimization
US20120120967A1 (en) Universal Serial Interface
CN115865277B (zh) 灵活以太网的数据处理方法、装置、存储介质、电子设备
US20190005974A1 (en) Alignment of bi-directional multi-stream multi-rate i2s audio transmitted between integrated circuits
CN109408427B (zh) 一种跨时钟域数据处理方法及***
US5079696A (en) Apparatus for read handshake in high-speed asynchronous bus interface
US20110153882A1 (en) Apparatus and method for transforming content
CN112328523A (zh) 传输双倍速率信号的方法、装置及***
US20120278518A1 (en) Non-ported generic device (software managed generic device)
EP4270902A1 (en) Data conversion method and apparatus, and storage medium and electronic apparatus
US20060106955A1 (en) Method for dynamically adjusting the data transfer order of PCI express root ports
CN110768664A (zh) 数据采样方法和装置
CN106850149A (zh) 一种数据传输方法、装置、设备及存储介质
CN116610279A (zh) 数据传输接口、方法、装置、电子设备及计算机存储介质
US6477177B1 (en) Multiple device access to serial data stream
US20230239256A1 (en) Wide Elastic Buffer
US20200097434A1 (en) Enhanced high data rate technique for i3c
CN110620635A (zh) 解码方法、设备及可读存储介质
CN111444129B (zh) Mdb数据传输的方法及终端设备
JP4011062B2 (ja) 信号伝送方法
US6314485B1 (en) Automatic status register
CN114070470A (zh) 编解码方法及装置
US6122697A (en) System for extending the width of a data bus
CN114615312B (zh) 数据通信方法、装置、计算机设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination