CN116597874A - 内置静电释放片的移动硬盘及防止静电积聚的方法 - Google Patents

Abstract

本发明公开了内置静电释放片的移动硬盘及防止静电积聚的方法，包括移动硬盘模块和加密***，所述移动硬盘模块包括协议转换电路、主控电源转换电路、移动硬盘电源转换电路、移动硬盘接入电路和控制电路，所述加密***包括主控制模块、AES算法模块、USB接口模块、ATA接口模块、时钟、SRAM和电压转换等辅助电路,所述加密***与控制电路连接，本发明以FPGA为平台将USB接口、AES加密技术、EDA技术和存储技术相结合，实现了根据需要可以对密钥进行更改，在不占用计算机硬件资源的情况下，实现了数据拷贝到移动硬盘上的实时加密。

Description

内置静电释放片的移动硬盘及防止静电积聚的方法

技术领域

本发明涉及硬盘技术领域，特别是涉及内置静电释放片的移动硬盘及防止静电积聚的方法。

背景技术

随着电子技术的迅速发展，移动类电子设备目前已普及应用，由于工作的原因，移动硬盘越来越普及到我们的生活中，很多人使用它来存储文件或照片等，携带十分方便，如何解决移动硬盘上数据泄密问题将越来越受重视。另外，信息安全存储在国防和军事等特殊领域也有重要的意义。

目前，大多数的移动硬盘都采用MD5、SHA-1和DES加密算法，但是这些算法已被国内外专家破译，已不能保证数据安全性，所以现在大部分硬盘上的数据都是基于PC机上进行 AES 软件加密来实现的。虽然现有技术也提出了基于AES硬盘上的算法，但是密钥都固定在硬盘中，这样不仅使密钥更改不灵活，而且一旦硬盘丢失，会给数据的泄露带来一定的风险。

发明内容

为了克服现有技术的不足，本发明提供内置静电释放片的移动硬盘，以 FPGA为平台将USB 接口、AES加密技术、EDA技术和存储技术相结合，实现了根据需要可以对密钥进行更改，在不占用计算机硬件资源的情况下，实现了数据拷贝到移动硬盘上的实时加密。

为解决上述技术问题，本发明提供如下技术方案：内置静电释放片的移动硬盘及防止静电积聚的方法，包括移动硬盘模块和加密***，所述移动硬盘模块包括协议转换电路、主控电源转换电路、移动硬盘电源转换电路、移动硬盘接入电路和控制电路，所述加密***包括主控制模块、AES算法模块、USB接口模块、ATA接口模块、时钟、SRAM和电压转换等辅助电路,所述加密***与控制电路连接。

作为本发明的一种优选技术方案，所述主控制模块为加密***的逻辑控制模块，用于将PC机发来的密钥存储到FPGA中，并将PC机传输来的数据发送到AES算法模块中，再将加密后的数据通过ATA接口模块存储到移动硬盘中，传输完数据后对移动硬盘进行断电处理，用以销毁FPGA中的密钥。

作为本发明的一种优选技术方案，所述AES算法模块用于将PC机中传输来的数据进行加密。

作为本发明的一种优选技术方案，所述USB接口模块用于连接PC机的USB接口，提供数据的发送和接收。

作为本发明的一种优选技术方案，所述ATA控制模块遵照ATA传输协议将加密数据存储到移动硬盘中。

作为本发明的一种优选技术方案，所述SRAM控制器提供一个2M的SRAM工作用于高速缓存。

作为本发明的一种优选技术方案，所述AES算法模块包括密钥扩展模块、字节代替模块、行移位模块和列混合模块。

作为本发明的一种优选技术方案，所述移动硬盘内设有与移动硬盘外壳和移动硬盘电连接的静电释放片，所述静电释放片为导电体，所述静电释放片包括硬盘接触片和壳体接触片，所述硬盘接触片与硬盘表面电连接，所述壳体接触片与移动硬盘壳体上的移动硬盘接口的地线电连接。

本发明还提供了内置静电释放片的移动硬盘的防止静电积聚的方法，包括以下步骤：步骤一：将移动硬盘接口插接到 PC机的接口上；步骤二：移动硬盘接口的地线与PC机电源的地线导通；步骤三：移动硬盘表面产生的静电荷通过静电释放片经过移动硬盘的壳体上接口的地线，经由PC机电源的地线与插座上的地线连通释放。

与现有技术相比，本发明能达到的有益效果是：

本发明以FPGA为平台将USB 接口、AES加密技术、EDA技术和存储技术相结合，实现了根据需要可以对密钥进行更改，在不占用计算机硬件资源的情况下，实现了数据拷贝到移动硬盘上的实时加密，同时通过设置静电释放片，将移动硬盘接口插接到PC机的接口上，移动硬盘接口的地线与PC机电源的地线导通，移动硬盘表面产生的静电荷通过静电释放片经过移动硬盘的壳体上接口的地线，经由PC机电源的地线与插座上的地线连通释放，实现了对移动硬盘表面的静电进行释放，保证了移动硬盘的安全性。

附图说明

图1为本发明中移动硬盘的加密***的整体结构示意图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施例，进一步阐述本发明，但下述实施例仅仅为本发明的优选实施例，并非全部。基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其它实施例，都属于本发明的保护范围。下述实施例中的实验方法，如无特殊说明，均为常规方法，下述实施例中所用的材料、试剂等，如无特殊说明，均可从商业途径得到。

实施例:

实施例1：

如图1所示，本发明提供，内置静电释放片的移动硬盘，包括移动硬盘模块和加密***，所述移动硬盘模块包括协议转换电路、主控电源转换电路、移动硬盘电源转换电路、移动硬盘接入电路和控制电路，所述加密***包括主控制模块、AES算法模块、USB接口模块、ATA接口模块、时钟、SRAM和电压转换等辅助电路,所述加密***与控制电路连接；

所述主控制模块为加密***的逻辑控制模块，用于将PC机发来的密钥存储到FPGA中，并将PC机传输来的数据发送到AES算法模块中，再将加密后的数据通过ATA接口模块存储到移动硬盘中，传输完数据后对移动硬盘进行断电处理，用以销毁FPGA中的密钥，所述AES算法模块用于将PC机中传输来的数据进行加密，所述USB接口模块用于连接PC机的USB接口，提供数据的发送和接收，所述ATA控制模块遵照ATA传输协议将加密数据存储到移动硬盘中，所述SRAM控制器提供一个2M的SRAM工作用于高速缓存，所述AES算法模块包括密钥扩展模块、字节代替模块、行移位模块和列混合模块；

本发明中的移动硬盘在使用时，通过USB接口插上PC机，其中主控制模块为加密***的逻辑控制模块，用于将PC机发来的密钥存储到FPGA中，并将PC机传输来的数据发送到AES算法模块中，再将加密后的数据通过ATA接口模块存储到移动硬盘中，传输完数据后对移动硬盘进行断电处理，用以销毁FPGA中的密钥，防止密钥泄露，这样只能在特定的软件下才能将数据还原，而AES算法模块负责对数据进行加密，结合AES算法的结构和FPGA的特点，使得AES算法得以优化，SRAM控制器提供一个2M的SRAM工作用于高速缓存，SRAM具有静态存取功能，不需要电路刷新就能保存内部存储的数据；

本***首先完成密钥设置工作，然后沟通过USB接口将PC机传输来的数据传输到FPGA，同时FPGA根据AES算法对数据进行加密，再将被加密的数据拷贝到ATA接口的硬盘，而所述移动硬盘模块包括的协议转换电路、主控电源转换电路、移动硬盘电源转换电路、移动硬盘接入电路和控制电路均为***常规电路模块，AES算法模块包括密钥扩展模块、字节代替模块、行移位模块和列混合模块，密钥扩展模块是将输入的 128 位密钥扩展为 128 位×11的密钥序列，字节代替模块由有限域上的求乘法逆运算和多项式的乘法组成，行移位模块是在状态矩阵中，以行为单位进行横向位移，第一行保持原状。首先将 128位数据表示为16个8位字节的形式，然后将这16个字节按照所列下标排为一个4×4的矩阵，最后按照“第一行保持不变，后三行分别向右循环移位，列混合模块是对状态矩阵中的各列进行矩阵乘法；

AES算法的加密流程可以分为以下步骤：

第一步：初始化最大加密次数Nr-1和当前加密次数N=1；

第二步：将初始密钥和状态矩阵进行异或操作；

第三步：进行字节代替、行移位、列混合、密钥扩展与加法五个操作；

第四步：当前加密次数N加一；

第五步：判断当前加密次数N与最大加密次数Nr-1的大小，若N小于等于Nr-1则继续执行第二步，反之则执行下一步；

第六步：进行字节代替、行移位、密钥扩展、密钥加法四个操作；

第七步：生成密文；

AES算法的解密流程可以分为以下步骤：

第一步：初始化最大加密次数Nr-1和当前加密次数N=1；

第二步：进行逆字节代替、逆行移位、逆列混合、密钥扩展与加法五个操作；

第三步：当前加密次数N加一；

第四步：判断当前加密次数N与最大加密次数Nr-1的大小，若N小于等于Nr-1则继续执行第二步，反之则执行下一步；

第五步：进行逆字节代替、逆行移位、逆列混合、逆密钥加法四个操作；

第六步：生成明文；

AES算法属于分组加密算法，当前通用的分组密码运行模式有以下六种：电子密码本模式（ECB）、密码分组链接模式（CBC）、计数器模式（CTR）、输出反馈模式（OFB）、密码反馈模式（CFB）以及XTS模式，本设计中的加密桥接芯片主要会用到ECB模式和XTS模式，ECB模式是最简单的模式，在密钥的控制下把一个分组的明文输入变成相同长度的密文输出，ECB模式的加密过程如下：明文数据一、明文数据二、密钥加载到AES加密引擎中生成密文数据一和密文数据二；

XTS模式有两组密钥，分别为密钥一组和密钥二组，每组有两个密钥，分别为密钥一组密钥1、密钥一组密钥2、密钥二组密钥1、密钥二组密钥2，开始加密数据时，寄存器选择器首先从密钥二组中选取一个密钥作为加密调整值，与从密钥一组中选取的一个密钥经过AES加密后获得的密文值进行模乘，得到的结果作为明文数据加密的初始向量，密钥一组中的另一个密钥作文明文数据加密的密钥值，此时初始向量与明文数据经过异或操作即可得到密文数据，其解密方式是加密方式的逆过程。

SATA是用来取代大容量存储设备并行ATA(Parellel ATA)链接方式的高速串行链接方式，链路采用的是高速差分层，采用千兆技术和 8B/10B编码。SATA的拓扑结构是点对点式的，相较于将多个设备通过主/从通信技术链接到并行ATA总线的并行ATA设备每个设备百分百占用总线带宽，主机能够通过多个链接支持多个设备，这样使得SATA的传输速度比PATA要快,并且一个设备的链接出错不会影响其他设备的链接。SATA物理层会通过串行器将链路层下发的并行数据串行化，将从数据传输线中获取的串行数据转换成并行数据该模式称为全双工串行传输模式；SATA链路层中完成的主要工作有下面几个：利用原语的传递实现对数据流量的控制避免出现过快或过量的情况，对传输层发来的数据进行CRC计算对物理层发来的数据进行CRC校验，通过8B/10B编码完成对帧的封装或者解码；SATA传输层的作用是完成对收到的数据或命令的解析，根据信息的来源完成FIS封装或是拆封。

综上可知，本发明以 FPGA为平台将USB 接口、AES加密技术、EDA技术和存储技术相结合，实现了根据需要可以对密钥进行更改，在不占用计算机硬件资源的情况下，实现了数据拷贝到移动硬盘上的实时加密。

实施例2：

本发明提供，内置静电释放片的移动硬盘，所述移动硬盘内设有与移动硬盘外壳和移动硬盘电连接的静电释放片，所述静电释放片为导电体，所述静电释放片包括硬盘接触片和壳体接触片，所述硬盘接触片与硬盘表面电连接，所述壳体接触片与移动硬盘壳体上的移动硬盘接口的地线电连接；

内置静电释放片的移动硬盘的防止静电积聚的方法，包括以下步骤：

步骤一：将移动硬盘接口插接到 PC机的接口上；

步骤二：移动硬盘接口的地线与PC机电源的地线导通；

步骤三：移动硬盘表面产生的静电荷通过静电释放片经过移动硬盘的壳体上接口的地线，经由PC机电源的地线与插座上的地线连通释放。

通过以上操作即可实现在使用移动硬盘的同时对其进行静电释放操作，防止由于静电作用对移动硬盘造成损坏。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.内置静电释放片的移动硬盘，其特征在于：包括移动硬盘模块和加密***，所述移动硬盘模块包括协议转换电路、主控电源转换电路、移动硬盘电源转换电路、移动硬盘接入电路和控制电路，所述加密***包括主控制模块、AES算法模块、USB接口模块、ATA接口模块、时钟、SRAM和电压转换等辅助电路,所述加密***与控制电路连接。

2.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述主控制模块为加密***的逻辑控制模块，用于将PC机发来的密钥存储到FPGA中，并将PC机传输来的数据发送到AES算法模块中，再将加密后的数据通过ATA接口模块存储到移动硬盘中，传输完数据后对移动硬盘进行断电处理，用以销毁FPGA中的密钥。

3.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述AES算法模块用于将PC机中传输来的数据进行加密。

4.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述USB接口模块用于连接PC机的USB接口，提供数据的发送和接收。

5.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述ATA控制模块遵照ATA传输协议将加密数据存储到移动硬盘中。

6.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述SRAM控制器提供一个2M的SRAM工作用于高速缓存。

7.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述AES算法模块包括密钥扩展模块、字节代替模块、行移位模块和列混合模块。

8.根据权利要求1所述的内置静电释放片的移动硬盘，其特征在于：所述移动硬盘内设有与移动硬盘外壳和移动硬盘电连接的静电释放片，所述静电释放片为导电体，所述静电释放片包括硬盘接触片和壳体接触片，所述硬盘接触片与硬盘表面电连接，所述壳体接触片与移动硬盘壳体上的移动硬盘接口的地线电连接。

9.内置静电释放片的移动硬盘的防止静电积聚的方法，其特征在于：包括以下步骤：

步骤一：将移动硬盘接口插接到 PC机的接口上；

步骤二：移动硬盘接口的地线与PC机电源的地线导通；

步骤三：移动硬盘表面产生的静电荷通过静电释放片经过移动硬盘的壳体上接口的地线，经由PC机电源的地线与插座上的地线连通释放。