CN116597776B - 像素架构、显示面板及其驱动方法、显示装置 - Google Patents

像素架构、显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN116597776B
CN116597776B CN202310484133.XA CN202310484133A CN116597776B CN 116597776 B CN116597776 B CN 116597776B CN 202310484133 A CN202310484133 A CN 202310484133A CN 116597776 B CN116597776 B CN 116597776B
Authority
CN
China
Prior art keywords
pixel
sub
architecture
pixel architecture
target gray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310484133.XA
Other languages
English (en)
Other versions
CN116597776A (zh
Inventor
李建雷
叶利丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202310484133.XA priority Critical patent/CN116597776B/zh
Publication of CN116597776A publication Critical patent/CN116597776A/zh
Application granted granted Critical
Publication of CN116597776B publication Critical patent/CN116597776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种像素架构、显示面板及其驱动方法、显示装置。所述像素架构包括M个子像素组。第i个子像素组包括Ni个子像素单元以及Ni－1个第二开关管。每个子像素单元包括驱动晶体管和发光单元。其中，第1、Ni个子像素单元设置1个第一开关管。其余子像素单元设置2个第一开关管。第二开关管设置在两个子像素单元之间。像素架构处于第一工作模式时，第一开关管均导通，第二开关管均断开，使得各个子像素单元相互独立。像素架构处于第二工作模式时，第一开关管均断开，第二开关管均导通，使得同一个子像素组中的所有驱动晶体管和发光单元均串联在一个回路中。本申请提供的像素架构能够降低驱动晶体管的功耗。

Description

像素架构、显示面板及其驱动方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素架构、显示面板及其驱动方法、显示装置。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板中设置有驱动晶体管，驱动晶体管用于点亮或关闭OLED。点亮OLED时，通过控制驱动晶体管的栅极和源极之间的电压差来实现不同的内阻，进而得到不同的驱动电流来驱动OLED显示不同的灰阶。
具体地，当目标灰阶为高灰阶时，提高驱动晶体管的栅极和源极之间的电压差，使得驱动晶体管的内阻降低，从而提高驱动晶体管的电流，进而使得OLED显示高灰阶。当目标灰阶为低灰阶时，降低驱动晶体管的栅极和源极之间的电压差，使得驱动晶体管的电阻升高，从而降低驱动晶体管的电流，进而使得OLED显示低灰阶。那么，在显示低灰阶时，由于驱动晶体管的内阻较高，会导致驱动晶体管的功耗较大。
发明内容
有鉴于此，本申请的主要目的在于提出像素架构、显示面板及其驱动方法、显示装置，旨在解决现有显示面板在显示低灰阶时，驱动晶体管的内阻较高、功耗较大的问题。
为实现上述目的，本申请的第一方面提供一种像素架构，所述像素架构包括M个子像素组。其中，1≤i≤M，所述M个子像素组中的第i个子像素组包括Ni个子像素单元以及Ni－1个第二开关管。其中，Ni个子像素单元沿第一方向依次排布，每个子像素单元包括驱动晶体管和发光单元，所述驱动晶体管包括第一连接端和第二连接端，所述发光单元包括阳极和阴极。所述驱动晶体管的第二连接端与所述发光单元的阳极电连接。在所述Ni个子像素单元中，第1个子像素单元中的驱动晶体管的第一连接端与第一电压源电连接，所述第1个子像素单元还包括电连接于所述第1个子像素单元中的发光单元的阴极与第二电压源之间的第一开关管。第Ni个子像素单元中的发光单元的阴极与所述第二电压源电连接，所述第Ni个子像素单元还包括电连接于所述第Ni个子像素单元中的驱动晶体管的第一连接端与所述第一电压源之间的第一开关管。第x个子像素单元还包括两个第一开关管，其中一个第一开关管电连接于所述第x个子像素单元中的发光单元的阴极与所述第二电压源之间，另一个第一开关管电连接于所述第x个子像素单元中的驱动晶体管的第一连接端与所述第一电压源之间，1<x<Ni。第y个第二开关管电连接于第y个子像素单元中的发光单元的阴极与第y+1个子像素单元中的驱动晶体管的第一连接端之间，1≤y≤Ni－1。其中，所述像素架构的工作模式包括第一工作模式和第二工作模式，当所述像素架构处于第一工作模式时，各个所述第一开关管均导通，各个所述第二开关管均断开，使得各个所述子像素单元相互独立。当所述像素架构处于第二工作模式时，各个所述第一开关管均断开，各个所述第二开关管均导通，使得所述第i个子像素组中的所有驱动晶体管和发光单元均串联在所述第一电压源和所述第二电压源之间。
本申请提供的像素架构，在每个子像素组的各个子像素单元中设置第一开关管，以及在两个子像素单元之间设置第二开关管，通过控制第一开关管、第二开关管的通断状态进入第一工作模式或者第二工作模式，从而进入第二工作模式时让同一个子像素组中的所有驱动晶体管和发光单元均串联在所述第一电压源和所述第二电压源之间，进而使得子像素单元中的驱动晶体管能够在保持较高的开启程度的情况下，产生较小的驱动电流来驱动发光单元L显示低灰阶，如此，能够降低所述驱动晶体管的功耗。
可选地，所述驱动晶体管还包括控制端，所述驱动晶体管的控制端用于接收一数据电压，所述驱动晶体管响应于接收到的数据电压驱动所属子像素单元中的发光单元显示该数据电压对应的目标灰阶。所述像素架构用于在至少存在一个子像素组的目标灰阶不满足预设条件时进入第一工作模式，以及在每个子像素组的目标灰阶均满足所述预设条件时进入第二工作模式。其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值。
可选地，各个所述第一开关管均为高电平导通晶体管，各个所述第二开关管均为低电平导通晶体管。或者，各个所述第一开关管均为低电平导通晶体管，各个所述第二开关管均为高电平导通晶体管。
可选地，所述第一开关管和所述第二开关管还均包括控制端。所述像素架构还包括储能模块，所述储能模块包括第一端和第二端，所述第一端与一恒定电压源电连接，所述第二端与所述像素架构中的各个所述第一开关管的控制端、各个所述第二开关管的控制端分别电连接。所述储能模块用于通过第二端接收充电信号进行充电，使得各个所述第一开关管的控制端和各个所述第二开关管的控制端的电平发生变化，从而控制各个所述第一开关管和各个所述第二开关管的通断状态。
可选地，所述像素架构还包括像素架构扫描晶体管，所述像素架构扫描晶体管包括第一连接端、第二连接端以及控制端，所述像素架构扫描晶体管的第一连接端用于接收所述充电信号，所述像素架构扫描晶体管的第二连接端与所述储能模块的第二端电连接，所述像素架构扫描晶体管的控制端用于接收像素架构扫描信号。所述像素架构扫描晶体管响应于接收到的像素架构扫描信号而导通，使得所述储能模块通过导通的所述像素架构扫描晶体管接收所述充电信号进行充电。
本申请的第二方面还提供一种显示面板，所述显示面板包括若干个上述第一方面所述的像素架构、若干条像素架构扫描线以及若干条充电线，若干个所述像素架构阵列排布。若干条像素架构扫描线沿行方向延伸且沿列方向平行排布，各条所述像素架构扫描线用于向对应行像素架构输出对应的像素架构扫描信号，以对若干个所述像素架构进行逐行扫描。若干条充电线沿列方向延伸且沿行方向平行排布，各条所述充电线用于向对应列像素架构输出对应的充电信号。所述像素架构在被扫描时接收对应的充电信号，并在接收到的充电信号的控制下进入第一工作模式或者第二工作模式。
本申请的第三方面还提供一种显示面板的驱动方法，用于驱动上述第二方面所述的显示面板进行显示，所述驱动方法包括：接收待显示帧的画面数据；根据所述待显示帧的画面数据中各个子像素单元的目标灰阶，判断同一个像素架构中各个子像素组的目标灰阶是否均满足预设条件；其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值；若同一个像素架构中至少存在一个子像素组的目标灰阶不满足预设条件，则将该像素架构确定为第一像素架构，并控制所述第一像素架构进入第一工作模式；以及，若同一个像素架构中每个子像素组的目标灰阶均满足预设条件，则将该像素架构确定为第二像素架构，并控制所述第二像素架构进入第二工作模式。
可选地，在所述控制所述第一像素架构进入第一工作模式之后，所述驱动方法还包括：根据第一数据电压映射表以及所述第一像素架构中各个子像素单元的目标灰阶，确定各个第一像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元。在所述控制所述第二像素架构进入第二工作模式之后，所述驱动方法还包括：根据第二数据电压映射表以及所述第二像素架构中各个子像素单元的目标灰阶，确定各个第二像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元；其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系。在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，所述驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
本申请的第四方面还提供一种显示装置，所述显示装置包括上述第二方面所述的显示面板以及驱动电路，所述驱动电路与所述显示面板中的所述若干条像素架构扫描线以及所述若干条充电线分别电连接，所述驱动电路用于向所述显示面板中的若干条像素架构扫描线输出对应的像素架构扫描信号，以及向所述显示面板中的若干条充电线输出对应的充电信号，以控制所述显示面板中的各个像素架构的工作模式。
可选地，所述驱动电路用于接收待显示帧的画面数据，并根据所述待显示帧的画面数据中各个子像素单元的目标灰阶，从若干个所述像素架构中确定出第一像素架构和第二像素架构，并控制各个所述第一像素架构进入第一工作模式，以及控制各个所述第二像素架构进入第二工作模式；其中，所述第一像素架构为至少存在一个子像素组的目标灰阶不满足预设条件的像素架构，所述第二像素架构为每个子像素组的目标灰阶均满足预设条件的像素架构；其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值。
可选地，所述驱动电路还用于根据第一数据电压映射表以及所述第一像素架构中各个子像素单元的目标灰阶，确定各个第一像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元。所述驱动电路还用于根据第二数据电压映射表以及所述第二像素架构中各个子像素单元的目标灰阶，确定各个第二像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元。其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系。在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，所述驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
图1为现有的显示面板的电路结构示意图；
图2为本申请实施例提供的像素架构的电路结构示意图；
图3为图2所示的像素架构在第一工作模式时的电路结构示意图；
图4为图3中一个子像素组的电路结构放大图；
图5为图2所示的像素架构在第二工作模式时的电路结构示意图；
图6为图5中一个子像素组的电路结构放大图；
图7为本申请实施例提供的显示装置的结构示意图；
图8为本申请实施例提供的第一数据电压映射表和第二数据电压映射表的示意图；
图9为本申请实施例提供的显示面板的驱动方法的流程图。
附图标记说明如下：
显示装置 1
显示面板 10
驱动电路 20
像素架构 100
子像素组 110
子像素单元 P、P'
驱动晶体管 T10
发光单元 L
第一电压源 VDD
第二电压源 VSS
第一开关管 T1
第二开关管 T2
储能模块 C1、C2
像素架构扫描晶体管 T0
像素架构扫描线 121
充电线 131
子像素扫描晶体管 T20
数据线 130
子像素扫描线 120
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
请参阅图1，图1是现有的显示面板10'的结构示意图，所述显示面板10'包括沿行方向延伸的若干条子像素扫描线120、沿列方向延伸的若干条数据线130以及由所述若干条子像素扫描线120和所述若干条数据线130交叉限定的若干个子像素单元P'。各条子像素扫描线120用于向对应行子像素单元P'输出对应的子像素扫描信号，以对所述若干个子像素单元P'进行逐行扫描，各条数据线130用于向对应列子像素单元P'输出对应的数据电压。
所述子像素单元P'的最简化的电路结构为如图1所示的2T1C结构，本申请以2T1C结构对所述显示面板10'的工作原理进行介绍，当然，在实际产品中，所述子像素单元P'以及下文中的子像素单元P也可以采用其他更为复杂的电路结构，例如5T1C结构、7T1C结构等等，但各种结构的工作原理大致相同。
如图1所示，所述子像素单元P'包括子像素扫描晶体管T20、驱动晶体管T10、储能模块C2以及发光元件L。
所述驱动晶体管T10的漏极与第一电压源VDD电连接，所述驱动晶体管T10的源极与所述发光元件L的阳极电连接，所述驱动晶体管T10的栅极与子像素扫描晶体管T20的漏极电连接，所述发光元件L的阴极与第二电压源VSS电连接，所述子像素扫描晶体管T20的源极与所述数据线130电连接以接收数据电压，所述子像素扫描晶体管T20的栅极与所述扫描线111电连接以接收子像素扫描信号。所述储能模块C2的第一端与所述驱动晶体管T10的栅极电连接，所述储能模块C2的第二端与所述驱动晶体管T10的漏极电连接。工作时，当第n行子像素单元P'的子像素扫描信号Gn到来时，第n行子像素单元P'的子像素扫描晶体管T20导通，所述数据线130上的数据电压通过导通的子像素扫描晶体管T20对第n行子像素单元P'的储能模块C2进行充电，以将所述储能模块C2的第一端的电压调节至对应的数据电压，第n行子像素单元P'的驱动晶体管T10基于其栅极接收到的数据电压驱动第n行子像素单元P'的发光元件L发光。在本申请实施例中，所述发光元件L为OLED。在其他实施例中，所述发光元件还可以是LED(Light-Emitting Diode，发光二极管)、也可以是MicroLED(MicroLight-Emitting Diode，微发光二极管)或MiniLED(Mini Light-Emitting Diode，次毫米发光二极管)。
其中，所述发光元件L为电流驱动型元件，所述驱动晶体管T10在导通时均处于可变电阻区，内阻随着栅源极电压Vgs的变化而变化。如此，不同的数据电压控制所述驱动晶体管T10达到不同的开启程度，从而驱动对应的发光元件L显示不同的灰阶。具体地，所述驱动晶体管T10的栅极接收到不同数据电压时，其栅源极电压Vgs不同，由于所述第一电压源VDD与所述第二电压源VSS均为直流恒压，因此，所述驱动晶体管T10的漏源极电压Vds固定不变，如此，通过控制数据电压的大小能够得到不同的栅源极电压Vgs，从而控制所述驱动晶体管T10达到不同的开启程度而呈现不同的内阻，进而产生不同的驱动电流Ids，使得对应的发光元件L显示出不同的灰阶。例如，当所述发光元件L的目标灰阶为最高灰阶，如255灰时，此时，所述驱动晶体管T10完全开启，沟道阻值R0很小，因此，功率损耗很小。然而，当所述发光元件L的目标灰阶为低灰阶，如127灰时，此时，所述驱动晶体管T10的开启程度变低，沟道阻值上升至R1，那么，所述驱动晶体管T10的功率损耗将增加至Ids×Ids×R1，因此，现有的显示面板10'在显示低灰阶画面时驱动晶体管T10的功耗较大。
有鉴于此，请参阅图2，本申请提供一种像素架构100，所述像素架构100包括M个子像素组110。
其中，1≤i≤M，所述M个子像素组110中的第i个子像素组110包括Ni个子像素单元P以及Ni－1个第二开关管T2。
所述Ni个子像素单元P沿第一方向依次排布，每个子像素单元P包括驱动晶体管T10和发光单元L，所述驱动晶体管T10包括第一连接端和第二连接端，所述发光单元L包括阳极和阴极。所述驱动晶体管T10的第二连接端与所述发光单元L的阳极电连接。
在所述Ni个子像素单元P中，第1个子像素单元P中的驱动晶体管T10的第一连接端与第一电压源VDD电连接，所述第1个子像素单元P还包括电连接于所述第1个子像素单元P中的发光单元L的阴极与第二电压源VSS之间的第一开关管T1。第Ni个子像素单元P中的发光单元L的阴极与所述第二电压源VSS电连接，所述第Ni个子像素单元P还包括电连接于所述第Ni个子像素单元P中的驱动晶体管T10的第一连接端与所述第一电压源VDD之间的第一开关管T1。第x个子像素单元P还包括两个第一开关管T1，其中一个第一开关管T1电连接于所述第x个子像素单元P中的发光单元L的阴极与所述第二电压源VSS之间，另一个第一开关管T1电连接于所述第x个子像素单元P中的驱动晶体管T10的第一连接端与所述第一电压源VDD之间，1<x<Ni。
其中，第y个第二开关管T2电连接于第y个子像素单元P中的发光单元L的阴极与第y+1个子像素单元P中的驱动晶体管T10的第一连接端之间，1≤y≤Ni－1。
其中，所述像素架构100的工作模式包括第一工作模式和第二工作模式，当所述像素架构100处于第一工作模式时，各个所述第一开关管T1均导通，各个所述第二开关管T2均断开，使得各个所述子像素单元P相互独立。当所述像素架构100处于第二工作模式时，各个所述第一开关管T1均断开，各个所述第二开关管T2均导通，使得所述第i个子像素组110中的所有驱动晶体管T10和发光单元L均串联在所述第一电压源VDD和所述第二电压源VSS之间。
示例性地，如图2所示，所述像素架构100包括3个子像素组110，每个子像素组110均包括3个子像素单元P，3个子像素组110沿行方向并列排布，每个子像素组110中的3个子像素单元P沿列方向依次排布，即M＝3，N1＝N2＝N3＝3，所述第一方向为列方向。当然，在其他实施例中，M也可以为其他值，例如1、2、4、5等等。所述像素架构100中各个子像素组110包括的子像素单元P的数量也可以不同，例如，第1个子像素组110包括2个子像素单元P，第2个子像素组110包括3个子像素单元P，第3个子像素组110包括4个子像素单元P。各个子像素组110也可以沿列方向并列排布，每个子像素组110中的各个子像素单元P沿行方向依次排布。
如图3所示，当所述像素架构100处于第一工作模式时，同一个所述子像素组110中各个所述子像素单元P独立工作，各个所述子像素单元P的工作原理、功率损耗与图1中的子像素单元P'基本相同。
如图5所示，当所述像素架构100处于第二工作模式时，由于同一个子像素组110中的所有驱动晶体管T10和发光单元L均串联在所述第一电压源VDD和所述第二电压源VSS之间。那么，当所述像素架构100处于第二工作模式且显示与图1中像素架构相同的目标灰阶时，相比于图1中像素架构，所述第一电压源VDD至所述第二电压源VSS的回路中的发光单元L数量有1个变成3个，即回路中的发光单元L的电阻由RL增加至3RL。因此，此时可以通过让一个子像素组110中的各个发光单元L串联相互形成压降，而不需要通过降低所述驱动晶体管T10的开启程度提升沟道阻值来显示低灰阶，如此，能够降低所述驱动晶体管T10的功耗。
具体地，如图4所示，当所述像素架构100处于第一工作模式时，在所述像素架构100中的第1个子像素组中110中，第1个子像素单元P的驱动电流为I1，第2个子像素单元P的驱动电流为I2，第3个子像素单元P的驱动电流为I3。在本申请中，各个所述第一开关管T1和各个第二开关管T2在导通时均处于恒流区，因此，内阻可以忽略不计。为了将所述像素架构100在第一工作模式时的功率损耗与在第二工作模式时的功率损耗进行比较，假设3个子像素单元P接收到的数据电压相同，即I1＝I2＝I3＝I0，那么，每个所述驱动晶体管T10的内阻均相等，例如为R1，假设每个发光单元L的电阻为RL。对于一个子像素单元P，根据基尔霍夫电压方程，可得第一电压等式：
VDD-VSS＝I0×(RL+R1)
此时，1个驱动晶体管T10的功率损耗为：
P1＝I0×I0×R1
如图6所示，当所述像素架构100处于第二工作模式时，在所述像素架构100中的第1个子像素组中110中，第1～3个子像素单元P的驱动电流均为I0。同样地，假设每个发光单元L的电阻为RL，每个所述驱动晶体管T10的内阻均相等，例如为R2。那么，对于一个子像素单元P，根据基尔霍夫电压方程，可得第二电压等式：
VDD-VSS＝I0×(3RL+3R2)
此时，1个驱动晶体管T10的功率损耗为：
P2＝I0×I0×R2
根据所述第一电压等式和所述第二电压等式可知：
R1＝2RL+3R2
由此可得P1和P2之间存在如下关系：
P1＝3P2+2×I0×I0×RL
由于本申请提供的像素架构100在第二工作模式时的功耗与现有的显示面板10'的功耗基本相同，因此，分别采用本申请提供的像素架构100在第二工作模式时的电路结构和现有的显示面板10'的电路结构来显示相同的目标灰阶时，采用本申请提供的像素架构100在第二工作模式时的电路结构能够极大地降低所述驱动晶体管T10的功率损耗。
本申请提供的像素架构100，在每个子像素组110的各个子像素单元P中设置第一开关管T1，以及在两个子像素单元P之间设置第二开关管T2，通过控制第一开关管T1、第二开关管T2的通断状态进入第一工作模式或者第二工作模式，从而进入第二工作模式时让同一个子像素组110中的所有驱动晶体管T10和发光单元L均串联在所述第一电压源VDD和所述第二电压源VSS之间，进而使得子像素单元P中的驱动晶体管T10能够在保持较高的开启程度的情况下，产生较小的驱动电流来驱动发光单元L显示低灰阶，如此，能够降低所述驱动晶体管T10的功耗。
进一步地，在本申请实施例中，每个子像素组110中子像素单元P的数量均等于N，例如N＝3，所述M个子像素组110沿行方向平行并列排布，即所述像素架构100中的多个子像素单元P阵列排布，与现有的显示面板10'的子像素单元P'的排布规则相同。所述像素架构100还包括沿行方向延伸的N条子像素扫描线120和沿列方向延伸的M条数据线130。各条子像素扫描线120用于向对应行子像素单元P输出对应的子像素扫描信号，以对N行子像素单元P进行逐行扫描，各条子像素扫描线120用于向对应列子像素单元P输出对应的数据电压。
示例性地，如图2所示，所述像素架构100中的第1～3条子像素扫描线120分别用于向第1～3行子像素单元P(即各个子像素组110中的第1个子像素单元P)输出子像素扫描信号Gn～Gn+2，所述像素架构100中的第1～3条数据线分别用于向第1～3列子像素单元P(即分别向第1～3个子像素组110中的各个子像素单元P)输出数据电压Sn～Sn+2。
进一步地，所述驱动晶体管T10还包括控制端，所述驱动晶体管T10的控制端用于接收一数据电压，所述驱动晶体管T10响应于接收到的数据电压驱动所属子像素单元P中的发光单元L显示该数据电压对应的目标灰阶。
所述像素架构100用于在至少存在一个子像素组110的目标灰阶不满足预设条件时进入第一工作模式，以及在每个子像素组110的目标灰阶均满足所述预设条件时进入第二工作模式。其中，所述预设条件为：在同一子像素组110中，任意两个子像素单元P的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元P的目标灰阶均小于或者等于预设灰阶上限值。
示例性地，所述预设灰阶差值为0灰，所述预设灰阶上限值为128灰。可以理解的是，所述预设灰阶差值的取值越小，所述像素架构100的清晰度越高，所述预设灰阶差值的取值越大，所述像素架构100的节能效果越好，当取值为0灰时，解析度(即清晰度)最高。
进一步地，所述子像素单元P还包括子像素扫描晶体管T20，所述驱动晶体管T10的控制端与所述子像素扫描晶体管T20的第二连接端电连接，所述子像素扫描晶体管T20的第一连接端与所述数据线130用于接收数据电压，所述子像素扫描晶体管T20用于通过控制端接收子像素扫描信号，并响应于所述子像素扫描信号而导通。
所述驱动晶体管T10用于在所属行子像素单元被扫描时，通过导通的子像素扫描晶体管T20接收数据电压。
需要说明的是，在所述像素架构100处于第一工作模式时，各个所述子像素单元P相互独立，那么，流过该子像素组110中各个发光单元L的电流可以由各个子像素单元P对应的数据电压单独控制，即各个发光单元L显示的灰阶均可以不同。相对地，在所述像素架构100处于第二工作模式时，同一个子像素组110的各个子像素单元P中的发光单元L均串联在一个回路当中，那么，流过该子像素组110中各个发光单元L的电流均相等，即各个发光单元L显示的灰阶均相同。在本申请实施例中，当至少存在一个子像素组110中任意两个子像素单元P的目标灰阶之差大于预设灰阶差值时(例如，所述预设灰阶差值取值为0，第1个子像素组110各个子像素单元P的目标灰阶分别为110灰、110灰、111灰)，控制所述像素架构100进入第一工作模式让各个子像素单元P相互独立，能够让每个子像素单元P都精准地显示对应的目标灰阶，从而不影响所述像素架构100的解析度。
此外，在所述像素架构100处于第二工作模式时，所述驱动晶体管T10能够在保持较高的开启程度的情况下，产生较小的驱动电流来驱动所述发光单元L显示低灰阶，由于在相同的开启程度下，产生的驱动电流变小了，如此，将导致所述驱动晶体管T10产生驱动电流的上限值变低，即无法驱动所述发光单元L显示一些高灰阶。例如，当所述像素架构100处于第一工作模式时，若所述驱动晶体管T10完全导通，驱动所述发光单元L显示的灰阶为255灰。那么，当所述像素架构100处于第二工作模式时，若所述驱动晶体管T10完全导通，驱动所述发光单元L显示的灰阶只能达到128灰，那么，此时，所述预设灰阶上限值即为128灰。因此，在本申请实施例中，当任意一个至少存在一个子像素组110中任意一个子像素单元的目标灰阶大于所述预设灰阶上限值，控制所述像素架构100进入第一工作模式让各个所述子像素单元P相互独立，能够让每个子像素单元P可以显示高灰阶，从而不影响任意一个像素架构100的亮度。其中，所述预设灰阶上限值随着同一个所述子像素组110中的子像素单元P的数量的增加而减小，具体地，可以通过对所述像素架构100进行测试获得。
因此，本申请提供的像素架构100只在每个子像素组110的目标灰阶均满足所述预设条件时才进入第二工作模式，不仅可以降低所述驱动晶体管T10的功耗，还能够保证所述像素架构100的解析度、亮度均不受影响。
进一步地，在本申请实施例中，各个所述第一开关管T1均为高电平导通晶体管，各个所述第二开关管T2均为低电平导通晶体管。当然，在其他实施例中，也可以是，各个所述第一开关管T1均为低电平导通晶体管，各个所述第二开关管T2均为高电平导通晶体管。
由于所述第一开关管T1的通断状态与所述第二开关管T2的通断状态刚好相反，将所述第一开关管T1和所述第二开关管T2设置成不同类型，可以将所有的第一开关管T1的控制端和所有的第二开关管T2的控制端电连接，并共用一个控制信号，如此，能够减少控制信号、简化电路结构。
进一步地，所述第一开关管T1和所述第二开关管T2还均包括控制端。所述像素架构100还包括储能模块C1，所述储能模块C1包括第一端和第二端，所述第一端与一恒定电压源电连接，所述第二端与所述像素架构100中的各个所述第一开关管T1的控制端、各个所述第二开关管T2的控制端分别电连接。所述储能模块C1用于通过第二端接收充电信号进行充电，使得各个所述第一开关管T1的控制端和各个所述第二开关管T2的控制端的电平发生变化，从而控制各个所述第一开关管T1和各个所述第二开关管T2的通断状态。
具体地，当所述充电信号为高电平信号时，各个所述第一开关管T1均导通，各个所述第二开关管T2均断开，所述像素架构100进入第一工作模式。当所述充电信号为低电平信号时，各个所述第一开关管T1均断开，各个所述第二开关管T2均导通，所述像素架构100进入第二工作模式。
示例性地，所述恒定电压源可以是所述第一电压源VDD，也可以是所述第二电压源VSS。
如此，所述储能模块C1能够利用所述充电信号充电存储能量，从而所述充电信号结束后持续为各个所述第一开关管T1和各个所述第二开关管T2提供电能，让各个所述第一开关管T1和各个所述第二开关管T2的通断状态保持住，从而使得所述像素架构100在一帧周期内持续保持在第一工作模式或者第二工作模式。
进一步地，所述像素架构100还包括像素架构扫描晶体管T0，所述像素架构扫描晶体管T0包括第一连接端、第二连接端以及控制端，所述像素架构扫描晶体管T0的第一连接端用于接收所述充电信号，所述像素架构扫描晶体管T0的第二连接端与所述储能模块C1的第二端电连接，所述像素架构扫描晶体管T0的控制端用于接收像素架构扫描信号。所述像素架构扫描晶体管T0响应于接收到的像素架构扫描信号而导通，使得所述储能模块C1通过导通的所述像素架构扫描晶体管T0接收所述充电信号进行充电。
可选地，同一子像素组110中各个子像素单元P的颜色相同，如图2所示，假设第1个子像素组110中的各个子像素单元P均为红色子像素，第2个子像素组110中的各个子像素单元P均为绿色子像素，第3个子像素组110中的各个子像素单元P均为蓝色子像素，如此，同一条数据线130连接的子像素单元P的颜色相同，更便于控制，且同一颜色的子像素单元P的目标灰阶相同的概率更高，从而，所述像素架构100进入第二工作模式的概率更高，节能效果更好。
可选地，所述驱动晶体管T10、所述子像素扫描晶体管T20、所述像素架构扫描晶体管T0、所述第一开关管T1以及所述第二开关管T2均可以采用薄膜晶体管(Thin FilmTransistor，TFT)。例如，可以采用非晶硅薄膜晶体管(a-Si TFT)，或者采用低温多晶硅薄膜晶体管(LTPS TFT)，又或者采用氧化物半导体薄膜晶体管(Oxide TFT)。各个晶体管的第一连接端、第二连接端以及控制端与TFT的漏极、源极以及栅极一一对应。
请参阅图7，基于同样的发明构思，本申请还提供一种显示面板10，所述显示面板10包括若干个上述任一实施例所述的像素架构100、若干条像素架构扫描线121以及若干条充电线131，其中，若干个所述像素架构100阵列排布。
所述若干条像素架构扫描线121沿行方向延伸且沿列方向平行排布，每条所述像素架构扫描线121用于向一行像素架构100输出对应的像素架构扫描信号，以对若干个所述像素架构100进行逐行扫描。
所述若干条充电线131沿列方向延伸且沿行方向平行排布，每条所述充电线131用于向一列像素架构100输出对应的充电信号。所述像素架构100在被扫描时接收对应的充电信号，并在接收到的充电信号的控制下进入第一工作模式或者第二工作模式。
优选地，若干个所述像素架构100中的子像素组110的数量均相等，例如为3，且每个子像素组110中的子像素单元P的数量均相等，例如为3。若干个所述像素架构100阵列排布时，所述显示面板10中的多个子像素单元P也阵列排布，与现有的显示面板10'中的多个子像素单元P'的排布规则相同，即位于同一列的子像素单元P共用同一条数据线130，位于同一列的子像素单元P共用同一条子像素扫描线120。
需要说明的是，可以在现有的显示面板10'的基础上，将部分或者所有子像素单元P'替换为所述像素架构100，并增设对应的像素架构扫描线121、充电线131得到本申请提供的显示面板10。
请再次参阅图7，基于同样的发明构思，本申请还提供一种显示装置1，所述显示装置1包括上述实施例中的显示面板10以及驱动电路20。
其中，所述驱动电路20与所述显示面板10中的所述若干条像素架构扫描线121以及所述若干条充电线131分别电连接，所述驱动电路20用于向所述显示面板10中的若干条像素架构扫描线121输出对应的像素架构扫描信号(例如图2中的Xn)，以及向所述显示面板10中的若干条充电线131输出对应的充电信号(例如图2中的Yn)，以控制所述显示面板10中的各个像素架构100的工作模式。
进一步地，所述驱动电路20还与所述显示面板10中的若干条所述子像素扫描线120以及若干条所述数据线130分别电连接，所述驱动电路20还用于向所述显示面板10中的若干条所述子像素扫描线120输出对应的子像素扫描信号(例如图2中的Gn～Gn+2)，以及向所述显示面板10中的若干条所述数据线130输出对应的数据电压(例如图2中的Sn～Sn+2)，以驱动各个所述子像素单元P显示对应的目标灰阶。
需要说明的是，在本申请实施例中，任何一个像素架构100对应的像素架构扫描信号和充电信号的时序均早于该像素架构100中各个子像素单元P对应的子像素扫描信号和数据信号的时序，例如图2中Xn的时序早于Gn～Gn+2的时序，Yn的时序早于Sn～Sn+2的时序。如此，确保各个像素架构100在进入相应的工作模式之后，才开始驱动其中的子像素单元P进行显示，从而能够确保控制的可靠性。
进一步地，所述驱动电路20具体用于接收待显示帧的画面数据，并根据所述待显示帧的画面数据中各个子像素单元P的目标灰阶，从若干个所述像素架构100中确定出第一像素架构100和第二像素架构100，并控制各个所述第一像素架构100进入第一工作模式，以及控制各个所述第二像素架构100进入第二工作模式。其中，所述第一像素架构为至少存在一个子像素组110的目标灰阶不满足预设条件的像素架构100，所述第二像素架构为每个子像素组110的目标灰阶均满足预设条件的像素架构100。其中，所述预设条件为：在同一子像素组110中，任意两个子像素单元P的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元P的目标灰阶均小于或者等于预设灰阶上限值。
进一步地，所述驱动电路20还用于根据第一数据电压映射表以及所述第一像素架构100中各个子像素单元P的目标灰阶，确定各个第一像素架构100中各个子像素单元P对应的数据电压，并将各个数据电压输出给对应的子像素单元P。所述驱动电路还用于根据第二数据电压映射表以及所述第二像素架构100中各个子像素单元P的目标灰阶，确定各个第二像素架构100中各个子像素单元P对应的数据电压，并将各个数据电压输出给对应的子像素单元P。其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系，在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，所述驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
具体地，上述根据数据电压映射表确定各个子像素单元P对应的数据电压的操作可以由所述驱动电路20中的时序控制器(Timing Controller，TCON)来完成。
示例性地，如图8所示，所述第一数据电压映射表中记录有a个数据电压V10～Va0与a个目标灰阶H1～Ha之间的一一映射关系，所述第二数据电压映射表中记录有b个数据电压V11～Vb1与b个目标灰阶H1～Ha之间的一一映射关系，如前文所述，由于当所述像素架构100处于第二工作模式时，通过控制所述驱动晶体管T10以较高的开启程度产生较低的驱动电流，因此，当所述驱动晶体管T10完全导通时产生的驱动电流会相应减小，即驱动所述发光单元L达到的最高灰阶也会降低，因此，a>b，例如Ha＝255灰，Hb＝128灰。并且，在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，所述驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度，例如，当所述驱动晶体管T10为高电平导通晶体管时，在相同的目标灰阶下，所述第一数据电压映射表中与该目标灰阶对应的数据电压小于所述第二数据电压映射表中与该目标灰阶对应的数据电压，即Vx0<Vx1，1≤x≤b。
本申请提供的显示面板10和显示装置1，通过设置像素架构100，在像素架构100的每个子像素组110的各个子像素单元P中设置第一开关管T1，以及在两个子像素单元P之间设置第二开关管T2，通过控制第一开关管T1、第二开关管T2的通断状态使得像素架构100进入第一工作模式或者第二工作模式，从而使得像素架构100进入第二工作模式时让同一个子像素组110中的所有驱动晶体管T10和发光单元L均串联在所述第一电压源VDD和所述第二电压源VSS之间，进而使得子像素单元P中的驱动晶体管T10能够在保持较高的开启程度的情况下，产生较小的驱动电流来驱动发光单元L显示低灰阶，如此，能够降低所述驱动晶体管T10的功耗。
请参阅图9，基于同样的发明构思，本申请还提供一种显示面板的驱动方法，用于驱动上述实施例中的显示面板10进行显示，所述驱动方法具体包括以下步骤：
步骤610，接收待显示帧的画面数据。
步骤620，根据所述待显示帧的画面数据中各个子像素单元P的目标灰阶，判断同一个像素架构100中各个子像素组110的目标灰阶是否均满足预设条件。若同一个像素架构100中至少存在一个子像素组110的目标灰阶不满足预设条件，则执行步骤630。若同一个像素架构100中每个子像素组110的目标灰阶均满足预设条件，则执行步骤640。
其中，所述预设条件为：在同一子像素组110中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元P的目标灰阶均小于或者等于预设灰阶上限值。
步骤630，将该像素架构100确定为第一像素架构，并控制所述第一像素架构进入第一工作模式。
步骤631，根据第一数据电压映射表以及所述第一像素架构100中各个子像素单元P的目标灰阶，确定各个第一像素架构100中各个子像素单元P对应的数据电压，并将各个数据电压输出给对应的子像素单元P。
步骤640，将该像素架构100确定为第二像素架构，并控制所述第二像素架构进入第二工作模式。
步骤641，根据第二数据电压映射表以及所述第二像素架构100中各个子像素单元P的目标灰阶，确定各个第二像素架构100中各个子像素单元P对应的数据电压，并将各个数据电压输出给对应的子像素单元P。
其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系，在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，所述驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
需要说明的是，所述步骤630和所述步骤640的执行顺序不分先后，由所述像素架构扫描信号的时序决定，具体地，当对一行像素架构100进行扫描时，同时控制该行中的第一像素架构进入第一工作模式，控制该行中的第二像素架构进入第二工作模式。同理，所述步骤631和所述步骤641的执行顺序也不分先后，由所述子像素扫描信号的时序决定。
可选地，在所述步骤620之前，所述驱动方法还可以包括：根据所述显示面板的解析度设定值确定相应的预设灰阶差值。其中，当清晰度设定值越高时，所述预设灰阶差值越小。如此，在清晰度设定值较低时，增大所述预设灰阶差值，可以进一步节省能耗。
本申请提供的显示面板的驱动方法，根据所述待显示帧的画面数据中各个子像素单元P的目标灰阶，判断同一个像素架构100中各个子像素组110的目标灰阶是否均满足预设条件，并在同一个像素架构100中每个子像素组110的目标灰阶均满足所述预设条件时，将该像素架构100确定为第二像素架构，并控制所述第二像素架构进入第二工作模式，从而进入第二工作模式时让同一个子像素组110中的所有驱动晶体管T10和发光单元L均串联在所述第一电压源VDD和所述第二电压源VSS之间，进而使得子像素单元P中的驱动晶体管T10能够在保持较高的开启程度的情况下，产生较小的驱动电流来驱动发光单元L显示低灰阶，如此，能够降低所述驱动晶体管T10的功耗。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (11)

1.一种像素架构，其特征在于，包括M个子像素组；其中，1≤i≤M，所述M个子像素组中的第i个子像素组包括：
Ni个子像素单元，沿第一方向依次排布，每个子像素单元包括驱动晶体管和发光单元，所述驱动晶体管包括第一连接端和第二连接端，所述发光单元包括阳极和阴极；所述驱动晶体管的第二连接端与所述发光单元的阳极电连接；在所述Ni个子像素单元中，第1个子像素单元中的驱动晶体管的第一连接端与第一电压源电连接，所述第1个子像素单元还包括电连接于所述第1个子像素单元中的发光单元的阴极与第二电压源之间的第一开关管；第Ni个子像素单元中的发光单元的阴极与所述第二电压源电连接，所述第Ni个子像素单元还包括电连接于所述第Ni个子像素单元中的驱动晶体管的第一连接端与所述第一电压源之间的第一开关管；第x个子像素单元还包括两个第一开关管，其中一个第一开关管电连接于所述第x个子像素单元中的发光单元的阴极与所述第二电压源之间，另一个第一开关管电连接于所述第x个子像素单元中的驱动晶体管的第一连接端与所述第一电压源之间，1<x<Ni；以及
Ni－1个第二开关管，其中，第y个第二开关管电连接于第y个子像素单元中的发光单元的阴极与第y+1个子像素单元中的驱动晶体管的第一连接端之间，1≤y≤Ni－1；
其中，所述像素架构的工作模式包括第一工作模式和第二工作模式，当所述像素架构处于第一工作模式时，各个所述第一开关管均导通，各个所述第二开关管均断开，使得各个所述子像素单元相互独立；当所述像素架构处于第二工作模式时，各个所述第一开关管均断开，各个所述第二开关管均导通，使得所述第i个子像素组中的所有驱动晶体管和发光单元均串联在所述第一电压源和所述第二电压源之间。
2.如权利要求1所述的像素架构，其特征在于，所述驱动晶体管还包括控制端，所述驱动晶体管的控制端用于接收一数据电压，所述驱动晶体管响应于接收到的数据电压驱动所属子像素单元中的发光单元显示该数据电压对应的目标灰阶；
所述像素架构用于在至少存在一个子像素组的目标灰阶不满足预设条件时进入第一工作模式，以及在每个子像素组的目标灰阶均满足所述预设条件时进入第二工作模式；
其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值。
3.如权利要求1或2所述的像素架构，其特征在于，各个所述第一开关管均为高电平导通晶体管，各个所述第二开关管均为低电平导通晶体管；或者，各个所述第一开关管均为低电平导通晶体管，各个所述第二开关管均为高电平导通晶体管。
4.如权利要求3所述的像素架构，其特征在于，所述第一开关管和所述第二开关管还均包括控制端；所述像素架构还包括储能模块，所述储能模块包括第一端和第二端，所述第一端与一恒定电压源电连接，所述第二端与所述像素架构中的各个所述第一开关管的控制端、各个所述第二开关管的控制端分别电连接；所述储能模块用于通过第二端接收充电信号进行充电，使得各个所述第一开关管的控制端和各个所述第二开关管的控制端的电平发生变化，从而控制各个所述第一开关管和各个所述第二开关管的通断状态。
5.如权利要求4所述的像素架构，其特征在于，所述像素架构还包括像素架构扫描晶体管，所述像素架构扫描晶体管包括第一连接端、第二连接端以及控制端，所述像素架构扫描晶体管的第一连接端用于接收所述充电信号，所述像素架构扫描晶体管的第二连接端与所述储能模块的第二端电连接，所述像素架构扫描晶体管的控制端用于接收像素架构扫描信号；所述像素架构扫描晶体管响应于接收到的像素架构扫描信号而导通，使得所述储能模块通过导通的所述像素架构扫描晶体管接收所述充电信号进行充电。
6.一种显示面板，其特征在于，包括：
若干个如权利要求1-5任意一项所述的像素架构，若干个所述像素架构阵列排布；
若干条像素架构扫描线，沿行方向延伸且沿列方向平行排布，各条所述像素架构扫描线用于向对应行像素架构输出对应的像素架构扫描信号，以对若干个所述像素架构进行逐行扫描；以及
若干条充电线，沿列方向延伸且沿行方向平行排布，各条所述充电线用于向对应列像素架构输出对应的充电信号；所述像素架构在被扫描时接收对应的充电信号，并在接收到的充电信号的控制下进入第一工作模式或者第二工作模式。
7.一种显示面板的驱动方法，用于驱动如权利要求6所述的显示面板进行显示，其特征在于，所述驱动方法包括：
接收待显示帧的画面数据；
根据所述待显示帧的画面数据中各个子像素单元的目标灰阶，判断同一个像素架构中各个子像素组的目标灰阶是否均满足预设条件；其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值；
若同一个像素架构中至少存在一个子像素组的目标灰阶不满足预设条件，则将该像素架构确定为第一像素架构，并控制所述第一像素架构进入第一工作模式；以及
若同一个像素架构中每个子像素组的目标灰阶均满足预设条件，则将该像素架构确定为第二像素架构，并控制所述第二像素架构进入第二工作模式。
8.如权利要求7所述的显示面板的驱动方法，其特征在于，在所述控制所述第一像素架构进入第一工作模式之后，所述驱动方法还包括：
根据第一数据电压映射表以及所述第一像素架构中各个子像素单元的目标灰阶，确定各个第一像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元；
在所述控制所述第二像素架构进入第二工作模式之后，所述驱动方法还包括：
根据第二数据电压映射表以及所述第二像素架构中各个子像素单元的目标灰阶，确定各个第二像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元；其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系；在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
9.一种显示装置，其特征在于，包括：
如权利要求6所述的显示面板；以及
驱动电路，所述驱动电路与所述显示面板中的所述若干条像素架构扫描线以及所述若干条充电线分别电连接，所述驱动电路用于向所述显示面板中的若干条像素架构扫描线输出对应的像素架构扫描信号，以及向所述显示面板中的若干条充电线输出对应的充电信号，以控制所述显示面板中的各个像素架构的工作模式。
10.如权利要求9所述的显示装置，其特征在于，所述驱动电路用于接收待显示帧的画面数据，并根据所述待显示帧的画面数据中各个子像素单元的目标灰阶，从若干个所述像素架构中确定出第一像素架构和第二像素架构，并控制各个所述第一像素架构进入第一工作模式，以及控制各个所述第二像素架构进入第二工作模式；其中，所述第一像素架构为至少存在一个子像素组的目标灰阶不满足预设条件的像素架构，所述第二像素架构为每个子像素组的目标灰阶均满足预设条件的像素架构；其中，所述预设条件为：在同一子像素组中，任意两个子像素单元的目标灰阶之差均小于或者等于预设灰阶差值，且任意一个子像素单元的目标灰阶均小于或者等于预设灰阶上限值。
11.如权利要求10所述的显示装置，其特征在于，所述驱动电路还用于根据第一数据电压映射表以及所述第一像素架构中各个子像素单元的目标灰阶，确定各个第一像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元；所述驱动电路还用于根据第二数据电压映射表以及所述第二像素架构中各个子像素单元的目标灰阶，确定各个第二像素架构中各个子像素单元对应的数据电压，并将各个数据电压输出给对应的子像素单元；其中，所述第一数据电压映射表和所述第二数据电压映射表中分别记录有多个数据电压和多个目标灰阶之间的一一映射关系；在相同的目标灰阶下，根据第一数据电压映射表得到与该目标灰阶对应的第一数据电压，根据第二数据电压映射表得到与该目标灰阶对应的第二电压，驱动晶体管在接收到所述第一数据电压时的开启程度低于在接收到所述第二数据电压时的开启程度。
CN202310484133.XA 2023-04-28 2023-04-28 像素架构、显示面板及其驱动方法、显示装置 Active CN116597776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310484133.XA CN116597776B (zh) 2023-04-28 2023-04-28 像素架构、显示面板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310484133.XA CN116597776B (zh) 2023-04-28 2023-04-28 像素架构、显示面板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN116597776A CN116597776A (zh) 2023-08-15
CN116597776B true CN116597776B (zh) 2024-04-26

Family

ID=87610771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310484133.XA Active CN116597776B (zh) 2023-04-28 2023-04-28 像素架构、显示面板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN116597776B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111727470A (zh) * 2018-02-20 2020-09-29 索尼半导体解决方案公司 像素电路、显示装置、驱动像素电路的方法以及电子设备
CN114424278A (zh) * 2019-09-17 2022-04-29 夏普株式会社 显示装置及其驱动方法
CN115631725A (zh) * 2022-12-20 2023-01-20 惠科股份有限公司 显示驱动架构、显示驱动方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012058639A (ja) * 2010-09-13 2012-03-22 Canon Inc 有機エレクトロルミネッセンス表示装置とその駆動方法
JP2016014727A (ja) * 2014-07-01 2016-01-28 株式会社ジャパンディスプレイ 表示装置、電子機器及び画像表示方法
US11600234B2 (en) * 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111727470A (zh) * 2018-02-20 2020-09-29 索尼半导体解决方案公司 像素电路、显示装置、驱动像素电路的方法以及电子设备
CN114424278A (zh) * 2019-09-17 2022-04-29 夏普株式会社 显示装置及其驱动方法
CN115631725A (zh) * 2022-12-20 2023-01-20 惠科股份有限公司 显示驱动架构、显示驱动方法和显示装置

Also Published As

Publication number Publication date
CN116597776A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN110021265B (zh) 一种像素电路及其驱动方法、显示装置及驱动方法
EP3576080B1 (en) Pixel driving circuit, pixel driving method, display panel and display device
CN103383833B (zh) 有机发光二极管显示器、及其驱动电路和方法
US8115705B2 (en) Display device
EP2889862B1 (en) Organic light emitting display device and method for driving the same
US9842546B2 (en) Organic light emitting display device for improving a contrast ratio
EP2736039B1 (en) Organic light emitting display device
US7012586B2 (en) Image display device
JP5357399B2 (ja) 表示装置
US8665186B2 (en) Image display device and method of driving the same
CN105096820A (zh) 有机发光二极管显示装置及其驱动方法
TWI517122B (zh) 顯示面板、顯示裝置及電子系統
US8803869B2 (en) Display device and method of driving display device
CN109300436B (zh) Amoled像素驱动电路及驱动方法
US7463224B2 (en) Light emitting device and display device
CN110517641B (zh) 像素电路、参数检测方法、显示面板和显示装置
JP2002351402A (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US8305310B2 (en) Display device and method of controlling the same
CN113112961A (zh) 显示驱动电路及显示驱动电路的驱动方法
CN104637445A (zh) Amoled像素驱动电路及像素驱动方法
KR101509114B1 (ko) 표시 장치 및 그 구동 방법
US11610549B2 (en) Pixel driving circuit and driving method therefor, display panel and display device
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
CN116597776B (zh) 像素架构、显示面板及其驱动方法、显示装置
CN115050323B (zh) 像素阵列、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant