CN116594233A - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
CN116594233A
CN116594233A CN202310480782.2A CN202310480782A CN116594233A CN 116594233 A CN116594233 A CN 116594233A CN 202310480782 A CN202310480782 A CN 202310480782A CN 116594233 A CN116594233 A CN 116594233A
Authority
CN
China
Prior art keywords
pixel
pixel electrode
thin film
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310480782.2A
Other languages
English (en)
Inventor
李瑶
吴川
曹中林
易文玉
韦东梅
冯亚娟
陈杰
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202310480782.2A priority Critical patent/CN116594233A/zh
Publication of CN116594233A publication Critical patent/CN116594233A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种阵列基板和显示面板。通过将同一像素区域内的像素电极分支经金属公共电极线分割为第一像素电极分支和第二像素电极分支，并将同一像素区域内的第一像素电极分支靠近对应扫描线的一端与薄膜晶体管连接，第二像素电极分支靠近对应扫描线的一端与薄膜晶体管连接，使得经一薄膜晶体管的电信号从第一像素电极分支靠近对应扫描线的一端向第一像素电极分支远离对应扫描线的一端传导，以及经另一薄膜晶体管的电信号从第二像素电极分支靠近对应扫描线的一端向第二像素电极分支远离对应扫描线的一端传导，从而有效缩短电信号在像素公共电极分支上的传导路径，降低电信号在像素公共电极分支上的衰减，进而提升像素显示亮度的均一性。

Description

阵列基板和显示面板
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板和显示面板。
背景技术
液晶显示屏的显示原理：在外加电场的作用下，液晶分子的排列方向会发生不同程度的变化，从而控制光透过液晶多少的程度，实现不同灰阶亮度的控制。一般将由外电场作用达到某一强度时出现的液晶分子取向变化称为Fredericksz转变。利用Fredericksz转变原理，不同的液晶可以表现出各种不同的显示模式。液晶显示屏中经常使用的显示模式包括扭曲向列型(TN)显示模式、面内转换(In Plane Switching，IPS)显示模式、垂直配向(Vertical Alignment，VA)显示模式。
其中，IPS的变形技术FFS(Fringe Field Switching，边缘电场切换模式)是广视角显示模式的一种，因其具有更好的视角及色彩显示，透过率更高，目前在各家面板厂得到广泛的推广及使用。一般驱动背板中的像素电极和公共电极均位于像素开口区，两个电极需要采用透明ITO(Indium-Tin Oxide，氧化铟锡)材料使背光透过。
当大尺寸产品的像素较大时，纵方向的ITO Slit(狭缝)长度也会较大，由于ITO材料的电阻较大，故ITO Slit远端的电压相对近端ITO的电压就会有衰减，造成像素ITO近远端的电场产生差异，而压差会影响液晶的偏转导致同一像素近远端显示亮度不同。
发明内容
本申请主要解决的技术问题是提供一种阵列基板和显示面板，解决现有技术中同一像素近远端显示亮度不同的问题。
为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种阵列基板，所述阵列基板包括：
第一衬底，以及依次形成于所述第一衬底一侧的第一金属层、第二金属层和第一透明导电层；所述第一金属层用于形成金属公共电极和扫描线；所述第二金属层用于形成数据线和薄膜晶体管的漏极；所述第一透明导电层用于形成公共电极层；所述数据线与所述扫描线纵横交错限定多个像素区域，每个所述像素区域包括一个像素；
还包括第二透明导电层，所述第二透明导电层用于形成所述像素的像素公共电极；
其中，所述像素公共电极包括多条沿所述数据线的延伸方向延伸设置的像素电极分支；
所述金属公共电极位于相邻两条所述扫描线之间，并将对应所述像素区域内的所述像素电极分支分割为彼此绝缘设置的第一像素电极分支和第二像素电极分支；
所述薄膜晶体管包括一对所述漏极；在所述数据线的延伸方向上，位于不同所述像素区域内且相邻的所述第一像素电极分支和所述第二像素电极分支分别连接同一所述薄膜晶体管的不同的所述漏极。
其中，所述第一像素电极分支靠近对应所述扫描线的一端与所述漏极连接；所述第二像素电极分支靠近对应所述扫描线的一端与所述漏极连接。
其中，所述薄膜晶体管设置于所述扫描线与所述数据线的交叉处且位于所述像素区域；所述薄膜晶体管包括第一漏极和第二漏极；所述第一漏极连接于所述第一像素电极分支，所述第二漏极跨对应所述扫描线连接于所述第二像素电极分支。
其中，所述第一像素电极分支的配向方向和所述第二像素电极分支的配向方向相同；
或，所述第一像素电极分支的配向方向与所述第二像素电极分支的配向方向不同，且沿所述扫描线的延伸方向对称设置。
其中，所述像素公共电极还包括与所述像素电极分支靠近所述扫描线的端部连接的像素电极主干，所述像素电极主干沿所述扫描线的延伸方向设置。
其中，在所述数据线的延伸方向上，相邻所述像素区域中的所述像素对应的颜色相同。
其中，所述薄膜晶体管为氧化物薄膜晶体管，所述第二透明导电层位于所述第一透明导电层远离所述第一衬底的一侧；
或，所述薄膜晶体管为非晶硅薄膜晶体管，所述第二透明导电层位于所述第二金属层和所述第一金属层之间。
其中，所述第一透明导电层和所述第二透明导电层均为氧化铟锡。
为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示面板，其中，所述显示面板包括：
阵列基板，所述阵列基板为上述的阵列基板；
彩膜基板，与所述阵列基板相对设置；
液晶层，设置于所述阵列基板和所述彩膜基板之间。
其中，所述彩膜基板包括第二衬底，以及设置于所述第二衬底靠近所述阵列基板一侧的色阻层和遮光层；所述色阻层对应像素设置，所述遮光层位于所述色阻层的侧面且在第一衬底上的投影覆盖金属公共电极。
本申请的有益效果：区别于现有技术，本申请提供一种阵列基板和显示面板，阵列基板包括第一衬底，以及依次形成于第一衬底一侧的第一金属层、第二金属层和第一透明导电层。第一金属层用于形成金属公共电极和扫描线。第二金属层用于形成数据线。第一透明导电层用于形成公共电极层。数据线与扫描线纵横交错限定多个像素区域，每个像素区域包括一个像素。阵列基板还包括第二透明导电层，第二透明导电层用于形成像素的像素公共电极。其中，像素公共电极包括多条沿数据线的延伸方向延伸设置的像素电极分支。金属公共电极位于相邻两条扫描线之间，并将对应像素区域内的像素电极分支分割为彼此绝缘设置的第一像素电极分支和第二像素电极分支。薄膜晶体管包括一对漏极；在数据线的延伸方向上，位于不同像素区域内且相邻的第一像素电极分支和第二像素电极分支分别连接同一薄膜晶体管的不同的漏极。通过将同一像素区域内的像素电极分支经金属公共电极线分割为第一像素电极分支和第二像素电极分支，并将同一像素区域内的第一像素电极分支靠近对应扫描线的一端与薄膜晶体管连接，第二像素电极分支靠近对应扫描线的一端与薄膜晶体管连接，使得经一薄膜晶体管的电信号从第一像素电极分支靠近对应扫描线的一端向第一像素电极分支远离对应扫描线的一端传导，以及经另一薄膜晶体管的电信号从第二像素电极分支靠近对应扫描线的一端向第二像素电极分支远离对应扫描线的一端传导，从而有效缩短电信号在像素公共电极分支上的传导路径，降低电信号在像素公共电极分支上的衰减，进而提升像素显示亮度的均一性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的阵列基板第一实施例的结构示意图；
图2是图1中E处的放大结构示意图；
图3是图1中F处的放大结构示意图；
图4是本申请提供的阵列基板第二实施例的结构示意图；
图5是图4中G处的放大结构示意图；
图6是本申请提供的显示面板一实施例的结构示意图；
图7是图6中H-H处的剖面结构示意图。
附图标号说明：
阵列基板100、第一衬底10、第一金属层20、金属公共电极21、扫描线22、第二金属层30、数据线31、第一透明导电层40、公共电极层41、第二透明导电层50、像素公共电极51、像素电极分支510、第一像素电极分支511、第二像素电极分支512、像素电极主干513、跨接部60、第一过孔61、第二过孔62、第三过孔63、薄膜晶体管70、栅极71、源极72、漏极73、第一漏极731、第二漏极732、半导体层74、像素区域80、第一区域81、第二区域82、像素90、第一子像素91、第二子像素92、彩膜基板200、第二衬底201、色阻层202、色阻2021、第一色阻2022、第二色阻2023、遮光层203、液晶层300、显示面板400。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、接口、技术之类的具体细节，以便透彻理解本申请。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。在本申请中，“A和/或B”表示仅包括A，或者仅包括B，又或者既包括A又包括B。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1至图3，图1是本申请提供的阵列基板第一实施例的结构示意图，图2是图1中E处的放大结构示意图，图3是图1中F处的放大结构示意图。
本申请提供一种阵列基板100。阵列基板100包括第一衬底10以及依次形成于第一衬底10一侧的第一金属层20、第二金属层30和第一透明导电层40。阵列基板100还包括第二透明导电层50。
第一金属层20用于形成金属公共电极21和扫描线22。第二金属层30用于形成数据线31。第一透明导电层40用于形成公共电极层41。数据线31与扫描线22纵横交错限定多个像素区域80，每个像素区域80包括一个像素90。第二透明导电层50用于形成像素90的像素公共电极51。其中，第一金属层20还用于形成薄膜晶体管70的栅极71，第二金属层30还用于形成薄膜晶体管70的源极72和漏极73。
第一透明导电层40和第二透明导电层50均为氧化铟锡。应当可以理解，第一透明导电层40和第二透明导电层50也可以为其他透明导电材料。
需要说明的是，在本申请中，一个像素90对应一种颜色，例如，单个像素90可以是单个蓝像素、单个红像素或单个绿像素，还可以是单个其他颜色的像素90。
像素公共电极51包括多条沿数据线31的延伸方向延伸设置的像素电极分支510。
需要说明的是，像素电极分支510沿数据线31的延伸方向延伸设置，表示像素电极分支510的两端走向与数据线31的两端走向相同，并不意味像素电极分支510一定平行于数据线31设置。
金属公共电极21位于相邻两条扫描线22之间，并将对应像素区域80内的像素电极分支510分割为彼此绝缘设置的第一像素电极分支511和第二像素电极分支512，且同一像素区域80内的第一像素电极分支511和第二像素电极分支512连接不同的薄膜晶体管70。也就是说，金属公共电极21位于像素区域80内，且位于同一像素区域80内第一像素电极分支511和第二像素电极分支512之间。可以理解为，金属公共电极21将像素区域80划分为第一区域81和第二区域82，第一像素电极分支511位于第一区域81内，第二像素电极分支512位于第二区域82内。金属公共电极21位于同一像素区域80内第一区域81和第一区域81内的间隙处。还可以理解为，金属公共电极21将像素区域80内的像素90进行区域划分，划分为间隔的两部分，两部分分别为第一子像素91和第二子像素92。第一子像素91位于第一区域81内，第二子像素92位于第二区域82内。
在数据线31的延伸方向上，位于不同像素区域80内且相邻的第一像素电极分支511和第二像素电极分支512连接同一薄膜晶体管70，位于同一像素区域80内的第一像素电极分支511和第二像素电极分支512连接不同的薄膜晶体管70。第一像素电极分支511靠近对应扫描线22的一端连接于薄膜晶体管70，第二像素电极分支512靠近对应扫描线22的一端连接于薄膜晶体管70。也就是说，同一像素区域80内的第一像素电极分支511和第二像素电极分支512连接不同的薄膜晶体管70，且经一薄膜晶体管70的电信号从第一像素电极分支511靠近对应扫描线22的一端向第一像素电极分支511远离对应扫描线22的一端传导，以及经另一薄膜晶体管70的电信号从第二像素电极分支512靠近对应扫描线22的一端向第二像素电极分支512远离对应扫描线22的一端传导，使得同一像素区域80内的第一像素电极分支511和第二像素电极分支512的电信号传导方向相反以及有效缩短了电信号在像素电极分支510上的传导路径，进而减少电信号在像素电极分支510上的衰减，提升了像素90显示亮度的均一性。
在数据线31的延伸方向上，相邻像素区域80中的像素90对应的颜色相同，即，定义数据线31的延伸方向为像素区域80的列方向，每列像素区域80中的像素90对应的颜色均相同，使得连接同一薄膜晶体管70的第一像素电极分支511和第二像素电极分支512可以重新组成一个新的像素90，可以简化后续彩膜基板(图1未示出)中色阻层(图1未示出)的制备工艺以及不影响显示面板(图1未示出)的正常显示。
在本实施例中，在数据线31的延伸方向上，位于不同像素区域80内且相邻的第一像素电极分支511和第二像素电极分支512跨对应的扫描线22电连接。
具体地，在本实施例中，阵列基板100还包括跨接部60，跨接部60分别电连接位于不同像素区域80内且在数据线31的延伸方向上相邻的第一像素电极分支511和第二像素电极分支512。跨接部60与对应的扫描线22在垂直于第一衬底10的方向上部分重叠设置，且跨接部60连接薄膜晶体管70。薄膜晶体管70的漏极73为一个，跨接部60连接薄膜晶体管70的漏极73。即，位于不同像素区域80内且在数据线31的延伸方向上相邻的第一像素电极分支511和第二像素电极分支512分别通过跨接部60连接至薄膜晶体管70的漏极73。
应当可以理解，在其他实施例中，位于不同像素区域80内且在数据线31的延伸方向上相邻的第一像素电极分支511和第二像素电极分支512中的一个可以直接通过过孔连接薄膜晶体管70的漏极73，即，跨接部60将位于不同像素区域80内且在数据线31的延伸方向上相邻的第一像素电极分支511和第二像素电极分支512导通，使得该第一像素电极分支511和第二像素电极分支512中的一个连接薄膜晶体管70的漏极73即可实现将位于不同像素区域80且相邻的第一像素电极分支511和第二像素电极分支512连接于同一薄膜晶体管70。跨接部60的设置不仅可以减少过孔的数量，还可以简化制备工艺。
进一步地，第一像素电极分支511的配向方向和第二像素电极分支512的配向方向相同；或，第一像素电极分支511的配向方向与第二像素电极分支512的配向方向不同，且沿扫描线22的延伸方向对称设置。可以理解为，第一像素电极分支511的配向方向和第二像素电极分支512的配向方向相同，像素90为单畴结构。第一像素电极分支511的配向方向与第二像素电极分支512的配向方向不同，且沿扫描线22的延伸方向对称设置时，像素90为双畴结构。也就是说，本申请的IPS显示模式对应的像素90类型，既可以是单畴的像素90，也可以是双畴的像素90。
在本实施例中，第一像素电极分支511的配向方向与第二像素电极分支512的配向方向不同，且沿扫描线22的延伸方向对称设置。此处对第一像素90电极的配向方向不作具体限定，根据实际需求选择即可。
像素公共电极51还包括与像素电极分支510靠近扫描线22的端部连接的像素电极主干513，像素电极主干513沿扫描线22的延伸方向设置。像素电极主干513用于将各像素电极分支510导通。即，第一像素电极分支511靠近对应扫描线22的端部与像素电极主干513连接，第二像素电极分支512靠近对应扫描线22的端部与像素电极主干513连接。需要说明的是，第一像素电极分支511对应的扫描线22指的是距离第一像素电极分支511最近的扫描线22，同理，第二像素电极分支512对应的扫描线22指的是距离第二像素电极分支512最近的扫描线22。
应当可以理解，在同一像素区域80内，第一像素90电极靠近对应金属公共电极21的端部可以与像素电极主干513连接，和/或，第二像素90电极靠近对应金属公共电极21的端部可以与像素电极主干513连接。
在本实施例中，第一像素电极分支511的两端均设置有像素电极主干513，第二像素电极分支512的两端均设置有像素电极主干513。位于第一像素电极分支511靠近对应的扫描线22的一侧的像素电极主干513与跨接部60连接，位于第二像素电极分支512靠近对应的扫描线22的一侧的像素电极主干513与跨接部60连接，减少跨接部60与像素电极主干513的引线距离以减少阻抗，从而减少电压降。
更进一步地，第二透明导电层50可以位于第一透明导电层40远离第一衬底10的一侧，也可以位于第二金属层30和第一金属层20之间。第二透明导电层50的位置与薄膜晶体管70的类型有关。薄膜晶体管70为氧化物薄膜晶体管，第二透明导电层50位于第一透明导电层40远离第一衬底10的一侧，或，薄膜晶体管70为非晶硅薄膜晶体管，第二透明导电层50位于第二金属层30和第一金属层20之间。
薄膜晶体管70为氧化物薄膜晶体管，第二透明导电层50位于第一透明导电层40远离第一衬底10的一侧时，阵列基板100还包括栅极绝缘层(图未示)、半导体层74、第一绝缘层(图未示)、钝化层(图未示)和第二绝缘层(图未示)。第一金属层20、栅极绝缘层、半导体层74、第二金属层30、第一绝缘层、钝化层、第一透明导电层40、第二绝缘层和第二透明导电层50依次层叠于第一衬底10的一侧。此处对栅极绝缘层、第一绝缘层、第二绝缘层和钝化层的材料不作过限制，根据实际需求选择即可。金属公共电极21与公共电极层41通过过孔连接，该过孔依次穿过栅极绝缘层、第一绝缘层和钝化层。跨接部60与薄膜晶体管70的漏极73通过多个过孔连接，或像素90电极与薄膜晶体管70的漏极73通过多个过孔连接，该多个过孔在垂直于第一衬底10的方向上可以至少部分重叠设置，也可以错位设置，此处对过孔的位置不作过多限制，根据实际需求选择即可。
薄膜晶体管70为非晶硅薄膜晶体管，第二透明导电层50位于第二金属层30和第一金属层20之间时，阵列基板100还包括非晶硅半导体层(图未示)和第一绝缘层。第一金属层20、非晶硅半导体层、第一透明导电层40、第二金属层30、第一绝缘层和第二透明导电层50依次层叠设置于第一衬底10的一侧。像素公共电极51与薄膜晶体管70的漏极73之间无绝缘层，使得像素公共电极51可以与漏极73直接搭接。金属公共电极21与公共电极层41通过过孔连接。
在本实施例中，薄膜晶体管70为氧化物薄膜晶体管，第二透明导电层50位于第一透明导电层40远离第一衬底10的一侧。金属公共电极21与公共电极层41通过第一过孔61连接，第一过孔61依次穿过栅极绝缘层、第一绝缘层和钝化层。第一过孔61为多个。第一过孔61靠近数据线31设置，且与数据线31绝缘设置。金属公共电极21对应第一过孔61处的横截面积大于金属公共电极21处的其他地方，以便于金属公共电极21与公共电极层41更好的过孔连接，以提升金属公共电极21与公共电极层41的导通性。跨接部60依次通过第二过孔62和第三过孔63与薄膜晶体管70的漏极73连接。第二过孔62穿过第二绝缘层，第三过孔63依次穿过钝化层和第一绝缘层。其中，第二过孔62在第一衬底10上的正投影位于第三过孔63在第一衬底10上的正投影内。
本实施例中，通过将同一像素区域80内的像素电极分支510经金属公共电极21线分割为第一像素电极分支511和第二像素电极分支512，并将同一像素区域80内的第一像素电极分支511靠近对应扫描线22的一端与薄膜晶体管70连接，第二像素电极分支512靠近对应扫描线22的一端与薄膜晶体管70连接，使得经一薄膜晶体管70的电信号从第一像素电极分支511靠近对应扫描线22的一端向第一像素电极分支511远离对应扫描线22的一端传导，以及经另一薄膜晶体管70的电信号从第二像素电极分支512靠近对应扫描线22的一端向第二像素电极分支512远离对应扫描线22的一端传导，从而有效缩短电信号在像素公共电极51分支上的传导路径，降低电信号在像素公共电极51分支上的衰减，进而提升像素90显示亮度的均一性。
请参阅图1、图4和图5，图4是本申请提供的阵列基板第二实施例的结构示意图，图5是图4中G处的放大结构示意图。
本申请提供的阵列基板100第二实施例与本申请提供的阵列基板100第一实施例相比，结构基本相同，不同之处在于：薄膜晶体管70包括一对漏极73。在数据线31的延伸方向上，位于不同像素区域80内且相邻的第一像素电极分支511和第二像素电极分支512分别连接同一薄膜晶体管70的不同的漏极73。
在本实施例中，薄膜晶体管70包括一对漏极73。在数据线31的延伸方向上，位于不同像素区域80内且相邻的第一像素电极分支511和第二像素电极分支512分别连接同一薄膜晶体管70的不同的漏极73。
第一像素电极分支511靠近对应扫描线22的一端与漏极73连接。第二像素电极分支512靠近对应扫描线22的一端与漏极73连接。
薄膜晶体管70设置于扫描线22与数据线31的交叉处且位于像素区域80。薄膜晶体管70包括第一漏极731和第二漏极732。第一漏极731连接于第一像素电极分支511，第二漏极732跨对应扫描线22连接于第二像素电极分支512。
在本实施例中，薄膜晶体管70位于第一区域81，第一漏极731位于第一区域81内，第二漏极732跨对应扫描线22延伸至第二区域82内。位于第一像素电极分支511靠近对应扫描线22的一端的像素电极主干513依次通过第二过孔62和第三过孔63与第一漏极731连接，位于第二像素电极分支512靠近对应扫描线22的一端的像素电极主干513依次通过第二过孔62和第三过孔63与第二漏极732进行过孔连接。
应当可以理解，薄膜晶体管70也可以位于第二区域82；或者部分薄膜晶体管70位于第一区域81，部分薄膜晶体管70位于第二区域82。同一薄膜晶体管70的第一漏极731和第二漏极732的位置可以互换。只需保证薄膜晶体管70包括一对漏极73，位于不同像素区域80且相邻的第一像素电极分支511和第二像素电极分支512连接同一薄膜晶体管70的不同的漏极73即可。
本实施例相比于本申请提供的阵列基板100第一实施例，同样可以减少电信号在像素电极分支510上衰减以提升像素90显示亮度均一性。同时，本实施例中将薄膜晶体管70的漏极73设置为一对，位于不同像素区域80且相邻的第一像素电极分支511和第二像素电极分支512分别连接不同薄膜晶体管70的不同的漏极73的连接方式，相比于第一实施例中位于不同像素区域80且相邻的第一像素电极分支511和第二像素电极分支512通过跨对应扫描线22电连接后再连接于薄膜晶体管70的方式，可以减少寄生电容的产生。
请参阅图1、图6和图7，图6是本申请提供的显示面板一实施例的结构示意图，图7是图6中H-H处的剖面结构示意图。
本申请提供一种显示面板400。显示面板400包括阵列基板100、彩膜基板200和液晶层300。阵列基板100为上述的阵列基板100。彩膜基板200与阵列基板100相对设置。液晶层300设置于阵列基板100和彩膜基板200之间。
彩膜基板200包括第二衬底201，以及设置于第二衬底201靠近阵列基板100一侧的色阻层202和遮光层203。色阻层202对应像素90设置，遮光层203位于色阻层202的侧面且在第一衬底10上的投影覆盖金属公共电极21。
色阻层202包括多个色阻2021，一个色阻2021对应一个像素90设置。
在本实施例中，彩膜基板200中的金属公共电极21将像素区域80分割为第一区域81和第二区域82，像素90的像素电极分支510包括第一像素电极分支511和第二像素电极分支512。也就是说，金属公共电极21将像素区域80内的像素90进行区域划分，划分为间隔的两部分，两部分分别为第一子像素91和第二子像素92。第一子像素91位于第一区域81内，第二子像素92位于第二区域82内。色阻2021包括第一色阻2022和第二色阻2023，第一色阻2022与第一子像素91一一对应设置，且第二色阻2023与第二子像素92一一对应设置，第一色阻2022与第二色阻2023之间具有间隙，该间隙处设置有遮光层203。
遮光层203在第一衬底10上的投影还覆盖用于导通金属公共电极21与公共电极层41的过孔。遮光层203在第一衬底10上的投影覆盖金属公共电极21，以遮挡像素90边缘处的异常显示。遮光层203位于色阻层202的侧面可以防止光串扰，提升显示效果。
在本实施例中，遮光层203为黑色矩阵，色阻层202与遮光层203位于同一水平面层。在其他实施例中，遮光层203也可以是其他遮光材料或金属材料，以及遮光层203也可以与色阻层202不位于同一水平面层。
以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，所述阵列基板包括：
第一衬底，以及依次形成于所述第一衬底一侧的第一金属层、第二金属层和第一透明导电层；所述第一金属层用于形成金属公共电极和扫描线；所述第二金属层用于形成数据线和薄膜晶体管的漏极；所述第一透明导电层用于形成公共电极层；所述数据线与所述扫描线纵横交错限定多个像素区域，每个所述像素区域包括一个像素；
还包括第二透明导电层，所述第二透明导电层用于形成所述像素的像素公共电极；
其特征在于，所述像素公共电极包括多条沿所述数据线的延伸方向延伸设置的像素电极分支；
所述金属公共电极位于相邻两条所述扫描线之间，并将对应所述像素区域内的所述像素电极分支分割为彼此绝缘设置的第一像素电极分支和第二像素电极分支；
所述薄膜晶体管包括一对所述漏极；在所述数据线的延伸方向上，位于不同所述像素区域内且相邻的所述第一像素电极分支和所述第二像素电极分支分别连接同一所述薄膜晶体管的不同的所述漏极。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极分支靠近对应所述扫描线的一端与所述漏极连接；所述第二像素电极分支靠近对应所述扫描线的一端与所述漏极连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管设置于所述扫描线与所述数据线的交叉处且位于所述像素区域；所述薄膜晶体管包括第一漏极和第二漏极；所述第一漏极连接于所述第一像素电极分支，所述第二漏极跨对应所述扫描线连接于所述第二像素电极分支。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极分支的配向方向和所述第二像素电极分支的配向方向相同；
或，所述第一像素电极分支的配向方向与所述第二像素电极分支的配向方向不同，且沿所述扫描线的延伸方向对称设置。
5.根据权利要求1所述的阵列基板，其特征在于，所述像素公共电极还包括与所述像素电极分支靠近所述扫描线的端部连接的像素电极主干，所述像素电极主干沿所述扫描线的延伸方向设置。
6.根据权利要求1所述的阵列基板，其特征在于，在所述数据线的延伸方向上，相邻所述像素区域中的所述像素对应的颜色相同。
7.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为氧化物薄膜晶体管，所述第二透明导电层位于所述第一透明导电层远离所述第一衬底的一侧；
或，所述薄膜晶体管为非晶硅薄膜晶体管，所述第二透明导电层位于所述第二金属层和所述第一金属层之间。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一透明导电层和所述第二透明导电层均为氧化铟锡。
9.一种显示面板，其特征在于，所述显示面板包括：
阵列基板，所述阵列基板为权利要求1至8中任一项所述的阵列基板；
彩膜基板，与所述阵列基板相对设置；
液晶层，设置于所述阵列基板和所述彩膜基板之间。
10.根据权利要求9所述的显示面板，其特征在于，所述彩膜基板包括第二衬底，以及设置于所述第二衬底靠近所述阵列基板一侧的色阻层和遮光层；所述色阻层对应像素设置，所述遮光层位于所述色阻层的侧面且在第一衬底上的投影覆盖金属公共电极。
CN202310480782.2A 2023-04-27 2023-04-27 阵列基板和显示面板 Pending CN116594233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310480782.2A CN116594233A (zh) 2023-04-27 2023-04-27 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310480782.2A CN116594233A (zh) 2023-04-27 2023-04-27 阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN116594233A true CN116594233A (zh) 2023-08-15

Family

ID=87610748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310480782.2A Pending CN116594233A (zh) 2023-04-27 2023-04-27 阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN116594233A (zh)

Similar Documents

Publication Publication Date Title
US9507230B2 (en) Array substrate, liquid crystal panel and liquid crystal display
JP5500712B2 (ja) 液晶表示パネル
US7443477B2 (en) In-plane switching liquid crystal display
KR100831229B1 (ko) 고개구율 액정 표시 장치
JP5301251B2 (ja) 液晶表示装置
US8072569B2 (en) Fringe field switching liquid crystal display panel
JP5492586B2 (ja) 液晶表示パネル及び電子機器
KR101112537B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100925463B1 (ko) 액정 표시 장치
KR20020063512A (ko) 액정표시장치
US9939673B2 (en) Curved display device
US9846331B2 (en) Liquid crystal display
JPH11142886A (ja) 液晶表示装置
KR20170130669A (ko) 액정 표시 장치
KR101258218B1 (ko) 액정 표시 장치
CN114185211B (zh) 阵列基板及液晶显示面板
KR20050098631A (ko) 액정 표시 장치 및 그에 사용되는 표시판
CN116594233A (zh) 阵列基板和显示面板
CN116594232A (zh) 阵列基板和显示面板
JP2014146039A (ja) 液晶表示パネル
US9377656B2 (en) Liquid crystal display device
CN218332236U (zh) 阵列基板及显示面板
KR100984346B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100859522B1 (ko) 박막 트랜지스터 기판, 색필터 기판 및 액정 표시 장치
KR100806900B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination