CN116580739B - 一种快速掩膜编程rom自定时方法、电路及电子装置 - Google Patents

一种快速掩膜编程rom自定时方法、电路及电子装置 Download PDF

Info

Publication number
CN116580739B
CN116580739B CN202310861180.1A CN202310861180A CN116580739B CN 116580739 B CN116580739 B CN 116580739B CN 202310861180 A CN202310861180 A CN 202310861180A CN 116580739 B CN116580739 B CN 116580739B
Authority
CN
China
Prior art keywords
memory bank
virtual memory
bit line
virtual
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310861180.1A
Other languages
English (en)
Other versions
CN116580739A (zh
Inventor
张武
刘华
***
卢昌鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hailichuang Technology Co ltd
Original Assignee
Shanghai Hailichuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hailichuang Technology Co ltd filed Critical Shanghai Hailichuang Technology Co ltd
Priority to CN202310861180.1A priority Critical patent/CN116580739B/zh
Publication of CN116580739A publication Critical patent/CN116580739A/zh
Application granted granted Critical
Publication of CN116580739B publication Critical patent/CN116580739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明揭示了一种快速掩膜编程ROM自定时方法、电路及电子装置，包括：存储体，所述存储体包括第一虚拟存储体、第二虚拟存储体、第三虚拟存储体、第四虚拟存储体和存储阵列；第一虚拟存储体用于模拟存储数据“1”时的特性，第二虚拟存储体用于模拟存储数据“0”时的特性，第三虚拟存储体用于对所述存储体进行放电，第四虚拟存储体用于保护所述存储体；地址译码器；时序控制单元，用于比较第一虚拟存储体的位线电压与第一阈值电压的大小，还用于比较第二虚拟存储体的位线电压与第二阈值电压的大小；数据输出单元。本发明避免了ROM电路自控性差，可靠性差，功耗浪费大，时序控制单元及数据输出单元面积浪费大，生产成本高等系列问题。

Description

一种快速掩膜编程ROM自定时方法、电路及电子装置
技术领域
本发明属于集成电路领域，具体涉及一种固定存储电路，尤其涉及一种集成度高、低功耗、低成本的快速掩膜编程ROM自定时方法、电路及电子装置。
背景技术
ROM只读存储器的特点是只能读出而不能写入信息，所存数据稳定，断电后所存数据也不会改变，并且结构较简单，使用方便，因而常用于存储各种固定程序和数据。通常在ROM里面固化一些程序，完成对***的加电自检、***中各功能模块的初始化、***的基本输入/输出的驱动程序及引导操作***等。
目前市面上芯片制造厂都提供一种自带的编译ROM电路程序，但编译出来的ROM存储量选择单一，功耗大，速度慢，版图面积大，及与项目整体匹配度不高等系列问题。而传统的ROM电路的做法，大部分又是利用触发器或电阻电容延迟的方法去模拟存储体充放电的时间来搭建时序控制逻辑，这会使电路在不同电源电压、温度、不同器件在不同制程下时序偏差非常大，而为了让电路在最恶劣的情况下的速度都能满足***的要求，就会加大电路设计的复杂性，留足够的裕量来保证电路能正常工作。同时为了提高读取数据的可靠性需与多路高精度的放大器电路配合使用，这样就会导致速度偏差大，自控性差，可靠性差，功耗浪费大，时序控制单元及数据输出单元面积浪费大，生产成本高等系列问题。因此，本发明提出一种快速掩膜编程ROM自定时方法及电路。
发明内容
本发明的目的在于，提供一种功耗更低，用时更少，能够自定时的ROM方法及电路。
本发明提供一种快速掩膜编程ROM自定时电路，包括：
存储体，所述存储体包括第一虚拟存储体、第二虚拟存储体和存储阵列；所述第一虚拟存储体用于模拟存储体存储数据“1”时的特性，所述第二虚拟存储体用于模拟存储体存储数据“0”时的特性；所述存储阵列包括目标存储体；
地址译码器，用于选择所述目标存储体；
时序控制单元，用于比较所述第一虚拟存储体的位线电压与第一阈值电压的大小，以产生充电结束信号；还用于比较所述第二虚拟存储体的位线电压与第二阈值电压的大小，以产生读电路启动信号；
数据输出单元，用于读取所述目标存储体的数据。
进一步的，所述存储体还包括第三虚拟存储体，所述第三虚拟存储体用于对所述存储体进行放电。
进一步的，所述存储体还包括第四虚拟存储体；所述第四虚拟存储体用于保护所述存储体；
四个虚拟存储体分别位于存储阵列的四周，第一虚拟存储体与第二虚拟存储体分别位于存储阵列相对的两侧；第三虚拟存储体和第四虚拟存储体分别位于存储阵列另外的相对两侧。
进一步的，所述时序控制单元还用于接收***时钟及使能信号。
本发明还提供一种快速掩膜编程ROM自定时方法，采用如上所述的电路，包括：
S1、对第一虚拟存储体、第二虚拟存储体及目标存储体进行充电；
S2、通过第一虚拟存储体的位线电压是否大于第一阈值电压来判断是否产生充电结束信号；
S3、通过第二虚拟存储体的位线电压是否低于第二阈值电压来判断是否产生读电路启动信号；
S4、通过数据输出单元读取目标存储体数据。
进一步的，在进行S1之前，或进行S4之后，还包括：利用第三虚拟存储体对整个所述存储体进行放电，使得整个所述存储***线电压为0，准备读取ROM数据。
进一步的，在S4后，还包括：重复S1-S4的步骤。
进一步的，在S2中，当所述第一虚拟存储体的位线电压小于所述第一阈值电压时，返回S1；当所述第一虚拟存储体的位线电压大于所述第一阈值电压时，产生结束充电信号。
进一步的，在S3中，所述第二虚拟存储体采用自放电的方式进行放电，直至位线电压低于所述第二阈值电压，之后，产生读电路启动信号。
本发明还提供一种电子装置，采用如上任意一项所述的电路。
相比于现有技术，本发明至少具有以下的有益效果：本发明利用虚拟存储体与真实存储体性能相似的特性，用虚拟存储体的充放电及读取时间来完成ROM电路自定时的时序操作，从而解决速度偏差大，自控性差，可靠性差，功耗浪费大，时序控制单元及数据输出单元面积浪费大，生产成本高等系列问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1是本发明一实施例的基本结构示意图。
图2是本发明一实施例的方法的流程图。
图3是本发明另一实施例的方法的流程图。
具体实施方式
下面将结合示意图对本发明的一种快速掩膜编程ROM自定时方法及电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1所示，本发明提供了一种快速掩膜编程ROM自定时电路，包括：
存储体，所述存储体包括第一虚拟存储体L、第二虚拟存储体R和存储阵列；所述第一虚拟存储体L用于模拟存储体存储数据“1”时的特性，所述第二虚拟存储体R用于模拟存储体存储数据“0”时的特性；所述存储阵列包括目标存储体；
地址译码器，用于选择目标存储体；
时序控制单元，用于接收***时钟以及使能信号，比较所述第一虚拟存储体L的位线电压与第一阈值电压的大小，以产生充电结束信号；还用于比较第二虚拟存储体R的位线电压与第二阈值电压的大小，以产生读电路启动信号；
数据输出单元，用于读取所述目标存储体的数据。
进一步的，所述存储体还包括第三虚拟存储体B，所述第三虚拟存储体B用于对所述存储体进行放电。
进一步的，所述存储体还包括第四存储体T；所述第四虚拟存储体T用于保护所述存储体。
四个虚拟存储体分别位于存储阵列的四周，第一虚拟存储体与第二虚拟存储体分别位于存储阵列相对的两侧；第三虚拟存储体和第四虚拟存储体分别位于存储阵列另外的相对两侧。
具体的，请参考图1，所述虚拟存储体用来代表目标存储体，同时对目标存储体起到保护作用。当虚拟存储体的位线电压正常达到所设定的阈值电压时，目标存储体同样也会正常达到阈值电压，并继续进行后续步骤。如果存在问题，则会现首先在虚拟存储体上表现出来，便于技术人员及时的发现问题，以减少对真实存储体的影响。
进一步的，所述时序控制单元还用于接收***时钟及使能信号。
具体的，请参考图1，所述地址译码器、时序控制单元、数据输出单元均与存储体相连接，所述地址译码器选择目标存储体后，通过时序控制单元中的时序逻辑控制存储体，根据接收到的信号并通过数据输出单元读取存储体数据。
请参考图2所示，本发明还提供了一种快速掩膜编程ROM自定时方法，包括：
S1、对第一虚拟存储体L、第二虚拟存储体R及目标存储体进行充电；
S2、通过第一虚拟存储体L的位线电压是否大于第一阈值电压来判断是否产生充电结束信号；
S3、通过第二虚拟存储体R的位线电压是否低于第二阈值电压来判断是否产生读电路启动信号；
S4、通过数据输出单元读取目标存储体单元数据。
进一步的，在进行S1之前，或进行S4之后，还包括：利用第三虚拟存储体B对整个存储体单元进行放电，使得整个存储***线电压为0，准备读取ROM数据。
进一步的，当第一虚拟存储体L的位线电压小于第一阈值电压时，返回S1；当第一虚拟存储体L的位线电压大于第一阈值电压时，产生结束充电信号。
进一步的，在S3中，第二虚拟存储体R采用自放电的方式进行放电，直至位线电压低于第二阈值电压，之后，启动读电路。
进一步的，在S4后，还包括：重复S1-S4的步骤。
在本发明一个具体的实施例中，可参考图3，所述快速掩膜编程ROM自定时方法按照如下步骤进行：
ROM使能。
上电后，利用第三虚拟存储体B清除所有存储***线电荷，即对整个存储体进行放电，使得存储***线电压为0，准备读取ROM数据。
通过所述第三虚拟存储体B对整个存储体进行放电，去除因在生产过程中寄生电荷或操作过程中耦合电荷对实际读取数据时造成误读的影响。
请参考图1，地址译码器包括X地址译码器和Y地址译码器，X地址译码器产生字线选择位，Y地址译码器产生位线选择位。在清除所有存储***线电荷后，通过地址译码器选定第一虚拟存储体、选中第二虚拟存储体、选中目标存储体，准备读取数据。
同时，可以对第一虚拟存储体L位线进行充电、第二虚拟存储体R位线进行充电及目标存储***线进行充电。
通过第一虚拟存储体L的位线电压是否大于第一阈值电压来判断是否充电结束。
具体的，第一虚拟存储体L的位线电压小于第一阈值电压时，即否，返回继续充电；当第一虚拟存储体L的位线电压大于第一阈值电压时，即是，产生结束充电信号，表示充电结束。
接着，通过第二虚拟存储体R的位线电压是否低于第二阈值电压来判断是否开始读电路。
具体的，等待第二虚拟存储体R位线自放电完成。当第二虚拟存储体R的位线电压低于第二阈值电压时，产生开始读电路信号，表示位线电压已满足条件，开始读电路；当第二虚拟存储体R的位线电压不低于第二阈值电压时，继续等待第二虚拟存储体R自放电，直至位线电压低于第二阈值电压开始读电路。
然后，通过数据输出单元读取目标存储体数据。
产生读电路信号后，通过数据输出单元读取目标存储体的数据信息，输出N位数据。
之后，通过第三虚拟存储体B对整个存储体进行放电，再次进入清除所述存储***线电荷的过程，准备读取下一个目标存储体的数据。
与现有技术相比，现有技术中对存储体进行充电或放电需要自行设定时间并分段进行，当运行至设定时间结束时才代表这一阶段的完成进入下一阶段。而在本实施例中，通过对所述虚拟存储体同时进行充电和放电，不需要通过充电或放电时间判断位线电压与阈值电压之间的大小关系，而直接通过位线电压的大小判断电压情况，缩短存储体需要分别充电与放电的时间，同时避免了充电与放电步骤之间切换所需要的时间。根据所设定的阈值电压来判断是否结束充电，读取数据，节省了读取数据的时间。
本发明的另一实施例中还提供了一种电子装置，采用如上所述的电路。
综上所述，在本实施例中所提出的一种快速掩膜编程ROM自定时方法、电路及电子装置中，所采用的时序逻辑对存储体同时进行充电与放电的工作，根据设定的阈值电压判断是否完成充电、是否完成放电、是否读取数据，并通过数据输出单元获取相应的数据。由于充电与放电同时进行，减少了中间切换状态的时间，相当于节省了一部分的操作时间，使得读取数据所需要的时间减少，快速的获得想要读取的数据，同时所需功耗降低。进一步的，由于充电放电工作同时进行，使电路可以实现自定时，在启动***之后可以自动实现数据的读取。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种快速掩膜编程ROM自定时电路，其特征在于，包括：
存储体，所述存储体包括第一虚拟存储体、第二虚拟存储体和存储阵列；所述第一虚拟存储体用于模拟存储体存储数据“1”时的特性，所述第二虚拟存储体用于模拟存储体存储数据“0”时的特性；所述存储阵列包括目标存储体；
地址译码器，用于选择所述目标存储体；
时序控制单元，用于对所述存储体同时进行充电和放电；以及，用于比较所述第一虚拟存储体的位线电压与第一阈值电压的大小，以产生充电结束信号；还用于比较所述第二虚拟存储体的位线电压与第二阈值电压的大小，以产生读电路启动信号；
数据输出单元，用于读取所述目标存储体的数据。
2.如权利要求1所述的一种快速掩膜编程ROM自定时电路，其特征在于，所述存储体还包括第三虚拟存储体，所述第三虚拟存储体用于对所述存储体进行放电。
3.如权利要求2所述的一种快速掩膜编程ROM自定时电路，其特征在于，所述存储体还包括第四虚拟存储体，所述第四虚拟存储体用于保护所述存储体；
四个虚拟存储体分别位于存储阵列的四周，第一虚拟存储体与第二虚拟存储体分别位于存储阵列相对的两侧；第三虚拟存储体和第四虚拟存储体分别位于存储阵列另外的相对两侧。
4.如权利要求1所述的一种快速掩膜编程ROM自定时电路，其特征在于，所述时序控制单元还用于接收***时钟及使能信号。
5.一种快速掩膜编程ROM自定时方法，采用如权利要求1-4中任意一项所述的电路，其特征在于，包括：
S1、对第一虚拟存储体、第二虚拟存储体及目标存储体进行充电；
S2、通过第一虚拟存储体的位线电压是否大于第一阈值电压来判断是否产生充电结束信号；
S3、通过第二虚拟存储体的位线电压是否低于第二阈值电压来判断是否产生读电路启动信号；
S4、通过数据输出单元读取目标存储体数据。
6.如权利要求5所述的一种快速掩膜编程ROM自定时方法，其特征在于，在进行S1之前，或进行S4之后，还包括：利用第三虚拟存储体对整个所述存储体进行放电，使得整个所述存储体的位线电压为0，准备读取ROM数据。
7.如权利要求6所述的一种快速掩膜编程ROM自定时方法，其特征在于，在S4后，还包括：重复S1-S4的步骤。
8.如权利要求5所述的一种快速掩膜编程ROM自定时方法，其特征在于，在S2中，当所述第一虚拟存储体的位线电压小于所述第一阈值电压时，返回S1；当所述第一虚拟存储体的位线电压大于所述第一阈值电压时，产生结束充电信号。
9.如权利要求5所述的一种快速掩膜编程ROM自定时方法，其特征在于，在S3中，所述第二虚拟存储体采用自放电的方式进行放电，直至位线电压低于所述第二阈值电压，之后，产生读电路启动信号。
10.一种电子装置，其特征在于，采用如权利要求1-4中任意一项所述的电路。
CN202310861180.1A 2023-07-14 2023-07-14 一种快速掩膜编程rom自定时方法、电路及电子装置 Active CN116580739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310861180.1A CN116580739B (zh) 2023-07-14 2023-07-14 一种快速掩膜编程rom自定时方法、电路及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310861180.1A CN116580739B (zh) 2023-07-14 2023-07-14 一种快速掩膜编程rom自定时方法、电路及电子装置

Publications (2)

Publication Number Publication Date
CN116580739A CN116580739A (zh) 2023-08-11
CN116580739B true CN116580739B (zh) 2023-11-03

Family

ID=87536448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310861180.1A Active CN116580739B (zh) 2023-07-14 2023-07-14 一种快速掩膜编程rom自定时方法、电路及电子装置

Country Status (1)

Country Link
CN (1) CN116580739B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166991A (ja) * 1999-12-10 2001-06-22 Fujitsu Ltd メモリ制御装置及びメモリモジュール並びに情報処理装置
JP2005235247A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
CN101523493A (zh) * 2006-10-02 2009-09-02 索尼达德克奥地利股份公司 用于检测虚拟存储体和数据载体的方法、控制逻辑和***
CN110651246A (zh) * 2017-10-25 2020-01-03 华为技术有限公司 一种数据读写方法、装置和存储服务器
KR20210077443A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329396A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd バンク構成を変更可能なフラッシュメモリ
US6625081B2 (en) * 2001-08-13 2003-09-23 Micron Technology, Inc. Synchronous flash memory with virtual segment architecture
US20050185465A1 (en) * 2003-03-11 2005-08-25 Fujitsu Limited Memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166991A (ja) * 1999-12-10 2001-06-22 Fujitsu Ltd メモリ制御装置及びメモリモジュール並びに情報処理装置
JP2005235247A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
CN101523493A (zh) * 2006-10-02 2009-09-02 索尼达德克奥地利股份公司 用于检测虚拟存储体和数据载体的方法、控制逻辑和***
CN110651246A (zh) * 2017-10-25 2020-01-03 华为技术有限公司 一种数据读写方法、装置和存储服务器
KR20210077443A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN116580739A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
TWI459403B (zh) 調整積體電路之操作參數之方法及裝置
CN102301424B (zh) 具有负电压写入辅助电路的存储器及其方法
US9437264B2 (en) Memory operation latency control
JP2002025287A (ja) 半導体記憶装置
JPS6336080B2 (zh)
KR20040030944A (ko) 동기형 반도체 기억장치 모듈 및 그 제어방법, 정보기기
JP3859593B2 (ja) 低電圧フラッシュメモリーのヒューズ回路及びその増補方法
US6788588B2 (en) Asynchronous semiconductor memory device
US3866176A (en) Address selection circuit for storage arrays
EP1058269B1 (en) Synchronous multilevel non-volatile memory and related reading method
CN116580739B (zh) 一种快速掩膜编程rom自定时方法、电路及电子装置
CN109087677B (zh) 存储器装置及其数据读取方法
US9001570B1 (en) Pseudo retention till access mode enabled memory
US6282136B1 (en) Semiconductor memory devices and sensors using the same
CN101427319B (zh) 带有钟控读出放大器的存储器
US5715201A (en) Self-tracking delay-matching write pulse control circuit and method
JP3124713B2 (ja) 集積回路メモリにおけるアドレスデコーディング方法および装置
US20040071028A1 (en) Testing method and device for non-volatile memories having a LPC (low pin count) communication serial interface
JP4327482B2 (ja) 同期型半導体記憶装置
US7330934B2 (en) Cache memory with reduced power and increased memory bandwidth
JP3765585B2 (ja) データ処理装置
US11862291B2 (en) Integrated counter in memory device
CN116580728A (zh) 一种rom输出控制电路及方法
JP2000173283A (ja) 半導体記憶装置及びデータ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant