CN116569327A - 封装结构及其制备方法、电子设备 - Google Patents

封装结构及其制备方法、电子设备 Download PDF

Info

Publication number
CN116569327A
CN116569327A CN202080107718.4A CN202080107718A CN116569327A CN 116569327 A CN116569327 A CN 116569327A CN 202080107718 A CN202080107718 A CN 202080107718A CN 116569327 A CN116569327 A CN 116569327A
Authority
CN
China
Prior art keywords
die
bare chip
silicide
bonding layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080107718.4A
Other languages
English (en)
Inventor
郭茂
任亦纬
赵南
郑见涛
张晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116569327A publication Critical patent/CN116569327A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请实施例提供一种封装结构及其制备方法、电子设备，涉及芯片封装技术领域，用于解决因散热片和裸芯片结构的贴合度降低，导致裸芯片结构的散热能力急剧下降的问题。封装结构包括：裸芯片结构和散热片。裸芯片结构包括第一裸芯片；第一裸芯片包括硅基底。散热片，包括散热片本体和设置在所述散热片本体上的第一硅化物键合层。其中，所述第一硅化物键合层与所述硅基底键合。

Description

封装结构及其制备方法、电子设备 技术领域
本申请涉及芯片封装技术领域，尤其涉及一种封装结构及其制备方法、电子设备。
背景技术
现今，封装结构的散热已经成为封装结构设计的瓶颈之一，对于封装结构的散热，除了利用硬件(例如散热器)实现封装结构的散热外，封装结构本身的设计也会对散热产生明显影响。
封装结构中的裸芯片结构本身产生的热量，主要是通过裸芯片结构表面散失的。因此，如图1a所示，现今的封装结构，一般是裸芯片结构10上加散热片(lid)20，通过导热胶30(thermal integration material，TIM)将裸芯片结构10与散热片20粘结，以使得裸芯片结构10表面的热量通过散热片20散出。而基于图1a所示的结构，裸芯片结构10的热阻R 10、散热片20的热阻R 20、导热胶30的热阻R 30、散热片20和导热胶30的贴合度(影响散热片20和导热胶30的界面热阻R 20/30)、导热胶30和裸芯片结构10的贴合度(影响导热胶30和裸芯片结构10的界面热阻R 30/10)等因素直接影响到封装结构的散热效果。
然而，虽然本领域技术人员为了降低导热胶30的热阻，采用新型导热材料(例如烧结银、碳纳米管、石墨烯等)作为导热胶30的主体材料，但是由于散热片20的主体材料通常为金属(例如铜、铜合金等)，裸芯片结构10的主体结构通常为硅基底，因此，依然存在散热片20、导热胶30以及裸芯片结构10三者所用材料的热膨胀系数(coefficient of thermal expansion，CTE)差异较大的问题。这就会导致裸芯片结构10温度较高后，散热片20、导热胶30以及裸芯片结构10三者变形程度不同，两两之间出现不同程度的分离，甚至整层完全分层，从而降低散热片20和导热胶30的贴合度和/或导热胶30和裸芯片结构10的贴合度(归根结底为散热片20和裸芯片结构10的贴合度)。
这样一来，以图1b所示散热片20和导热胶30部分分离(点划线圆圈处)为例，由于散热片20和导热胶30的贴合度降低，散热片20和导热胶30之间存在空气，导致散热片20和导热胶30的界面热阻R 20/30增加，从而导致封装结构的热阻急剧上升，裸芯片结构10的散热能力急剧下降，进而导致裸芯片结构10的温度升高、性能下降甚至完全失效。
发明内容
本申请实施例提供一种封装结构及其制备方法、电子设备，用于解决因散热片和裸芯片结构的贴合度降低，导致裸芯片结构的散热能力急剧下降的问题。
为达到上述目的，本申请采用如下技术方案：
本申请实施例的第一方面，提供一种封装结构，包括：裸芯片结构，裸芯片结构包括第一裸芯片；第一裸芯片包括硅基底；散热片，包括散热片本体和设置在散热片 本体上的第一硅化物键合层；其中，第一硅化物键合层与硅基底键合。
本申请实施例提供的封装结构，裸芯片结构和散热片之间通过第一硅化物键合层键合，无需再设置散热胶。由于裸芯片结构和散热片二者之间是分子与分子之间的键合，其连接稳固性远远大于散热胶的粘结力。因此，去除了传统结构中对散热胶贴合度的担心，本申请中芯片堆叠结构和散热片的连接效果好，贴合度稳定，很好的解决了因裸芯片结构和散热片的贴合度降低，导致裸芯片结构的散热能力急剧下降的问题。从而保证了封装结构的性能和使用寿命。另外，裸芯片结构和散热片之间通过第一硅化物键合层键合，第一硅化物键合层的材料是硅化物，可以很好的阻挡散热片本体中的金属离子(例如铜离子)向裸芯片结构中扩散。这样一来，金属离子很难扩散到裸芯片结构中第一裸芯片的硅基底上，避免了因硅基底导电导致硅基底上的晶体管性能受影响，从而影响第一裸芯片的性能的问题。
可选的，裸芯片结构还包括覆盖在硅基底表面的第二硅化物键合层，第一硅化物键合层与第二硅化物键合层键合。第二硅化物键合层可以进一步阻挡散热片本体中的金属离子(例如铜离子)向裸芯片结构中扩散。这样一来，金属离子很难扩散到裸芯片结构中的第一裸芯片的硅基底上，避免了因硅基底导电导致硅基底上的晶体管性能受影响，从而影响第一裸芯片的性能的问题。
可选的，第一硅化物键合层覆盖散热片本体的表面。这样一来，可以减少对形成的第一硅化物薄膜图案化以形成第一硅化物键合层的步骤，减少工艺步骤，降低成本。
可选的，散热片本体上设置有缝隙。由于散热片本体的变形不仅与材料的热膨胀系数有关，也与散热片本体的大小有关。因此，通过在散热片本体上设置缝隙，将一个整体的散热片本体划分为相连接的多个单元，使相邻单元之间具有缓冲区域(即缝隙处)，相邻单元之间变形力不叠加。从而可以在不影响散热片本体与裸芯片结构的贴合度的情况下，减小因散热片本体变形而对裸芯片结构产生的应力影响。
可选的，散热片本体上设置有缝隙的区域，和第一硅化物键合层与硅基底键合的区域重叠。由于散热片本体的与硅基底键合的区域，对裸芯片结构产生的应力影响最大。因此，在散热片本体的与硅基底键合的区域设置缝隙，可以较为显著的减小因散热片本体变形对裸芯片结构产生的应力影响。
可选的，散热片本体上设置有多个缝隙；多个缝隙相交于散热片本体的中心。散热片本体的结构简单，多个缝隙将散热片本体划分为多块结构，散热片本体上的应力分散，可以减小散热板本体上的应力效应。
可选的，散热片本体包括外环和多个沿外环的内边向内延伸的延伸条，相邻延伸条之间具有缝隙。这样一来，散热片本体的中心区域缝隙较多且较为分散，对散热片本体的应力分散效果好。而且，可以避免热量在散热片本体的中心区域聚集，同时又可以保证热量从延伸条向外环传输，保证散热效果。
可选的，缝隙位于散热片本体的中心，缝隙为封闭图形。由于散热板本体的中心处应力最为集中，因此，在散热板本体的中心设置缝隙，可以减小散热板本体上的应力效应。
可选的，第一硅化物键合层与硅基底采用直接键合工艺键合。直接键合工艺是在室温下实现第一硅化物键合层与硅基底的完美结合，并在90-300℃的环境下完成退火。 在退火环境温度低于250℃的情况下，键合工艺对裸芯片结构的性能几乎没有负面影响(因为封装好的封装结构会在250℃的环境下进行性能检测)，可提高产品良率。
可选的，构成第一硅化物键合层的材料包括SiN、SiC、SiO2中的一种。SiN、SiC、SiO2的导热率超过目前最好的散热胶，因此裸芯片结构的导热效果可以有明显的提升。
可选的，第一硅化物键合层的厚度为0.3-2μm。相比于相关技术中50μm厚的散热胶，本申请实施例中0.3μm-2μm厚的第一硅化物键合层，厚度远远小于散热胶的厚度，可以缩短裸芯片结构与散热片本体之间的散热路径，减小第一硅化物键合层的热阻，提高裸芯片结构的散热效果。另外，还可以使封装结构轻薄化。
可选的，构成第二硅化物键合层的材料包括SiN、SiC、SiO2中的一种。SiN、SiC、SiO2的导热率超过目前最好的散热胶，因此裸芯片结构的导热效果可以有明显的提升。
可选的，第二硅化物键合层的厚度为0.3-2μm。本申请实施例中0.3μm-2μm厚的第二硅化物键合层的厚度为0.3-2μm，可以缩短裸芯片结构与散热片本体之间的散热路径，减小第二硅化物键合层的厚度为0.3-2μm的热阻，提高裸芯片结构的散热效果。另外，还可以使封装结构轻薄化。可选的，裸芯片结构还包括第二裸芯片，第一裸芯片和第二裸芯片形成垂直堆叠结构，第一裸芯片的有源面与第二裸芯片的背面键合。这样一来，可使裸芯片结构小型化和集成化，从而减小封装结构的面积。
可选的，封装结构还包括基板，基板与裸芯片结构的有源面键合。
可选的，散热片与基板之间具有间隙。由于本申请实施例中裸芯片结构与散热片键合后，才与基板键合。因此，通过在散热片和基板之间设置间隙，可以降低散热片与裸芯片结构之间的应力对裸芯片结构与基板的键合效果或键合可靠性的影响。
可选的，封装结构还包括压片环，压片环设置于基板的朝向裸芯片结构的表面；压片环位于裸芯片结构的***。由于基板在受热后容易发生翘曲变形，会影响基板与其他部件键合的稳定性，因此，通过在基板上设置压片环，压片环对基板的牵引力可以缓解基板的翘曲变形。
可选的，压片环位于散热片与基板之间。将压片环设置于散热片与基板之间，无需要求基板的面积大于散热片的面积，可减小封装结构的面积。
可选的，压片环位于散热片的***。在一些结构中，基板的面积较大，翘曲程度较大。而压片环的刚度越大，对基板的压平效果越好。由于压片环的刚度与压片环沿垂直于基板方向上的厚度有关，因此，通过将压片环设置在散热片的***，可以无需限定压片环的厚度。根据基板的面积调整压片环的厚度，以调整压片环的刚度，从而最大程度的解决基板翘曲的问题。
可选的，散热片与压片环之间具有间隙。这样一来，压片环不仅可以调节基板曲翘的问题，而且封装结构受热后，散热片与基板各自的变形互不影响，避免散热片与基板之间存在应力影响。
本申请实施例的第二方面，提供一种封装结构的制备方法，包括：形成裸芯片结构；裸芯片结构包括第一裸芯片；第一裸芯片包括硅基底；形成散热片；散热片包括散热片本体和形成在散热片本体上的第一硅化物键合层；将第一硅化物键合层与硅基 底键合。本申请实施例提供的封装结构的制备方法的有益效果与封装结构的有益效果相同，此处不再赘述。
可选的，形成散热片，包括：在散热板上形成第一硅化物薄膜；散热板包括多个横纵交叉的切割线；对第一硅化物薄膜远离散热板的表面进行抛光处理；沿切割线对散热板进行切割，以得到散热片。
可选的，裸芯片结构包括第一裸芯片；形成裸芯片结构，包括：对晶圆层的背面进行抛光处理；晶圆层包括多个横纵交叉的切割道；沿切割道对晶圆层进行分离，以得到裸芯片结构。
可选的，对晶圆层的背面进行抛光处理之前，还包括：对晶圆层的背面进行研磨减薄。
可选的，裸芯片结构包括第一裸芯片和覆盖在第一裸芯片的硅基底上的第二硅化物键合层；形成裸芯片结构，包括：在晶圆层的背面形成第二硅化物薄膜；晶圆层包括多个横纵交叉的切割道；对第二硅化物薄膜远离晶圆层的表面进行抛光处理；沿切割道对晶圆层进行分离，以得到裸芯片结构。
可选的，在晶圆层的背面上形成第二硅化物薄膜之前，还包括：对晶圆层的背面进行研磨减薄。
可选的，采用直接键合工艺，将第一硅化物键合层与硅基底键合。直接键合工艺是在室温下实现第一硅化物键合层与裸芯片结构的完美结合，并在90-300℃的环境下完成退火。在退火环境温度低于250℃的情况下，键合工艺对裸芯片结构的性能几乎没有负面影响(因为封装好的封装结构会在250℃的环境下进行性能检测)，可提高产品良率。
可选的，沿切割线对散热板进行切割之前，将裸芯片结构和第一硅化物薄膜键合。这样一来，第一硅化物薄膜较大，便于操作。另外，将裸芯片结构对位好后，可以通过一次键合工艺将多个裸芯片结构与第一硅化物薄膜键合，可以减少键合次数。
可选的，封装结构的制备方法还包括：将第一硅化物键合层与硅基底键合之后，将基板与裸芯片结构在裸芯片结构的有源面键合。
可选的，封装结构的制备方法还包括：将基板与硅基底键合之前，将压片环与基板连接；其中，压片环设置于基板朝向裸芯片结构的表面。
本申请实施例的第三方面，提供一种电子设备，包括电路板和如第一方面任一项的封装结构；封装结构与电路板键合。
本申请实施例提供的电子设备的有益效果与上述封装结构的有益效果相同，此处不再赘述。
附图说明
图1a为相关技术提供的一种散热片和裸芯片结构的结构示意图；
图1b为相关技术提供的一种散热片和裸芯片结构受热变形示意图；
图2为本申请实施例提供的一种电子设备的结构示意图；
图3a为本申请实施例提供的一种散热片和裸芯片结构的结构示意图；
图3b为本申请实施例提供的另一种散热片和裸芯片结构的结构示意图；
图3c为本申请实施例提供的又一种散热片和裸芯片结构的结构示意图；
图3d为本申请实施例提供的又一种散热片和裸芯片结构的结构示意图；
图4a为本申请实施例提供的一种封装结构的结构示意图；
图4b为本申请实施例提供的一种裸芯片结构的制备方法流程图；
图5为本申请实施例提供的一种裸芯片结构的制备过程示意图；
图6a为本申请实施例提供的另一种封装结构的结构示意图；
图6b为本申请实施例提供的又一种封装结构的结构示意图；
图7a为本申请实施例提供的一种散热片本体的结构示意图；
图7b为本申请实施例提供的另一种散热片本体的结构示意图；
图7c为本申请实施例提供的又一种散热片本体的结构示意图；
图8为本申请实施例提供的一种散热片的制备方法流程图；
图9a为本申请实施例提供的一种散热板的结构示意图；
图9b为本申请实施例提供的一种散热片的制备过程示意图；
图10a为本申请实施例提供的一种散热片与裸芯片结构的键合过程示意图；
图10b为本申请实施例提供的一种散热片与裸芯片结构的键合方法流程图；
图10c为本申请实施例提供的另一种散热片与裸芯片结构的键合过程示意图；
图10d为本申请实施例提供的另一种散热片与裸芯片结构的键合方法流程图；
图11a为本申请实施例提供的又一种封装结构的结构示意图；
图11b为本申请实施例提供的一种压片环和裸芯片结构的俯视图；
图11c为本申请实施例提供的又一种封装结构的结构示意图；
图12a为本申请实施例提供的又一种封装结构的结构示意图；
图12b为本申请实施例提供的一种封装结构的俯视图；
图13为本申请实施例提供的一种压片环的结构示意图；
图14为本申请实施例提供的一种封装结构的制备方法流程图；
图15a为本申请实施例提供的又一种封装结构的结构示意图；
图15b为本申请实施例提供的一种裸芯片结构的制备过程示意图；
图16a为本申请实施例提供的又一种封装结构的结构示意图；
图16b为本申请实施例提供的又一种裸芯片结构的制备过程示意图；
图17a为本申请实施例提供的又一种封装结构的结构示意图；
图17b为本申请实施例提供的又一种封装结构的结构示意图；
图18为本申请实施例提供的一种裸芯片结构的制备方法流程图；
图19为本申请实施例提供的又一种裸芯片结构的制备过程示意图。
附图标记：
200-电子设备；210-中框；2101-载板；2102-边框；220-后壳；230-显示屏；240-电路板；250-电子器件；100-封装结构；10-裸芯片结构；11-第一裸芯片；111-硅基底；112-焊盘；113-晶圆层；12-第二硅化物键合层；121-第二硅化物薄膜；13-第二裸芯片；20-散热片；21-散热片本体；211-缝隙；212-散热板；213-外环；214-延伸条；22-第一硅化物键合层；221-第一硅化物薄膜；30-导热胶；40-基板；50-压片环。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显 然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本申请实施例中，“上”、“下”、“左”以及“右”不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。
本申请实施例提供一种的电子设备。该电子设备可以包括手机(mobile phone)、平板电脑(pad)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、充电家用小型电器(例如豆浆机、扫地机器人)、无人机等电子产品。本申请实施例对上述电子设备的具体形式不做特殊限制。
上述任意一种电子设备以手机为例，如图2所示，该电子设备200可以包括中框210、后壳220以及显示屏230。该中框210包括用于承载显示屏230的载板2101，以及绕载板2101一周的边框2102。电子设备200可以包括设置于载板2101朝向后壳220的表面上的电路板240以及设置于该电路板240上的一些电子器件250。
电路板240例如可以是印刷电路板(printed circuit boards，PCB)，电子器件250例如可以是主板、***级芯片(system on chip，SOC)、封装结构等，电路板240用于承载上述电子器件250，并与上述电子器件250完成信号交互。
后壳220与中框210相连接，可以防止外界的水汽和尘土对电路板240以及电子器件250的性能造成影响。
以封装结构为例，封装结构的性能和使用寿命，直接影响电子设备200的性能和使用寿命。
基于此，本申请实施例提供一种封装结构，如图3a所示，封装结构100包括：裸芯片结构10。
其中，裸芯片结构10具有相对设置的有源面a1和背面b1。裸芯片结构10的设置有晶体管的一面称为有源面a1，未设置有晶体管的一面称为背面b1。
关于裸芯片结构10的结构，裸芯片结构10可以仅包括一层裸芯片(die)，也可以包括多层垂直堆叠的裸芯片，还可以在包括一层或多层裸芯片的基础上包括一些封装辅助层等。
示例的，在一种可能的实施例中，如图3a所示，裸芯片结构10只包括一层第一裸芯片11。
其中，第一裸芯片11包括硅基底111和焊盘112。
基于这种结构，第一裸芯片11的有源面作为裸芯片结构10的有源面a1。基于图3a所示的结构，第一裸芯片11的背面作为裸芯片结构10的背面b1。
示例的，在另一种可能的实施例中，如图3b所示，裸芯片结构10包括第一裸芯片11和第二裸芯片13，第一裸芯片11和第二裸芯片13形成垂直堆叠结构，第一裸芯片11的有源面与第二裸芯片13的背面键合。
基于这种结构，第二裸芯片13的有源面作为裸芯片结构10的有源面a1。基于图3b所示的结构，第一裸芯片11的背面作为裸芯片结构10的背面b1。
其中，第一裸芯片11和第二裸芯片13的大小可以相同，也可以不同。
可以理解的是，裸芯片结构10还可以包括多层第二裸芯片13，图3b中仅是以裸芯片结构10包括一层第二裸芯片13为例进行示意。
示例的，在另一种可能的实施例中，如图3c和图3d所示，裸芯片结构10包括第一裸芯片11和覆盖在第一裸芯片11的硅基底111表面的第二硅化物键合层12，第一硅化物键合层22与第二硅化物键合层12键合。
基于图3c所示的结构，第一裸芯片11的有源面作为裸芯片结构10的有源面a1，第二硅化物键合层12的背面作为裸芯片结构10的背面b1。基于图3d所示的结构，第二裸芯片13的有源面作为裸芯片结构10的有源面a1，第二硅化物键合层12的背面作为裸芯片结构10的背面b1。
在此基础上，如图3a所示，封装结构100还包括散热片20。散热片20位于裸芯片结构10的背面b1所在侧。
散热片20包括散热片本体21和设置在散热片本体21上的第一硅化物键合层22。
此处，不对散热片本体21的材料进行限定，现有技术中的散热片本体21均适用于本申请。由于金属的导热性能较好，在一些实施例中，散热片本体21的材料为金属。例如，散热片本体21的材料为铜(Cu)、铜合金、不锈钢等。
不对第一硅化物键合层22的材料进行限定，第一硅化物键合层22的材料可以是金属硅化物，也可以是非金属硅化物。在一些实施例中，第一硅化物键合层22的材料例如包括氮化硅(SiN)、碳化硅(SiC)、氧化硅(SiO2)中的一种。
第一硅化物键合层22例如可以通过等离子体化学气象沉积(plasma chemical vapor deposition，PECVD)工艺沉积在第一硅化物键合层22上，形成固定连接的第一硅化物键合层22和散热片本体21。
如图3a所示，第一硅化物键合层22相对散热片本体21靠近裸芯片结构10(也就是第一硅化物键合层22位于散热片本体21和裸芯片结构10之间)，并且第一硅化物键合层22与裸芯片结构10键合。
实现第一硅化物键合层22与裸芯片结构10键合的方式，基于图3a和图3b所示的结构，第一硅化物键合层22与裸芯片结构10中第一裸芯片11的硅基底111键合。基于图3c和图3d所示的结构，第一硅化物键合层22与裸芯片结构10中第二硅化物键合层12键合。
本申请实施例不对第一硅化物键合层22和裸芯片结构10键合的工艺做限定，能使二者固定连接即可。无论第一硅化物键合层22与硅基底111键合，还是与第二硅化物键合层12键合，均是硅硅键合。基于此，例如第一硅化物键合层22和裸芯片结构 10可以采用非直接键合(in-direct bonding)工艺键合，或者采用直接键合(direct bonding)工艺键合等。
其中，键合(bonding)，是指将两种同质或者异质材料经过表面处理，在一定条件下直接结合，使两者材料实现电学/机械互连的一种工艺。非直接键合是指键合表面通过一定技术手段活化或者溅射其它物质以增进键合，在键合表面形成可靠连接，通常键合表面成分单一。直接键合指两个表面直接键合，没有中介物质。
本申请实施例提供的封装结构100，裸芯片结构10和散热片20之间通过第一硅化物键合层22键合，无需再设置散热胶。由于裸芯片结构10和散热片20二者之间是分子与分子之间的键合，其连接稳固性远远大于散热胶的粘结力。因此，去除了传统结构中对散热胶贴合度的担心，本申请中芯片堆叠结构10和散热片20的连接效果好，贴合度稳定，很好的解决了因裸芯片结构10和散热片20的贴合度降低，导致裸芯片结构10的散热能力急剧下降的问题。从而保证了封装结构100的性能和使用寿命。
另外，裸芯片结构10和散热片20之间通过第一硅化物键合层22键合，第一硅化物键合层22的材料是硅化物，可以很好的阻挡散热片本体21中的金属离子(例如铜离子)向裸芯片结构10中扩散。这样一来，金属离子很难扩散到裸芯片结构10中最靠近散热片20的第一裸芯片11的硅基底111上，避免了因硅基底导电导致硅基底111上的晶体管性能受影响，从而影响第一裸芯片11的性能的问题。
以下，以几个详细的实施例对本申请实施例提供的封装结构100进行说明。
实施例一
本申请实施例提供一种封装结构100，如图4a所示，封装结构100包括裸芯片结构10。裸芯片结构10具有相对设置的有源面a1和背面b1。
裸芯片结构10包括一层第一裸芯片11，第一裸芯片11包括硅基底111和焊盘112。第一裸芯片11的有源面a3作为裸芯片结构10的有源面a1，第一裸芯片11的背面b3作为裸芯片结构10的背面b1。
基于图4a所示的裸芯片结构10，在一种可能的实施例中，如图4b所示，裸芯片结构10的制备方法包括：
S10、如图5所示，对晶圆层113的背面b2进行研磨减薄。
其中，可以理解的是，裸芯片结构10包括一层第一裸芯片11，因此，晶圆层113只包括一层晶圆(wafer)。晶圆层113的背面b2与晶圆层113的有源面a2相对。
另外，在对晶圆层113进行背面研磨(backside grinding，BG)时，对晶圆层113的背面b2具体减薄多少，以产品的实际需求为准。当然，若晶圆层113的厚度满足产品要求，也可以无需执行此步骤。
如图5所示，在对晶圆层113的第二背面b2进行研磨减薄的过程中，由于晶圆层113的有源面a2表面不平整，因此，可以设置填充层，将晶圆层113的有源面a2填充平整(例如采用高分子材料填充)。然后放置在承载板(carrier)上，随后对露出的晶圆层113的背面b2进行研磨减薄。为了保证晶圆层113在研磨过程中位置固定，可以将填充层与承载板通过粘接层粘接在一起，以固定晶圆层113。
S20、对晶圆层113的背面b2进行抛光处理。
此步骤可以依旧将晶圆层113放置在承载板上，对晶圆层113的背面b2进行抛光 处理。
S30、如图5所示，沿切割道对晶圆层113进行分离，以得到裸芯片结构10。
可以理解的是，若是将晶圆层113放置在承载板上，对晶圆层113的背面b2进行研磨减薄，那在对晶圆层113沿切割道切割之前，还需将晶圆层113与填充层分离。
如图4a所示，封装结构100还包括散热片20。散热片20包括散热片本体21和设置在散热片本体21上的第一硅化物键合层22。
此处，第一硅化物键合层22的主要作用是将散热片本体21与裸芯片结构10键合。因此，为了保证散热片本体21与裸芯片结构10的键合效果，第一硅化物键合层22至少覆盖裸芯片结构10的背面b1。
基于此，在一种可能的实施例中，如图6a所示，第一硅化物键合层22覆盖裸芯片结构10的背面b1。
第一硅化物键合层22例如可以采用PECVD工艺形成。
为了无需对第一硅化物键合层22进行图案化，在另一种可能的实施例中，如图4a所示，第一硅化物键合层22覆盖散热片本体21的表面。
由于散热效果与散热材料和散热路径均相关，因此，在满足第一硅化物键合层22与裸芯片结构10稳定键合的基础上，第一硅化物键合层22的厚度越薄越好。
在一些实施例中，第一硅化物键合层22的厚度为0.3μm-2μm。例如，第一硅化物键合层22的厚度为0.5μm、0.7μm、0.8μm、1μm、1.3μm、1.5μm、1.7μm等。
相比于相关技术中大约50μm厚的散热胶，本申请实施例中0.3μm-2μm厚的第一硅化物键合层22，厚度远远小于散热胶的厚度，可以缩短裸芯片结构10与散热片本体21之间的散热路径，减小第一硅化物键合层22的热阻，提高裸芯片结构10的散热效果。另外，还可以使封装结构100轻薄化。
第一硅化物键合层22的材料，例如可以是氮化硅(SiN)、碳化硅(SiC)、氧化硅(SiO2)中的一种。以SiN为例，SiN的导热率为10-43W/m.K，其导热率超过目前最好的散热胶，因此裸芯片结构10的导热效果可以有明显的提升。
关于散热片本体21的结构，在一种可能的实施例中，如图6b所示，散热片本体21包括凹槽，裸芯片结构10位于凹槽内。也就是说，散热片本体21为盖状结构。
为了能在同一次工艺中在多个散热片本体21上形成第一硅化物键合层22，以提高散热片20的制备效率，并且简化散热片本体21的结构，在另一种可能的实施例中，如图4a所示，散热片本体21为板状结构。
考虑到散热片本体21的材料的热膨胀系数(coefficient of thermal expansion，CTE)，和裸芯片结构10中硅基底111的材料的热膨胀系数差异较大(以散热片本体21的材料为铜为例，铜的热膨胀系数约为171E-6/K，硅的热膨胀系数约为31E-6/K，)散热片本体21可能受热变形损坏。
在一些实施例中，如图7a所示，散热片本体21上设置有缝隙211。
本申请实施例不对缝隙211的形状、大小、设置位置等做限定，使散热片本体21为一个不连续结构即可。
由于散热片本体21的变形不仅与材料的热膨胀系数有关，也与散热片本体21的大小有关。因此，通过在散热片本体21上设置缝隙211，将一个整体的散热片本体21 划分为相连接的多个单元，使相邻单元之间具有缓冲区域(即缝隙211处)，相邻单元之间变形力不叠加。从而可以在不影响散热片本体21与裸芯片结构10的贴合度的情况下，减小因散热片本体21变形而对裸芯片结构10产生的应力影响。
在一些实施例中，如图7a所示，散热片本体21上设置有缝隙的区域，和第一硅化物键合层22与硅基底111键合的区域(图中点划线围成的区域)重叠。
其中，散热片本体21上设置有缝隙的区域，和第一硅化物键合层22与硅基底111键合的区域重叠，可以是两个区域完全重合，也可以是两个区域有交叠的部分。
由于散热片本体21的与硅基底111键合的区域，对裸芯片结构10产生的应力影响最大。因此，在散热片本体21的与硅基底111键合的区域设置缝隙211，可以较为显著的减小因散热片本体21变形对裸芯片结构10产生的应力影响。
关于散热片本体21上缝隙211的形状，在一些实施例中，如图7a所示，散热片本体21上设置有多个缝隙211，多个缝隙211相交于散热片本体21的中心。
其中，多个缝隙的宽度和形状可以不同，也可以相同，图7a中以多个缝隙为宽度相同的条状结构为例进行示意。
这样一来，散热片本体21的结构简单，多个缝隙211将散热片本体21划分为多块结构，散热片本体21上的应力不连续，从而可以减小散热板本体21上的应力效应。
在另一些实施例中，如图7b所示，散热片本体21包括外环213和多个沿外环213的内边向内延伸的延伸条214，相邻延伸条214之间具有缝隙211。
其中，不对外环213的具体形状进行限定，可以是圆环、矩形环等。外环213的内边是指围成外环213形状的内轮廓，向内延伸是指向外环213的空心区域延伸。
另外，如图7b所示，多个延伸条214的尺寸不限定为相同，多个延伸条214的尺寸可以不相同。
这样一来，散热片本体21的中心区域缝隙211较多且分散，对散热片本体21的应力分散效果好。而且，可以避免热量在散热片本体21的中心区域聚集，同时又可以保证热量从延伸条214向外环213传输，保证散热效果。
在另一些实施例中，如图7c所示，缝隙211位于散热片本体21的中心，缝隙211为封闭图形。
其中，缝隙211可以为任意形状的封闭图形，图7c中仅是以缝隙为矩形为例进行示意。
由于散热板本体21的中心处应力最为集中，因此，在散热板本体21的中心设置缝隙211，可以减小散热板本体21上的应力效应。
基于图4a所示的散热片20，在一种可能的实施例中，如图8所示，散热片20的制备方法包括：
S100、在散热板212上形成第一硅化物薄膜221。
其中，如图9a所示，散热板212上设置有横纵交叉的切割线，横纵交叉的切割线围成多个散热片本体21。
如图9b所示，可以将散热板212放置在承载板上，采用PECVD工艺形成第一硅化物薄膜221。
可以理解的是，如图7a和图7b所示，在散热片本体21上设置有缝隙211的情况 下，由于第一硅化物薄膜221的厚度和散热片本体21的厚度差异较大，因此第一硅化物薄膜221不会填平散热片本体21上的缝隙211。
S200、如图9b所示，对第一硅化物薄膜221远离散热板212的表面进行抛光处理。
S300、如图9b所示，沿切割线对散热板212进行切割，以得到散热片20。
关于散热片20与裸芯片结构10的位置关系，如图4a所示，散热片20位于裸芯片结构10的背面b1所在侧，第一硅化物键合层22与第一裸芯片11的硅基底111键合。
基于此，封装结构100的制备方法还包括：将第一硅化物键合层22与第一裸芯片11的硅基底111键合。
本申请实施例不对第一硅化物键合层22与裸芯片结构10的键合方式进行限定。在一些实施例中，采用直接键合工艺，将第一硅化物键合层22与第一裸芯片11的硅基底111键合。
直接键合工艺是在室温下实现第一硅化物键合层22与裸芯片结构10的完美结合，并在90-300℃的环境下完成退火。在退火环境温度低于250℃的情况下，键合工艺对裸芯片结构10的性能几乎没有负面影响(因为封装好的封装结构100会在250℃的环境下进行性能检测)，可提高产品良率。
为了提高裸芯片结构10与散热片20的对位精度，在一种可能的实施例中，如图10a所示，将制备好的裸芯片结构10和制备好的散热片20键合。
制备过程如图10b所示，在执行完步骤S30和S300后，封装结构100的制备方法还包括：S1000、将第一硅化物键合层22与第一裸芯片11的硅基底111键合。
可以理解的是，步骤S10-S30与步骤S100-S300没有先后顺序的限定，两者也可以同步进行。
在另一种可能的实施例中，如图10c所示，沿切割线对散热板212进行切割之前，将裸芯片结构10和第一硅化物薄膜221键合。然后再沿切割线对散热板212进行切割。
这样一来，第一硅化物薄膜221较大，便于操作。另外，将裸芯片结构10对位好后，可以通过一次键合工艺将多个裸芯片结构10与第一硅化物薄膜221键合，可以减少键合次数。
制备过程如图10d所示，在执行步骤S300之前，封装结构100的制备方法还包括：S2000、将第一硅化物薄膜221与第一裸芯片11的硅基底111键合。
随后再执行步骤S300，沿切割线对散热板212进行切割。此时得到的散热片20已经与裸芯片结构10键合。
在此基础上，如图4a所示，封装结构100还包括基板40，基板40与裸芯片结构10的有源面a1键合。
裸芯片结构10可通过基板40与其他电子器件进行信号交互，例如，裸芯片结构10可通过基板40与上述电子设备200中的电路板240连接。
本申请实施例不对基板40与裸芯片结构10的键合方式进行限定，例如可以通过非导电胶热压焊(thermal compression non-conductive paste，TCNCP)的方式，实现基板40与裸芯片结构10的键合。非导电胶例如可以是底部填充胶。
由上述可知，本申请实施例中裸芯片结构10与散热片20键合后，才与基板40 键合。因此，为了降低散热片20与裸芯片结构10之间的应力对裸芯片结构10与基板40的键合效果或键合可靠性的影响，如图4a、图6a以及图6b所示，无论散热片20的结构如何，在一些实施例中，散热片20与基板40之间具有间隙。也就是说，散热片20与基板40不接触。
由于基板40在受热后容易发生翘曲变形，会影响基板40与其他部件键合的稳定性。在一些实施例中，如图11a所示，封装结构100还包括压片环(ring)50，压片环50设置于基板40的朝向裸芯片结构10的表面。如图11b所示，压片环50位于裸芯片结构10的***。
如图11a所示，压片环50和基板40例如可以通过胶层粘结。
不对压片环50的材料进行限定，压片环50的材料例如可以是不锈钢。
通过在基板40上设置压片环50，压片环50对基板40的牵引力可以有效的缓解基板40的翘曲变形。
关于压片环50的设置位置，在一种可能的实施例中，如图11a所示，沿垂直于基板40的方向，压片环50位于散热片20与40基板之间。
将压片环50设置于散热片20与基板40之间，无需要求基板40的面积大于散热片20的面积，可减小封装结构100的面积。
基于此，在一些实施例中，如图11a所示，沿垂直于基板40的方向，压片环50与散热片20之间具有间隙。也就是说，压片环50和散热片20不接触。
这样一来，压片环50不仅可以调节基板40曲翘的问题，而且封装结构100受热后，散热片20与基板40各自的变形互不影响，避免散热片20与基板40之间存在应力影响。
另外，若是将设置有压片环50的基板40，和已经与散热片20键合了的裸芯片结构10键合。通过在压片环50与散热片20之间设置间隙，可以降低散热片20与压片环50之间的应力对裸芯片结构10与基板40的键合效果或键合可靠性的影响。
在另一些实施例中，如图11c所示，压片环50与散热片20连接。
这样一来，压片环50不仅可以调节基板40曲翘的问题，也可以对散热片20起到支撑作用，以提高封装结构100的稳定性。
在另一种可能的实施例中，如图12a所示，压片环50位于散热片20的***。
也就是说，如图12b所示，压片环50绕散热片20一圈设置。
在一些结构中，基板40的面积较大，翘曲程度较大。而压片环50的刚度越大，对基板40的压平效果越好。由于压片环50的刚度与压片环50沿垂直于基板40方向上的厚度有关，因此，通过将压片环50设置在散热片20的***，可以无需限定压片环50的厚度。根据基板40的面积调整压片环50的厚度，以调整压片环50的刚度，从而最大程度的解决基板40翘曲的问题。
基于此，在一些实施例中，如图12a所示，沿垂直于基板40的方向，压片环50的厚度h1大于散热片20与基板40之间的间隙h2(图12a中以压片环50与散热片20平齐为例进行示意)。
在一些实施例中，如图12a所示，沿平行于基板40的方向，压片环50与散热片20之间具有间隙。也就是说，压片环50和散热片20不接触。
这样一来，压片环50不仅可以调节基板40曲翘的问题，而且封装结构100受热后，散热片20与基板40各自的变形互不影响，避免散热片20与基板40之间存在应力影响。
另外，若是将设置有压片环50的基板40，和已经与散热片20键合了的裸芯片结构10键合。通过在压片环50与散热片20之间设置间隙，可以降低散热片20与压片环50之间的应力对裸芯片结构10与基板40的键合效果或键合可靠性的影响。
关于压片环50的结构，从俯视图上来看，在一些实施例中，如图12b所示，压片环50各处的宽度相等。当然，如图13所示，压片环50各处的宽度也可以不相等。
可以理解的是，本申请实施例不限定压片环50是矩形环、圆环、三角环或者其他环，图13仅是以压片环50为矩形环为例进行示意。
基于此，如图14所示，封装结构10的制备方法还包括：
S3000、将压片环50与基板40连接。
其中，压片环50设置于基板40朝向裸芯片结构10的表面。压片环50与基板40可以通过胶层连接。
S4000、将基板40与裸芯片结构10在裸芯片结构10的有源面a1键合。
也就是说，基板40设置有压片环50的一侧与裸芯片结构10键合。
不对步骤S300和步骤S3000的执行顺序进行限定，在执行完步骤S300和步骤S3000后，执行步骤S4000即可。
本申请实施例提供的封装结构100，在散热片本体21上设置第一硅化物键合层22，然后通过键合工艺实现散热片本体21与裸芯片结构10的键合。封装结构100中没有散热胶层，完全去除了相关技术中因散热胶层剥离，导致散热片20与裸芯片结构10贴合度降低的问题。并且第一硅化物键合层22与裸芯片结构10中第一裸芯片11的硅基底111是通过分子键键合，连接可靠，温度和封装翘曲(package warpage)等因素对第一硅化物键合层22与裸芯片结构10的贴合度影响甚微，散热片20和裸芯片结构10的贴合度接近100％，稳定的散热能力得到保证，从而可保证散热效果。
实施例二
实施例二与实施例一的相同之处在于：散热片20的结构相同。
实施例二与实施例一的不同之处在于：裸芯片结构10包括多层层叠设置的裸芯片，相邻裸芯片键合。
本申请实施例提供一种封装结构100，如图15a所示，封装结构100包括裸芯片结构10。裸芯片结构10具有相对设置的有源面a1和背面b1。
裸芯片结构10包括多层层叠设置的裸芯片(图15a以裸芯片结构10包括第一裸芯片11和第二裸芯片13为例进行示意)。
如图15a所示，裸芯片结构包括第一裸芯片11和第二裸芯片13，第一裸芯片11和第二裸芯片13形成垂直堆叠结构，第一裸芯片11的有源面a3与第二裸芯片13的背面b4键合。
基于这种结构，第二裸芯片13的有源面a4作为裸芯片结构10的有源面a1，第一裸芯片11的背面b3作为裸芯片结构10的背面b1。
关于第一裸芯片11和第二裸芯片13的大小，在一种可能的实施例中，如图15a所示，第一裸芯片11和第二裸芯片13的大小相等。
基于图15a所示的裸芯片结构10，在一种可能的实施例中，如图4b所示，裸芯片结构10的制备方法包括：
S10、如图15b所示，对晶圆层113的背面b2进行研磨减薄。
可以理解的是，裸芯片结构10包括层叠设置的第一裸芯片11和第二裸芯片13，因此，晶圆层113包括多层晶圆(wafer)，相邻晶圆键合(wafer to wafer)，多层晶圆的切割道重合。晶圆层113的背面b2与晶圆层113的有源面a2相对。
对晶圆层113的背面b2进行研磨减薄，相当于是对位于最表层的晶圆的背面进行研磨减薄。
S20、如图15b所示，对晶圆层113的背面b2进行抛光处理。
S30、如图15b所示，沿切割道对晶圆层113进行分离，以得到裸芯片结构10。
在一种可能的实施例中，如图16a所示，第一裸芯片11和第二裸芯片13的大小不相等。
基于图16a所示的裸芯片结构10，在一种可能的实施例中，如图4b所示，裸芯片结构10的制备方法包括：
S10、如图16b所示，对晶圆层113的背面b2进行研磨减薄。
可以理解的是，裸芯片结构10包括层叠设置的第一裸芯片11和第二裸芯片13，第一裸芯片11和第二裸芯片13的大小不相等。因此，晶圆层113包括一层晶圆(wafer)和与晶圆键合的第二裸芯片13(die to wafer)。
对晶圆层113的背面b2进行研磨减薄，相当于是对晶圆的背面进行研磨减薄。
S20、如图16b所示，对晶圆层113的背面b2进行抛光处理。
S30、如图16b所示，沿切割道对晶圆层113进行分离，以得到裸芯片结构10。
封装结构100还包括散热片20、基板40、压片环50。散热片20、基板40、压片环50的结构可参考实施例一中的相关描述，此处不再赘述。
其中，在裸芯片结构10包括层叠设置的第一裸芯片11和第二裸芯片13的情况下，第一裸芯片11的硅基底111与第一硅化物键合层22键合，第二裸芯片13的有源面a4与基板40键合。
本实施例中裸芯片结构10包括层叠设置的第一裸芯片11和第二裸芯片13，这样一来，无需将两个裸芯片均与基板40键合，可使裸芯片结构10小型化和集成化，从而减小封装结构100的面积。
实施例三
实施例三与实施例一和实施例二的相同之处在于:散热片20的结构相同。
实施例三与实施例一和实施例二的不同之处在于:裸芯片结构10的背面b1覆盖有第二硅化物键合层12。
本申请实施例提供一种封装结构100，如图17a和图17b所示，封装结构100包括裸芯片结构10。裸芯片结构10包括第一裸芯片11和覆盖在第一裸芯片11的硅基底111上的第二硅化物键合层12。第一硅化物键合层22与第二硅化物键合层12键合。
也就是说，第一裸芯片11与第一硅化物键合层22通过第二硅化物键合层12键合。
由于散热效果与散热材料和散热路径均相关，因此，在满足第二硅化物键合层12与第一硅化物键合层22稳定键合的基础上，第二硅化物键合层12的厚度越薄越好。
在一些实施例中，第二硅化物键合层12的厚度为0.3μm-2μm。例如，第二硅化物键合层12的厚度为0.5μm、0.7μm、0.8μm、1μm、1.3μm、1.5μm、1.7μm等。
不对第二硅化物键合层12的材料进行限定，第二硅化物键合层12的材料可以是金属硅化物，也可以是非金属硅化物。在一些实施例中，第二硅化物键合层12的材料例如包括氮化硅(SiN)、碳化硅(SiC)、氧化硅(SiO2)中的一种。
基于图17a和图17b所示的裸芯片结构10，如图18所示，裸芯片结构10的制备方法包括：
S1、如图19所示，对晶圆层113的背面b2进行研磨减薄。
其中，此处的晶圆层113可以是实施例一或实施例二中示意的任一种晶圆层113，图19中的晶圆层113仅为示意。
S2、在晶圆层113的背面b2上形成第二硅化物薄膜121。
其中，第二硅化物薄膜121例如可以采用PECVD工艺形成。
S3、对第二硅化物薄膜121远离晶圆层113的表面进行抛光处理。
S4、沿切割道对晶圆层113进行分离，以得到裸芯片结构10。
封装结构100还包括散热片20、基板40、压片环50。散热片20、基板40、压片环50的结构可参考实施例一中的相关描述，此处不再赘述。
其中，在裸芯片结构10包括第二硅化物键合层12的情况下，第二硅化物键合层12与第一硅化物键合层22键合，散热片本体21通过第一硅化物键合层22和第二硅化物键合层21与第一裸芯片11键合。
本实施例中裸芯片结构10包括第二硅化物键合层12，第二硅化物键合层12可以进一步阻挡散热片本体21中的金属离子(例如铜离子)向裸芯片结构10中扩散。这样一来，金属离子很难扩散到裸芯片结构10中的第一裸芯片11的硅基底111上，避免了因硅基底导电导致硅基底111上的晶体管性能受影响，从而影响第一裸芯片11的性能的问题。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (25)

  1. 一种封装结构，其特征在于，包括：
    裸芯片结构，所述裸芯片结构包括第一裸芯片；所述第一裸芯片包括硅基底；
    散热片，包括散热片本体和设置在所述散热片本体上的第一硅化物键合层；
    其中，所述第一硅化物键合层与所述硅基底键合。
  2. 根据权利要求1所述的封装结构，其特征在于，所述裸芯片结构还包括覆盖在所述硅基底表面的第二硅化物键合层，所述第一硅化物键合层与所述第二硅化物键合层键合。
  3. 根据权利要求1或2所述的封装结构，其特征在于，所述第一硅化物键合层覆盖所述散热片本体的表面。
  4. 根据权利要求1-3任一项所述的封装结构，其特征在于，所述散热片本体上设置有缝隙。
  5. 根据权利要求4所述的封装结构，其特征在于，所述散热片本体上设置有所述缝隙的区域，和所述第一硅化物键合层与所述硅基底键合的区域重叠。
  6. 根据权利要求4或5所述的封装结构，其特征在于，所述散热片本体上设置有多个所述缝隙；多个所述缝隙相交于所述散热片本体的中心；
    或者，
    所述散热片本体包括外环和多个沿所述外环的内边向内延伸的延伸条，相邻所述延伸条之间具有所述缝隙；
    或者，
    所述缝隙位于所述散热片本体的中心，所述缝隙为封闭图形。
  7. 根据权利要求1-6任一项所述的封装结构，其特征在于，所述第一硅化物键合层与所述硅基底采用直接键合工艺键合。
  8. 根据权利要求1-7任一项所述的封装结构，其特征在于，构成所述第一硅化物键合层的材料包括SiN、SiC、SiO2中的一种。
  9. 根据权利要求1-8任一项所述的封装结构，其特征在于，所述第一硅化物键合层的厚度为0.3-2μm。
  10. 根据权利要求1-9任一项所述的封装结构，其特征在于，所述裸芯片结构还包括第二裸芯片，所述第一裸芯片和所述第二裸芯片形成垂直堆叠结构，所述第一裸芯片的有源面与所述第二裸芯片的背面键合。
  11. 根据权利要求1-10任一项所述的封装结构，其特征在于，所述封装结构还包括基板，所述基板与所述裸芯片结构的有源面键合。
  12. 根据权利要求11所述的封装结构，其特征在于，所述封装结构还包括压片环，所述压片环设置于所述基板的朝向所述裸芯片结构的表面；
    所述压片环位于所述裸芯片结构的***。
  13. 根据权利要求12所述的封装结构，其特征在于，
    所述压片环位于所述散热片与所述基板之间；
    或者，
    所述压片环位于所述散热片的***。
  14. 根据权利要求12或13所述的封装结构，其特征在于，所述散热片与所述压片环之间具有间隙。
  15. 一种封装结构的制备方法，其特征在于，包括：
    形成裸芯片结构；所述裸芯片结构包括第一裸芯片；所述第一裸芯片包括硅基底；
    形成散热片；所述散热片包括散热片本体和形成在所述散热片本体上的第一硅化物键合层；
    将所述第一硅化物键合层与硅基底键合。
  16. 根据权利要求15所述的封装结构的制备方法，其特征在于，形成所述散热片，包括：
    在散热板上形成第一硅化物薄膜；所述散热板包括多个横纵交叉的切割线；
    对所述第一硅化物薄膜远离所述散热板的表面进行抛光处理；
    沿所述切割线对所述散热板进行切割，以得到所述散热片。
  17. 根据权利要求15或16所述的封装结构的制备方法，其特征在于，所述裸芯片结构包括第一裸芯片；
    形成所述裸芯片结构，包括：
    对晶圆层的背面进行抛光处理；所述晶圆层包括多个横纵交叉的切割道；
    沿所述切割道对所述晶圆层进行分离，以得到所述裸芯片结构。
  18. 根据权利要求17所述的封装结构的制备方法，其特征在于，对晶圆层的背面进行抛光处理之前，还包括：
    对所述晶圆层的背面进行研磨减薄。
  19. 根据权利要求15或16所述的封装结构的制备方法，其特征在于，所述裸芯片结构包括第一裸芯片和覆盖在所述第一裸芯片的硅基底上的第二硅化物键合层；
    形成所述裸芯片结构，包括：
    在晶圆层的背面形成第二硅化物薄膜；所述晶圆层包括多个横纵交叉的切割道；
    对所述第二硅化物薄膜远离所述晶圆层的表面进行抛光处理；
    沿所述切割道对所述晶圆层进行分离，以得到所述裸芯片结构。
  20. 根据权利要求19所述的封装结构的制备方法，其特征在于，在晶圆层的背面上形成第二硅化物薄膜之前，还包括：
    对所述晶圆层的背面进行研磨减薄。
  21. 根据权利要求15-20任一项所述的封装结构的制备方法，其特征在于，采用直接键合工艺，将所述第一硅化物键合层与所述硅基底键合。
  22. 根据权利要求16所述的封装结构的制备方法，其特征在于，沿所述切割线对所述散热板进行切割之前，将所述裸芯片结构和所述第一硅化物薄膜键合。
  23. 根据权利要求15-22任一项所述的封装结构的制备方法，其特征在于，所述封装结构的制备方法还包括：
    将所述第一硅化物键合层与所述硅基底键合之后，将基板与所述裸芯片结构在所述裸芯片结构的有源面键合。
  24. 根据权利要求23所述的封装结构的制备方法，其特征在于，所述封装结构的制备方法还包括：
    将基板与所述硅基底键合之前，将压片环与所述基板连接；其中，所述压片环设置于所述基板朝向所述裸芯片结构的表面。
  25. 一种电子设备，其特征在于，包括电路板和如权利要求1-14任一项所述的封装结构；
    所述封装结构与所述电路板键合。
CN202080107718.4A 2020-12-09 2020-12-09 封装结构及其制备方法、电子设备 Pending CN116569327A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/135010 WO2022120657A1 (zh) 2020-12-09 2020-12-09 封装结构及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN116569327A true CN116569327A (zh) 2023-08-08

Family

ID=81972922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080107718.4A Pending CN116569327A (zh) 2020-12-09 2020-12-09 封装结构及其制备方法、电子设备

Country Status (2)

Country Link
CN (1) CN116569327A (zh)
WO (1) WO2022120657A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
TW200828535A (en) * 2006-12-25 2008-07-01 Siliconware Precision Industries Co Ltd Heat-dissipating-type chip and fabrication method thereof and package structure
JP6367980B2 (ja) * 2014-06-18 2018-08-01 エレメント シックス テクノロジーズ リミテッド 一体型のダイヤモンドヒートスプレッダを有する電子デバイス構成要素

Also Published As

Publication number Publication date
WO2022120657A1 (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US20210225805A1 (en) Semiconductor device assemblies with molded support substrates
EP3373331B1 (en) Semiconductor package with stiffener ring
EP3127151B1 (en) Stacked semiconductor die assembly with a thermally conductive casing and a method of manufacturing such an assembly
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
US7061079B2 (en) Chip package structure and manufacturing method thereof
US9245771B2 (en) Semiconductor packages having through electrodes and methods for fabricating the same
US9219021B2 (en) Semiconductor device including heat dissipating structure
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US8941999B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US20120267798A1 (en) Multiple die face-down stacking for two or more die
JP4454181B2 (ja) 半導体装置
US10332844B2 (en) Manufacturing method of package structure
CN102881666B (zh) 晶圆级器件封装
US20190287877A1 (en) Heat radiation device, semiconductor package comprising the same, and semiconductor device comprising the same
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
TW587325B (en) Semiconductor chip package and method for manufacturing the same
CN116569327A (zh) 封装结构及其制备方法、电子设备
CN107123633B (zh) 封装结构
KR20160091810A (ko) 반도체 장치
TWI770541B (zh) 半導體封裝
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
JP2011233712A (ja) 半導体装置、電子装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination